JP3238232B2 - 半導体集積回路の自動配線方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路の信号
遅延を考慮する自動配線方法に関する。

【０００２】

【従来の技術】従来よりＬＳＩのレイアウトを行うとき
に信号遅延を考慮して行う自動レイアウトプログラムは
多数考案されている。たとえば A.E.Dunlop 等の"Chip
layoutoptimization using critial path weighting, "
1984 Design Automation Conf.pp. 133-136.はその最も
初期の論文の一つである。これに代表される多くの論文
においては素子の配置および概略の配線径路の決定にお
いて配線遅延を考慮するものであった。

【０００３】多くの方式は半導体基板上に登載する回路
のクリティカルパスと呼ばれる回路の最悪の場合の動作
速度を決定する径路を検出する機能と、そのクリティカ
ルパス上の素子の位置および配線径路を制御して所望の
遅延時間以内にするレイアウト制御機能から構成されて
いる。多くの提案されている方式においてはその効果の
大きさ、効率の良さから素子の配置位置を制御する事に
注力していた。

【０００４】しかし近年のように集積回路の微細化が進
むと素子および配線での信号遅延の比率が逆転し、さら
に回路の動作速度が上昇するに従ってよりきめ細かいレ
ベル、例えば配線の詳細な径路、配線の抵抗値なども考
慮した配線手段が必要となってきている。

【０００５】ところが現在の性能を考慮したレイアウト
では配線の詳細を十分利用した手法はない。また今後予
想される３層以上の信号配線層を有効に用いたＬＳＩの
レイアウト設計自動化の手法が必要になると考えられる
が配線に依存する遅れを３層以上の配線層を有効に活用
する事によって最適化する手法はまだ提案されていな
い。

【０００６】現在の主なＬＳＩ自動レイアウト手法では
二つの利用可能な配線層を配線のための接続媒体として
のみ考慮しており、これら複数の配線層の信号伝搬特性
の違いを意識してＬＳＩ信号の伝搬特性を最適化する機
能を持った自動レイアウト手法が必要とされている。

【０００７】一方、半導体集積回路上の配線径路自動決
定方法は数多くしられており、多くの半導体集積回路の
配線設計は計算機を用いて自動的に配線されている。配
線方法としては、迷路法、線分探索法、線分展開法など
が知られており、これらはいずれも同電位の配線毎に逐
次径路を決定していく方法である。

【０００８】配線要求の中には、同電位とすべき端子が
多数個あって、それらの端子間をすべて配線で接続する
場合がある。先にあげた３つの方法はいずれも２端子間
を接続する方法であるので、多端子間を接続するには、
別の工夫が必要である。２端子間の接続を繰り返しても
良いが、配線長を短くするために配線途中に分岐点を設
けて配線するのが通常である。あらかじめ分岐点を設け
て置く方法や、最短径路探索の過程で分岐点を見つけて
いく方法がある。多端子間配線の方法も多数知られてい
る。

【０００９】しかし、従来の多端子間配線の方法は、い
ずれも総配線長を短くすることが目的であった。回路の
遅れ時間については考慮していなかった。通常、総配線
長が短くなれば遅れは小さくなるが、総配線長が最小で
も最悪の場合、図１２のように非常に長い信号伝搬径路
が発生してしまうことがある。図１２においては、端子
４１から端子４２へ向かう信号伝搬遅延時間が大きくな
る。

【００１０】

【発明が解決しようとする課題】従来提案されている信
号遅延を考慮したレイアウト、いわゆるタイミングドリ
ブンレイアウト、パフォーマンスドリブンレイアウトに
おいては配線の詳細な情報例えば具体的な径路、信号配
線層の有効な活用などは十分には行われていない。半導
体製造技術の進歩にともなう素子の高速化を十分に生か
せる自動レイアウト方式が必要である。

【００１１】また、従来の多端子間配線の方法は、回路
の遅れ時間については考慮していなかったため、信号伝
搬遅延時間が大きくなるという問題があった。

【００１２】本発明は、上記の問題点を解決するために
なされたもので、第１の発明は、多層化する金属配線層
を有効に使って配線遅延の少ない自動レイアウト方式、
とくに配線方式を実現する事ができる半導体集積回路の
自動配線方法を提供することを目的とする。

【００１３】また、第２の発明は、多端子ネットにおけ
る信号伝搬遅延が極端に増大することを防ぐ事ができる
半導体集積回路の自動配線方法を提供することを目的と
する。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、まず配線対象となる信号の信号配線
遅延を推定する機能、特にこの段階では実際の配線が行
われていないため配置結果をもとにして各信号の配線長
を予測する機能を有する。さらに配線長をもとにして配
線による遅延を計算する機能、特にこれらの予測、計算
手法にはいろいろの方法が考えられるが最悪ケースを想
定した遅延を計算する機能を有している。

【００１５】また遅延を少なくする見地からみて困難度
の大きな配線から順次処理をするため遅延量の大きい順
に対象配線を取り出す機能、さらに配線遅延を考慮した
自動配線は考慮しない配線より多大の計算時間を要する
ために不必要な実行を抑止するため使用する自動配線方
式を選択できるよう配線方式を切り替える機能を持つ。

【００１６】多層配線を行う場合、同一点で交差する配
線に同一層を割当てしまう状況を回避するために、ショ
ートした配線層のどちらかを別の配線層に移す機能を持
たせる。この配線層変更機能においては信号遅れに対す
る当該配線層変更の影響を評価して影響の少ない信号配
線を別の層に切り替えるものである。

【００１７】また、第２の発明は、第１に適当な２端子
対を接続する径路を決定する段階と、第２に以前の段階
で既に決定された径路上の１点と、他の端子あるいは他
の既に決定された径路上の１点とを接続する径路を決定
する段階とを、適宜繰り返して配線を完了させる。

【００１８】特に第２の段階で、既に決定された径路上
の１点を分岐点として選ぶ際に、径路の中心点を算出
し、中心点から一定距離以内の範囲で分岐点を選ぶこと
を特徴としている。あるいは、第２の段階で、既に決定
された径路上の中心点から離れるに従って大きくなるコ
ストを分岐点に設定し、コストが設定された分岐点間に
新たに発生される配線径路の長さと該コストとの和が最
小になるように分岐点を選ぶことを特徴としている。

【００１９】

【作用】上記手段により、第１の発明は、各信号の遅延
量見積機能と遅延量の大きい順に配線対象ネットを取り
出す機能は信号遅延に関する制約を守る事の難しい配線
対象ネットを自由度の大きい初期の段階に配線可能とす
る。一方遅延量の予測見積を行う機能と見積配線遅延量
の大きさにより配線方式を切り替える機能により信号遅
延に関する特別な対処の必要な信号と必要ない信号を見
分け処理時間のかかる信号遅延を考慮した配線の実行回
数を減らして処理時間を節約する事を可能にする。

【００２０】一般に自動配線プログラムを用いて多層配
線を行うときは、各配線層に対して割当てる配線方向が
決まっている。３層以上の配線層が利用可能になると同
一方向に対して複数の配線層を割り当てる事が可能にな
る。一方各配線層はそれぞれ固有の電気抵抗、容量など
の電気特性を持っており信号伝搬遅延は異なる。そこで
伝搬遅延の小さい配線層から割り当てていく事によっ
て、配線の伝搬遅延を小さくする事ができる。

【００２１】配線層を優先的に使う方向を決める配線層
の優先割当方向に従って配線する方式において、複数の
割当可能な配線層があったときに信号遅延の小さい配線
層を優先的に割り当てる機能は配線における遅れをなる
べく小さくしておく作用がある。さらにこれにより結果
として得られた配線が遅れの制約を満足している確率を
大きくする事ができる。

【００２２】また暫定的に行った配線におけるショート
を解決するために配線層を変換するときには当該両配線
の配線層変更に対応する電気的パラメータの変化に対す
る信号遅延への影響を計算し、影響の各ない信号の配線
を構成する配線層を変更して短絡を回避する機能はショ
ート回避の作業によって増大する配線遅延を最小限に押
さえることを可能とする。

【００２３】また、第２の発明は、既に確定している径
路の端が分岐点となることがなくなる。これによって、
一筆書きに近い径路が発生されることがなくなり、極端
に長い径路が発生されることがなくなる。

【００２４】

【実施例】以下に本発明の実施例を説明する。 第１の発明 多くのレイアウトプログラムは図１に示したように自動
配置１０１の後に配線１０２，１０３をおこなう。さら
に多くの場合配線の内部では概略配線１０２と詳細配線
１０３の二段階の処理を行っている。

【００２５】概略配線１０２においては全体的に見てチ
ップ上の配線の混雑が均等になるように配線径路、利用
する配線層などを決定する。ただし配線を行う領域は実
際のチップのように配線禁止領域や端子位置・形状を持
つものより、抽象化した表現をしている。このため大規
模なチップ領域全体を考慮して効率よく配線できる。

【００２６】詳細配線１０３は概略配線１０２で決定し
た概略の配線径路に従ってセル上の配線禁止領域や具体
的端子位置などを考慮して配線の径路などを決定してい
く。詳細配線のステップで配線の位置座標が決定され
る。

【００２７】本実施例では概略配線１０２の信号遅延を
最小化する。以下、図２のフローチャートに沿って説明
をする。概略配線１０２を行うときはすでに配置が決定
されており、配置結果を用いて配線径路の長さおよび配
線遅延見積をする事ができる。従来より良く用いられて
いる見積方法は結線すべき端子のグループを内部に含む
矩形の辺の長さの和である。

【００２８】しかしこの方法では楽観的に評価しすぎる
ので、図３の矩形３のように端子間を相互に結ぶ問題と
しその仮想的な配線の総和をもって予想配線長とする。
この仮想的な配線の長さを求める方法は図４ような手順
で求めることができる。この配線長予測方式では基本的
に相互にセル１の端子を接続する一つのネット２を二つ
の端子対の集合に分解し、それらの端子対の間の配線長
の予測には端子対を頂点とする矩形３の長辺と短辺の長
さの和を使う。

【００２９】また遅延時間計算には配線の静電容量と抵
抗値の二つの量が必要である。この実施例においては着
目している配線線分に許される複数の配線層について遅
延時間の大きいほうを暫定的な配線層として選択し遅延
計算でワーストケースの見積を行う（１１１）。

【００３０】上記遅延見積計算をすべてのネット２に対
して行ったならば、すべてのネット２の識別子と見積遅
延を組にしたデータを作りその組の集合を見積遅延の降
順に分類すれば、そのデータ集合の上位から順に取り出
せば遅延量の大きいものから順に配線対象ネットを取り
出す事ができる（１１１）。また別の実現手段としては
バイナリツリーやヒープを作るなどのデータを格納する
方法を工夫する事も可能である。

【００３１】見積配線遅延量によって配線処理を選択す
る場合（１１２）は比較の基準となる基準遅延値が必要
となる。基準遅延値は本配線プログラムで外部より利用
者の指定した値を入力して利用する。別の実現手段とし
ては各配線に対して上位の設計で決まった遅延制約をも
とに決定する事もできる。いずれにしても予測される遅
延が遅延制約に対して十分余裕がある場合は本選択機能
を用いて配線遅延を考慮しない配線プログラム（１１
４）を選択する。これにより配線処理に必要な演算時間
を短縮できる。

【００３２】実際の配線処理は要求されたネット２を逐
次的に処理する。未結線またはショート最小化を目的と
する自動配線は基本的に従来の自動配線における処理と
同じであり、迷路法、線分探索法などの手法を利用して
実現する。詳細のアルゴリズムはT. Ohtsuki編 Layout
Design and Vertification,North-Holland,Amsterdam19
86などに詳しく記述されている。

【００３３】配線遅延量を考慮した配線（１１３）も迷
路法、線分探索法などを基本にしている。しかし着目し
たネットの配線径路の探索を行うときにできる限り少な
い信号伝搬遅延で実現する。そのために配線線分の配線
層を決定するときに複数存在する配線径路の中でまず配
線遅延最小の配線層を選択する。しかしすべての配線層
に対してこのような配線層の割当を行うと図５に示した
ように、同一層でショートが起こる事になる。この図で
はネットＡとネットＢがショートしている。

【００３４】このような場合どちらかのネットの配線層
を変更してショートを解決する事になる。以下本実施例
におけるショート解決手法を述べる。ここでもやはり信
号遅延を最小化する必要がある。二つのショートしてい
るネットＡおよびＢに対してネットＡおよびＢを構成す
る配線線分の各パラメータの信号遅延に対する寄与を表
現する式を次のように記述する事ができる。

【００３５】 ｔ^A _pd＝Ｆ_A （ｐ₁ ，ｐ₂ ，・・・ｐ_n ） ｔ^B _pd＝Ｆ_B （ｐ₁ ，ｐ₂ ，・・・ｐ_m ） ここで二つの相互にショートする線分に対応するパラメ
ータｐ^A ₁ とｐ^B _k を別の層に変換したときのｔ^A _pdお
よびｔ^B _pdへの影響を計算し、影響の小さい線分または
変化が制約違反を起こさない変換をショート解決のため
に採用する。これらの配線層変換ではショートを解消で
きない場合はさらにすべての配線が終了したあとに当該
配線を一度引きはなして再度配線をやり直すなどの手段
を取る。

【００３６】処理を終了させる条件（１１５）としては
概略配線においてはすべての配線を完了しさらに配線の
混雑度、信号伝搬の径路上の遅れがタイミング制約を満
足するかなどの条件をすべて満足することである。本実
施例においては条件が満足されるまで繰り返しによる改
良を継続する。

【００３７】本実施例は本特許による概念の実現のほん
の一例にすぎない。本特許の概念を詳細配線に利用すれ
ば、信号遅延を改善する詳細配線方式を実現する事がで
きる。この場合、図１のフローチャートにおいて配線径
路探索の部分（１１３，１１４）と終了条件の部分を修
正する事により詳細配線が実現できる。

【００３８】第２の発明 第２の発明の処理手順を図６のフローチャートで説明す
る。開始後、最も近い２端子対を選び、それらの間の配
線径路を決定する（１２１）。決定された配線径路の長
さを評価し、それが一定長さ以下かどうか調べる（１２
２）。一定長さ以下なら、配線径路全体を新たな接続候
補図形とみなして登録する（１２３）。一定長さを超え
ていれば配線径路の中心を求め、その中心から一定距離
以下の径路部分のみを新たな接続候補図形とみなして登
録する（１２４）。すべての端子間が接続されていれ
ば、終了。そうでなければ、１２１に戻る。

【００３９】以上の処理を、実際の端子配置を例に取っ
て説明する。図７は、簡単な端子配置の例である。実際
にはもっと端子数が多い場合に本発明の方法は威力を発
揮するのであるが、説明の簡単のため端子数のかなり少
ない例を用いた。また、説明の簡単のため、図７（ａ）
の端子は等間隔に並んでいるものとする。

【００４０】まず、最も近い２端子対を選ぶ（ａ）。端
子１１と１２が選ばれたとする。この間の径路を決定す
ると、間に障害物がないとすると、図７（ｂ）のように
なる。上に言う一定長さが端子１１と端子１２の間隔程
度だとすると、この径路の長さは一定長さ以下であるか
ら、径路３１は、全体を端子とみなして登録される。次
の段階では、例えば、径路３１と端子１３が２端子対と
して選ばれ、配線される。

【００４１】上述の処理を繰り返していくと、図７
（ｃ）のような状態になったとする。ここで径路３２と
径路３３はいずれも一定長さを超えているから、全体が
接続候補図形として登録されているのではなく、それぞ
れの中心付近、例えば、点１２と点１５のみが接続候補
図形として登録されている。図７（ｃ）の段階では既に
配線すべき接続候補図形は２つしかないから、図７
（ｄ）のように配線して終了となる。

【００４２】さて、ここで信号の伝搬遅延を計算してみ
る。端子１１が信号のソースであるとし、最も長い径路
を通って端子１４に位置する伝搬遅延を評価する。ＭＯ
Ｓ回路を仮定し、図８に等価回路を示す。ここに、Ｒ_on
はドライブ素子のｏｎ抵抗、Ｒ_w は配線抵抗、Ｃ_w は配
線容量、Ｃ₁ は負荷容量である。配線は、π型の集中定
数で近似すると、延長Ｄは、

【数１】 Ｄ＝５Ｒ_on（Ｃ₁ ＋Ｃ_W ）＋５Ｒ_w Ｃ₁ ＋４．５Ｒ_W Ｃ_w ＋３Ｒ_W Ｃ₁ ＋２．５Ｒ_w Ｃ_w ＋Ｒ_w Ｃ₁ ＋０．５Ｒ_w Ｃ_w ＝５Ｒ_on（Ｃ₁ ＋Ｃ_W ）＋９Ｒ_w Ｃ₁ ＋７．５Ｒ_W Ｃ_w である。

【００４３】一方、本発明の方法を採らず、総配線長最
小のみを目的として配線を行うと、図９のような配線径
路が生じ得る。このときの等価回路は、図１０であり、
端子１１から端子１４に至る遅延Ｄ’は、

【数２】 Ｄ’＝５Ｒ_on（Ｃ₁ ＋Ｃ_W ）＋５Ｒ_w Ｃ₁ ＋４．５Ｒ_W Ｃ_w ＋４Ｒ_W Ｃ₁ ＋３．５Ｒ_w Ｃ_w ＋３Ｒ_w Ｃ₁ ＋２．５Ｒ_w Ｃ_w ＋２Ｒ_w Ｃ₁ ＋１．５Ｒ_W Ｃ_w ＋Ｒ_W Ｃ₁ ＋０．５Ｒ_w Ｃ_w ＝５Ｒ_on（Ｃ₁ ＋Ｃ_W ）＋１５Ｒ_w Ｃ₁ ＋１２．５Ｒ_W Ｃ_w である。

【００４４】したがって、この例では、本発明の方法を
採ることによって、信号の遅延は、Ｄ／Ｄ’倍に減少す
る。特に配線が長く（Ｒ_w 大）、ドライブ力を大きくし
た（Ｒ_on小）場合には、Ｒ_on＜＜Ｒ_w であるから、Ｄ／
Ｄ’≒０．６、すなわち、配線遅延を０．６倍に減少さ
せることができる。

【００４５】従来の技術の説明であげた例である図１２
に対し、本発明の方法を用いれば、図１１のような適宜
に分岐したレイアウトが得られる。

【００４６】なお、本実施例では、既に決定された径路
の中心から一定距離以下の径路部分のみを新たな分岐点
としているが、これに限らず、既に決定された径路上の
中心点から離れるに従って大きくなるコストを分岐点に
設定し、コストが設定された分岐点間に新たに発生され
る配線径路の長さと該分岐点のコストとの和が最小にな
るような分岐点を選ぶようにしても同様な効果を得るこ
とができる。

【００４７】

【発明の効果】以上説明したように、第１の発明によれ
ば、設計作業にかかる計算機時間の増加を最小限に抑え
つつ、設計されたＬＳＩの配線による信号遅延を十分小
さくできるＬＳＩ自動配線プログラムを実現する事が可
能となる。

【００４８】また、第２の発明によれば、多端子間の配
線において極端に長い径路を発生することがなくなり、
信号伝搬遅延を改善できる。

【図面の簡単な説明】

【図１】第１の発明における一般的な自動配線処理の概
要を示すフローチャート図。

【図２】第１の発明における遅延を考慮した自動配線の
処理のフローチャート図。

【図３】第１の発明における配置結果の例と配線長予測
法を示す図。

【図４】第１の発明における配線長予測法の処理順序を
示すフローチャート図。

【図５】第１の発明におけるショートした配線の実例、
同一座標点を通過するネットに同一の配線層を割り当て
たために発生した状況を示す図。

【図６】第２の発明における処理手順を示すフローチャ
ート。

【図７】第２の発明における処理手順の各段階を示すレ
イアウト図。

【図８】第２の発明におけるレイアウトに対する等価回
路図。

【図９】第２の発明に対する従来の方法によるレイアウ
ト図。

【図１０】第２の発明に対する従来の方法によるレイア
ウトに対する等価回路図。

【図１１】第２の発明によるレイアウト図。

【図１２】第２の発明に対する従来の方法によるレイア
ウト図。

【符号の説明】

１ セル ２ 接続対象ネット ３ ２端子を結ぶ外接矩形 １１〜１６ 端子 ３１〜３３ 配線径路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 G06F 17/50

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 集積回路の電子計算機による自動配線を
   行なう際に、複数の配線層について信号遅延特性の悪い方の配線層を
   用いて各信号配線の遅延量を見積り、遅延量が大きい配
   線から順次取り出す機能と、 配線遅延量を考慮して自動配線を行う自動配線方式と、 配線遅延量をとくに考慮せずに自動配線を行う自動配線
   方式と、 見積もられた遅延量を指定された値と比較し、配線遅延
   量を考慮した自動配線方式と配線遅延量を考慮しない自
   動配線方式を切り替える機能とから構成される半導体集
   積回路の自動配線方法。
2. 【請求項２】 ＬＳＩレイアウトの配線方式において、配線層の優先割当方向に従って配線する際に複数の割当
   可能な配線層があった場合に、信号遅延の小さい配線層
   を優先的に割り当てる機能と、 同一配線層を重複して同一位置で別の配線に割り当てた
   場合に、この短絡を回避するために当該両配線の配線層
   変更に対応する電気的パラメータの変化に対する信号遅
   延への影響を計算し、影響の少ない信号の配線を構成す
   る配線層を変更して短絡を回避する機能から構成される
   半導体集積回路の自動配線方法。
3. 【請求項３】 回路中の３以上の端子を基板上で相互に
   接続する配線の径路を決定する方法であって、 適当な２端子対を接続する径路を決定する段階と、既に
   決定された径路上の１点と、他の端子あるいは他の既に
   決定された径路上の１点とを接続する径路を決定する段
   階とを含み、 該既に決定された径路上の１点を選ぶ際に、 該径路の中心点を算出し、 該中心点から一定距離以内の範囲で該１点を選ぶことを
   特徴とする半導体集積回路の自動配線方法。
4. 【請求項４】 回路中の３以上の端子を基板上で相互に
   接続する配線の径路を決定する方法であって、 適当な２端子対を接続する径路を決定する段階と、 既に決定された径路上の１点と、他の端子あるいは他の
   既に決定された径路上の１点とを接続する径路を決定す
   る段階とを含み、 該既に決定された径路上の１点を選ぶ際に、 該径路の中心点を算出し、 該中心点から離れるに従って大きくなるコストを設定
   し、 該コストと新たに発生される配線径路の長さの和が最小
   になるように該１点を選ぶことを特徴とする半導体集積
   回路の自動配線方法。