JPWO2005001926A1 - 集積回路及びその設計方法 - Google Patents
集積回路及びその設計方法 Download PDFInfo
- Publication number
- JPWO2005001926A1 JPWO2005001926A1 JP2005511088A JP2005511088A JPWO2005001926A1 JP WO2005001926 A1 JPWO2005001926 A1 JP WO2005001926A1 JP 2005511088 A JP2005511088 A JP 2005511088A JP 2005511088 A JP2005511088 A JP 2005511088A JP WO2005001926 A1 JPWO2005001926 A1 JP WO2005001926A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- wiring layer
- layer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
図13(a)において、配線Le4にとって直下を除いて水平方向に最も近接した配線は、一つ下層の配線層に設けられている上記配線Le2及び配線Le6となっている。また、配線Le3にとって直下を除いて水平方向に最も近接した配線は、一つ下層の配線層に設けられている上記配線Le1及び配線Le5となっている。したがって、配線Le4及び配線Le3は、水平方向に最も近接する配線である配線Le2及び配線Le1や、配線Le6及び配線Le5との間の容量を低減する設定となっている。また、図13(b)における配線Lf1と配線Lf2とが、また配線Lf2と配線Lf3とがそれぞれ互いの信号の伝搬方向を反転させる態様にて直列に接続されている。
Description
本発明は基板上に形成される多層配線構造を有する集積回路に関するものである。
近年、半導体集積回路の高集積化と設計期間の短縮との両立を図るべく、汎用の自動配置配線ツールを用いて半導体集積回路のレイアウト設計を行うことが主流となってきている。こうした自動配置配線ツールでは、半導体集積回路の製造プロセスから要請されるデザインルールを満たすように定義されたグリッドが設定され、このグリッド上に配線が敷設可能となっている。
このグリッドは、X軸方向及び、これと垂直なY軸方向に設定されており、各配線層毎に交互にX軸方向又はY軸方向が指定されており、各配線層において、上記グリッドは、互いに平行に走るストライプ状に設定されることとなる。そして、これらグリッド間隔は、デザインルールを満たす配線ピッチに対応するように設定される。こうした設定の下、上記自動配置配線ツールを用いたレイアウト設計においては、上記デザインルールおよび要求される回路特性をともに満たすように配置態様及び配線の引き回しについてトライアンドエラーを繰り返し、最終的なマスクレイアウトを決定する。
しかしながら、こうしたグリッドを使用して行われるレイアウト設計においては、有効に利用されない配線層が生じることがあり、効果的な配線の観点からは必ずしも望ましい結果が得られるとは限らなかった。そこで、例えば特許文献1に見られるように、グリッドを、X軸方向及びY軸方向に加えて、これらX軸方向及びY軸方向に交差する斜め方向に設定する手法などが提案されていた。
特開平7−86407号公報
ところで、近年の半導体集積回路の微細化に伴って、半導体集積回路内の配線幅の縮小に伴う配線抵抗の増大や、隣接する配線間の間隔の縮小に伴う同配線間の容量の増大等が、配線内での電圧降下の増大(IRドロップ)や、クロストークノイズの増大、電磁障害(EMI)、エレクトロマイグレーション等の問題などを引き起こし、回路設計上無視できない大きな問題となりつつある。
半導体回路設計においては、回路素子および配線を限られたスペース上にレイアウトし、かつ所望の特性を満たした回路を実現する必要がある。上記の抵抗値や配線間容量の増大は、信号の伝搬に大きな影響を及ぼすことになるが、もし、抵抗値や容量値を低減するために、配線を単純に太くしたりすれば、限られたスペース上に所望の回路を形成することが困難となる。
半導体集積回路の各箇所の結線を効率的に行うために開発された上記自動配置配線ツールによっては、こうした微細化に伴う諸問題に対処することが困難なものとなってきている。すなわち、上記自動配線ツールによる結線のためのトライアンドエラーを行ったとしても、上記諸問題のために、タイミングなどの設計制約を満たす解を得ること自体が非常に困難なものとなっている。これは、半導体集積回路の設計開発の負荷を増大させ、開発期間の長期化という新たな問題を引き起こしている。
半導体集積回路の各箇所の結線を効率的に行うために開発された上記自動配置配線ツールによっては、こうした微細化に伴う諸問題に対処することが困難なものとなってきている。すなわち、上記自動配線ツールによる結線のためのトライアンドエラーを行ったとしても、上記諸問題のために、タイミングなどの設計制約を満たす解を得ること自体が非常に困難なものとなっている。これは、半導体集積回路の設計開発の負荷を増大させ、開発期間の長期化という新たな問題を引き起こしている。
本発明はこうした実情に鑑みてなされたものであり、その目的は、集積回路が形成されるスペースの増大を抑制しつつ、所望の回路特性を満たす、より効率的な設計を行うことのできる集積回路及びその設計方法を提供することにある。
本発明のある態様は、基板上に形成される多層配線構造を有する集積回路に関し、多層配線層に敷設される配線の敷設形態にその特徴を有する。その特徴は以下の通りである。
集積回路の所望の2点を結線するのに必要な第1の配線が敷設される第1の配線層とは別の、第2の配線層を設ける。第2の配線層には、所望の2点を結線する一の配線とは別の補助的な第2の配線が敷設される。この補助的な第2の配線は、第1の配線とビアホールを介して直列、並列等様々な態様にて接続される。このようにして形成される配線を組み合わせることによって、集積回路の所望の2点を結線する配線の抵抗値、インダクタンス値や、隣接する配線間に生ずる寄生容量値、信号伝搬の遅延時間など電気的特性を調節する役割を果たす。
第1の配線層と第2の配線層を互いに隣接するように設定した場合、第1の配線と第2の配線とをビアホールにて簡易に接続することができる。また、第1の配線と、補助的な第2の配線を、基板への投影がオーバーラップする態様にて敷設した場合には、両配線層のマスクを同一にすることができる、さらにビアホールを介しての配線の接続を容易に行うことができる。
本発明の別の態様は集積回路の設計方法に関する。この集積回路の設計方法の概要は以下の通りである。
集積回路を構成する複数の回路素子が予めレイアウトされている。レイアウトされた回路素子は、仮想的に設けられた配線層である仮物理配線層に特徴づけられた配線設定に基づいた仮配線によって結線される。仮配線による結線により形成される回路ブロックの電気的特性が、所望の特性を満たすかどうかを演算手段により判定する。
仮物理配線層に敷設された配線は、実配線層の実配線として展開される。前記判定により、1つの仮物理配線層の配線を1つの実配線層の実配線とする処理を行った場合に、所望の特性を満たさないと判定された回路ブロックの仮配線は、仮物理配線層を付加的に複数の実配線層に転写して形成された実配線として敷設される。この際に、上述の集積回路のさまざまな配線の敷設形態を利用し、その配線長や、配線間容量を調節することにより、回路ブロックが所望の特性を満たすように敷設する。
集積回路を構成する複数の回路素子が予めレイアウトされている。レイアウトされた回路素子は、仮想的に設けられた配線層である仮物理配線層に特徴づけられた配線設定に基づいた仮配線によって結線される。仮配線による結線により形成される回路ブロックの電気的特性が、所望の特性を満たすかどうかを演算手段により判定する。
仮物理配線層に敷設された配線は、実配線層の実配線として展開される。前記判定により、1つの仮物理配線層の配線を1つの実配線層の実配線とする処理を行った場合に、所望の特性を満たさないと判定された回路ブロックの仮配線は、仮物理配線層を付加的に複数の実配線層に転写して形成された実配線として敷設される。この際に、上述の集積回路のさまざまな配線の敷設形態を利用し、その配線長や、配線間容量を調節することにより、回路ブロックが所望の特性を満たすように敷設する。
従来であれば、回路ブロックが所望の特性を満たさない場合には、再度、一から仮配線を行い、所望の特性が得られるまでこれを繰り返していた。本発明では、回路ブロックが所望の特性を満たさない場合に、付加的な配線層を利用して再度仮配線を行い、配線の電気的特性を調節する。この再度の仮配線は、ある決められたルールにもとづいて行われるため、一から仮配線をやり直す従来に比べて、演算負荷を抑えることができる。
本発明によれば、集積回路が形成されるスペースの増大を抑制しつつ、集積回路の設計をより効率的に行うことができる。
10…ライブラリ、12…設計仕様格納部、14…プロセスパラメータ、16…仮物理配線層ルール、20…回路変数算出部、22…自動配置部、24…自動配線部、30…タイミング解析部、32…回路変数決定部、34…配線層展開部、40…マスク算出部、42…区画設定部、50…入力部、52…画像表示部、54…制御部、1010…ライブラリ、1012…設計仕様格納部、1014…プロセスパラメータ、1020…自動配置部、1022…自動配線部、1030…タイミング解析部、1040…入力部、1042…画像表示部、1050…制御部。
はじめに実施の形態の概要を説明する。
(1)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であって、互いに実質的に同一の経路方向を有するとともに、前記集積回路の基板への投影が互いにオーバーラップする態様にて複数の配線層に敷設された配線を備える。複数の配線層に敷設された配線が、ビアホールを介して接続されることにより、集積回路の所望の2点を結線する一の配線であって、任意の2つの素子の各特定の端子間を結線する配線、任意の素子の特定の端子の電位を固定する配線、および配線の一端が実質的にオープンとされる配線のいずれか一の配線を構成する。例えば図2〜図4、図10,図11,図13などに示すさまざまな配線構造がこの態様に対応している。
ここで「基板への投影が互いにオーバーラップ」するとは、異なる配線層に敷設された複数の配線が実質的に同一の経路方向を有しており、複数の配線を基板に投影した場合に、一の投影像が他の投影像と一致する場合、1の投影像が他の投影像に完全に包含される場合、さらに1の投影像と他の投影像とが、その一部において重なっておりビアホールを介して2つの配線が接続可能な場合等も含む。
(2)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であって、集積回路の所望の2点を結線する第1の配線と、第1の配線の敷設される配線層とは別の配線層に敷設される第2の配線とを備える。第1の配線と第2の配線は、基板への投影が互いにオーバーラップする態様にて敷設され、ビアホールを介して接続されることにより前記所望の2点を結線する一の配線を構成する。この配線は、任意の2つの素子の各特定の端子間を結線する配線、任意の素子の特定の端子の電位を固定する配線、および配線の一端が実質的にオープンとされる配線のいずれか1の配線として機能する。例えば図2、図4、図20(a)、(b)、(d)などに示すさまざまな配線構造がこの態様に対応している。
この集積回路によれば、単一の実配線層ごとに経路を定めて、実際の配線を敷設していく手法と比較して、当該配線の取りうる電気的特性の自由度を向上させることができ、ひいては微細化に伴う諸問題に簡易に対処することができるようになる。
(3)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、集積回路の所望の2点を結線する第1の配線と、第1の配線の敷設される配線層とは別の配線層に敷設される第1の配線と平行な第2の配線とを備えている。第1の配線に対し第2の配線を電気的に並列に接続せしめることにより第1の配線と第2の配線は、所望の2点を結線する1の配線を構成する。
この集積回路によれば、第1の配線と並列に接続される第2の配線によって、第1の配線のみで2点を結線する場合と比較して配線抵抗を低減することができる。図3はこの態様の一例を示している。
この集積回路によれば、第1の配線と並列に接続される第2の配線によって、第1の配線のみで2点を結線する場合と比較して配線抵抗を低減することができる。図3はこの態様の一例を示している。
なお、第1の配線と第2の配線は基板への投影が互いにオーバーラップするようにして形成してもよい。この場合、ビアホールを介して第1の配線と第2の配線を容易に接続することが可能となるとともに、配線の敷設される面積を最小限にとどめつつ、配線の抵抗値を低減することができ、さらにインダクタンスをも低減させることができる。
さらに第1の配線と第2の配線との間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1の配線と第2の配線とが、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
また、第1の配線と第2の配線は、互いに隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
さらに第1の配線と第2の配線との間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1の配線と第2の配線とが、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
また、第1の配線と第2の配線は、互いに隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(4)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、基板への投影が互いにオーバーラップする態様にて複数の配線層に平行に敷設された複数の配線を備えている。複数の配線は、配線層ごとに信号の伝搬方向を反転させる態様にてビアホールを介して電気的に直列に接続されることにより、集積回路の所望の2点を結線する1の配線を構成する。図3はこの態様の一例を示している。
この集積回路によれば、配線の敷設される面積を増大させることなく、配線の抵抗を積極的に増大させることができる。この抵抗値の増大は、集積回路において信号の遅延量の調整やリファレンス電位の生成等の調整に適用することができる。さらに配線のインダクタンスを増加させることにもなる。
この集積回路によれば、配線の敷設される面積を増大させることなく、配線の抵抗を積極的に増大させることができる。この抵抗値の増大は、集積回路において信号の遅延量の調整やリファレンス電位の生成等の調整に適用することができる。さらに配線のインダクタンスを増加させることにもなる。
さらに複数の配線間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、複数の配線が、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
さらに、複数の配線は互いに隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
さらに、複数の配線は互いに隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(5)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、配線の敷設方向および敷設間隔が隣接する配線層間で実質的に同一に設定されている領域を備えている。この領域において、隣接する配線層のうち一方の配線層に敷設される配線が、他方の配線層に敷設される配線に対して、敷設方向と垂直をなす方向に配線の敷設間隔よりも小さい範囲でオフセットする態様にて設けられる。図10はこの態様の一例を示している。
ここで、配線の「敷設間隔」とは、平行に設けられた配線の中心線間の距離をいう。
この集積回路によれば、隣接する配線層の配線同士がオフセットして敷設されることにより、配線の水平方向の間隔を拡大することなく、隣接する配線層の配線間の容量を好適に低減することができる。
ここで、配線の「敷設間隔」とは、平行に設けられた配線の中心線間の距離をいう。
この集積回路によれば、隣接する配線層の配線同士がオフセットして敷設されることにより、配線の水平方向の間隔を拡大することなく、隣接する配線層の配線間の容量を好適に低減することができる。
(6)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、ある一の配線層に第1の配線および第2の配線のいずれか一方が敷設される箇所において、他方の配線は他の配線層へと逃がすように敷設されている。その際、第1の配線と第2の配線は、基板への投影が互いに隣接するよう平行に敷設される。図11はこの態様の一例を示している。
すなわち、基板上に形成される多層配線構造を有する集積回路であって、当該基板への投影が互いに隣接する第1の配線と第2の配線を備えている。第1の配線と第2の配線は、スペース的には一の配線層で隣接する態様にて敷設しうるものであるところ、いずれか一方の配線が前記一の配線層に敷設される箇所において他方の配線を他の配線層へと逃がす態様にて敷設する。その結果、第1の配線と第2の配線が、基板への投影が互いに隣接することを許しつつ、前記一の配線層で隣接する態様にて敷設した場合と比して、同一の配線層において隣接する長さを短くしている。
この集積回路によれば、一対の配線同士が、同一配線層内において水平方向に隣接する長さを短くすることができ、一対の配線間の容量を好適に削減することができる。
この集積回路によれば、一対の配線同士が、同一配線層内において水平方向に隣接する長さを短くすることができ、一対の配線間の容量を好適に削減することができる。
さらに一対の配線間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1の配線と第2の配線とが、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
さらに一対の配線は互いに隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
さらに一対の配線は互いに隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(7)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、所定の配線層に互いに隣接して平行に敷設された第1の一対の配線と、所定の配線層とは別の配線層に互いに隣接して平行に敷設された第2の一対の配線とを備えている。前記第2の一対の配線は、第1の一対の配線と基板への投影がオーバーラップする態様にて設けられており、一端をビアホールを介して第1の一対の配線に接続せしめることにより第2の一対の配線は、他端が実質的にオープンとされるダミー配線として形成されている。図4はこの態様の一例を示している。
この集積回路によれば、複数の配線層にて配線が隣接し合うため、配線間の容量を増大させることができ、配線を伝搬する信号の遅延量を調整したり、インピーダンスマッチングを行ったりすることができる。さらに、容量値を増加させるために配線長を延ばす必要がないため、デザインルールの制約や抵抗の増大を招くこともない。
なお、この集積回路において、第1の一対の配線と第2の一対の配線は基板への投影が一致するように敷設してもよい。これにより、第1の一対の配線が敷設される配線層と第2の一対の配線が敷設される配線層について、少なくともこれら一対の配線に関しては、そのマスクパターンを同一とすることができる。
さらに第1の一対の配線と第2の一対の配線との間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1の一対の配線と第2の一対の配線とが、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
また、第1の一対の配線が敷設される配線層と第2の一対の配線が敷設される配線層は互いに隣接していてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
なお、この集積回路において、第1の一対の配線と第2の一対の配線は基板への投影が一致するように敷設してもよい。これにより、第1の一対の配線が敷設される配線層と第2の一対の配線が敷設される配線層について、少なくともこれら一対の配線に関しては、そのマスクパターンを同一とすることができる。
さらに第1の一対の配線と第2の一対の配線との間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1の一対の配線と第2の一対の配線とが、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
また、第1の一対の配線が敷設される配線層と第2の一対の配線が敷設される配線層は互いに隣接していてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(8)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、複数の配線層に敷設された配線をビアホールを介して並列に接続して構成される第1の配線を備える。さらにこの集積回路は、第1の配線を構成する配線が敷設される複数の配線層と同一の配線層に敷設された配線をビアホールを介して並列に接続して構成される第2の配線とを備えている。この第1の配線と前記第2の配線それぞれを構成する配線は、互いに対応する同一の配線層で隣接して平行に設けられている。図33(a)はこの態様の一例を示している。
この集積回路によれば、第1および第2の配線を単線とした場合と比較して配線抵抗を低減することができる。更に、第1および第2の配線は、各配線層において互いに隣接して形成されているために、両配線の間の容量も、単一の配線層の配線として形成する場合と比較して、増大させることができる。
さらに第1、第2の配線を構成する配線間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1,第2の配線が、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
また、第1および第2の配線を構成する配線がそれぞれ敷設される配線層は互いに隣接してもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
さらに第1、第2の配線を構成する配線間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1,第2の配線が、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
また、第1および第2の配線を構成する配線がそれぞれ敷設される配線層は互いに隣接してもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(9)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、複数の配線層に前記基板への投影がオーバーラップする態様にて敷設された配線をビアホールを介して電気的に直列に接続して構成される第1の配線と、第1の配線を構成する配線が敷設される複数の配線層と同一の配線層に前記基板への投影がオーバーラップする態様にて敷設された配線をビアホールを介して電気的に直列に接続して構成される第2の配線とを備えている。第1の配線と第2の配線それぞれを構成する配線は、互いに対応する同一の配線層で隣接して平行に設けられてもよい。図33(b)はこの態様の一例を示している。
この集積回路によれば、第1および第2の配線の抵抗を、配線の敷設面積を増大することなく増加することができる。さらに第1および第2の配線は、各配線層において互いに隣接して形成されているために、両配線間の容量も、両配線を単一の配線層の配線として形成する場合と比較して、増大させることができる。
さらに第1、第2の配線を構成する配線間には、他の信号伝搬用の配線が敷設されないことが好ましい。この結果、第1,第2の配線が、他の信号伝搬用の配線と電気的に干渉することを好適に回避、抑制することができる。
なお、第1および第2の配線を構成する配線は、隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
なお、第1および第2の配線を構成する配線は、隣接する配線層に敷設されてもよい。配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(10)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、信号伝搬用の配線と互いに異なる電位に固定された複数の電位固定配線とを備えている。信号伝搬用の配線と電位固定配線のいずれか一の配線は、その一部を他の配線層へと逃がすようにして敷設される。その際信号伝搬用の配線と複数の電位固定配線は、基板への投影が互いに隣接することを許して敷設されている。図29〜32はこの態様の例を示している。
信号伝搬用の配線と複数の電位固定配線は、スペース的には一の配線層に隣接する態様にて敷設しうるものであるところ、いずれか一の配線の一部を他の配線層へと逃がすようにして敷設することにより、信号伝搬用の配線と複数の電位固定配線が、基板への投影が互いに隣接することを許しつつ、一の配線層で隣接する態様にて敷設した場合と比して、配線同士が同一の配線層において隣接する長さを異ならしめている。
この集積回路によれば、信号伝搬用の配線と電位固定配線とが同一配線層にて隣接する長さを変化させることで、これらの配線間の容量を調節することができ、信号伝搬用の配線での信号の伝搬速度を調節することができる。加えて、信号伝搬用の配線が各異なる電位に固定された電位固定配線とそれぞれ隣接する長さの比によって、信号伝搬用の配線を伝搬する信号の波形を変化させることができる。
(11)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、配線が実質的に同一方向に、かつ予め規定された単位間隔の整数倍の間隔で敷設される複数の配線層を有する領域を備える。この集積回路において前記領域内には、上記(3)〜(10)に記載の集積回路の少なくとも1つが形成される。
この集積回路によれば、隣接する配線層の配線の敷設方向および配線の敷設間隔が統一される領域を設けることにより、上述の各態様の半導体集積回路を容易に形成することができる。さらに、上記領域は、配線の敷設間隔が、単位間隔の整数倍となっているため、自動配線ツールによって簡易に設計することができる。
この集積回路によれば、隣接する配線層の配線の敷設方向および配線の敷設間隔が統一される領域を設けることにより、上述の各態様の半導体集積回路を容易に形成することができる。さらに、上記領域は、配線の敷設間隔が、単位間隔の整数倍となっているため、自動配線ツールによって簡易に設計することができる。
(12)また、この集積回路において、隣接しあう領域間では、少なくとも一の配線層において配線の敷設方向が互いに異なってもよい。その結果、複数の領域ごとでそれぞれ適切な配線構造を適用することができる。図17はこの態様の一例を示している。
(13)さらに、隣接する領域において配線の敷設方向が互いに異なる配線層の配線同士は、基板への投影が一直線上となる態様にて他の配線層に敷設された配線を利用して結線されてもよい。すなわち、同じ配線層において、配線の敷設方向が互いに異なる配線敷設領域の境界近傍で他の配線層の配線に乗り換え、他の配線層を介して直線上の配線を敷設し、配線の敷設方向が互いに異なる配線敷設領域を有する水平面における領域間を結線する。図18,図24はこの態様の一例を示している。
この集積回路によれば、同じ配線層において、配線の敷設方向が互いに異なる配線敷設領域の境界近傍で、別配線層の配線に乗り換え、他の配線層を介して直線状に敷設することで、水平面上で迂回させることなく結線でき、水平面上での迂回を伴う結線経路を定めるための複雑な再探索処理が不要となることに加え、結線に必要な経路長を好適に抑制することができる。
この集積回路によれば、同じ配線層において、配線の敷設方向が互いに異なる配線敷設領域の境界近傍で、別配線層の配線に乗り換え、他の配線層を介して直線状に敷設することで、水平面上で迂回させることなく結線でき、水平面上での迂回を伴う結線経路を定めるための複雑な再探索処理が不要となることに加え、結線に必要な経路長を好適に抑制することができる。
本発明の別の実施の形態は集積回路の設計方法に関する。以下、この集積回路の設計方法の概要について説明する。
(14)一の実施の形態である集積回路の設計方法は、レイアウトの実現された集積回路における配線層を仮物理配線層とし、仮物理配線層のうちの所定の仮物理配線層の各配線の回路特性を所望の回路特性とすべく、演算手段により、前記各配線を複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する工程を有する。
上記設計方法によれば、仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する。このため、こうした変換による配線の形成手法を取らない従来の配線手法による配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)を実現することが可能となる。したがって、回路特性の調整を簡易に行うことができる。
更にこの際、仮物理配線層の各配線の配線経路を基本として配線の変換を行うため、同仮物理配線層の配線による電気的な接続態様を修正することなく、こうした回路特性の調整を行うことができる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。また、「レイアウトの実現された集積回路」とは、各箇所の結線がなされたレイアウトデータやマスクデータを有する集積回路のことである。
更にこの際、仮物理配線層の各配線の配線経路を基本として配線の変換を行うため、同仮物理配線層の配線による電気的な接続態様を修正することなく、こうした回路特性の調整を行うことができる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。また、「レイアウトの実現された集積回路」とは、各箇所の結線がなされたレイアウトデータやマスクデータを有する集積回路のことである。
(15)一の実施の形態である集積回路の設計方法は、集積回路の各素子の結線に係る配線経路を決定する集積回路の設計方法であって、結線を行う配線層を仮物理配線層とし、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に得られる回路特性を予測しつつ、この予測結果に基づいて前記仮物理配線層上の配線経路を最適化する。
この設計方法によれば、自動配線等による仮配線の敷設に際し、より多い配線層上への展開を前提としなければ実現不可能な配線の敷設態様にて仮配線を敷設することができる。この結果、配線経路の選択の自由度を向上させることができ、ひいては自動配線による仮配線の経路の決定にかかる演算負荷を低減することができる。また、こうして決定された仮配線にもとづいて実配線層上への展開を行うことにより、所望の回路特性を有する配線を簡易に設計することができ、回路全体の特性の調整を簡易に行うことができる。さらに、こうして変換された配線は、基板への投影が互いに重なる、若しくは近接するために、上記投影が高密度となる配線を形成することが可能となる。
(16)一の実施の形態である集積回路の設計方法は、集積回路の各素子を自動配置する集積回路の設計方法であって、集積回路の各箇所についての結線のなされる配線層を仮物理配線層とし、結線のなされる集積回路の所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に得られる回路特性を予測しつつ、この予測結果に基づいて各素子の配置の最適化を行う。
この設計法によれば、従来の手法による素子配置、すなわち仮物理配線層の配線のみの配線を前提とした場合では実現不可能な回路特性を実現することが可能となる。このため、自動配置による回路素子のレイアウトに際し、仮物理配線層から実配線層への展開を前提としない配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)に基づく配置を行うことができるため、配置の自由度を向上させることができる。特に、実配線層に展開された配線は、展開前と比較して配置の高密度化を許容しやすいために、上記設計方法によれば、集積回路の各素子の配置を高密度にすることができる。このとき仮物理配線層の仮配線の敷設には、例えば配置を行うために見積もりとして用いるスタイナー配線等を許容してもよい。
(17)一の実施の形態である集積回路の設計方法は、集積回路の回路構成を決定する集積回路の設計方法であって、前記回路構成に必要な結線を行う配線層を仮物理配線層とし、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に得られる回路特性を予測しつつ、この予測結果に基づいて回路構成の最適化を行う。
仮物理配線層をもとにした仮配線により、回路構成の最適化を実施してもよい。この場合、回路特性的に多様な自由度を持った配線敷設により、回路構成の自由度も向上され、性能が優れた回路を効果的かつ容易に実現できるようになる。なお、ここでの回路構成の最適化としては、回路を構成する素子の特性最適化、機能的に等価な回路への置き換えによる回路アーキテクチャ選択としての最適化なども含まれる。
仮物理配線層をもとにした仮配線により、回路構成の最適化を実施してもよい。この場合、回路特性的に多様な自由度を持った配線敷設により、回路構成の自由度も向上され、性能が優れた回路を効果的かつ容易に実現できるようになる。なお、ここでの回路構成の最適化としては、回路を構成する素子の特性最適化、機能的に等価な回路への置き換えによる回路アーキテクチャ選択としての最適化なども含まれる。
(18)一の実施の形態である集積回路の設計方法は、レイアウトされた回路素子を結線して回路ブロックを形成するために、設計時に仮想的に使用される仮配線を仮物理配線層に敷設する。仮配線の敷設態様により形成される前記回路ブロックの諸特性が所望の特性を満たしているかを演算手段により判定し、仮物理配線層に敷設された仮配線を、実際の配線が敷設される実配線層に実配線として展開する。この態様の一例は図6に示すフローチャートにより把握することができる。
実配線層への仮配線の展開は、一の仮物理配線層に敷設された仮配線を、対応する複数の実配線層に転写し、前記判定により所望の特性を満たさないと判定された回路ブロックが転写された領域内の実配線を、回路ブロックが所望の特性を満たすように複数の実配線層の配線を利用して再度敷設し直してもよい。
実配線層への仮配線の展開は、一の仮物理配線層に敷設された仮配線を、対応する複数の実配線層に転写し、前記判定により所望の特性を満たさないと判定された回路ブロックが転写された領域内の実配線を、回路ブロックが所望の特性を満たすように複数の実配線層の配線を利用して再度敷設し直してもよい。
配線を「展開する」とは、仮物理配線層の仮配線を、各仮物理配線層に対応する実配線層に転写し、転写された仮配線を複数の実配線層を利用して敷設することを意味する。さらに「転写」とは、仮物理配線層の仮配線を実配線層にその敷設態様を変更することなく投影することを意味するが、転写されたすべての配線がもとの仮配線層の仮配線と同一の敷設態様を有する必要はない。すなわち、集積回路を、機能ごとあるいはある区画ごといくつかのブロックに分割している場合には、各ブロックごとに対応する配線の敷設態様が同一であればよい。
仮配線から転写により実現された実配線について、再敷設が必要な場合には、その実配線層が敷設された実配線層とその隣接する実配線層を使用する転写を再度実施し、仮物理配線層での仮配線と略同一の態様にて配線を敷設してもよい。この場合、隣接する実配線層間で略同一の配線が敷設されることになるため、ビアホールによって隣接する配線層の配線を並列、直列など様々な態様にて容易に接続することが可能となる。
この設計方法によれば、従来の配線手法による配線、すなわち仮物理配線層の仮配線のみを利用した場合では実現不可能な回路特性(配線の特性や配線間の容量等の特性)を実現することが可能となり、回路特性の調整を簡易に行うことができる。すなわち、転写された実配線層上の実配線は、複数の実配線を利用した形態として実現できるため、1つの実配線層での配線敷設形態よりも回路特性的に多様な自由度を配線とすることができる。
更にこの際、仮物理配線層の仮配線の配線経路を基本として配線の再敷設を行うため、同仮物理配線層の配線による電気的な接続態様を修正することなく、こうした回路特性の調整を行うことができる。
更にこの際、仮物理配線層の仮配線の配線経路を基本として配線の再敷設を行うため、同仮物理配線層の配線による電気的な接続態様を修正することなく、こうした回路特性の調整を行うことができる。
(19)この集積回路の設計方法は、集積回路を複数の区画に分割してもよく、分割された複数の区画ごとに、仮物理配線層と前記実配線層との対応関係を異ならしめてもよい。この態様の一例は図6および図17により把握される。
この設計方法では、各区画毎に仮物理配線層から実配線層への配線の展開を行うために、所望とする回路特性を効率的に実現することができるようになる。すなわち、レイアウト設計においては、各配線層の全ての領域に渡って略均一に配線が敷設されるとは限らず、配線の敷設されない領域が形成されることが多い。そこで、この設計方法においては、区画毎に上記展開を行うことで、配線の敷設されていない仮物理配線層を多く含む区画ほど展開する実配線層数を多くすることで、集積回路の最終的な配線層数の増大を好適に抑制することもできる。
この設計方法では、各区画毎に仮物理配線層から実配線層への配線の展開を行うために、所望とする回路特性を効率的に実現することができるようになる。すなわち、レイアウト設計においては、各配線層の全ての領域に渡って略均一に配線が敷設されるとは限らず、配線の敷設されない領域が形成されることが多い。そこで、この設計方法においては、区画毎に上記展開を行うことで、配線の敷設されていない仮物理配線層を多く含む区画ほど展開する実配線層数を多くすることで、集積回路の最終的な配線層数の増大を好適に抑制することもできる。
(20)また、この設計方法は、区間の分割により仮配線から実配線への展開後の配線の敷設方向が隣接する区間にて互いに異なることとなった場合において、隣接する区間を跨いで結線するための配線を、区画境界の付近にて仮物理配線層からの展開による演算手段を用いて、仮配線時の結線態様を維持しつつ敷設してもよい。この集積回路の設計方法の一例は図6および図17、図18により把握される。
すなわち、区画の分割を行い、区画ごとに仮物理配線層と実配線層との対応関係を異ならしめて、仮物理配線層の配線から実配線層の実配線への展開を行った結果、配線の敷設方向が隣接する区間にて互いに異なる場合に、前記隣接する区間を跨いで結線するための配線を、演算手段を用いて仮物理配線層での配線時の結線態様を維持しつつ、仮物理配線層から複数の実配線層への展開により形成する実配線として敷設するしてもよい。
すなわち、区画の分割を行い、区画ごとに仮物理配線層と実配線層との対応関係を異ならしめて、仮物理配線層の配線から実配線層の実配線への展開を行った結果、配線の敷設方向が隣接する区間にて互いに異なる場合に、前記隣接する区間を跨いで結線するための配線を、演算手段を用いて仮物理配線層での配線時の結線態様を維持しつつ、仮物理配線層から複数の実配線層への展開により形成する実配線として敷設するしてもよい。
上述した態様にて各区画毎に上記展開を行う場合、隣接する区画同士では必ずしも複数の実配線層の実配線への展開の態様が同一となるとは限らない。例えば、配線の敷設方向が隣接する区画同士で異なる場合がある。こうした箇所については、これらの区画間の配線を互いに直接的に結線することは困難なものとなることがある。そこで、同一の仮物理配線層の仮配線による結線態様を、実配線への展開がされた後も維持すべく、これらの区画間を跨ぐ実配線層の配線を、実配線層の乗り換えを利用して敷設することで、両区画の結線を好適に行うことができるようになる。
一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路に関し、多層配線層に敷設される配線の敷設形態にその特徴を有する。その特徴は以下の通りである。
配線層ごとに、単位間隔を予め規定する。当該配線層への配線の敷設は、配線同士の間隔が予め規定された単位間隔の整数倍となる態様でおこなう。従って、一の配線層の配線は互いに平行に、同一敷設方向をもって敷設される。さらに隣接する配線層同士でも、配線の敷設方向を同一とする領域を設ける。このような条件が設定された隣接する配線層の一方の配線層に第1の配線を敷設し、他方の配線には第2の配線を敷設する。この集積回路では、これらの配線要素を様々な態様にて敷設することにより、配線の電気的特性を調節する。
以下、このような配線を用いて構成される集積回路およびその設計方法の態様の例である。
以下、このような配線を用いて構成される集積回路およびその設計方法の態様の例である。
(21)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、隣接する配線の敷設間隔が配線層ごとに予め規定された単位間隔の整数倍となる態様にて、複数の配線が互いに平行に敷設されている領域を有する。この集積回路において、前記領域には、互いに配線の敷設方向を同一とする、少なくとも一対の隣接する配線層が含まれてもよい。図45はこの態様の一例を示している。
この集積回路は、配線の敷設方向が同一となる隣接する配線層を有することで、隣接する配線層の上記単位間隔については、これを近似させやすいものとなっている。このため、これら隣接する配線層間の電気的な接続を簡易に行うことができる。
また、配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
また、上記領域においては、配線の敷設間隔が所定の単位間隔の整数倍に設定されているために、当該集積回路の設計時における結線を規則的なパターンに従って簡易に行うこともできる。したがって、特に上記領域の結線を自動配線ツールにて行う場合においては、同ツールのプログラミングの簡易化や、同ツールによる結線時の処理の簡易化を図ることもできる。
なお、この領域には、集積回路のうち論理回路が形成されることが望ましい。これに対し、集積回路のうち上記領域以外には、メモリやアナログ回路、I/O(入力/出力)回路等を形成してもよい。
この集積回路は、配線の敷設方向が同一となる隣接する配線層を有することで、隣接する配線層の上記単位間隔については、これを近似させやすいものとなっている。このため、これら隣接する配線層間の電気的な接続を簡易に行うことができる。
また、配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
また、上記領域においては、配線の敷設間隔が所定の単位間隔の整数倍に設定されているために、当該集積回路の設計時における結線を規則的なパターンに従って簡易に行うこともできる。したがって、特に上記領域の結線を自動配線ツールにて行う場合においては、同ツールのプログラミングの簡易化や、同ツールによる結線時の処理の簡易化を図ることもできる。
なお、この領域には、集積回路のうち論理回路が形成されることが望ましい。これに対し、集積回路のうち上記領域以外には、メモリやアナログ回路、I/O(入力/出力)回路等を形成してもよい。
(22)この集積回路において、配線層ごとに予め規定された単位間隔は、前記一対の隣接する配線層において略同一に設定されてもよい。図45はこの態様の一例を示している。
この集積回路によれば、隣接する配線層において、上記単位間隔を略同一とするために、これら配線層間における配線の電気的な接続等を簡易に行うことができるようになる。
この集積回路によれば、隣接する配線層において、上記単位間隔を略同一とするために、これら配線層間における配線の電気的な接続等を簡易に行うことができるようになる。
(23)この集積回路において、前記一対の隣接する配線層には、複数の配線が前記単位間隔の2倍以上の間隔で敷設されてもよく、一対の隣接する配線層に敷設される複数の配線は、基板への投影が互いに重ならないようにオフセットして敷設されてもよい。図46はこの態様の一例を示している。
これは、例えば配線の敷設間隔が単位間隔の2倍で敷設されている隣接する2層の配線層の配線が、単位間隔分だけオフセットして敷設されているような場合を意味する。この集積回路によれば、同一配線層内において隣接配線の間隔を大きくとることができるため、隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、一の配線層上の配線に着目した場合、その上方、もしくは下方の配線層には配線は存在しないため、ビアホールを介してさらに一層上方、もしくは下層の配線と直接接続することができる。これによって自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
(24)この集積回路において、前記一対の隣接する配線層のいずれか一方の配線層には、互いに隣接する二本の配線が敷設されている。この隣接する二本の配線のうちいずれか一方の配線がビアホールを介して他方の配線層に乗り換えることにより、隣接する二本の配線間の距離が実質的に遠くなるように敷設してもよい。図47はこの態様の一例を示している。
この集積回路によれば、同一配線層内において一対の配線が互いに隣接する部分を極力低減することができ、ひいては、これら一対の配線間の容量を好適に削減することができるようになる。また、配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。
(25)この集積回路において、前記一対の隣接する配線層のいずれか一方の配線層には、信号伝搬用の配線と電位固定用の第1の配線とが互いに隣接して敷設されており、他方の配線層には、電位固定用の第2の配線が、前記信号伝搬用の配線を他方の配線層へ投影して形成される領域を包含するようにして敷設されており、第1および第2の配線は電気的に接続されて前記信号伝搬用の配線のシールド配線を構成してもよい。図48はこの態様の一例を示している。
この集積回路によれば、信号伝搬用の配線と、シールド配線が隣接し、他の配線がその中間配線層に敷設されないため、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易かつ効果的に行うことができるようになる。
(26)一の実施の形態である集積回路は、基板上に形成される多層配線構造を有する集積回路であり、一対の隣接する配線層のうち一方の配線層には、信号伝搬用の配線と電位固定用の第1の配線とが互いに平行かつ隣接して敷設される。他方の配線層には、電位固定用の第2の配線が、信号伝搬用の配線を他方の配線層へ投影して形成される領域を包含するようにして敷設されており、これら第1および第2の配線が電気的に接続されて信号伝搬用の配線のシールド配線を構成している。図48はこの態様の一例を示している。
この集積回路によれば、信号伝搬用の配線と、シールド配線が隣接し、他の配線がその中間配線層に敷設されないため、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
(27)一の実施の形態である集積回路の設計方法は、基板上に形成される多層配線構造を有する集積回路の設計方法であって、レイアウトされた回路素子を結線するために複数の配線層に配線を自動配線ツールによって敷設する。この自動配線ツールは、隣接する配線層間で配線の敷設方向が同一となる領域を設定し、前記領域内の隣接する配線層の配線を、予め規定された単位間隔の整数倍の間隔にて敷設してもよい。図49および図50はこの態様の一例を示している。
この設計方法によれば、配線の敷設方向を同一とする隣接する配線層を設定しつつ結線を行うために、この結線を互いに平行に敷設される配線の敷設間隔が単位間隔の整数倍に設定される場合、隣接する配線層の単位間隔については、これを近似させやすい。このため、隣接する配線層間の電気的な接続を容易に行うことができる。また、隣接する配線層間に中間の配線層が存在せず、隣接する配線層間の電気的な接続が他の配線と干渉することを回避することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
(28)この集積回路の設計方法において、自動配線ツールは、前記領域内の隣接する配線層の一方の配線層に敷設される配線を、他方の配線層に敷設される配線に対して、敷設方向と垂直をなす方向に配線の敷設間隔よりも小さい範囲でオフセットする態様にて敷設してもよい。図46はこの態様の一例を示している。
この設計方法によれば、同一配線層内において隣接配線の間隔を大きくとることができるため、隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、一の配線層上の配線に着目した場合、その上方、もしくは下方の配線層には配線は存在しないため、ビアホールを介してさらに一層上方、もしくは下層の配線と直接接続することができる。これによって自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
この設計方法によれば、同一配線層内において隣接配線の間隔を大きくとることができるため、隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、一の配線層上の配線に着目した場合、その上方、もしくは下方の配線層には配線は存在しないため、ビアホールを介してさらに一層上方、もしくは下層の配線と直接接続することができる。これによって自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
(29)この集積回路の設計方法において、自動配線ツールは、電気的特性の調整が必要とされる配線が敷設される範囲を、互いに平行に配線が敷設される配線層が設定される領域としてもよい。
この設計方法によれば、配線の敷設方向を隣接する配線層間で同一とする領域を設けることで、隣接する配線層の単位間隔については、これを近似させやすく、隣接する配線層間の電気的な接続を容易に行うことができる。また配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。このため、電気的特性の調整が所望される配線について、同電気的特性の調整を簡易に行うことができ、ひいては、より効率的な設計を行うことができるようになる。
この設計方法によれば、配線の敷設方向を隣接する配線層間で同一とする領域を設けることで、隣接する配線層の単位間隔については、これを近似させやすく、隣接する配線層間の電気的な接続を容易に行うことができる。また配線層を隣接させることにより、中間の層に配線が敷設される場合に生ずる他の配線との間の電気的な干渉を回避、抑制することができる。このため、電気的特性の調整が所望される配線について、同電気的特性の調整を簡易に行うことができ、ひいては、より効率的な設計を行うことができるようになる。
(30)この集積回路の設計方法において、自動配線ツールは、前記領域に電気的特性として低雑音化が要求される信号伝搬用の配線を敷設する場合、前記領域内の一の配線層に信号伝搬用の配線を敷設し、一の配線層と隣接しかつ互いに配線の敷設方向を同一とする配線層に、信号伝搬用の配線の投影を包含する態様にてシールド配線として機能する電位固定用の配線を敷設してもよい。図48はこの態様の一例を示している。
この設計方法によれば、シールド配線を信号伝搬用の配線が隣接する配線層に設けられるため、他の配線層の配線と干渉を低減することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
この設計方法によれば、シールド配線を信号伝搬用の配線が隣接する配線層に設けられるため、他の配線層の配線と干渉を低減することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、などの間で変換したものもまた、本発明の態様として有効である。これらの集積回路は、より具体的には次に説明する実施形態によって実現される。
(第1の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第1の実施形態について、図面を参照しつつ説明する。
(第1の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第1の実施形態について、図面を参照しつつ説明する。
図1に、本実施形態にかかる半導体集積回路の構成を示す。同図1(a)に示す半導体集積回路1は、論理回路部2とアナログ回路部3とを備えている。そして、本実施形態では、論理回路部2は、自動配置配線ツールを用いて設計される部分となっている。
はじめに本発明に係る半導体集積回路の配線層の構成について説明する。自動配線ツールは所定のグリッド上に配線を敷設していくため、以下の配線の敷設間隔は、グリッドの間隔に対応すると考えられる。図1(b)に、論理回路部2の第(n+1)層目の配線層の配線を、また、図1(c)に、論理回路部2の第n層目の配線層の配線をそれぞれ示す。同図1(b)に示すように、第(n+1)層目の配線層の各配線は、互いに平行に設けられており、配線の敷設間隔が所定の単位間隔Paの整数倍に設定されている。また、図1(c)に示すように、第n層目の配線層の配線は、互いに平行に設けられており、配線の敷設間隔が所定の単位間隔Pbの整数倍に設定されている。
すなわち、例えば第(n+1)層目の配線層において、配線La1及び配線La2間、配線La2及び配線La3間については、配線の敷設間隔が単位間隔Paの「1」倍となっている。また、配線La3及び配線La4間については、配線の敷設間隔が単位間隔Paの「2」倍となっている。
そして、これら隣接する配線層同士である第(n+1)層目及び第n層目の配線層において、上記配線の敷設方向(信号線にあっては信号の伝搬方向)が互いに同一とされている。また、これら隣接する配線層同士である第(n+1)層目及び第n層目の配線層において、上記単位間隔Pa及び単位間隔Pbは互いに同一となっている。更に、これら隣接する配線層同士である第(n+1)層目及び第n層目の配線層において、任意の一方の配線層の配線を他方の配線層に投影したものが同他方の配線層の配線と同一となっている。すなわち、例えば第(n+1)層目の配線層の配線La4を第n層目の配線層へ垂直投影したものは、配線Lb4と同一となっている。
本実施形態に係る半導体集積回路においては、これら隣接する配線層である第(n+1)層目及び第n層目の配線層を利用して、以下に説明する図2〜図4に示すいずれかの配線を構成することにより、配線の電気的特性を調節する。
図2について説明する。図2(a)及び図2(b)は、例えば先の図1に示した配線La4及び配線Lb4を示している。ここで、各配線層の表面は、x方向及びy方向にて張られる平面とするとともに、配線敷設方向をx方向としている。これら各配線La4及び配線Lb4は、上述したように互いの垂直投影と同一の形状となっていることを図2(c)は示している。そして、これら配線La4及び配線Lb4は、図2(d)に示すように、複数の箇所(B1及びB2)でビアホール内に形成されたプラグpg1、pg2により互いに電気的に接続されている。
これにより、第(n−1)層目の配線層内に定義される所定の2カ所P1、P2のうちの一方から他方へと、互いに電気的に並列に接続された配線La4及び配線Lb4のそれぞれを介して単一の信号が伝搬する。詳しくは、第(n−1)層目の配線層の配線Lc1と配線Lb4とのプラグpg3による接続箇所であるP1と、同第(n−1)層目の配線層の配線Lc2と配線Lb4とのプラグpg4による接続箇所であるP2との間を、配線La4及び配線Lb4のそれぞれを介して信号が伝搬する。
このため、実効的な配線幅、すなわち集積回路の基板面に対する当該配線の垂直投影の配線幅を拡大することなく、配線の抵抗を削減することができるようになる。特に、配線の表面積自体は、複数の配線の並列化によって全体として増大することとなるため、表皮効果による抵抗の増大を低減することもできる。そして、こうした抵抗の削減により、集積回路の高速化や、低消費電力化を図ることができる。なお、こうした配線を電源配線に適用することで、エレクトロマイグレーション対策やIRドロップ対策を行うことができる。
次に、図3について説明する。図3(a)及び図3(b)は、例えば先の図1に示した配線La3及び配線Lb3を示している。ここで、各配線層の表面は、x方向及びy方向にて張られる平面とするとともに、配線敷設方向をx方向としている。これら各配線La3及び配線Lb3は、上述したように互いの垂直投影と同一の形状となっていることを図3(c)は示している。
図3(d)に示すように、配線La3及び配線Lb3は、互いに信号の伝搬方向を反転させる態様にて、ビアホール内のプラグpg5により直列に接続されている。このように互いに信号の伝搬方向を反転させる態様にて直列に接続されている配線を信号が伝搬するために、実効的な配線長(集積回路の基板面に対する当該配線の垂直投影の配線長)を拡大することなく、配線の抵抗を増大させることができる。
次に、図4について説明する。図4(a)及び図4(b)は、例えば先の図1に示した配線La2、La1及び配線Lb2、Lb1を示している。ここで、各配線層の表面は、x方向及びy方向にて張られる平面とするとともに、配線敷設方向をx方向としている。これら各配線La2及び配線Lb2や、各配線La1及び配線Lb1は、上述したように互いの垂直投影と同一の形状となっていることを図4(c)は示している。
そして、図4(d)に示すように、第(n+1)層目の配線層に設けられた配線La2と第n層目の配線層に設けられた配線Lb2とが、ビアホールに設けられたプラグpg6によって互いに電気的に接続されている。また、図4(e)に示すように、第(n+1)層目の配線層に設けられた配線La1と第n層目の配線層に設けられた配線Lb1とがビアホールに設けられたプラグpg7によって互いに接続されている。
なお、ここで、配線La2又は配線Lb2のいずれか一方と配線La1及び配線Lb1のいずれか一方とは片側がオープンとされるダミー配線として機能する。すなわち、これらダミー配線は、プラグPg6、Pg7によって一端が他の配線と接続されているものの、その他端についてはオープンとされている。したがって、上記他の配線が信号伝搬用の配線であったとしてもダミー配線は、信号の伝搬経路とはならない。また、上記他の配線が給電用の配線であったとしても、ダミー配線は給電経路にならない。
こうした構成により、第(n+1)層目の配線層の隣接する配線La2及び配線La1間の容量に、これを投影した領域に設けられた配線Lb2及び配線Lb1間の容量が加わることから、隣接する配線間の容量を増大することができる。しかもこの際、配線の敷設間隔の低減や配線長の増大をしなくても容量を増大させることができるため、デザインルールの制約を受けたり抵抗の増大を招いたりすることもない。
なお、これら配線La2及び配線La1が、それぞれ電源電圧に固定された配線及び接地された配線である場合には、電源の安定化に有効である。すなわち、上記構成によれば、こうした配線へのノイズの混入を好適に抑制することができるため、電磁障害を好適に抑制することができるからである。
このように本実施形態では、図2〜図4に示す構成を有する配線を備えることで、配線の抵抗値の調整や配線間の容量の調整を行うことができる。このため、集積回路に用いる新規材料の開発を行わなくても、微細化に伴う諸問題に簡易に対処することができるようになる。
また、図2〜図4に示す構成を有する配線は、自動配線ツールを用いて敷設された配線を用いて簡易に実現することができる。すなわち、自動配線ツールを用いて敷設された所定の配線層(仮物理配線層)の配線を、複数の配線層(実配線層)の配線であって且つ互いに同一形状を有する複数の配線に変換することで簡易に実現することができる。特にこうした設計手法を適用するに際しては、上記特徴を備えた配線構造は、逆に、複数の実配線層の配線を元の1層からなる仮物理配線層の配線へと逆変換することが可能な構造ともなっている。すなわち、上記配線構造は、配線経路の複数の実配線層の配線への変換と、同複数の実配線層の配線のこれよりも少ない配線層の配線への逆変換とが可能な可逆な構造となっている。このため、配線構造を確定させるべく上記変換や逆変換を行う試行錯誤に際して、変換前後の相互関係の履歴情報を用いずとも、絶えず元の仮物理配線層の配線の敷設状態に逆変換することもできる。
以下、こうした配線構成を有する集積回路の設計手順について詳細に説明する。
以下、こうした配線構成を有する集積回路の設計手順について詳細に説明する。
図5は、本実施形態にかかる集積回路の設計支援装置の構成を示すブロック図である。なお、この支援装置はスタンダードセル方式の設計を支援する装置として構成されている。
はじめに、同支援装置を構成する各部の機能について説明する。
はじめに、同支援装置を構成する各部の機能について説明する。
ライブラリ10は、集積回路を構成すべき各種機能セルのセル情報や、それら機能セルの遅延情報、セットアップ及びホールドタイムに関する制約情報等、それら機能セルの性能情報が格納される部分である。ここで、各種機能セルは、論理演算素子(論理積、論理和、排他的論理和、排他的論理積、否定等)やフリップフロップ、RAM等のメモリ、A/D等のアナログ素子等又はそれらを用いて形成される回路である。更に、ライブラリ10は、上記各機能セルの面積情報等、同機能セルのレイアウトに関する情報が格納される部分でもある。
また、設計仕様格納部12は、例えばハードウェア記述言語(HDL)で記述された集積回路の機能及び構造に関する情報が格納される部分である。詳しくは、RTL(resistor transfer level)やゲートレベル等で表現された回路情報や、動作周波数等のタイミ
ング、電力条件などが格納されている部分である。ここで、例えばゲートレベルの回路情報は、上記ライブラリ10で定義されるセルから、使用されるセルの種類や数並びにこれらの論理的な結線情報からなるネットリストである。
ング、電力条件などが格納されている部分である。ここで、例えばゲートレベルの回路情報は、上記ライブラリ10で定義されるセルから、使用されるセルの種類や数並びにこれらの論理的な結線情報からなるネットリストである。
更に、プロセスパラメータ14は、指定されたデザインルール(製造工程における最小加工精度に関する規定、素子サイズや最小配線間隔等を規定するルール)に応じた素子特性や、材質毎の配線特性等に関する情報が格納される部分である。
仮物理配線層ルール16は、自動配線ツールによって結線を行う配線層である仮物理配線層の配線を上記実配線層の配線に変換する際のルールが格納される部分である。すなわち、所定の配線を先の図2や図3に示した構造の配線に変換するルールや、隣接する一対の配線を先の図4に示した構造の配線に変換するルール等が格納される。
なお、これらライブラリ10,設計仕様格納部12、プロセスパラメータ14、仮物理配線層ルール16は、ハードディスク装置等の記憶装置を備えて構成されている。
なお、これらライブラリ10,設計仕様格納部12、プロセスパラメータ14、仮物理配線層ルール16は、ハードディスク装置等の記憶装置を備えて構成されている。
これに対し、回路変数算出部20は、外部からの入力データに基づき、上記仮物理配線層ルール16に格納されるルールによって変換される配線の回路変数を算出する部分である。
また、自動配置配線ツールとしての自動配置部22と自動配線部24とは、レイアウト設計を行う部分である。すなわち、自動配置部22は、上記機能セルの自動配置を行う部分であり、自動配線部24は、それら配置された機能セル間の結線を行う部分である。これら上記機能セルの自動配置、及びそれら配置された機能セル間の結線は、上記機能セルに対応する上記ライブラリ10の有するレイアウトデータを用いて行なわれる。
この自動配線部24で配線経路が生成された回路のネットリストは、タイミング解析部30に供給される。このネットリストは、階層構造を保持しており、各機能セルから構成される機能ブロック内のネットリストと機能ブロック間のネットリストとからなる。
このタイミング解析部30は、上記ネットリストや、プロセスパラメータ14、仮物理配線層ルール16に基づき、タイミング解析を行う部分である。回路変数決定部32は、上記タイミング解析に基づき、仮物理配線層上の配線の回路変数を決定する部分である。また、配線層展開部34は、上記決定された回路変数に基づき仮物理配線層を当該集積回路の実際の配線層とする実配線層へと展開する部分である。
更に、マスク算出部40は、最終的なレイアウトパターンとなるデータ(レイアウトデータ)に基づき集積回路の製造時に用いるマスクパターンとなるデータ(マスクデータ)を作成する部分である。
なお、上記自動配置部22や、自動配線部24、タイミング解析部30、回路変数決定部32、配線層展開部34、マスク算出部40は、これらの行う処理に関するプログラムを記憶する半導体メモリやハードディスク装置等からなる記憶装置とコンピュータとを備えて構成されている。
その他、入力部50は、タッチペンやキーボード、マウス等の入力装置からなって、レイアウト設計のための各種情報や命令を入力する部分である。また、画像表示部52は、上記入力情報やレイアウト図等を可視表示する部分である。一方、制御部54は、この画像表示部52をはじめ、上述した自動配置部22、自動配線部24、タイミング解析部30、回路変数決定部32、配線層展開部34、マスク算出部40等の動作を統轄する部分である。
次に、こうした構成を有する設計支援装置を用いて行われる本実施形態にかかる集積回路の設計手順について説明する。図6に、本実施形態にかかる集積回路の設計手順を示す。
この一連の処理においては、まずステップS100において、セルの自動配置の後に自動配線ツールを用いて結線を行う際に用いる配線層として仮物理配線層を定義する。すなわち、上記入力部50を通じて、当該集積回路の製造時の制約等から仮物理配線層として用いることのできる配線層数を設定する。この配線層数は、上記製造時の制約等から決まる最大の実配線層数以下に設定する。
続くステップS110では、上記ステップS100にて定義された仮物理配線層を用いてレイアウト設計を行う。ここではまず、上記ライブラリ10に格納されている機能セルに関するレイアウト情報や、上記設計仕様格納部12に格納されたゲートレベルの回路情報が自動配置部22に入力される。そして、自動配置部22において、このゲートレベルの回路情報に基づき、機能セルの自動配置が行われる。次に、上記自動配線部24において、上記設計仕様格納部12に格納されている配置の終了した機能セルの結線情報を用いて各機能セル間の結線を行う。
続くステップS110では、上記ステップS100にて定義された仮物理配線層を用いてレイアウト設計を行う。ここではまず、上記ライブラリ10に格納されている機能セルに関するレイアウト情報や、上記設計仕様格納部12に格納されたゲートレベルの回路情報が自動配置部22に入力される。そして、自動配置部22において、このゲートレベルの回路情報に基づき、機能セルの自動配置が行われる。次に、上記自動配線部24において、上記設計仕様格納部12に格納されている配置の終了した機能セルの結線情報を用いて各機能セル間の結線を行う。
次に、ステップS120では、回路変数決定部32により、上記結線の終了した集積回路について、それら各結線にかかる配線の回路変数を決定する。ここでは、タイミング等の設計制約を満たし、且つ所定の仮物理配線層の各配線を、複数の配線層(実配線層)の配線であって且つ互いに同一形状を有する複数の配線に変換することで実現されるもののうち、実配線層の数が最小となる回路変数に決定する。
具体的には、例えばまず仮物理配線層を実配線層へと展開しない場合の回路変数にてタイミング解析部30によってタイミング解析を行い、タイミング違反の有無を解析する。
そして、上記回路変数によってはタイミング違反箇所が生じる場合には、所定の仮物理配線層を実配線層に展開した場合に得られる回路変数を用いて再度タイミング解析を行う。すなわちまず、仮物理配線層に設けられる配線による電気的な接続を、互いの配線層の投影が自身の配線層の配線と同一となる複数の配線層からなる実配線層の配線に変換した場合の回路変数を設定する。すなわち、仮物理配線層の所定の配線による電気的な接続を、例えば先の図2〜図4に示す2層に渡る配線にて実現可能とした場合に得られる特性が、上記回路変数として設定される。
例えば図7(a)に示す回路情報に対応した仮物理配線層でのレイアウトが、図7(b)及び図7(c)のようになり、上記プロセスパラメータ14によりその抵抗値がRに設定されるとする。このとき、図2に示した構造の配線に変換された場合にはその抵抗値はR/2となり、また、図3に示した構造の配線に変換された場合にはその抵抗値は2Rになる。したがって、仮物理配線層の配線を図2、3に示した構造を有する2つの配線層からなる実配線層の配線に変換する場合、回路変数としての抵抗値は、R/2、2Rとなる。なお、図7(b)及び図7(c)に示す仮物理配線層での配線の全長に対してではなく、これら配線の一部の領域に対して図2又は図3に示す構造の配線への変換をすることも可能である。この場合、回路変数としての抵抗値は、R/2〜R、R〜2Rの間で設定できることとなる。
また、例えば図8(a)に示す回路情報に対応した仮物理配線層でのレイアウトの平面図が図8(b)に示すものとなり、その断面図が図8(c)及び図8(d)に示すものとなるとする。このとき、図4に示した構造の配線に変換された場合には、一対の配線間の容量は略2倍となる。
こうした展開可能な実配線層の数は、上記製造時の制約等から決まる最大の実配線層数と上記仮物理配線層の数とに基づき決定される。すなわち、上記最大の実配線層数が6層であり、仮物理配線層の数を5層で実現した場合には、仮物理配線層のうちいずれか一層の配線層が2層からなる実配線層に展開可能である。
ちなみに、上記回路変数は、上記入力部50からの最大の配線層数及び仮物理配線層数の入力に基づいて、上記回路変数算出部20により算出される。そして、この仮物理配線層の回路変数は、上記仮物理配線層ルール16に格納される。なお、上記回路変数の取りうる範囲を拡大させるためには、仮物理配線層数を少なめに設定することが望ましい。
こうした実配線層への展開に際しては、展開される実配線層数を、2層、3層という具合に段階的に増大させていくことが望ましい。そして、タイミング違反が無くなった時点における回路変数を実現する実配線層を最終的に用いる実配線層として決定する。
なお、上記のように実配線層数を段階的に増加させていく代わりに、可能な全ての実配線層数に対応した各回路変数によるタイミング解析を全て行い、その結果に基づき回路変数を決定するようにしてもよい。
続くステップS130においては、仮物理配線層の配線を上記ステップS120にて決定された回路変数を実現する実配線層の配線へと展開する。すなわち、例えば先の図7(b)及び図7(c)に示した配線を、先の図2又は図3に示す2層の配線に変換する。また例えば先の図8(b)〜図8(d)に示した一対の配線を、先の図4に示した一対の配線に変換する。
次に、ステップS140では、ステップS110において仮物理配線層を用いた結線がなされ、且つステップS130において実配線層へと修正がなされた部分を有する集積回路のレイアウトの妥当性を確認する。ここでは、例えば上記タイミング制約に加えて、いくつかの製造時における制約等を考慮することが望ましい。こうした制約としては、例えば、集積回路の製造工程において、トランジスタのゲートに接続される配線からそのゲートに蓄積される電荷によるゲート絶縁膜の破壊を防止するアンテナルールがある。これは、例えば製造工程において、ゲートと接続される配線が所定の配線長を超えないようにするという制約である。
なお、このアンテナルールは、ステップS110やステップS120において考慮されるようにしてもよい。この場合、アンテナルールに従って、仮物理配線層の配線から実配線層の配線への変換が行われることとなる。例えば図7に示した配線が図2に示した配線構造の配線に変換される場合において、第n層目の配線層の配線Lb4を形成したときに配線LC2と接続されるトランジスタのゲート絶縁膜の絶縁破壊が生じるとする。この場合、第n層目の配線層の配線の製造工程において、配線Lb4の長さを短縮することで、配線LC2と配線Lb4との接続を回避する。そして、第(n+1)層目の配線層の製造工程において、配線Lb4と配線La4とが、また配線La4と配線LC2とが接続されるようにする。これにより、第(n+1)層目の配線層の配線の製造によって配線Lb4とトランジスタのドレインやソースとが接続されることとなる場合には、絶縁破壊を回避することができる。
そして、ステップS140において集積回路が妥当なものであると判断されると、レイアウトパターンとなるデータ(レイアウトデータ)に基づいて上記マスク算出部40では、マスクパターンとなるデータ(マスクデータ)を作成する。
すなわち、先の図2に示した第(n+1)層目の配線層の配線La4及び第n層目の配線層の配線Lb4のマスクは、図9(a)に示す単一のマスクデータとなる。そして、先の図2に示した第(n+1)層目の配線層の配線La4と第n層目の配線層の配線Lb4とを接続するためのビアホールのマスクは、図9(b)に示すものとなる。
また、先の図3に示した第(n+1)層目の配線層の配線La3及び第n層目の配線層の配線Lb3のマスクは、図9(c)に示す単一のマスクデータとなる。そして、先の図3に示した第(n+1)層目の配線層の配線La3と第n層目の配線層の配線Lb3とを接続するためのビアホールのマスクは、図9(d)に示すものとなる。
更に、先の図4に示した第(n+1)層目の配線層の一対の配線La2、La1及び第n層目の配線層の一対の配線Lb2、Lb1のマスクは、図9(e)に示す単一のマスクデータとなる。そして、先の図4に示した第(n+1)層目の配線層の一対の配線La2、La1と第n層目の配線層の一対の配線Lb2、Lb1とを接続するためのビアホールのマスクは、図9(f)に示すものとなる。
なお、これらマスクデータには、当該集積回路の製造プロセスからの制約が加味されることとなる。すなわち、例えば、当該集積回路において所定の配線幅や配線間隔を有する配線を製造するに際しては、製造プロセスに応じてこれら配線幅や配線間隔が所定に変換されたマスクを用いることとなる。このため、図9に示すマスクにおいては、その配線幅や配線間隔等がステップS140までの設計によるレイアウトデータのものとは異なることがある。
以上のように、本実施形態によれば、第(n+1)層目の配線層のマスクと第n層目の配線層のマスクとを共通とすることができる。
また、本実施形態では、仮物理配線層を用いた配置配線のなされた後、この仮物理配線層の配線による電気的な接続を複数の実配線層の配線にて実現するようにしたため、配線の敷設態様の変更を回避しつつも設計制約を満たすように回路変数を調整することができる。したがって、自動配線部24によるトライアンドエラーを低減することができ、自動配線ツールの演算負荷を低減することができる。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
(1)信号の伝搬に用いられる配線であって、複数の配線層に互いに平行に設けられて且つ複数の箇所でビアホールを介して互いに電気的に接続されている配線La4、Lb4を備えるようにした。これにより、実効的な配線幅、すなわち集積回路の基板面に占める当該配線の配線幅を拡大することなく、配線の抵抗を削減することができるようになる。
(2)互いに信号の伝搬方向を反転させる態様にて直列に接続されている配線La3、Lb3を備えることで、当該集積回路において信号の遅延量の調整やリファレンス電位の生成等において、抵抗値を増大させる方向への調整を行うことができる。
(3)所定の配線層に設けられた隣接する一対の配線La2、La1と、所定の配線層とは別の共通の配線層に一対の配線La2、La1を投影した領域に設けられた配線Lb2、Lb1とをそれぞれビアホールを介して互いに接続した。これにより、隣接する配線間の容量を増大することができる。
(4)第(n+1)層と第n層として例示した隣接する2つの配線層の配線の敷設方向を同一とするとともに、任意の一方の配線層の配線の他方の配線層に対する投影が該他方の配線層に設けられた配線と同一となるようにした。このため、隣接する2層で共通のマスクを用いることができる。
(5)仮物理配線層を用いて配置配線のなされた後、この仮物理配線層の配線による電気的な接続を複数の実配線層の配線にて実現することを考慮することで、こうした配線の変換手法を取らない従来の配線手法による配線では実現不可能な回路特性を実現することが可能となる。このため回路特性の調整を簡易に行うことができる。
(第2の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態でも、上記論理回路部2の第(n+1)層目の配線層と第n層目の配線層において、配線の敷設間隔が共通の単位間隔Paの整数倍に設定されている。そして、本実施形態でも、第(n+1)層目の配線層の所定の配線と第n層目の配線層の所定の配線とについては、これらを互いに他方の配線層に投影したものが一致するようになっている。しかし、本実施形態では、第(n+1)層目の配線層の配線や第n層目の配線層の配線を、他方の配線層に投影した領域には必ずしも配線が形成されているとは限らない。これは、第(n+1)層目の配線層及び第n層目の配線層に、図10や図11に示す構成を有する一対の配線を更に備えているためである。
ここで、図10について説明する。図10(a)に示す第(n+1)層目の配線層と図10(b)に示す第n層目の配線層とは、x方向及びy方向にて張られる平面とするとともに、配線敷設方向をx方向としている。そして、図10(a)に示す第(n+1)層目の配線層に設けられる配線Lc1と、図10(b)に示す第n層目の配線層に設けられる配線Lc2とは、互いに平行に設けられているとともに、その水平方向の間隔が上記単位間隔Paとなっている。図10(c)は、配線層の法線方向をz方向としたときのyz平面による配線Lc1及び配線Lc2の断面構成を示している。
こうした構成によれば、当該集積回路の基板面への投影が最も近接した配線同士からなる一対の配線である配線Lc1及び配線Lc2が、互いに異なる配線層となるようにして設けられるようになる。これにより、これら配線Lc1及び配線Lc2の水平方向の間隔を拡大することなく、配線Lc1及び配線Lc2間の容量を好適に低減することができる。
次に、図11について説明する。図11(a)に示す第(n+1)層目の配線層と図11(b)に示す第n層目の配線層とは、x方向及びy方向にて張られる平面とするとともに、配線敷設方向をx方向としている。そして、図11(a)及び図11(b)に示す第(n+1)層目及び第n層目の配線層に渡って設けられる配線Ld1と配線Ld2とは、互いに平行に設けられているとともに、その敷設間隔が上記単位間隔Paとなっている。
図11(c)は、上記配線Ld1について、各配線層の法線方向をz方向としたときのxz平面による断面構成を示している。すなわち、配線Ld1は、第(n+1)層目の配線層及び第n層目の配線層に渡って形成されているとともに、これら各配線層間のビアホールに設けられるプラグpg8により双方の配線層に形成される部分同士が電気的に直列に接続されている。
図11(d)は、上記配線Ld2について、各配線層の法線方向をz方向としたときのxz平面による断面構成を示している。すなわち、配線Ld2は、第(n+1)層目の配線層及び第n層目の配線層に渡って形成されているとともに、これら各配線層間のビアホールに設けられるプラグpg9により双方の配線層に形成される部分同士が電気的に直列に接続されている。
そして、これら配線Ld1及び配線Ld2は、第(n+1)層目の配線層及び第n層目の配線層をビアホールを介して交互に乗り換えるようにして設けられている。このため、配線Ld1及び配線Ld2が同一配線層内において水平方向に隣接する部分を極力低減することができ、ひいては、これら配線Ld1及び配線Ld2間の容量を好適に削減することができるようになる。更に、配線Ld1や配線Ld2は配線層を乗り換えるようにして設けられているために、これら配線Ld1や配線Ld2については、これら以外の外部との電気的な結合による影響も小さくなる。
なお、図10や図11の配線を含む本実施形態では、先の図6に示したステップS150の処理において、第(n+1)層目の配線層のマスクデータと、第n層目の配線層のマスクデータとを各別に作成する。
すなわち、先の図10に示す配線Lc1に対するマスクは図12(a)に示すものとなり、同図10の配線Lc2に対するマスクは図12(b)となる。そして、これら配線Lc1、Lc2を他の配線と接続する第(n+1)層目の配線層と第n層目の配線層との間のビアホールのマスクの1例としては、図12(c)に例示するようなものとなる。一方、先の図11に示す配線Ld1及びLd2のうち第(n+1)層目の配線層のマスクは図12(d)に示すものとなり、同配線Ld1及びLd2のうち第n層目の配線層のマスクは図12(e)に示すものとなる。そして、これら第(n+1)層目の配線層にある配線Ld1及びLd2と第n層目の配線層にある配線Ld1及びLd2とを接続するビアホールのマスクは、図12(f)となる。
このように、本実施形態では、先の図2〜図4に示した構成に加えて、更に図10及び図11に示す構成を有する配線を備えることで、配線間の容量を低減させることができる。特に配線間の容量を低減させることができることから、当該集積回路の高速化や、低消費電力化を図ることができるとともに、クロストークノイズを好適に低減することができる。
なお、先の図1〜4、図10、図11では、仮物理配線層が2層の実配線層に展開される場合を図示したが、これに限らない。すなわち、例えば図13(a)に示すように、4層の実配線層に展開してもよい。同図13(a)では、配線Le1及び配線Le5が一層目の実配線層に形成され、配線Le3が2層目の配線層に形成され、配線Le2及び配線Le6が3層目の配線層に形成され、配線Le4が4層目の配線層に形成されている。そして、配線Le1及び配線Le2は互いの投影が自身と略同一であって、且つビアホールを介して互いに接続されている。また、配線Le3及び配線Le4は互いの投影が自身と略同一であって、且つビアホールを介して互いに接続されている。更に、また、配線Le5及び配線Le6は互いの投影が自身と略同一であって、且つビアホールを介して互いに接続されている。
そして、配線Le4にとって直下を除いて配線の線幅方向の距離が最も近接した配線は、一つ下層の配線層に設けられている上記配線Le2及び配線Le6となっている。また、配線Le3にとって直下を除いて配線の線幅方向の距離が最も近接した配線は、一つ下層の配線層に設けられている上記配線Le1及び配線Le5となっている。したがって、配線Le4及び配線Le3は、配線の線幅方向の距離が最も近接する配線である配線Le2及び配線Le1や、配線Le6及び配線Le5との間の容量を低減する設定となっている。
また、図13(b)には、配線Lf1と配線Lf2とが、また配線Lf2と配線Lf3とがそれぞれ互いの信号の伝搬方向を反転させる態様にて直列に接続されている例を示している。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(3)及び(5)の効果に加えて、更に以下の効果が得られるようになる。
(6)当該集積回路の基板面への投影が互いに最も近接した配線同士からなる一対の配線である配線Lc1及び配線Lc2が、互いに異なる配線層となるようにした。これにより、これら配線Lc1及び配線Lc2の水平方向の間隔を拡大することなく、配線Lc1及び配線Lc2間の容量を好適に低減することができる。
(7)配線Ld1及び配線Ld2が、第(n+1)層目の配線層及び第n層目の配線層をビアホールを介して交互に乗り換えるようにした。このため、配線Ld1及び配線Ld2が同一配線層内において水平方向に隣接する部分を極力低減することができ、ひいては、これら配線Ld1及び配線Ld2間の容量を好適に削減することができるようになる。
(第3の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
上記第2の実施形態では、仮物理配線層を用いて自動配置配線ツールにより配置配線を行った後、仮物理配線層の配線による電気的な接続を複数の配線層からなる実配線層の配線にて実現することを考慮してレイアウト設計を行った。
これに対し、本実施形態では、レイアウトの実現された集積回路(レイアウトデータやマスクデータ等が既に設計されている集積回路)について、その性能改善を行うためにレイアウト変更をする。これは、例えば(イ)既に製造されている集積回路について、特性ばらつきが大きく歩留まりが悪いことが判明した場合。(ロ)設計の終了した集積回路や既に製造されている既存の集積回路の動作周波数等、性能の変更が要求された場合。(ハ)例えば「0.35μm」のデザインルールの既成の集積回路に基づき「0.18μm」のデザインルールの集積回路を製造する場合等、デザインルールの変更された集積回路を設計すべく、既成の集積回路と相似な縮小された集積回路のタイミング調整をする場合。等々に行われる。
図14に、本実施形態にかかる集積回路のレイアウトの変更にかかる処理の手順を示す。なお、この図14に示す処理は、先の図5に示した設計支援装置を用いて行われる。ただし、この際、図5に示した支援装置のうちの全ての構成を用いる訳ではなく、また、各機能ブロックについてその使用方法が若干相違している。これについては、同図14の処理手順の説明の際に指摘する。
この一連の処理においては、まず、ステップS200において、単一の配線層(仮物理配線層)の配線を複数の実配線層の配線に変換するルールを仮物理配線層ルールとして定義する。
ここではまず、当該集積回路の製造時の制約等から用いることのできる最大の配線層数と、上記レイアウト設計の終了した集積回路の配線層数とが先の図5の入力部50を通じて入力される。そして、これらの差に基づき、先の図5に示した回路変数算出部20では、実配線層へと展開することのできる配線層数を決定する。例えば、上記最大の配線層数が「6」であり、上記レイアウト設計の終了した集積回路の配線層数が「5」である場合、1つの配線層についてこれを2つの実配線層へと展開することができる。また例えば、上記最大の配線層数が「6」であり、上記レイアウト設計の終了した集積回路の配線層数が「4」である場合、2つの配線層のそれぞれを2つの実配線層へと展開したり、或いは1つの配線層を3つの実配線層に展開したりすることができる。こうして展開される実配線層が決定されると、これに応じて、所定の配線を例えば先の図2〜図4、図10、図11、図13に例示するような構成の配線へと展開する際の制約が定義される。
そして、回路変数算出部20では、展開可能な実配線層数に基づき回路変数を算出する。
そして、回路変数算出部20では、展開可能な実配線層数に基づき回路変数を算出する。
続くステップS210において、上記レイアウト設計の終了した集積回路の配線層のうち、配線の敷設態様の変更を許容する配線層を選択するとともに、これを仮物理配線層とする。なお、この特定の配線層を仮物理配線層とする旨の指示は、先の図5の入力部50を通じて行われる。
続くステップS220においては、先の図5に示した回路変数決定部32により、上記仮物理配線層の配線の回路変数を決定する。ここでは、タイミング等の設計制約を満たし、且つ仮物理配線層から実配線層への展開数を最小とする回路変数を決定する。
具体的には、例えば展開される実配線層数を、2層、3層という具合に段階的に増大させていきつつ、タイミング解析を行う。そして、タイミング違反が無くなった時点における回路変数を実現する実配線層を最終的に用いる実配線層として決定する。
なお、上記のように実配線層数を段階的に増加させていく代わりに、可能な全ての実配線層数に対応した各回路変数によるタイミング解析を全て行い、その結果に基づき回路変数を決定するようにしてもよい。
続くステップS230においては、先の図5に示した配線層展開部34により、仮物理配線層の配線を上記ステップS220にて決定された回路変数を実現する実配線層の配線へと展開する。
次に、ステップS240では、ステップS230において修正の施された部分を有する集積回路のレイアウトの妥当性を確認する。ここでは、例えば上記タイミング制約に加えて、いくつかの製造時における制約等を考慮することが望ましい。
なお、こうした設計制約の考慮は、ステップS210やステップS220において考慮されるようにしてもよい。
そして、ステップS240において集積回路が妥当なものであると判断されると、ステップS250において、レイアウトデータに基づいて上記マスク算出部40では、マスクデータを作成する。
なお、仮物理配線層の配線を複数の実配線層の配線に変換することで得られたレイアウトデータに対して更にタイミング変更を行う場合には、変換された配線を変換前の配線に逆変換することによって対処することもできる。したがって、こうしたレイアウトデータに対しては、実配線層数の増大のみならず、同実配線層数の低減によるタイミング調整も可能となる。
以上説明した本実施形態によれば、先の第2の実施形態における上記(1)〜(3)及び(6)、(7)に加えて、更に以下の効果が得られるようになる。
(8)レイアウトの終了した集積回路についての配線の敷設態様の変更を許容する配線層を仮物理配線層とし、この仮物理配線層の配線による電気的な接続を複数の実配線層の配線にて実現することを考えるようにした。このためレイアウト設計の終了した集積回路の回路特性の調整を簡易に行うことができる。
(第4の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第4の実施形態について、先の第1及び第2の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第4の実施形態について、先の第1及び第2の実施形態との相違点を中心に図面を参照しつつ説明する。
上記第1及び第2の実施形態では、仮物理配線層を用いたレイアウト設計の後、所定の仮物理配線層を実配線層へと展開するようにし、且つこの展開は、論理回路部2の全領域において共通であった。これに対し、本実施形態では、仮物理配線層を用いた自動配置配線ツールによるレイアウト設計の後、同自動配置配線ツールにてレイアウト設計のなされた領域(先の図1の論理回路部2)を複数に分割し、分割された各区画毎に各別に実配線層への展開を可能とする。
すなわち、上記論理回路部2の全領域に渡って上記展開を一律に行った際には、各仮物理配線層の全ての領域に渡って略均一に配線が敷設されるとは限らず、配線の敷設されない領域が形成される可能性がある。これに対し、本実施形態では、各区画毎に、仮物理配線層の配線による電気的な接続を複数の実配線層の配線にて実現することを考慮する際、同実配線層への展開として配線の敷設されない領域を利用することを併せて考慮することができる。したがって、レイアウト設計による冗長性を緩和しつつ、仮物理配線層を用いたレイアウトの回路特性を改善することが可能となる。
図15に、本実施形態で用いる設計支援装置の全体構成を示す。図15においては、先の図5に示した設計支援装置と同一の機能を有する部材については便宜上同一の符号を付している。
図15においては、区画設定部42が備えられている。この区画設定部42は、上記区画の設定のみならず、実配線層への展開態様が異なる隣接する区画間に結合領域を設定し、両区間の電気的な結線をも行う。この区画設定部42も、上記各処理に関するプログラムを記憶する半導体メモリやハードディスク装置等からなる記憶装置とコンピュータとを備えて構成されている。
ここで、こうした設計支援装置を用いて行われる本実施形態にかかるレイアウト設計の処理手順について、図16を用いて詳細に説明する。
この一連の処理においては、まず、ステップS300において、先の図6に示したステップS100同様、セルの自動配置の後に自動配線ツールを用いて結線を行う際に用いる配線層として仮物理配線層を定義する。ただし、本実施形態では、展開可能な実配線層の数は、上記製造時の制約等から決まる最大の配線層数に基づいて決定するものの、この数は同最大の配線層数と上記仮物理配線層の数との差には必ずしも対応させず、これよりも多い数とすることが望ましい。
続くステップS310では、上記ステップS300にて定義された仮物理配線層を用いてレイアウト設計を行う。
こうしてレイアウト設計が終了すると、ステップS320において、当該集積回路において上記自動配置配線ツールによりレイアウト設計のなされた領域を先の図15に示した区画設定部42により小区画に分割する。すなわち、例えば図17(a)に例示するように、論理回路部2を複数の矩形状の区画(図中、a〜t)に分割する。
続くステップS330では、上記結線の終了した集積回路について、上記回路変数決定部32により、それら各結線にかかる配線の回路変数を上記各区画毎に決定する。ここでは、タイミング等の設計制約を満たし、且つ上記仮物理配線層から実配線層への展開数を最小とする回路変数を決定する。
この際、本実施形態では、上記回路変数決定部32において、上記各区画内の配線の敷設されていない配線層数を検出する。そして、配線の敷設されていない配線層数の多い区画を優先的に実配線層への展開を行う区画とする。すなわち例えば、仮物理配線層の数が「5」であり、そのうち先の図17に示した区画aでは配線の敷設されている配線層数が「3」であり、区画cでは配線の敷設されている配線層数が「5」であるとすると、区画cよりも区画aにおいて優先的に実配線層への展開を行うようにする。特に、この例の場合、区画aにおいては「2」つの配線層に配線が敷設されていないため、ステップS310におけるレイアウト設定の終了時には、この区画aの2つの配線層が冗長となっている。このため、この冗長なスペースを有効利用して集積回路全体としての回路特性を調整する。このようにすることで、集積回路の配線層数の増大を極力抑制することができる。
具体的には、例えばまず仮物理配線層を実配線層へと展開しない場合の回路変数にてタイミング解析部30によってタイミング解析を行い、タイミング違反の有無を解析する。そして、上記回路変数によってはタイミング違反箇所が生じる場合には、所定の区画における所定の仮物理配線層の配線を実配線層の配線に変換した場合に得られる回路変数を用いて再度タイミング解析を行う。この際、変換を行う区画の数は、段階的に増加させていくことが望ましい。また、展開される実配線層数は、2層、3層という具合に段階的に増大させていくことが望ましい。
そして、タイミング違反が無くなった時点における回路変数を実現する実配線層を最終的に用いる実配線層として決定する。
続くステップS340では、上記配線層展開部34により、上記決定された回路変数に基づき各小区画毎に仮物理配線層の配線を実配線層の配線へと変換する。
次に、ステップS350では、区画設定部42にて、実配線層への展開態様が異なる隣接する区画間に結合領域を設定する。すなわち、実配線層への展開がなされると、実配線層への展開態様が異なる隣接する区画間は、上記ステップS310のレイアウト設計時の結線状態をそのままでは維持することができないものとなる。そこで、こうした隣接する区画間に結合領域を設定するようにする。
詳しくは、まず図17(b)に示すように、実配線層への展開態様が異なる区画間の境界を抽出する。これにより、実配線層への展開態様が同一の領域を単位とする新たな区画が定義されることとなる。同図17(b)においては、先の図17(a)に示した区画a、b、f、gが新たな区画Dと、区画c、d、e、h、i、j、m、n、oが新たな区画Cと、区画k、l、p、gが新たな区画Aと、区画r、s、tが新たな区画Bとそれぞれ定義されている。
こうした新たな区画内においては、図18(a)及び図18(b)に示すように、上記ステップS340における実配線層への展開が同一となる。具体的には、図18(b)においては、新たな区画Aにおいて、仮物理配線層Kが実配線層K(1)、K(2)に展開され、仮物理配線層K+1が実配線層K+1(1)、K+1(2)に展開され、仮物理配線層K+2が実配線層K+2(1)、K+2(2)に展開されている。また、新たな区画Bにおいては、仮物理配線層K+2が実配線層K+2(1)、K+2(2)に展開されている。ちなみに、図18(a)〜図18(d)において、図中、横方向がX方向であり、縦方向がZ方向である。そして、図中、かっこ内のX及びYは、それぞれ配線の敷設方向がX方向及びY方向であることを示す。また、図中、実配線層のハッチングは、展開前の仮物理配線層のハッチングに一致させている。
そして、ステップS350においては、図18(c)に示すように、隣接する新たな区画の境界近傍を結合領域として定義する。この結合領域においては、上記ステップS310のレイアウト設計における結線状態を維持するように、配線を形成する。なお、この図18(c)においては、結合領域における各配線層のハッチングは、その配線層によって結線状態が維持される仮物理配線層のハッチングと一致させている。
図18(a)における仮物理配線層Kと仮物理配線層(K+2)とにおいては、上記新たな区画A及び新たな区画B間の境界を跨ぐようにしてこれら区画A及び区画Bを結線する配線が敷設されている。これに対して、仮物理配線層K+1では、配線の敷設方向がY方向であり、上記新たな区画A及び新たな区画B間の境界線と平行となっている。したがって、結合領域においては、これら仮物理配線層Kと仮物理配線層(K+2)に対し新たな区画Aと新たな区画Bとの結線状態を維持するように配線を敷設する。換言すれば、新たな区画Aにおける実配線層K(1)及び実配線層K(2)の配線と、新たな区画Bにおける実配線層Kの配線とによって、新たな区画Aと新たな区画Bとを結線する。また、新たな区画Aにおける実配線層K+2(1)及び実配線層K+2(2)の配線と、新たな区画Bにおける実配線層K+2(1)及び実配線層K+2(1)の配線とによって、新たな区画Aと新たな区画Bとを結線する。
このように仮物理配線層における配線の結線状態を維持する結合領域の構造として、本実施形態では、隣接する区画間で同一の仮物理配線層から展開された実配線層が連続的につながるような構造を採用する。すなわち、図18(c)に示すように、新たな区画Aの実配線層K(1)、K(2)と新たな区画Bの実配線層Kとを連続的につなげるべく、結合領域にX方向の配線層(図中、1層目)を設けている。また、新たな区画Aの実配線層K+1(1)、K+1(2)と新たな区画Bの実配線層K+1とを連続的につなげるべく、結合領域にY方向の配線層(図中、2層目、3層目)を設けている。更に、新たな区画Aの実配線層K+2(1)、K+2(2)と新たな区画Bの実配線層K+2(1)、K+2(2)とを連続的につなげるべく、結合領域にX方向の配線層(図中、4層目、5層目)を設けている。
なお、図18(c)においては、結合領域と同結合領域に隣接する区画との結線を許可しない領域に×印を付した。これは、結合領域を設定する際に、結線を許可しない領域として区画設定部42により設定されるものである。
また、結合領域の設定態様としては、例えば区画領域を跨ぐ配線を有する仮物理配線層についてのみ、これを実配線層へ展開したものが連続的につながるようにしてもよい。すなわち、例えば先の図18において、新たな区画Aの実配線層K+1(1)、K+1(2)と新たな区画Bの実配線層K+1とを連続的につなげるような結合領域の設定については、仮物理配線層K+1で区画間を跨ぐX方向の配線敷設を持たないものとしてこれを設けなくてもよい。このように隣接する区画間を跨ぐ配線の有無を考慮して結合領域の配線構造を定めることで、結合領域において許容される配線構造の自由度を増大させることができる。このため、配線の敷設に関しての制約のうち結合領域の構造からの制約を低減することができ、要求される配線の回路特性を容易に実現することができるようになる。
続くステップS360においては、ステップS310のレイアウト設計によって得られた電気的な接続を維持するようにして上記新たな区画間を電気的に接続する。この結合領域を用いた上記新たな区画間の電気的な接続態様は、図18(d)に例示されるようなものとなる。この図18(d)に示すように、新たな区画Aにおいて2層に展開された実配線層K(1)、K(2)の配線が結合領域を介して新たな区画Bにおける実配線層Kの配線と接続される。また、新たな区画Aにおいて2層に展開された実配線層K+2(1)、K+2(2)の配線が結合領域を介して新たな区画Bにおいて2層に展開された実配線層K+2(1)、K+2(2)の配線と接続される。
なお、図18では、結合領域における配線の展開構造を1つとしているが、こうした構造では、隣接する区画間の仮物理配線層の配線の結線状態を満たすことができない場合や回路特性の観点から、同展開構造を複数としてもよい。すなわち、例えば図19(a)に示す仮物理配線層の配線を、図19(b)に示す実配線層の配線に変換する場合、図19(c)に示すような結合領域を設定してもよい。これにより、図19(d)に示すように、新たな区画αの実配線層K(1)、K(2)、K(3)の配線と新たな区画βの実配線層Kの配線とが接続される。また、新たな区画αの実配線層K+2の配線と新たな区画βの実配線層K+2(1)、K+2(2)の配線とが接続される。
いずれにせよ、こうした結合領域を用いることで、隣接する区画間の結線に際して、当該集積回路の基板面への投影が直線上にあって且つ配線層を乗り換えるようにして設けられる配線を用いることができる。したがって、これら隣接する区画間の結線を好適に行うことができる。
こうして結合領域を用いた区画間の結線の後、先の図16に示すステップS370において、先の図6のステップS140と同様、集積回路の妥当性の確認をする。更に、ステップS380では、先の図16に示すステップS150と同様、マスクデータを作成し、この一連処理を終了する。
以上説明した本実施形態によれば、先の第1及び第2の実施形態における上記(1)〜(3)及び、(5)〜(7)の効果に加えて以下の効果が得られるようになる。
(9)仮物理配線層を用いた配置配線のなされた後、各区画単位で配線の敷設されていない仮物理配線層を削除することで、冗長なスペースを縮小することができる。そして、各区画毎に、仮物理配線層の配線による電気的な接続を複数の実配線層の配線にて実現することを考慮することで、論理回路部2の全領域に渡って展開態様を同一とした場合と比較してより冗長性の緩和された適切な配線を実現することが可能となる。
(10)当該集積回路の基板面への投影が直線上にあって且つ配線層を乗り換えるようにして設けられる配線を有する結合領域を隣接する区画の境界近傍に設定した。これにより、隣接する区画間の結線を好適に行うことができるようになる。
(第5の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第5の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第5の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態では、仮物理配線層の配線を実配線層の配線へと展開する際には、先の図2〜図4、図10及び図11に示したものに限らず、例えば図20に例示するような構造を有する配線を更に用いる。
図20(a)は、1層の仮物理配線層を3層の実配線層へと展開した際に、同実配線層のうち、第1層目及び第3層目にそれぞれ配線Lg1及び配線Lg2を設けると共に、中間の第2層目には配線を設けない例を示す。更に、図20(a)は、実配線層間のコンタクトをとるビアホール及び該ビアホール内に形成されるプラグの形状が任意でよい旨を例示すべく、配線Lg1及び配線Lg2間を接続するプラグpg10、プラグpg11が例示されている。
また、図20(b)には、互いに隣接した実配線層の配線Lh1〜Lh3が、互いに平行に設けられて且つ複数の箇所でビアホール内のプラグpg12〜pg16により互いに電気的に接続されている配線について、同ビアホールの配置態様を例示している。この図20(b)において、配線Lh1の端部Lから端部Rへと信号を伝搬させる際には、プラグpg14による配線Lh1及び配線Lh2の接続箇所からプラグpg12による配線Lh1及び配線Lh2の接続箇所までは、上記信号が配線Lh1及び配線Lh2のそれぞれを介して伝搬する。更に、プラグpg16による配線Lh2及び配線Lh3の接続箇所からプラグpg15による配線Lh2及び配線Lh3の接続箇所までは、上記信号が更に配線Lh3を介して伝搬する。したがって、これらプラグによる配線Lh1〜Lh3の接続箇所によって端部Lから端部Rへと信号が伝搬する際の伝搬経路の抵抗値を調整することができる。
また、図20(c)には、互いに隣接した実配線層に設けられる配線Li1〜Li3が、配線Li1の端部Lから配線Li3の端部Rへ信号を伝搬させる際に、互いに電気的に直列となるようにして接続されている。ここでは、仮物理配線層を用いたレイアウト時に敷設される配線長が配線Li3の配線長であった場合を想定しており、実配線層へと展開されたときの配線Li1及び配線Li2の配線長は、仮物理配線層の配線の配線長と異なっている。そして、この配線長によって端部Lから端部Rへと信号が伝搬する際の信号の伝搬経路の抵抗値を調整することができる。
更に、図20(d)には、先の図4に示す場合において、電位固定される配線Lj1とコンタクトホールを介して接続される配線Lj2の配線長が、同配線Lj1の配線長と異なっている場合を示している。こうした構成を有する配線を先の図4に例示するように隣接させることで、これら隣接する配線間の容量を調整することができる。
加えて、図20(e)には、複数の配線層へと展開された各実配線層の配線Lk1、Lk2がそれぞれ異なる配線幅を有する場合を示している。なお、こうした配線Lk1、Lk2は、例えば先の図2〜図4や、先の図10、図11、図13に示す第(n+1)層目の配線と第n層目の配線としてもよい。
更に、本実施形態では、仮物理配線層に基づいて、結線を全て完了させる詳細配線よりもその演算負荷の小さな結線処理である仮の結線を行い、同仮の結線に基づき配置の最適化や配線経路の最適化を図る。そして、その後、仮物理配線層から実配線層への展開を行う。なお、本実施形態では、上記仮の結線についても、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて行う。
以下、図21を用いて、本実施形態にかかる集積回路の設計手順について詳述する。
以下、図21を用いて、本実施形態にかかる集積回路の設計手順について詳述する。
この一連の処理においては、まずステップS400において、先の図16に示したステップS300と同様、仮物理配線層を定義する。
続いて、ステップS410では、仮物理配線層に基づいて、上記自動配置部22により機能セルの自動配置を行うとともに自動配線部24により仮の結線を行う。この仮の結線としては、結線を所望する2点間を直線で結ぶスタイナー配線や、例えば予め設けられた制限時間内のトライアンドエラーにより行うなどする上記詳細配線よりも演算負荷の少ないグローバル配線等がある。なお、これらにおいては、例えば配線のショート等を許容するようにしてもよい。また、これらの処理における回路変数の見積もりは、所定の仮物理
配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に実現されるものを考慮して行う。
配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に実現されるものを考慮して行う。
続くステップS420においては、先の図16のステップS320と同様、当該集積回路において上記自動配置配線ツールによりレイアウト設計のなされた領域を先の図15に示した区画設定部42により小区画に分割する。
続くステップS430では、上記結線の終了した集積回路について、上記回路変数決定部32により、それら各結線にかかる配線の回路変数の上限値及び下限値を上記各区画毎に決定する。すなわち、本実施形態では、先の図20に例示するような配線構造を可能とするために、実配線層の数が決定されたとしても、回路変数は一義的に定まらず、その上限値及び下限値が定まる。ここでは、タイミング等の設計制約を満たし、且つ上記仮物理配線層から実配線層への展開数を最小とする回路変数を決定する。
なお、上記タイミングの設計制約を満たすか否かの検証については、仮の結線の行われたレイアウトデータに基づき上記タイミング解析部30によりタイミング解析を行う際、次のことに注意する。
すなわち、上記グローバル配線においては、例えば上述したように配線のショート等が許容されている。このため、例えば隣接配線間のカップリング容量を考慮しつつタイミング解析を行う際には、例えば、これらショートしている配線間の間隔が、配線の敷設間隔として許容される最小の間隔(単位間隔)であるとしてタイミング解析を行うようにする。
また、スタイナー配線の場合、所望する2カ所間を直線で結線するため、実際の配線の引き回しと直接対応したものとなっていない。このため、例えばスタイナー配線の終了後の結線態様から、例えば配線混雑度が大きいほど隣接配線間のカップリング容量を大きく設定するなどしてタイミング解析を行う。
こうしてステップS430において回路変数が決定されると、ステップS440に移行する。このステップS440では、上記区画設定部42により、各区画毎に仮物理配線層の配線を実配線層へ展開する際に、展開態様の異なる区画間の境界を抽出し、これら区画間を結合する結合領域を設定する。
続くステップS450では、上記ステップS430、ステップS440に示す処理による見積もりから取得される情報に基づき自動配置部22により、配置の微調整を行う。すなわち、ステップS430において、各小区画において配線の敷設に使用できる仮物理配線層数が決定されている。また、ステップS440においては、実配線層への展開が異なる隣接する区画間の結合態様が設定されている。このため、これらの情報に基づき、ステップS410によって得られた配置を更に微調整する。なお、この際には、ステップS430にて決定された回路変数の上限値及び下限値の範囲で最適な配置となるような微調整を行う。
続くステップS460では、仮物理配線層に基づいて集積回路の全ての箇所を結線する詳細配線を行い、更に、この詳細配線によって得られた配線を実配線層の配線へと展開する。ここで、詳細配線は、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて行われる。この詳細配線は、上記ステップS410によってなされた仮の結線がグローバル配線である場合には、これを利用するようにすることが望ましい。また、これに代えて、再度仮の結線による見積もりを行いつつ回路変数の調整を
行うようにしてもよい。ただし、この場合、回路変数の調整は、上記ステップS430で決定された回路変数の上限値及び下限値の範囲内とすることが望ましい。そして、この詳細配線の後、上記タイミング解析部30によりタイミング解析を行うことで、最終的な回路変数を決定する。
行うようにしてもよい。ただし、この場合、回路変数の調整は、上記ステップS430で決定された回路変数の上限値及び下限値の範囲内とすることが望ましい。そして、この詳細配線の後、上記タイミング解析部30によりタイミング解析を行うことで、最終的な回路変数を決定する。
そして、最終的な回路変数が決定されると、上記配線層展開部34では、これに基づいて仮物理配線層の配線を実配線層の配線へと展開する。換言すれば、仮物理配線層の配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する。ただし、この際、図20に例示する配線構造を許容するために、実配線層上の配線は、仮物理配線層の配線を実配線層へ単に投影した領域と必ずしも一致しない。
そして、ステップS470においては、上記ステップS460の詳細配線による仮物理配線層の電気的な接続を維持するように結合領域を用いて区画間を電気的に接続する。
具体的には、上記ステップS440の結合領域の設定やこれに基づくステップS470の処理は、図22に示すようにして行うことが望ましい。
図22(a)は隣接する区画Aと区画Bとで配線の敷設されている仮物理配線層数が異なる場合について、その仮物理配線層における配線の敷設態様を、また図22(b)は実配線層への展開態様を示している。そして、先の図18に示した区画間の結合手法に加え、図22(c)では、隣接する区画A及び区画Bの同一の実配線層における配線の敷設方向が区画A及び区画Bで互いに同一である場合に、直接結合可能として区画境界部にて結合可能な仮物理配線層同士を新たに定義する。また、上記ステップS470における処理においては、上記ステップS460により隣接する区画間を跨って結線のなされている配線層については、展開した実配線層においても結線関係を維持するようにする。こうして、ステップS470における処理により、図22(d)に例示するように、上記結合領域を用いて隣接する区画A及び区画B間の結線が行われる。
このように、同一の実配線層における配線の敷設方向が同一である場合に、新たに結合領域において結合可能とすることで、異なる実配線層を経由した接続を低減することができる。すなわち、例えば図22(a)において、区画Aには配線の敷設されている仮物理配線層は、仮物理配線層K〜K+2のみであり、これは区画Bについての配線の敷設されている仮物理配線層である仮物理配線層K〜K+4とは異なる。このため、例えば区画Aの仮物理配線層K+2と区画Bの仮物理配線層K+4とが電気的に接続されるべき関係にある配線を有していた場合には、仮物理配線層を用いたレイアウトにおいては、他の配線層や層間絶縁膜を経由して接続することとなる。しかし、実配線層においては、図22(d)に示すように、これら区画Aの仮物理配線層K+2に対応する実配線層K+2(2)と区画Bの仮物理配線層K+4に対応する実配線層K+4とは互いに同一の層で接続することとなる。
ただし、こうした結合領域を用いた区画A及び区画B間の結線においては、隣接する区画間を跨って結線のなされている仮物理配線層の配線については、展開した実配線層の配線においても結線関係を維持するとの条件をはずしてもよい。以下、これについて、図23に例示する。
すなわち、図23(a)及び図23(b)は、先の図22(a)及び図22(b)と同一の状況を示している。そして、図23(c)においては、隣接する区画A及び区画Bの同一の実配線層であって、且つ配線の敷設方向が同一であるとともに区画A及び区画Bの境界に直交する配線層でのみ区画A及び区画B間の結線を許可する。そして、上記ステップS470における処理によって、図23(d)に例示するように、上記結合領域を用いて隣接する区画A及び区画B間の結線が行われる。ただし、ここでは、図23(a)に示した区画Aの仮物理配線層K+2と区画Bの仮物理配線層K+2との接続は維持されていない。
こうして隣接する区画間の結線が行われると、ステップS480及びステップS490では、先の図16のステップS370及びステップS380と同様の処理を行い、この一連の処理を終了する。
以上説明した本実施形態によれば、先の第4の実施形態の上記各効果に加えて、以下の効果が得られるようになる。
(11)各実配線層の配線Lh1〜Lh3が、互いに平行に設けられて且つ複数の箇所でビアホール内のプラグpg12〜pg16により互いに電気的に接続されている配線について、同ビアホールの配置態様を任意に設定可能とした。これにより、端部Lから端部Rへと信号が伝搬する際の伝搬経路の抵抗値を調整することができる。
(12)仮物理配線層の配線の配線長と実配線層へと展開した配線の配線長とを異ならしめることを許容した。これにより、配線長によって抵抗値や配線間容量を調整することができる。
(13)1つの仮物理配線層から展開された実配線層間で配線幅が異なることを許容した。これにより、抵抗値や配線間容量を調整することができる。
(14)仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提としつつ仮物理配線層に基づいて配置配線を行うことにより、配置及び配線経路をより適切とするレイアウト設計を行うことができる。
(第6の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第6の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第6の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。
上記第4の実施形態では、仮物理配線層を用いて配置及び結線を行った後、集積回路の基板面に対する投影が複数に分割された各区画毎に、仮物理配線層から実配線層への展開を行った。すなわち、集積回路を平面的な区画に分割し、これを単位として実配線層への展開を行った。
これに対し、本実施形態では、集積回路を平面的な区画に分割するのみならず、更に、いくつかの仮物理配線層を単位とする垂直方向に対する分割をも行う。図24に本実施形態にかかる集積回路の区画への分割態様を例示する。この図24においては、仮物理配線層K〜仮物理配線層K+7を有する上記論理回路部2の分割態様を例示している。
ここで、図24(a)は、論理回路部2のうち仮物理配線層K〜K+4の分割態様を示す。そして、論理回路部2のうち残りの仮物理配線層K+5〜K+7は、図24(b)に示す区画uと、図24(c)に示す区画vと、図24(d)に示す区画wとにそれぞれ分割される。このように、本実施形態では、仮物理配線層K+5と仮物理配線層K+6と仮物理配線層K+7とが、それぞれ分割された1つの区画を構成している。
こうした構成において、仮物理配線層K〜K+4については、先の図14に示した一連の処理において、先の図17及び図18に示した態様にて各処理が行われることとなる。
一方、仮物理配線層K+5〜K+7については、先の図14のステップS220の処理によって決定された回路変数に基づき、ステップS230の処理において図24(e)及び図24(f)に例示するように仮物理配線層から実配線層への展開を行う。なお、この仮物理配線層から実配線層への展開により生成される配線は、先の図2〜図4等に例示したように、展開される各実配線層上の配線形成のマスクが同一となるものとすることが望ましい。
このように本実施形態によれば、いくつかの仮物理配線層を単位として区画を構成し、同区画毎に回路特性の調整を行うようにするために、より適切や回路調整を行うことができるようになる。すなわち、例えば集積回路の最上層の配線は、その配線長が長くなる傾向にあるため配線抵抗の増大が顕著となるが、この仮物理配線層の配線を例えば先の図2に示す配線に変換することで、その抵抗値を好適に抑制することができる。
以上説明した本実施形態によれば、先の第4の実施形態の各効果に加えて更に以下の効果が得られるようになる。
(15)仮物理配線層から実配線層への展開の単位となる区画を、集積回路の基板面と平行な面における2次元的な分割として構成するのみならず、いくつかの仮物理配線層を単位とする分割としても構成した。これにより、集積回路の回路特性を一層好適に調整することができる。
(第7の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第7の実施形態について、上記第1の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第7の実施形態について、上記第1の実施形態との相違点を中心に図面を参照しつつ説明する。
上記第1の実施形態では、一旦仮物理配線層を用いて結線を行った後、これを実配線層へ展開するようにした。これに対し、本実施形態では、仮物理配線層及びこれを展開した実配線層を予め定めておいて、自動配線ツールによる結線を行う。すなわち、電気的特性の調整が所望される配線の敷設領域の上層又は下層に対応して自動配線ツールによる結線を禁止する禁止領域を設けて結線を行う。そして、その後、禁止領域を用いて上記所定の配線を、先の図2〜4、図10、図11、図20等に例示した配線と同様の構造を有する配線に変換する。尚、配線禁止領域は、ビア形成の許可・禁止などの特徴を持たせることで、配線経路と、配線構造の形成の自由度を制御することが可能である。
以下、これについて、図25〜図28を用いて説明する。
以下、これについて、図25〜図28を用いて説明する。
図25は、本実施形態にかかる集積回路の設計手順を示すフローチャートである。なお、この設計手順は、先の図5に示した設計支援装置を用いて行われる。
この一連の処理においては、まずステップS500において、上記自動配置部22において、回路設計の終了した機能セルの自動配置が行われる。
続くステップS510においては、配線抵抗や配線間の容量等、配線の電気的な特性の調整を所望する所定の配線の敷設領域の上層又は下層に自動配線ツールによる結線を禁止する禁止領域を設ける。ここで、所定の配線は、例えばバス配線やクロック配線とすることが望ましい。また、上記所定の配線の敷設領域の上層又は下層の配線層としては、所定の配線の敷設される配線層に隣接する配線層であることが望ましい。
具体的には、この禁止領域は、例えば、上記設計仕様格納部12の回路情報等を用いてバス配線やクロック配線等、上記所定の配線を特定し、これに基づき、上記入力部50を通じて上記自動配線部24に禁止領域を通知するなどして行えばよい。
続くステップS520においては、自動配線部24において、上記禁止領域を回避するかたちで各機能セル間の結線を行う。
こうして各機能セル間の結線が行われると、ステップS530において、回路変数決定部32により、回路変数の決定が行われる。これは、例えば次のようにして行えばよい。すなわちまず、上記所定の配線を、先の図2〜4、図10、図11、図20等に例示した構造を有する2層の配線層に跨る配線に変換した場合の回路変数の取り得る値を上記回路変数算出部20により算出する。そして、同回路変数算出部20にて算出された回路変数に基づき、タイミング解析部30によりタイミング解析を行う。そして、このタイミング解析部30の解析結果に基づき、設計制約を満たす回路変数を決定する。
続くステップS540では、決定された回路変数に基づき、上記配線層展開部34により、禁止領域へ配線を展開する。そして、ステップS550、S560において、先の図6に示したステップS140、S150の処理と同様の処理を行う。
例えば、図26(a)〜図26(c)は、仮物理配線層Kを展開する複数の実配線層K(3)〜K(1)を示す。
これら実配線層K(3)〜K(1)には、自動配線ツールによる配線に先立ち、仮物理配線層を展開する領域として禁止領域が設定されている。すなわち、図26(a)に示す実配線層K(3)には配線禁止領域DA1が設定され、図26(a)に示す実配線層K(2)には禁止領域DA2,DA3,DA4が設定され、図26(a)に示す実配線層K(1)には禁止領域DA5が設定されている。なお、図26(b)に示す禁止領域DA4は、配線及び貫通ビア(当該配線層を貫通して当該配線層の上層と下層の配線を接続するビアホール)の形成(自動配置)を禁止する領域であり、他の禁止領域DA1,DA2,DA3,DA5は配線を禁止するが貫通ビアの形成は許可する領域である。また、図26(a)に示すように、実配線層K(3)には所定の配線L11,L12が、図26(c)に示すように、実配線層K(1)には所定の配線L13,L14が敷設されている。
図27(a)〜(c)及び図28(a)〜(c)は、結線後に仮物理配線層Kを展開した実配線層K(3)〜K(1)を示す。ここでは、仮物理配線層Kの配線L11が、決定された回路変数に基づき実配線層K(2)及び実配線層K(3)の配線L11a,L11b及びプラグP11a,P11bに展開されている。また、仮物理配線層Kの配線L14が、決定された回路変数に基づき実配線層K(1)及び実配線層K(2)の配線L14a,L14b,L14c及びプラグP12a,P12bに展開されている。
以上説明した本実施形態によっても先の第1の実施形態の上記(1)〜(3)の効果や、先の第2の実施形態の上記(6)、(7)の効果、先の第5の実施形態の上記(11)〜(13)の効果と同様の効果を得ることができる。
(第8の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第8の実施形態について、上記第2の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第8の実施形態について、上記第2の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態にかかる半導体集積回路では、上記論理回路部2に、更に図29に示す配線を備える。図29(a)は、上記論理回路部2の備える配線の回路図を示す。同図29(a)では、信号伝搬用の配線Lm1が、電源電位及び接地電位にて電位の固定された配線Lm2、Lm3にてシールドされている。
この図29(a)の回路図に対応する配線構造を、図29(b)〜図29(e)に示す。図29(b)及び図29(c)は、それぞれ第(n+1)層目の配線層及び第n層目の配線層における上記配線Lm1〜Lm3の平面図である。ここでは、各配線層の表面をx方向及びy方向にて規定される平面とするとともに、配線の敷設方向をx方向としている。また、図29(d)及び図29(e)は、それぞれ配線Lm2及び配線Lm3の断面図である。ここでは、xy平面の法線方向をz方向としている。図29(d)及び図29(e)に示されるように、配線Lm2はプラグpg17を介して配線層の乗り換えを行っており、また、配線Lm3はプラグpg18を介して配線層の乗り換えを行っている。
このように、本実施形態では、第n層目の配線層における信号伝搬用の配線Lm1をシールドする配線Lm2、Lm3が第(n+1)層目の配線層に乗り換えることで、信号伝搬用配線Lm1と配線Lm2との間の容量や、信号伝搬用配線Lm1と配線Lm3との間の容量を調整している。すなわち、図29(c)に示すように、配線Lm2、Lm3は、いずれも第n層目において信号伝搬用の配線Lm1に隣接して敷設されており、且つ図29(b)に示されるように、途中で第(n+1)層目の配線層に乗り換えている。このため、これら配線Lm2、Lm3と配線Lm1との容量が低減されている。したがって、第n層目に信号伝搬用の配線Lm1が敷設されている領域全てにおいて配線Lm2、Lm3を隣接させる場合と比較して、十分なシールド効果を得られる範囲で信号伝搬速度を高めることができる。
しかも、これら各配線Lm2、Lm3の乗り換え態様が互いに異なるため、第n層目の配線層において、信号伝搬用の配線Lm1と電位の固定された配線Lm2、Lm3とが隣接する長さが配線Lm2と配線Lm3とで相違する構成となる。そして、図29に示す例では、電源電位に固定された配線Lm2よりも接地電位に固定された配線Lm3の方が信号伝搬用の配線Lm1と隣接する長さが短くなっている。このため、信号伝搬用の配線Lm1を伝搬する信号は、信号の立ち上がり時間が立ち下がり時間と比較して相対的に高速化されることとなる。
このように、信号伝搬用の配線Lm1と電位の固定された配線Lm2、Lm3とが互いに隣接する領域を調整することで、信号伝搬用の配線Lm1の信号伝搬速度や信号波形を調整することができるようになる。
こうした配線構造を有する本実施形態にかかる集積回路も先の図6に示した設計手順によって設計することができる。すなわち、上記ステップS110において仮物理配線層を用いたレイアウト設計を行うことで、先の図29(a)に示す回路から図30(a)に示す配線のレイアウトデータを実現する。更に、上記ステップS120、S130において仮物理配線層の配線を実配線層の配線に変換することで、図29(b)〜図29(e)に示した配線のレイアウトデータを実現する。そして、上記ステップS150において、図30(b)〜図30(d)に示すマスクデータを生成する。ちなみに、図30(b)に示すマスクデータは第(n+1)層目の配線層のものであり、図30(c)に示すマスクデータは第(n+1)層目及び第n層目間のビアホールのものであり、図30(d)に示すマスクデータは、第n層目の配線層のものである。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(3)及び(5)の効果や、先の第2の実施形態の上記(6)及び(7)の効果に加えて、更に以下の効果を得ることができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(3)及び(5)の効果や、先の第2の実施形態の上記(6)及び(7)の効果に加えて、更に以下の効果を得ることができる。
(16)第n層目の配線層における信号伝搬用の配線Lm1をシールドする配線Lm2、Lm3が第(n+1)層目の配線層に乗り換えることで、信号伝搬用配線Lm1と配線Lm2との間の容量や、信号伝搬用配線Lm1と配線Lm3との間の容量を調整することができる。
(第9の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第9の実施形態について、上記第8の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第9の実施形態について、上記第8の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態にかかる半導体集積回路では、上記論理回路部2に、更に図31に示す配線を備える。図31(a)は、上記論理回路部2の備える配線の回路図を示す。同図31(a)では、信号伝搬用の配線Lm1が、電源電位にて電位の固定された配線Ln2、Ln3と、接地電位にて電位の固定された配線Ln4、Ln5とによってシールドされている。
この図31(a)の回路に対応する配線構造を、図31(b)〜図31(e)に示す。図31(b)及び図31(c)は、それぞれ第(n+1)層目の配線層及び第n層目の配線層における上記配線Ln1〜Ln5の平面図である。ここでは、各配線層の表面をx方向及びy方向にて規定される平面とするとともに、配線の敷設方向をx方向としている。また、図31(d)及び図31(e)は、それぞれ配線Ln1及び配線Ln2及び配線Ln5の断面図である。ここでは、xy平面の法線方向をz方向としている。図31(d)に示されるように、配線Ln1はプラグpg19を介して配線層の乗り換えを行っている。また、図31(e)に示すように、配線Ln2はプラグpg20を介して隣接する2つの配線層に渡って形成されており、また配線Ln5はプラグpg21を介して隣接する2つの配線層に渡って形成されている。
ここで、第n層目の配線層においては、各配線Ln2〜Ln5は、同一の長さになっており、配線Ln2、Ln5と配線Ln3、Ln4との間の配線敷設領域に、信号伝搬用の配線Ln1が敷設されている。一方、第(n+1)層目の配線層においては、電源電位にて電位の固定された配線Ln2、Ln3の長さと、接地電位にて電位の固定された配線Ln4、Ln5の長さとが互いに異なっている。したがって、信号伝搬用の配線Ln1が第(n+1)層目の配線層において、これら配線Ln2、Ln3や、配線Ln4、Ln5と隣接する長さは、互いに異なるものとなっている。
特に、図31に示す例では、電源電位に固定された配線Ln2、Ln3よりも接地電位に固定された配線Ln4、Ln5の方が信号伝搬用の配線Ln1と隣接する長さが短くなっている。このため、信号伝搬用の配線Ln1を伝搬する信号は、信号の立ち上がり時間が立ち下がり時間と比較して相対的に高速化されることとなる。このように、信号伝搬用の配線Ln1と電位の固定された配線Ln2〜Ln5とが互いに隣接する領域を調整することで、信号伝搬用の配線Ln1の信号波形を調整することができるようになる。
こうした配線構造を有する本実施形態にかかる集積回路も先の図6に示した設計手順によって設計することができる。すなわち、上記ステップS110において仮物理配線層を用いたレイアウト設計を行うことで、先の図31(a)に示す回路から図32(a)に示す配線のレイアウトデータを実現する。更に、上記ステップS120、S130において仮物理配線層の配線を実配線層の配線に変換することで、図31(b)〜図31(e)に示した配線のレイアウトデータを実現する。そして、上記ステップS150において、図32(b)〜図32(d)に示すマスクデータを生成する。ちなみに、図32(b)に示すマスクデータは第(n+1)層目の配線層のものであり、図32(c)に示すマスクデータは第(n+1)層目及び第n層目間のビアホールのものであり、図32(d)に示すマスクデータは、第n層目の配線層のものである。
以上説明した本実施形態によっても、先の第1の実施形態の上記(1)〜(3)及び(5)の効果や、先の第2の実施形態の上記(6)及び(7)の効果、先の第8の実施形態の上記(16)の効果を得ることができる。
(第10の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(第10の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
・また、上記ステップS140、S240、S370、S480等において、タイミング等に十分な余裕があると判断された場合には、仮物理配線層から実配線層への展開とは、逆に、展開されている実配線層の配線層数を低減させる圧縮にかかる処理を行ってもよい。すなわち、例えば先の図2に示した実配線層の配線を、先の図7に示した配線へと圧縮変換するようにしてもよい。
・隣接する一対の配線について、その容量を増大させる構造としては、先の図4に例示したものに限らない。例えば、図33に示すようなものであってもよい。
図33(a)には、隣接する一対の配線(配線Lo1及び配線Lo2と配線Lo3及び配線Lo4)が、それぞれ複数の配線層の配線の並列接続にて構成されるとともに、これら複数の配線層は、一対の配線同士で共通となっている。ちなみに、配線Lo1及び配線Lo2間は、プラグpg22,pg23によって互いに並列接続されている。また、配線Lo3及び配線Lo4間は、プラグpg24、pg25によって互いに並列接続されている。そして、配線Lo1及び配線Lo3、配線Lo2及び配線Lo4は、互いに同一の配線層に形成されている。
図33(b)には、隣接する一対の配線(配線Lp1及び配線Lp2と配線Lp3及び配線Lp4)のそれぞれが、互いに平行に敷設されて且つ一端から他端への経路の当該集積回路の基板面への投影がオーバーラップするようにして互いに直列に接続される複数の配線層の配線から構成されている。ちなみに、配線Lp1及び配線Lp2間は、プラグPg26によって互いに直列に接続されている。また、配線Lp3及び配線Lp4間は、プラグPg27によって互いに直列に接続されている。そして、配線Lp1及び配線Lp3、配線Lp2及び配線Lp4は、互いに同一の配線層に形成されている。
更に、例えば先の図4において、配線Lb1又は配線Lb2のいずれか一方が配線La1又は配線La2と接続されない構成でもよい。この場合であれ、配線Lb1又は配線Lb2のうち、第(n+1)層目の配線層の配線Lb1、Lb2と接続された方の配線については、片側がオープンとされたダミー配線とすることができる。そして、このダミー配線と接続された配線については、ダミー配線と隣接する配線との間の容量が付与されることとなる。このため、このダミー配線と接続される配線については、隣接する配線との間の容量を増大させることができるようになる。
なお、図33における一対の配線は、
a.図34(a)に示すように、集積回路の任意の2つの素子Ea、Ebの各特定の端子ta、tb間を結線する配線L1。
b.図34(b)に示すように、集積回路の任意の1つの素子Ecの特定の端子tcの電位を固定する配線L2。
の少なくとも一方からなるようにすることが望ましい。
なお、図33における一対の配線は、
a.図34(a)に示すように、集積回路の任意の2つの素子Ea、Ebの各特定の端子ta、tb間を結線する配線L1。
b.図34(b)に示すように、集積回路の任意の1つの素子Ecの特定の端子tcの電位を固定する配線L2。
の少なくとも一方からなるようにすることが望ましい。
なお、先の図2に示した配線も、図34(a)に示すように、集積回路の任意の2つの素子Ea、Ebの各特定の端子ta、tb間等、特定の2つの端子間を結線する配線であることが望ましい。
・更に、先の図2、図3、図4、図10、図11、図13、図20、図29、図31、図33等に例示した配線構造についても、これら各図において例示したものに限らない。要は、互いに同一の経路方向を有するとともに該経路についての当該集積回路の基板面への投影が互いにオーバーラップする態様にてビアホールにて互いに接続された複数の配線層の配線によって構成される範囲で適宜変更してよい。
なお、こうした配線構造を有する配線は、
a.図34(a)に示すように、集積回路の任意の2つの素子Ea、Ebの各特定の端子ta、tb間を結線する配線L1。
b.図34(b)に示すように、集積回路の任意の1つの素子Ecの特定の端子tcの電位を固定する配線L2。
c.図34(c)に示すように、電位が固定されて且つ片側がオープンとされる配線L3。
d.図34(d)に示すように、特定の素子Edの端子に接続されて且つ片側がオープンとされる配線L4。
の少なくとも一つの配線とすることが望ましい。
なお、こうした配線構造を有する配線は、
a.図34(a)に示すように、集積回路の任意の2つの素子Ea、Ebの各特定の端子ta、tb間を結線する配線L1。
b.図34(b)に示すように、集積回路の任意の1つの素子Ecの特定の端子tcの電位を固定する配線L2。
c.図34(c)に示すように、電位が固定されて且つ片側がオープンとされる配線L3。
d.図34(d)に示すように、特定の素子Edの端子に接続されて且つ片側がオープンとされる配線L4。
の少なくとも一つの配線とすることが望ましい。
・上記各実施形態では、レイアウトデータに基づいてレイアウト設計が終了した後、これからマスクデータを作成するようにしたがこれに限らない。例えば、自動配置配線ツールによる配置や結線、実配線層への展開等をマスクデータを用いて行うようにしてもよい。
・上記第6の実施形態に例示する区画の分割を第5の実施形態にて用いてもよい。
・上記第2〜第4、第6の実施形態において、図20に示す配線構造を採用してもよい。
・上記第6の実施形態に例示する区画の分割を第5の実施形態にて用いてもよい。
・上記第2〜第4、第6の実施形態において、図20に示す配線構造を採用してもよい。
・区画設定部42による区画の設定態様は、先の図17、図24に例示したものに限らない。この区画は、矩形状に限らない。
・自動配置配線ツールを用いて設計される領域としては、論理回路部に限らない。
・自動配置配線ツールを用いて設計される領域としては、論理回路部に限らない。
・上記第7の実施形態において、禁止領域は単一の配線層に設けるものに限らず、電気的特性の調整が所望される配線の敷設領域の上層及び下層の少なくとも一方からなる複数の層に自動配線ツールによる結線を禁止する禁止領域を設けて結線を行う。
・集積回路の設計にかかる手順としては、上記各実施形態で例示したものに限らない。例えば、以下のものでもよい。
手順1:(ア)仮物理配線層を用いて従来手法で自動配置を行った後、仮物理配線層上で最終的な結線よりも演算負荷の少ない仮の結線を行うことで該仮物理配線層上での配線経路の見積もりを行う。ここでは、所定の仮物理配線層の配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて仮の結線を行う。(イ)該配線経路の見積もりに基づいて最終的な結線を行う。(ウ)上記配線経路の見積もりにかかる回路特性に基づき、前記前提とした変換を行う。
手順2:(ア)所定の仮物理配線層の配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて配置を行う。(イ)仮物理配線層を用いて従来の配線手法で集積回路の各箇所の結線を行う。(ウ)前記仮物理配線層のうちの所定の配線層の配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する。
・先の図16に示したステップS310のレイアウト設計に際しては、配置の終了後、当該集積回路が複数の領域に分割されて且つ該領域毎に配線の敷設についてのコストが定義された条件下、同コストを低減するようにして集積回路の各箇所の結線を行うものとしてもよい。
これにより、例えば高速性が要求される領域等、実配線層への展開を行うことで回路変数の調整が特に所望される領域については、コストを大きくするような定義をすることで、同領域において配線の敷設に使用される仮物理配線層数を低減させることができる。このため、この領域において実配線層への展開を優先的に行うことができる。すなわち、配線の敷設に使用される仮物理配線層数が少なくなるような制約の付与された領域を設けることで、高速化等の特定の回路特性の所望される領域において優先的に多数の実配線層への展開を行うことができ、ひいては、回路特性の大幅な改善を図ることが可能となる。
・先の図2、図3、図4、図10、図11、図13、図20、図29、図31、図33等に例示した配線構造を有する集積回路は、上記各実施形態及びその変形例に例示した設計により行うものに限らない。更に例えば、配線の敷設方向が隣接する配線層間で直交する従来の自動配線ツールによるレイアウトを前提として、先の図2、図3、図4、図10、図11、図13、図20、図29、図31、図33等に例示した配線構造を有する集積回路を設計してもよい。すなわち、例えば高速動作が要求される等、低抵抗を所望する配線を、3層目と5層目というように1層の配線層を隔てた2層の配線層を用いることで、図20(a)に例示するような配線として構成してもよい。この際、配線Lg1と配線Lg2との間には、配線Lg1及び配線Lg2の敷設方向と直交する方向の配線が同配線Lg1及び配線Lgと交差する態様で形成されていてもよい。
・スタンダードセル方式に限らず、ゲートアレイへ本発明の設計手法を適用してもよく、更にその他の多層配線を用いた集積回路の配線設計に適用してもよい。
・所定の仮物理配線層の各配線の回路特性を所望とする回路特性とすべく、前記各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する演算手段としては、上記各実施形態で例示したものに限らない。例えばソフトウェア及びプログラムにて構成する代わりに、専用のハードウェア手段にて構成してもよい。
・実配線層への展開態様の異なる隣接する区画間の結合に用いられる配線層を設定する演算手段としては、上記区画設定部42に限らない。例えばソフトウェア及びプログラムにて構成する代わりに、専用のハードウェア手段にて構成してもよい。
・上記第1〜第6実施形態及びそれらの変形例では、自動配置配線ツールを用いて設計される領域について、仮物理配線層を実配線層へと展開する設計手法を用いたが、これに
限らない。例えば、自動配線ツールを使うことなく設計する場合にあっても、一旦結線の終了した後、所定の配線層の配線を各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することで、設計変更をすることなく、回路特性の調整を行うことができる。なお、こうした自動配線ツールによらない設計の対象としては、例えばD/AコンバータやA/Dコンバータ等、アナログ素子を含んで構成されるアナログマクロ等がある。
限らない。例えば、自動配線ツールを使うことなく設計する場合にあっても、一旦結線の終了した後、所定の配線層の配線を各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することで、設計変更をすることなく、回路特性の調整を行うことができる。なお、こうした自動配線ツールによらない設計の対象としては、例えばD/AコンバータやA/Dコンバータ等、アナログ素子を含んで構成されるアナログマクロ等がある。
・上記実施形態の仮物理配線層を展開した実配線層において、プラグの位置を適宜変更してもよい。例えば、図35(a)に示す仮物理配線層における配線構造を、図35(b)に示すように複数の物理配線層からなる配線構造に展開する。尚、図35(c)は、実配線層に展開した構造の配線をX方向からみた断面図である。このとき、矢印で示す隣接するプラグ(ビア)P21,P22がX方向において重ならないように位置をずらして形成する。尚、配線が延びる方向によっては、プラグをY方向に重ならないように位置をずらすこともある。
仮物理配線層を実配線層へと展開する際に、該実配線層間の実ビア層において任意の位置にプラグを形成することができる。従って、図13(a)に示すように、プラグをX方向又はY方向に重なるように形成することでプラグ間における容量を増加させることができる。逆に、図35(b)に示すように、プラグが重ならないように形成することで、プラグ間の距離を離すことでプラグ間における容量を低減し、クロストークノイズを低減することができる。これらのように、プラグ(ビア)の形成位置を適宜変更することで、配線経路を変更することなく配線間容量の増加又は減少を行うことができ、所望の電気的特性を持つ回路を得ることができる。
・上記各実施形態において、仮物理配線層にて定めた配線を実配線層の配線に展開する際に、展開した配線領域において配線分離層(水平方向、垂直方向の絶縁層)を適宜設定することで、その展開時に所望の電気的特性を生成するように、配線分離層の高さ又は幅の調整、若しくは高誘電率材料や低誘電率材料を用いる構成に展開してもよい。
例えば、図36(a)〜(c)に示すように、仮物理配線層に平行に敷設された配線L21((端子A1−A2間)及び配線L22(端子B1−B2間)を、図37(a)(b)に示すように、複数層(図において6層)の実配線層に展開するとともに、垂直方向(Z方向)の配線をX方向に幅を調整したプラグにて接続する。これによって、X−Z平面にいて対向して所定の面積を有し、Y方向の配線間隔にて離間した2つの配線L21a,L22aが構成される。この2つの配線L21a,L22aは、配線の多重化によって抵抗値を1つの配線層に敷設した配線の抵抗値に比べて小さくし、両配線L21a,L22a間の容量値を増大させることができる。
更に、図37(c)に示すように、Y方向に隣接する配線L21a,L22a及びプラグ間の絶縁膜M1を、高誘電率(high−k)材料により形成することで、容量値を増大させることができるとともに、使用する材料によって容量値を容易に制御することができる。
・上記各実施形態において、仮物理配線層で定めた配線を実配線層の配線に展開する際に、プラグ(ビア)の形成位置を適宜設定することで、実配線層においてコイルを形成し、該コイルにてインダクタンス成分を調整する構造としてもよい。そのコイルには、様々な構造が考えられる。
例えば、図38(a),(b)に示す仮物理配線層に定めた配線L31を実配線層に展開し、図38(c),(d)に示すコイル61を形成する。このコイル61は、X−Z平面に沿って形成した平面スパイラル形状のコイルである。
また、図39(a)〜(c)に示す仮物理配線層に定めた枠状の配線L41を実配線層に展開し、図40(a)〜(d)に示すコイル62を形成する。このコイル62は、Z方向に沿って延びるスパイラル形状のコイルである。尚、図40(a)は図39(c)の配線L41a(端子B1−B2間)を展開した配線及びプラグ、図40(b)は図39(c)の配線L41b(端子A1−A2間)を展開した配線及びプラグを示す。更に、図40(c)は図39(c)の配線L41c(端子A2−B2間)を展開した配線及びプラグ、図40(d)は図39(c)の配線L41d(端子A1−B1間)を展開した配線及びプラグを示す。
また、図41(a),(b)に示す仮物理配線層に定めた配線L51を実配線層に展開し、図41(c),(d)に示すコイル63を形成する。このコイル63は、X−Z平面に沿って形成したジグザグ形状(ミアンダ形状)のコイルである。
また、図42(a)〜(c)に示す仮物理配線層に定めた枠状の配線L61,L62を実配線層に展開し、図43(a)〜(d)に示すコイル64を形成する。このコイル64は、X方向に沿って延びるスパイラル形状のコイルである。尚、図43(a)は図42(a)の配線L62を展開した配線及びプラグを示し、図43(b)は図42(b)の配線L61を展開した配線及びプラグを示す。そして、図43(c)は実配線層K(1)と実配線層K(3)と実配線層K(6)の配線をそれぞれ示す。
・上記第1の実施形態において、アンテナルールに対応するために、例えば、図44に示すように、実配線層において配線をブリッジ構造に変更して配線長を短くする。例えば、図44(a)及び(b)に示す仮物理配線層に定めた配線L71を実配線層に展開し、図44(c)に示す配線L71を形成する。この配線L71は、端子A2においてトランジスタのゲート端子に接続される。そして、この端子A2に接続される実配線層K(1)に形成される配線L71aの長さがアンテナルール違反となる。この配線L71aを図44(d)に示すように2つの配線L71b,L71cに分割することで、トランジスタのゲート端子に接続される配線の長さを短くし、製造時において配線に蓄積される電荷の量を低減する。このように、アンテナルール違反となる配線をブリッジ構造に展開することで、容易にルール違反を解消することができる。
・各実施例では、複数の実配線層の配線として展開することは、実配線層の厚さが原則的に、固定的に定められたとする製造の場合に対しての実現方法を示している。ここで製造的に、実配線層の厚さを任意(多段階)に設定することを行なう場合には、複数の実配線層の配線として展開する構造を、配線の厚さを複数持つ実配線層の構造として扱うことで、実現される。
・また、仮物理配線層を実配線層へ展開する手法にて設計される集積回路以外に、先の図2、図3、図4、図10、図11、図13、図20、図29、図31、図33、図35〜図44等に例示した配線構造を適用することも有効である。
(第11の実施形態)
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第11の実施形態について、図面を参照しつつ説明する。
以下、本発明にかかる集積回路及びその設計方法を半導体集積回路及びその設計方法に適用した第11の実施形態について、図面を参照しつつ説明する。
図45に、本実施形態にかかる多層配線構造を有する半導体集積回路の構成を示す。同図45(a)に示す半導体集積回路1は、論理回路部2とアナログ回路部3とを備えている。本実施形態では、論理回路部2が、自動配置配線ツールを用いて設計される部分となっている。
図45(b)〜図45(e)に、同論理回路部2の第(n+3)層目の配線層から第n層目の配線層の各配線の敷設規則を示す。同図45(b)に示すように、第(n+3)層目の配線層には、配線が互いに実質的に平行に設けられている。そして、これら各配線について、その敷設間隔は、単位間隔Pdの整数倍となっている。すなわち、隣接する配線について、その敷設間隔は、Pd、2Pd、3Pd、…となっている。そして、第(n+3)層目に敷設される配線の敷設方向はY方向となっている。
また、同図45(c)に示すように、第(n+2)層目の配線層には、配線が互いに実質的に平行に設けられている。そして、これら各配線について、その敷設間隔は、単位間隔Pcの整数倍となっている。そして、第(n+2)層目に敷設される配線の敷設方向はX方向となっている。
また、同図45(d)に示すように、第(n+1)層目の配線層には、配線が互いに実質的に平行に設けられている。そして、これら各配線について、その敷設間隔は、上記第(n+2)層目の配線層における単位間隔と等しい単位間隔Pcの整数倍となっている。そして、第(n+1)層目に敷設される配線の敷設方向はX方向となっている。
また、同図45(e)に示すように、第n層目の配線層には、配線が互いに実質的に平行に設けられている。そして、これら各配線について、その敷設間隔は、単位間隔Paの整数倍となっている。そして、第n層目に敷設される配線の敷設方向はY方向となっている。
このように本実施形態においては、基本的には、上層の配線層ほど配線の敷設間隔が大きくなる逆スケーリング則が適用されている。この逆スケーリング則によれば、上層の配線層ほど、配線幅や配線間隔を拡大することができるため、配線抵抗の低減や隣接する配線間の容量の低減を図ることができる。このため、上層の配線層ほど配線長の長い配線を敷設しやすい構成となっている。なお、こうした逆スケーリング則は、上層の配線層ほど配線長の長い配線を敷設しやすくする等の目的によって意図的に適用される場合の他、半導体集積回路の製造工程からの要請として適用されることもある。すなわち、例えば上層の配線層ほど平坦性が低下する場合などには、上層の配線層ほど、配線の敷設間隔を大きくすることが望ましい。
そして、本実施形態では、隣接する配線層である第(n+2)層目の配線層と第(n+1)層目の配線層とにおいて、配線の敷設方向を同一とした。ちなみに、一般的な配置配線においては、隣接する配線層での配線の敷設方向は異なる方向を持たせており、特に中間の配線層における隣接する配線層では必ず別な敷設方向となっている。これに対し、本実施形態のように、各配線層の配線の敷設方向の並び方の規則を変え、隣接する配線層間で配線の敷設方向を同一とした場合、これらの配線の敷設にかかる上記単位間隔を簡易に等しくすることができる。すなわち、逆スケーリング則が上層の配線層ほど配線長の長い配線を敷設しやすくする等の目的によって意図的に適用される場合においては、その目的をほとんど損なうことなく上記単位間隔を等しくすることができる。また、逆スケーリング則が製造工程からの制約によって適用される場合においても、隣接する配線層間では互いに離間した配線層間よりも上記単位間隔の差異が小さいために、やはり上記単位間隔を等しくしやすい。
そして、このように隣接した配線層間で配線の敷設方向を同一に設定することで、図46〜図48に示すように、配線の電気的な特性の調整がしやすいものとなっている。
図46(a)に、第(n+1)層目の配線層に敷設される配線Le1、Le3、Le5と、第(n+2)層目の配線層に敷設される配線Le2、Le4を、当該集積回路の基板面(XY平面)に投影した図を示す。また、図46(b)には、配線Le1〜Le5のYZ断面図を示す。これらに示されるように、第(n+1)層目の配線層の配線Le1、Le3、Le5は、それぞれの敷設間隔Peが単位間隔Pcの2倍となるように敷設され、第(n+2)層目の配線層の配線Le2、Le4についても同様に、それぞれの敷設間隔が単位間隔Pcの2倍となるよう敷設される。そして、各層の配線がXY平面上でオーバーラップしないように、各層の配線の中心線が単位間隔Pcだけオフセットされて交互に敷設されている。
これにより、同一配線層内において隣接する配線の間隔を単位間隔よりも大きくすることができるため、隣接する配線間の容量を好適に削減することができるようになる。また、例えば配線Le3と、配線の敷設方向が異なる第(n+3)層目の配線とをビア接続する場合に、中間に位置する第(n+2)層目の配線が障害となることなく直接接続可能であるため、このビア接続を簡易に行うことができる。
なお、この例では同一配線層内にある配線の中心線の間隔Peを単位間隔Pcの2倍としたが、これに限るものでなく、2倍以上であればよく、さらに好ましくは整数倍であればよい。また、第(n+1)層目の配線層の配線と第(n+2)層目の配線層の配線において、それぞれの配線の中心線が単位間隔Pcだけオフセットして敷設されるとしたが、これに限るものではない。要は、各層の配線がXY平面上でオーバーラップしないようにオフセットして敷設されていればよい。
次に、図47(a)は、第(n+1)層目の配線層や第(n+2)層目の配線層に敷設される配線La1及び配線La2を、当該集積回路の基板面(XY平面)に投影した図である。また、図47(b)には、配線La1のXZ断面図を、また、図47(c)には、配線La2のXZ断面図をそれぞれ示す。これらに示されるように、第(n+1)層目の配線層において配線La1及びLa2が互いに隣接して設けられているとともに、配線La2がビアホール内のプラグpgを通じて第(n+2)層目の配線層に乗り換えるようにして設けられている。
これにより配線La1及び配線La2について、同一配線層内において隣接する部分を極力低減することができる。したがって、これら配線La1及び配線La2の配線間の容量を好適に削減することができるようになる。
一方、図48(a)〜図48(c)に、本実施形態において、ノイズ等の影響に対する保護の望まれる信号伝搬用の配線Lc1をシールドするシールド配線の敷設態様を示す。ここでは、第(n+1)層目の配線層において、信号伝搬用の配線Lc1の両側に電位の固定された配線Lc2、Lc3が設けられている。また、第(n+2)層目の配線層には、同第(n+2)層目の配線層への信号伝搬用の配線Lc1の投影領域を包含するようにして形成された電位の固定された配線Lc4が形成されている。
そして、図48(b)及び図48(c)に示すように、これら第(n+1)層目の配線Lc2、配線Lc3と第(n+2)層目の配線Lc4とは、ビアホール内に設けられたプラグpgによって互いに電気的に接続されている。これにより、第(n+1)層目の配線層の配線Lc2、Lc3と第(n+2)層目の配線層の配線Lc4とは、信号伝搬用の配線Lc1を周囲の電磁波に対してシールドするシールド配線を構成することとなる。
これにより、信号伝搬用の配線Lc1に対するクロストーク、電磁障害(EMI)対策を好適に行うことができる。ちなみに、このシールド配線によるシールド対象となる被シールド配線は、バス配線やクロック配線とすることが望ましい。
これに対し、図46(c)、図47(d)及び図48(d)は、通常の自動配線ツールにおける配線の敷設方向の設定に従って、同敷設方向を隣接する配線層間で互いに直交するようにした場合について示している。
すなわち、図46(c)においては、第(n+1)層目の配線層に配線Le1、Le3、Le5を敷設し、第(n+3)層目の配線層に配線Le2、Le4を敷設してある。
また、図47(d)においては、第(n+1)層目の配線層において配線Lb1及びLb2が互いに隣接して設けられているとともに、配線Lb2がビアホール内のプラグを通じて第(n+3)層目の配線層に乗り換えるようにして設けられている。
更に、図48(d)においては、第(n+1)層目の配線層の配線Lc2、Lc3と第(n+3)層目の配線層の配線Lc4とによって信号伝搬用の配線Lc1に対するシールド配線が構成されている。
これら図46(c)、図47(d)及び図48(d)においては、上記第(n+1)層目の配線層の配線間についての上記単位間隔を第(n+3)層目の配線層の単位間隔Pdに併せる場合を示している。すなわち、通常、第(n+3)層目の配線層の配線よりは配線の引き回しが短い傾向にあるために、配線抵抗の低減や配線間容量の低減の要請が第(n+3)層目の配線層の配線よりも小さい第(n+1)層目の配線層の配線についての上記単位間隔を第(n+3)層目の配線層の単位間隔の側に併せている。このため、図46(a)・(b)や図47(a)〜図47(c)、図48(a)〜図48(c)の場合と比較して配線リソースの低減が大きなものとなっている。
もっとも、逆スケーリング則が製造プロセスからの要請ではない場合、第(n+3)層目の配線層の配線の単位間隔を第(n+1)層目の配線層の配線の単位間隔の側に併せることも考えられる。しかし、この場合、第(n+3)層目の配線については、その配線長が長くなる傾向を考慮して設定された逆スケーリング則に反することになり、配線抵抗や配線間の容量等、電気的特性に問題を生じやすいものとなる。
更に、図46(c)や図47(d)、図48(d)に示す構成にあっては、第(n+3)層目の配線層の配線と第(n+1)層目の配線層の配線との電気的なコンタクトをとる際、これらの中間の配線層である第(n+2)層目の配線層の配線との干渉を回避することが必要ともなる。このため、自動配線ツールによる結線を行う際に、上記干渉の回避を図る上での演算負荷の増大や配線リソースの低減も避けられないものとなる。
これに対し、本実施形態では、第(n+1)層目の配線層と第(n+2)層目の配線層とについてそれら配線の敷設方向を同一とすることで、これら各配線層の配線について上記単位間隔を同一した場合に生じる問題を好適に抑制することができる。また、中間の配線層を有しないために、上記電気的な接続に際しての干渉の問題を回避することもできる。
以下、こうした構成を有する本実施形態にかかる半導体集積回路の設計手順について説明する。
以下、こうした構成を有する本実施形態にかかる半導体集積回路の設計手順について説明する。
図49は、本実施形態にかかる半導体集積回路の設計支援装置の構成を示すブロック図である。なお、この支援装置はスタンダードセル方式、又はゲートアレイ方式の設計を支援する装置として構成されている。
はじめに、同支援装置を構成する各部の機能について説明する。
はじめに、同支援装置を構成する各部の機能について説明する。
ライブラリ1010は、半導体集積回路を構成すべき各種機能セルのセル情報や、それら機能セルの遅延情報、セットアップ及びホールドタイムに関する制約情報等、それら機能セルの性能情報が格納される部分である。ここで、各種機能セルは、論理演算素子(論理積、論理和、排他的論理和、排他的論理積、否定等)やフリップフロップ、RAM等のメモリ、A/D等のアナログ素子等又はそれらを用いて形成される回路である。更に、ライブラリ1010は、上記各機能セルの面積情報等、同機能セルのレイアウトに関する情報が格納される部分でもある。
また、設計仕様格納部1012は、例えばハードウェア記述言語(HDL)で記述された半導体集積回路の機能及び構造に関する情報が格納される部分である。詳しくは、この設計仕様格納部1012は、RTL(resistor transfer level)やゲートレベル等で表現された回路情報や、動作周波数等のタイミング、電力条件などが格納されている部分である。ここで、例えばゲートレベルの回路情報は、上記ライブラリ1010で定義されるセルから、使用されるセルの種類や数並びにこれらの論理的な結線情報からなるネットリストである。
更に、プロセスパラメータ1014は、指定されたデザインルール(製造工程における最小加工精度に関する規定、素子サイズや最小配線間隔等を規定するルール)に応じた素子特性や、材質毎の配線特性等に関する情報が格納される部分である。
なお、これらライブラリ1010,設計仕様格納部1012、プロセスパラメータ1014は、ハードディスク装置等の記憶装置を備えて構成されている。
これに対し、自動配置配線ツールとしての自動配置部1020と自動配線部1022とは、レイアウト設計を行う部分である。すなわち、自動配置部1020は、上記機能セルの自動配置を行う部分であり、自動配線部1022は、それら配置された機能セル間の結線を行う部分である。これら上記機能セルの自動配置、及びそれら配置された機能セル間の結線は、上記機能セルに対応する上記ライブラリ1010の有するレイアウトデータを用いて行なわれる。
この自動配線部1022で生成された回路のネットリストは、タイミング解析部1030に供給される。このネットリストは、階層構造を保持しており、各機能セルから構成される機能ブロック内のネットリストと機能ブロック間のネットリストとからなる。
このタイミング解析部1030は、上記ネットリストや、プロセスパラメータ1014に基づき、タイミング解析を行う部分である。
なお、上記自動配置部1020や、自動配線部1022、タイミング解析部1030は、これらの行う処理に関するプログラムを記憶する半導体メモリやハードディスク装置等からなる記憶装置とコンピュータとを備えて構成されている。
その他、入力部1040は、タッチペンやキーボード、マウス等の入力装置からなって、レイアウト設計のための各種情報や命令を入力する部分である。また、画像表示部1042は、上記入力情報やレイアウト図等を可視表示する部分である。一方、制御部1050は、この画像表示部1042をはじめ、上述した自動配置部1020、自動配線部1022、タイミング解析部1030等の動作を統轄する部分である。
次に、こうした構成を有する設計支援装置を用いて行われる本実施形態にかかる半導体集積回路の設計手順について説明する。
図50に、本実施形態にかかる半導体集積回路の設計手順を示す。
図50に、本実施形態にかかる半導体集積回路の設計手順を示す。
この一連の処理においては、まずステップS1100において、上記ライブラリ1010に格納されている機能セルに関するレイアウト情報や、上記設計仕様格納部1012に格納されたゲートレベルの回路情報が自動配置部1020に入力される。そして自動配置部1020では、このゲートレベルの回路情報に基づき機能セルの自動配置が行われる。
こうして機能セルの自動配置が行われると、ステップS1110においては、シールド配線によってシールドされる配線である被シールド配線の敷設領域が上記入力部1040を通じて指定される。また、配線の敷設方向が同一となる隣接配線層において、各層の配線が前記単位間隔よりも大きい間隔で敷設され、且つ、当該半導体集積回路の基板面上から見たときに各層の配線が重ならないように敷設される領域も、上記入力部1040を通じて指定される。
続いて、ステップS1120及びステップS1130では、上記自動配線部1022において、上記設計仕様格納部1012に格納されている機能セルの結線情報、及びステップS1110で指定した被シールド配線の敷設領域や、隣接配線層において各層の配線が基板面上から見て重ならないように配線を敷設する領域の情報を用いて、上記配置の終了した各機能セル間の結線を行う。
ここではまず、ステップS1120において、電源配線等、電位の固定された配線の敷設及びこれら敷設された配線間の結線を行う。この際、上記被シールド配線の敷設領域に対応するようにして、例えば上記入力部1040を通じてシールド配線の敷設領域が設定される。なお、上記ステップS1110において指定された被シールド配線の敷設領域は、この電位の固定された配線の敷設が禁止される領域となる。
続くステップS1130では、各機能セル間の信号の伝搬にかかる配線の敷設を行う。
続くステップS1130では、各機能セル間の信号の伝搬にかかる配線の敷設を行う。
更に、ステップS1140では、タイミング解析部1030において、各機能セル間の結線が終了したレイアウトデータと上記プロセスパラメータ1014に格納された情報とに基づき、タイミング解析を行う。なお、ここでのタイミング解析は、隣接配線間の容量の抽出に基づくクロストークノイズ解析を含んで行うことが望ましい。
そして、ステップS1150では、タイミング解析部1030において、このタイミング解析の結果が許容範囲にあるか否かを判断する。そして、許容範囲にない場合には、ステップS1130に戻り、再度各機能セルの結線を行う。この際、先の図47に示す態様にて、第(n+1)層目の配線層及び第(n+2)層目の配線層のいずれか一方の配線層において互いに隣接して設けられた一対の配線のいずれかを他方の配線層に乗り換えるようにすることで、クロストークノイズに伴うタイミング違反の回避を図る。なお、ステップS1110、S1120の処理の直後の工程としてのステップS1130においても、第(n+1)層目の配線層及び第(n+2)層目の配線層のいずれか一方の配線層において互いに隣接して設けられた一対の配線のいずれかを他方の配線層に乗り換えるようにして配線の敷設を行ってもよい。これは、例えば自動配線部1022において、隣接する配線の配線長が所定の長さを超えると乗り換えを行う機能を有するものとすることで実現することができる。
また、隣接配線層において、各層の配線が前記単位間隔よりも大きい間隔で敷設され、且つ、当該半導体集積回路の基板面上から見たときに各層の配線が重ならないように敷設される領域の指定を、ステップS1150のタイミング解析の結果に基づき、入力部1040を通じて行って、ステップS1130に戻って再度各機能セルの結線を行ってもよい。
更に、図50において破線にて示すように、ステップ1140において、当該レイアウトでは、タイミング違反を解消できないと判断されたときには、ステップS1100に戻って機能セルの再配置を行うようにしてもよい。
こうしてステップS1150において、タイミング解析の結果が許容範囲にあると判断されると、この一連処理を一旦終了する。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
(17)自動配線ツールにて結線を行う領域のうち、隣接する2つの配線層において、配線の敷設方向が同一となるようにした。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
(18)上層の配線層ほど、配線の敷設間隔を規定する上記単位間隔が大きくなるように設定した。これにより、上層の配線層ほど互いに離間した箇所同士を結線する配線長の長い配線とすることができる。
(19)互いに配線の敷設方向を同一とする隣接する配線層において、配線の敷設間隔を規定する単位間隔を略同一に設定した。これにより、これら配線層間における配線の電気的な接続等を簡易に行うことができるようになる。
(20)第(n+1)層目及び第(n+2)層目の配線層の配線の間隔を単位間隔よりも大きく設定し、基板面上から見たときに、第(n+1)層目の配線層の配線と、第(n+2)層目の配線層の配線が重ならないようすることで、同一配線層内の配線間の容量を抑制することができ、クロストークノイズに伴うタイミング違反の回避を図ることができる。
(21)第(n+1)層目の配線層及び第(n+2)層目の配線層のいずれか一方の配線層において互いに隣接して設けられた一対の配線のいずれかを他方の配線層に乗り換えるようにすることで、クロストークノイズに伴うタイミング違反の回避を図ることができる。
(22)互いに配線の敷設方向を同一とする隣接する配線層を用いてシールド配線を構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続と上記別の配線層との干渉を回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
なお、上記実施形態は、以下のように変更して実施してもよい。
なお、上記実施形態は、以下のように変更して実施してもよい。
・シールド配線を構成する配線であって、被シールド配線と平行に走る配線である第1の配線は、必ずしも先の図48に例示したように信号伝搬用の配線の両側に設けられる構成に限らない。
・シールド配線を構成する配線であって信号伝搬用の配線の設けられる配線層とは別の配線層に設けられる第2の配線と、信号伝搬用の配線との位置関係は、先の図48に例示したものに限らない。すなわち、例えば信号伝搬用の配線の設けられる下層に第2の配線を設けてもよく、また、上層及び下層の双方に第2の配線を設けてもよい。
・シールド配線を構成する配線であって信号伝搬用の配線の設けられる配線層とは別の配線層に設けられる第2の配線と、信号伝搬用の配線との位置関係は、先の図48に例示したものに限らない。すなわち、例えば信号伝搬用の配線の設けられる下層に第2の配線を設けてもよく、また、上層及び下層の双方に第2の配線を設けてもよい。
・必ずしも第(n+2)層目の配線層と第(n+1)層目の配線層とで、配線ピッチに関する上記単位間隔を同一とするものに限らない。例えば第(n+2)層目の配線層の上記単位間隔が第(n+1)層目の配線層の上記単位間隔よりも大きい場合であれ、隣接する配線層の配線の敷設方向を同一とすることで、これらの間に中間の配線層を有する場合のような干渉を回避することはできる。更に逆スケーリング則を用いる場合であれ、隣接する配線層の配線の敷設方向を同一とすることで、これら配線の敷設方向の等しい配線層間の配線ピッチの差を緩和することもできる。
・自動配線ツールによって設計される領域としては、論理回路部に限らない。
・自動配線ツールによって設計される領域としては、論理回路部に限らない。
・自動配線ツールによって設計される領域において、予め隣接する2つの配線層の配線の敷設方向を同一に設定するものに限らない。例えば電気的な特性の調整が所望される配線について、同配線の敷設にかかる箇所のみ隣接する配線層間で配線の敷設方向を同一としてもよい。
以上の実施の形態においては、本発明に係る集積回路およびその設計方法を、半導体集積回路に適用した例について説明したがこれには限定されず、一般的な多層配線構造を備えた集積回路、例えばシリコンやガラス、プリント基板にある素子を回路結線してなる集積回路にも適用してもよい。
なお、本発明は、以下のように把握することも可能である。
1. 一の発明は、多層配線構造を有する集積回路において、a.前記集積回路の備える任意の2つの素子の各特定の端子間を結線する配線、及びb.前記集積回路の任意の1つの素子の特定の端子の電位を固定する配線、及びc.電位が固定されて且つ片側が実質的にオープンとされる配線、及びd.特定の素子の端子に接続されて且つ他端が実質的にオープンとされる配線の少なくとも1つの配線が、互いに実質的に同一の経路方向を有するとともに該経路についての当該集積回路の基板面への投影が互いにオーバーラップする態様にてビアホールにて互いに接続された複数の配線層の配線によって構成されることをその要旨とする。
上記構成では、通常一本の配線にて構成される上記a〜dの配線が、互いに実質的に同一の経路方向を有するとともに該経路についての当該集積回路の基板面への投影が互いにオーバーラップする態様にてビアホールにて互いに接続された複数の配線層の配線によって構成される。このため、単一の配線層に形成される場合と比較して、当該配線の取りうる回路変数の自由度を向上させることができる。このため、微細化に伴う諸問題に簡易に対処することができるようになる。
なお、ここで「経路」とは、ビアホールによって分離される配線の長手方向のうち長い方とし、この際、ビアホールを含まないものとする。また、経路についての互いの配線層への投影がオーバーラップするとは、自身の配線層への投影と該配線とが接する場合を含むものとする。
1. 一の発明は、多層配線構造を有する集積回路において、a.前記集積回路の備える任意の2つの素子の各特定の端子間を結線する配線、及びb.前記集積回路の任意の1つの素子の特定の端子の電位を固定する配線、及びc.電位が固定されて且つ片側が実質的にオープンとされる配線、及びd.特定の素子の端子に接続されて且つ他端が実質的にオープンとされる配線の少なくとも1つの配線が、互いに実質的に同一の経路方向を有するとともに該経路についての当該集積回路の基板面への投影が互いにオーバーラップする態様にてビアホールにて互いに接続された複数の配線層の配線によって構成されることをその要旨とする。
上記構成では、通常一本の配線にて構成される上記a〜dの配線が、互いに実質的に同一の経路方向を有するとともに該経路についての当該集積回路の基板面への投影が互いにオーバーラップする態様にてビアホールにて互いに接続された複数の配線層の配線によって構成される。このため、単一の配線層に形成される場合と比較して、当該配線の取りうる回路変数の自由度を向上させることができる。このため、微細化に伴う諸問題に簡易に対処することができるようになる。
なお、ここで「経路」とは、ビアホールによって分離される配線の長手方向のうち長い方とし、この際、ビアホールを含まないものとする。また、経路についての互いの配線層への投影がオーバーラップするとは、自身の配線層への投影と該配線とが接する場合を含むものとする。
2. 一の発明は、前記集積回路の備える素子の特定の2つの端子間を結線する配線が、複数の配線層に互いに平行に設けられて且つ互いに電気的に並列に接続された部分を有することをその要旨とする。
上記構成では、複数の配線層に互いに平行に設けられて且つ電気的に互いに並列に接続された部分については、例えば、これら配線のそれぞれを介して、配線層内の所定の2カ所(並列接続された両端)のうちの一方から他方へと単一の信号を伝搬させることができる。これにより、この配線を単線とした場合と比較して配線抵抗を低減することができる。
なお、この際、これら互いに電気的に並列に接続された配線は、当該集積回路の基板面への投影が互いにオーバーラップするようにして形成されることが望ましい。これにより、実効的な配線幅や配線長、すなわち集積回路の基板面に対する当該配線の垂直投影の配線幅や配線長を拡大することなく、配線の抵抗を調整することができるようになる。なおこれは、実効的な配線長、すなわち集積回路の基板面に対する当該配線の垂直投影の配線長を拡大することなく、インダクタンスを低減させることとなる。
上記構成では、複数の配線層に互いに平行に設けられて且つ電気的に互いに並列に接続された部分については、例えば、これら配線のそれぞれを介して、配線層内の所定の2カ所(並列接続された両端)のうちの一方から他方へと単一の信号を伝搬させることができる。これにより、この配線を単線とした場合と比較して配線抵抗を低減することができる。
なお、この際、これら互いに電気的に並列に接続された配線は、当該集積回路の基板面への投影が互いにオーバーラップするようにして形成されることが望ましい。これにより、実効的な配線幅や配線長、すなわち集積回路の基板面に対する当該配線の垂直投影の配線幅や配線長を拡大することなく、配線の抵抗を調整することができるようになる。なおこれは、実効的な配線長、すなわち集積回路の基板面に対する当該配線の垂直投影の配線長を拡大することなく、インダクタンスを低減させることとなる。
3. 一の発明は、多層配線構造を有する集積回路において、複数の配線層に互いに平行に設けられて且つ当該集積回路の基板面への投影が互いにオーバーラップする領域を有する複数の配線が、互いに信号の伝搬方向を反転させる態様にて直列に接続されてなることをその要旨とする。
上記構成では、上記互いに信号の伝搬方向を反転させる態様にて直列に接続されている配線を信号が伝搬するために、実効的な配線長、すなわち当該配線の垂直投影の配線長を拡大することなく、配線の抵抗を増大させることができる。このため、当該集積回路において信号の遅延量の調整やリファレンス電位の生成等において、抵抗値を増大させる方向への調整に適用することができる。
なお、上記構成では、実効的な配線長、すなわち集積回路の基板面に対する当該配線の垂直投影の配線長を拡大することなく、インダクタンスを増加させることとなる。
なお、上記2.又は3.の発明は、前記複数の配線層は互いに隣接する配線層を含むようにしてもよい。
これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
上記構成では、上記互いに信号の伝搬方向を反転させる態様にて直列に接続されている配線を信号が伝搬するために、実効的な配線長、すなわち当該配線の垂直投影の配線長を拡大することなく、配線の抵抗を増大させることができる。このため、当該集積回路において信号の遅延量の調整やリファレンス電位の生成等において、抵抗値を増大させる方向への調整に適用することができる。
なお、上記構成では、実効的な配線長、すなわち集積回路の基板面に対する当該配線の垂直投影の配線長を拡大することなく、インダクタンスを増加させることとなる。
なお、上記2.又は3.の発明は、前記複数の配線層は互いに隣接する配線層を含むようにしてもよい。
これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
4. 一の発明は、互いに平行に設けられた配線の敷設方向及び敷設間隔が隣接する配線層間で実質的に同一に設定されている領域において、当該集積回路の基板面への投影が互いに最も近接した配線同士からなる一対の配線が、互いに異なる配線層となるように設けられてなることをその要旨とする。
上記構成では、上記一対の配線が隣接する配線層の各異なる配線層にそれぞれ設けられている。このため、これら一対の配線の水平方向の間隔を拡大することなく、同一対の配線間の容量を好適に低減することができる。
上記構成では、上記一対の配線が隣接する配線層の各異なる配線層にそれぞれ設けられている。このため、これら一対の配線の水平方向の間隔を拡大することなく、同一対の配線間の容量を好適に低減することができる。
5. 一の発明は、当該集積回路の基板面への投影が互いに隣接する配線同士が、少なくとも2つの配線層をビアホールを介して交互に乗り換えるようにして設けられてなることをその要旨とする。
上記構成では、当該集積回路の基板面への投影が互いに隣接するようにして設けられた配線同士が、同一配線層内において水平方向に隣接する部分を極力低減することができ、ひいては、これら水平方向に隣接する配線間の容量を好適に削減することができるようになる。
なお、この発明は、前記少なくとも2つの配線層が互いに隣接する配線層からなるようにしてもよい。
これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
上記構成では、当該集積回路の基板面への投影が互いに隣接するようにして設けられた配線同士が、同一配線層内において水平方向に隣接する部分を極力低減することができ、ひいては、これら水平方向に隣接する配線間の容量を好適に削減することができるようになる。
なお、この発明は、前記少なくとも2つの配線層が互いに隣接する配線層からなるようにしてもよい。
これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
6. 一の発明は、多層配線構造を有する集積回路において、所定の配線層に互いに隣接して平行に設けられた一対の配線のうちの少なくとも一方が、前記所定の配線層とは別の配線層に互いに隣接して前記一対の配線と同方向に平行に設けられた一対の配線のうちの対応する配線とビアホールを介して接続されることで、前記別の配線層に設けられる一対の配線のうちの少なくとも一方が片側が実質的にオープンとされるダミー配線として形成されてなることをその要旨とする。
上記構成では、所定の配線層の一対の配線のうちの少なくとも一方の配線に、上記別の配線層において、これと接続するダミー配線と隣接する配線(別の配線層の一対の配線のうちの他方)との間の容量が付与されることとなる。このため、このダミー配線と接続される配線については、隣接する配線との間の容量を増大させることができるようになる。このため、配線を伝搬する信号の遅延量を調整したり、インピーダンスマッチングを行ったりすることができる。
上記構成では、所定の配線層の一対の配線のうちの少なくとも一方の配線に、上記別の配線層において、これと接続するダミー配線と隣接する配線(別の配線層の一対の配線のうちの他方)との間の容量が付与されることとなる。このため、このダミー配線と接続される配線については、隣接する配線との間の容量を増大させることができるようになる。このため、配線を伝搬する信号の遅延量を調整したり、インピーダンスマッチングを行ったりすることができる。
しかも、実効的な配線ピッチの低減や配線長の増大をしなくても、換言すれば当該集積回路の基板面に対する当該配線の垂直投影の配線ピッチの低減や配線長の増大をしなくても容量を増大させることができるため、デザインルールの制約や抵抗の増大を招くこともない。
特に、所定の配線層の一対の配線のそれぞれと別の配線層の一対の配線とが接続することで上記別の配線層の一対の配線の双方がダミー配線となる場合には、所定の配線層の一対の配線間の容量にダミー配線間の容量が加わることから、所定の配線層の一対の配線間の容量を増大させることができる。
特に、所定の配線層の一対の配線のそれぞれと別の配線層の一対の配線とが接続することで上記別の配線層の一対の配線の双方がダミー配線となる場合には、所定の配線層の一対の配線間の容量にダミー配線間の容量が加わることから、所定の配線層の一対の配線間の容量を増大させることができる。
なお、この発明は、前記別の配線層の一対の配線は、前記所定の配線層の一対の配線を同別の配線層に投影したものと略等しくなるようにしてもよい。これにより、所定の配線層及び別の配線層について、少なくともこれら一対の配線に関しては、そのマスクパターンを同一とすることができる。
また、この発明は、前記所定の配線層と前記別の配線層とが互いに隣接する配線層であるようにしてもよい。これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
7. 一の発明は、多層配線構造を有する集積回路において、前記集積回路の備える任意の2つの素子の各特定の端子間を結線する配線、及び前記集積回路の任意の1つの素子の特定の端子の電位を固定する配線の少なくとも一方からなる一対の配線が、それぞれ複数の配線層の配線の並列接続にて構成されるとともに、前記複数の配線層は、前記一対の配線同士で共通であって且つこれら各配線層における前記一対の配線は互いに隣接して形成されてなることをその要旨とする。
上記構成では、上記一対の配線が、複数の配線層の配線の並列接続にて構成されているために、これら一対の配線を単線とした場合と比較して配線抵抗を低減することができる。更に、これら一対の配線は、各配線層において互いに隣接して形成されているために、これら一対の配線の間の容量も、これら一対の配線の少なくとも一方を単一の配線層の配線として形成する場合と比較して、増大させることができる。
なお、上記複数の配線層の配線は、互いに隣接する配線層を含むようにすることが望ましい。これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
上記構成では、上記一対の配線が、複数の配線層の配線の並列接続にて構成されているために、これら一対の配線を単線とした場合と比較して配線抵抗を低減することができる。更に、これら一対の配線は、各配線層において互いに隣接して形成されているために、これら一対の配線の間の容量も、これら一対の配線の少なくとも一方を単一の配線層の配線として形成する場合と比較して、増大させることができる。
なお、上記複数の配線層の配線は、互いに隣接する配線層を含むようにすることが望ましい。これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
8. 一の発明は、多層配線構造を有する集積回路において、前記集積回路の備える任意の2つの素子の各特定の端子間を結線する配線、及び前記集積回路の任意の1つの素子の特定の端子の電位を固定する配線の少なくとも一方からなる一対の配線のそれぞれが、互いに平行に敷設されて且つ一端から他端への経路の当該集積回路の基板面への投影がオーバーラップするようにして互いに直列に接続される複数の配線層の配線からなるとともに、前記複数の配線層は、前記一対の配線同士で共通であって且つこれら各配線層における前記一対の配線は互いに隣接して形成されてなることをその要旨とする。
上記構成では、上記一対の配線をオーバーラップするようにして互いに直列に接続される配線とすることで、これら一対の配線の抵抗を、実効的な配線長、すなわち当該配線の垂直投影の配線長を拡大することなく、増大させることができる。これら一対の配線は、各配線層において互いに隣接して形成されているために、これら一対の配線の間の容量も、これら一対の配線の少なくとも一方を単一の配線層の配線として形成する場合と比較して、増大させることができる。
なお、上記複数の配線層の配線は、互いに隣接する配線層を含むようにすることが望ましい。これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
上記構成では、上記一対の配線をオーバーラップするようにして互いに直列に接続される配線とすることで、これら一対の配線の抵抗を、実効的な配線長、すなわち当該配線の垂直投影の配線長を拡大することなく、増大させることができる。これら一対の配線は、各配線層において互いに隣接して形成されているために、これら一対の配線の間の容量も、これら一対の配線の少なくとも一方を単一の配線層の配線として形成する場合と比較して、増大させることができる。
なお、上記複数の配線層の配線は、互いに隣接する配線層を含むようにすることが望ましい。これにより、複数の配線層が互いに隣接しない場合に生じやすいこれらの間の配線層において引き回された配線と、上記構成の複数の配線層の配線との間の電気的な干渉を回避、又は抑制することができる。
9. 一の発明は、多層配線構造を有する集積回路において、互いに異なる電位に固定された複数の配線である複数の電位固定配線と、信号伝播用の配線とについて、これらの当該集積回路の基板面への投影が互いに隣接して平行に形成されている部分について、これらのうちの少なくとも一つの配線が配線層を乗り換えることで前記信号伝播用の配線が前記複数の電位固定配線と任意の配線層において隣接する長さが各電位固定配線毎に
異ならしめられてなることをその要旨とする。
信号伝搬用の配線と電位固定配線とが隣接する長さは、これら配線間の容量の大きさに対応する。そして、信号伝搬用の配線と隣接する電位固定配線との容量の大きさによって、信号伝搬用の配線での信号の伝搬速度が変化する。
また、信号伝搬用の配線が各異なる電位に固定された電位固定配線とそれぞれ隣接する長さの比によって、信号伝搬用の配線を伝搬する信号の波形が変化する。
この点、上記構成では、信号伝搬用の配線が各電位固定配線と隣接する長さによって、信号伝搬用の配線での信号の伝搬速度や信号波形を調整することができるようになる。
異ならしめられてなることをその要旨とする。
信号伝搬用の配線と電位固定配線とが隣接する長さは、これら配線間の容量の大きさに対応する。そして、信号伝搬用の配線と隣接する電位固定配線との容量の大きさによって、信号伝搬用の配線での信号の伝搬速度が変化する。
また、信号伝搬用の配線が各異なる電位に固定された電位固定配線とそれぞれ隣接する長さの比によって、信号伝搬用の配線を伝搬する信号の波形が変化する。
この点、上記構成では、信号伝搬用の配線が各電位固定配線と隣接する長さによって、信号伝搬用の配線での信号の伝搬速度や信号波形を調整することができるようになる。
10. 一の発明は、多層配線構造を有する集積回路において、互いに実質的に平行に設けられた配線の敷設方向が配線層同士で実質的に同一に設定されるとともに、前記平行に設けられた配線の線幅に対する中心線の間隔が前記配線層同士で実質的に同一の単位間隔の整数倍に設定されている複数の配線層からなる領域を有し、該領域には、a.当該集積回路の備える素子の特定の2つの端子間を結線する配線であって、複数の配線層に互いに平行に設けられて且つ互いに電気的に並列に接続された部分を有する配線、及びb.複数の配線層に互いに平行に設けられるとともに、互いの配線層への投影がオーバーラップする領域を有する複数の配線であって、且つ互いに信号の伝搬方向を反転させる態様にて直列に接続されてなる配線、及びc.所定の配線層に互いに隣接して平行に設けられた一対の配線と、前記所定の配線層とは別の配線層に互いに隣接して平行に設けられて且つその少なくとも一方が前記一対の配線のうちの対応する配線とビアホールを介して接続されることで片側が実質的にオープンとされるダミー配線として形成される一対の配線、及びd.当該集積回路の基板面への投影が互いに最も近接した配線同士からなる一対の配線であって、且つ互いに異なる配線層となるようにして設けられた配線、及びe.当該集積回路の基板面への投影が互いに隣接する配線であって且つ前記複数の配線層のうちの少なくとも2つの配線層をビアホールを介して交互に乗り換えるようにして設けられた配線、及びf.互いに異なる電位に固定された複数の配線である複数の電位固定配線と信号伝播用の配線とであって、これらの当該集積回路の基板面への投影が互いに隣接して平行に形成されている部分について、これらのうちの少なくとも一つの配線が配線層を乗り換えることで前記信号伝播用の配線が前記複数の電位固定配線と任意の配線層において隣接する長さが各電位固定配線毎に異ならしめられてなる配線の少なくとも1つが備えられてなることをその要旨とする。
上記構成では、互いに実質的に平行に設けられた配線の敷設方向が配線層同士で実質的に同一に設定されるとともに、前記互いに平行に設けられた配線の線幅に対する中心線の間隔が配線層同士で実質的に同一の単位間隔の整数倍に設定されている複数の配線層からなる領域を有する。このように配線層同士の配線の敷設態様が設定されることで、上記a〜fの各配線を簡易に形成することができる。
上記構成では、互いに実質的に平行に設けられた配線の敷設方向が配線層同士で実質的に同一に設定されるとともに、前記互いに平行に設けられた配線の線幅に対する中心線の間隔が配線層同士で実質的に同一の単位間隔の整数倍に設定されている複数の配線層からなる領域を有する。このように配線層同士の配線の敷設態様が設定されることで、上記a〜fの各配線を簡易に形成することができる。
すなわち、上記aの配線が設けられている場合には、配線層内の2カ所のうちの一方から他方へと単一の信号を伝搬させるに際し、当該集積回路の基板面への信号の伝搬経路の投影が互いにオーバーラップするようにして複数の配線層に互いに平行に設けられた複数の配線が用いられる。このため、これら複数の配線の敷設態様や、上記オーバーラップ領域と対応した各配線層における互いの信号の伝搬方向の関係によって配線抵抗を好適に調整することができる。
また、上記bの配線が設けられている場合、一方の配線層の隣接する配線の容量に、ダミー配線間の容量が加わることから、隣接する配線間の容量を増大することができる。な
お、この一対のダミー配線は、上記別の配線層に一対の配線を投影した領域に設けられるようにすることが望ましい。
また、上記bの配線が設けられている場合、一方の配線層の隣接する配線の容量に、ダミー配線間の容量が加わることから、隣接する配線間の容量を増大することができる。な
お、この一対のダミー配線は、上記別の配線層に一対の配線を投影した領域に設けられるようにすることが望ましい。
更に、上記cの配線が設けられている場合、所定の配線層の一対の配線のうちの少なくとも一方の配線に、上記別の配線層において、これと接続するダミー配線と隣接する配線(別の配線層の一対の配線のうちの他方)との間の容量が付与されることとなる。このため、このダミー配線と接続される配線については、隣接する配線との間の容量を増大させることができるようになる。
加えて、上記dの配線が設けられている場合、これら一対の配線の水平方向の間隔を拡大することなく、同一対の配線間の容量を好適に低減することができる。
加えて、上記dの配線が設けられている場合、これら一対の配線の水平方向の間隔を拡大することなく、同一対の配線間の容量を好適に低減することができる。
更に、上記eの配線が設けられている場合、水平方向に隣接する配線同士が同一配線層内において水平方向に隣接する部分を極力低減することができ、ひいては、これら水平方向に隣接する配線間の容量を好適に削減することができるようになる。
また、上記fの配線が設けられている場合、信号伝搬用の配線が各電位固定配線と隣接する長さによって、信号伝搬用の配線での信号の伝搬速度や信号波形を調整することができるようになる。
なお、上記領域には、これらa〜fの配線のうち少なくとも2つの配線が備えられることで、抵抗の増減、配線間容量等についての複数の要求要素を満足するようにすることが望ましい。
ちなみに、上記領域は、互いに平行に設けられた配線の線幅に対する中心線の間隔が単位間隔の整数倍となっているため、自動配線ツールによって簡易に設計することのできる領域ともなっている。
また、上記fの配線が設けられている場合、信号伝搬用の配線が各電位固定配線と隣接する長さによって、信号伝搬用の配線での信号の伝搬速度や信号波形を調整することができるようになる。
なお、上記領域には、これらa〜fの配線のうち少なくとも2つの配線が備えられることで、抵抗の増減、配線間容量等についての複数の要求要素を満足するようにすることが望ましい。
ちなみに、上記領域は、互いに平行に設けられた配線の線幅に対する中心線の間隔が単位間隔の整数倍となっているため、自動配線ツールによって簡易に設計することのできる領域ともなっている。
11. 一の発明は、前記10記載の発明において、前記a〜fの少なくとも1つの配線が備えられた前記領域は、所定の配線層において隣接する領域間で配線の敷設方向が互いに異なる複数の領域からなることをその要旨とする。
上記構成によれば、上記領域が隣接する領域間で配線の敷設方向が互いに異なる配線層を有する複数の領域からなるために、集積回路の各領域毎でそれぞれ適切な配線構造を適用することができる。
上記構成によれば、上記領域が隣接する領域間で配線の敷設方向が互いに異なる配線層を有する複数の領域からなるために、集積回路の各領域毎でそれぞれ適切な配線構造を適用することができる。
12. 前記11記載の発明は、前記配線の敷設方向が互いに異なる領域のうちの隣接する領域間の結線に、当該集積回路の基板面への投影が直線上にあって且つ配線層を乗り換えるようにして設けられた配線が用いられてなるようにしてもよい。
これにより、上記隣接する領域間の結線を行う配線経路を、迂回した経路等が取られることなく、経路長の好適に抑制されたものとすることができる。
これにより、上記隣接する領域間の結線を行う配線経路を、迂回した経路等が取られることなく、経路長の好適に抑制されたものとすることができる。
13. 一の発明は、レイアウトの実現された集積回路における配線層を仮物理配線層とし、該仮物理配線層のうちの所定の仮物理配線層の各配線の回路特性を所望とする回路特性とすべく、演算手段により、前記各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する工程を有することをその要旨とする。
上記設計方法によれば、仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する。このため、こうした変換による配線の形成手法を取らない従来の配線手法による配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)を実現することが可能となる。したがって、回路特性の調整を簡易に行うことができる。
更にこの際、仮物理配線層の各配線の配線経路を基本として配線の変換を行うため、同仮物理配線層の配線による電気的な接続態様を修正することなく、こうした回路特性の調整を行うことができる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。また、「レイアウトの実現された集積回路」とは、各箇所の結線がなされたレイアウトデータやマスクデータを有する集積回路のことである。
上記設計方法によれば、仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する。このため、こうした変換による配線の形成手法を取らない従来の配線手法による配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)を実現することが可能となる。したがって、回路特性の調整を簡易に行うことができる。
更にこの際、仮物理配線層の各配線の配線経路を基本として配線の変換を行うため、同仮物理配線層の配線による電気的な接続態様を修正することなく、こうした回路特性の調整を行うことができる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。また、「レイアウトの実現された集積回路」とは、各箇所の結線がなされたレイアウトデータやマスクデータを有する集積回路のことである。
14. 一の発明は、集積回路の各素子の結線にかかる配線経路を決定する集積回路の設計方法において、前記結線を行う配線層を仮物理配線層とし、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づき、前記仮物理配線層上の配線経路を自動配線にて決定することをその要旨とする。
上記設計方法では、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性を前提として仮物理配線層上の配線経路を自動配線にて決定する。したがって、自動配線による配線経路の決定に際し、上記変換を前提としない配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)を用いることができるため、配線経路の選択の自由度を向上させることができ、ひいては自動配線による配線経路の決定にかかる演算負荷を低減することができる。
そして、こうして決定された配線経路に基づき、前記前提とされる配線への変換を行うなら、所望とする回路特性を有する配線を簡易に設計することができるようになる。このため回路特性の調整を簡易に行うことができる。しかも、こうして変換された配線は、当該集積回路の基板面への投影が互いに重なる(若しくは近接する)ために、上記投影が高密度となる配線を形成することが可能となる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。
上記設計方法では、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性を前提として仮物理配線層上の配線経路を自動配線にて決定する。したがって、自動配線による配線経路の決定に際し、上記変換を前提としない配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)を用いることができるため、配線経路の選択の自由度を向上させることができ、ひいては自動配線による配線経路の決定にかかる演算負荷を低減することができる。
そして、こうして決定された配線経路に基づき、前記前提とされる配線への変換を行うなら、所望とする回路特性を有する配線を簡易に設計することができるようになる。このため回路特性の調整を簡易に行うことができる。しかも、こうして変換された配線は、当該集積回路の基板面への投影が互いに重なる(若しくは近接する)ために、上記投影が高密度となる配線を形成することが可能となる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。
15. 一の発明は、集積回路の各素子を自動配置する集積回路の設計方法において、前記集積回路の各箇所についての結線のなされる配線層を仮物理配線層とし、前記結線のなされる前記集積回路の所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて前記自動配置を行うことをその要旨とする。
上記設計方法では、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて前記自動配置を行うようにしている。このため、自動配置による配置の決定に際し、上記変換を前提としない配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)に基づく配置を行うことができるため、配置の自由度を向上させることができる。特に、上記変換された配線は、変換前と比較して配置の高密度化を許
容しやすいために、上記設計方法によれば、集積回路の各素子の配置を高密度にすることができる。
そして、こうして決定された配置に基づき、上記前提とされる配線への変換を行うなら、決定された配置に適した回路特性を有する配線を簡易に設計することができるようになる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。また、上記「結線」には、例えば配置を行うために見積もりとして行うスタイナー配線等を含むものとする。
上記設計方法では、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換することを前提とした回路特性に基づいて前記自動配置を行うようにしている。このため、自動配置による配置の決定に際し、上記変換を前提としない配線では実現不可能な回路特性(配線の特性や配線間の容量等の特性)に基づく配置を行うことができるため、配置の自由度を向上させることができる。特に、上記変換された配線は、変換前と比較して配置の高密度化を許
容しやすいために、上記設計方法によれば、集積回路の各素子の配置を高密度にすることができる。
そして、こうして決定された配置に基づき、上記前提とされる配線への変換を行うなら、決定された配置に適した回路特性を有する配線を簡易に設計することができるようになる。
なお、ここで「略投影した領域」とは、必ずしも仮物理配線層に対する法線方向へ投影した領域そのものに限らず、同領域と接する領域も含む。また、上記「結線」には、例えば配置を行うために見積もりとして行うスタイナー配線等を含むものとする。
16. 一の発明は、前記13〜15のいずれかに記載の発明において、前記集積回路を複数の領域に分割する工程を更に有し、前記複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線への変換は、前記区画毎にそれぞれ設定された配線層数からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線への変換であることをその要旨とする。
上記設計方法では、各区画毎に配線への変換を行うために、所望とする回路特性を効率的に実現することができるようになる。特に、レイアウト設計においては、各配線層の全ての領域に渡って略均一に配線が敷設されるとは限らず、配線の敷設されない領域が形成されることが多い。この点、上記設計方法では、区画毎に上記変換を行うことで、配線の敷設されていない仮物理配線層を多く含む区画ほど展開する実配線層数を多くすることで、集積回路の最終的な配線層数の増大を好適に抑制することもできる。
なお、上記発明が前記14に記載の発明の従属である場合、自動配線を、上記区画毎に配線の敷設についてのコストが定義された条件下、同コストを低減するようにして行うものとしてもよい。これにより、例えば高速性が要求される区画等、実配線層への展開を行うことで回路変数の調整が特に所望される区画については、コストを大きくするような定義をすることで、同区画において配線の敷設に使用される仮物理配線層数を低減させることができる。このため、この領域において上記変換に用いられる実配線層数を優先的に多くすることができる。
上記設計方法では、各区画毎に配線への変換を行うために、所望とする回路特性を効率的に実現することができるようになる。特に、レイアウト設計においては、各配線層の全ての領域に渡って略均一に配線が敷設されるとは限らず、配線の敷設されない領域が形成されることが多い。この点、上記設計方法では、区画毎に上記変換を行うことで、配線の敷設されていない仮物理配線層を多く含む区画ほど展開する実配線層数を多くすることで、集積回路の最終的な配線層数の増大を好適に抑制することもできる。
なお、上記発明が前記14に記載の発明の従属である場合、自動配線を、上記区画毎に配線の敷設についてのコストが定義された条件下、同コストを低減するようにして行うものとしてもよい。これにより、例えば高速性が要求される区画等、実配線層への展開を行うことで回路変数の調整が特に所望される区画については、コストを大きくするような定義をすることで、同区画において配線の敷設に使用される仮物理配線層数を低減させることができる。このため、この領域において上記変換に用いられる実配線層数を優先的に多くすることができる。
17. 一の発明は、前記16に記載の集積回路の設計方法において、隣接する区画間を跨ぐ実質的に同一の仮物理配線層の配線による結線態様を前記変換がなされたときにも維持すべく、これら各区画間を跨ぐ実配線層の配線経路を、該実配線層の乗り換えを利用して演算手段により設定する工程を更に有することをその要旨とする。
上述した態様にて各区画毎に上記変換を行う場合、隣接する区画間では必ずしも複数の実配線層の配線への変換の態様が同一とならない。したがって、隣接する区間間で同層となる実配線層であっても必ずしも配線の敷設方向が同一とならない。そして、こうした箇所については、これら両区画間の配線を互いに直接的に結線することは困難なものとなることがある。
この点、上記設計方法では、同一の仮物理配線層の配線による結線態様を変換がなされたときにも維持すべく、これら各区画間を跨ぐ実配線層の配線経路を、該実配線層の乗り換えを利用して設定することで、両区画の結線を好適に行うことができるようになる。なお、上記「結線」には、例えば配置を行うために見積もりとして行うスタイナー配線等を含むものとする。
上述した態様にて各区画毎に上記変換を行う場合、隣接する区画間では必ずしも複数の実配線層の配線への変換の態様が同一とならない。したがって、隣接する区間間で同層となる実配線層であっても必ずしも配線の敷設方向が同一とならない。そして、こうした箇所については、これら両区画間の配線を互いに直接的に結線することは困難なものとなることがある。
この点、上記設計方法では、同一の仮物理配線層の配線による結線態様を変換がなされたときにも維持すべく、これら各区画間を跨ぐ実配線層の配線経路を、該実配線層の乗り換えを利用して設定することで、両区画の結線を好適に行うことができるようになる。なお、上記「結線」には、例えば配置を行うために見積もりとして行うスタイナー配線等を含むものとする。
18. 一の発明は、多層配線構造を有する半導体集積回路において、線幅に対する中心線の間隔が単位間隔の整数倍となる態様にて配線が互いに平行に敷設されている領域を有し、且つ該領域には、前記配線の敷設方向が同一となる隣接する配線層を有することをその要旨とする。
上記構成では、配線の敷設方向が同一となる隣接する配線層を有することで、隣接する配線層の上記単位間隔については、これを近似させやすいものとなっている。このため、これら隣接する配線層間の電気的な接続を簡易に行うことができる。また、これら隣接する配線層間の電気的な接続に際し、同配線層間に中間の配線層を介す場合のように同中間の配線層の配線との干渉が生じることを好適に回避することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
また、上記領域においては、配線の線幅に対する中心線の間隔が所定の単位間隔の整数倍に設定されているために、当該集積回路の設計時における結線を規則的なパターンに従って簡易に行うこともできる。したがって、特に上記領域の結線を自動配線ツールにて行う場合においては、同ツールのプログラミングの簡易化や、同ツールによる結線時の処理の簡易化を図ることもできる。
なお、この領域には、集積回路のうち論理回路が形成されることが望ましい。これに対し、集積回路のうち上記領域以外には、メモリやアナログ回路、I/O(入力/出力)回路等が形成されることが望ましい。
上記構成では、配線の敷設方向が同一となる隣接する配線層を有することで、隣接する配線層の上記単位間隔については、これを近似させやすいものとなっている。このため、これら隣接する配線層間の電気的な接続を簡易に行うことができる。また、これら隣接する配線層間の電気的な接続に際し、同配線層間に中間の配線層を介す場合のように同中間の配線層の配線との干渉が生じることを好適に回避することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
また、上記領域においては、配線の線幅に対する中心線の間隔が所定の単位間隔の整数倍に設定されているために、当該集積回路の設計時における結線を規則的なパターンに従って簡易に行うこともできる。したがって、特に上記領域の結線を自動配線ツールにて行う場合においては、同ツールのプログラミングの簡易化や、同ツールによる結線時の処理の簡易化を図ることもできる。
なお、この領域には、集積回路のうち論理回路が形成されることが望ましい。これに対し、集積回路のうち上記領域以外には、メモリやアナログ回路、I/O(入力/出力)回路等が形成されることが望ましい。
19. 一の発明は、前記18に記載の発明において、前記多層配線構造は、上層の配線層ほど前記単位間隔が大きく設定されてなることをその要旨とする。
上記構成では、上層の配線層ほど前記単位間隔が大きくなるいわゆる逆スケーリング則が適用されているために、上層の配線層の配線ほど、配線抵抗を低減しやすい構成となっている。このため、上層の配線層においては、互いに離間した箇所同士を結線する配線長の長い配線を敷設することができる。
しかも上記構成では、配線の敷設方向が同一となる隣接する配線層を有するために、逆スケーリング則が適用されてはいるものの、上記隣接配線層間の上記単位間隔についてはこれを略近似したものとすることができる。
上記構成では、上層の配線層ほど前記単位間隔が大きくなるいわゆる逆スケーリング則が適用されているために、上層の配線層の配線ほど、配線抵抗を低減しやすい構成となっている。このため、上層の配線層においては、互いに離間した箇所同士を結線する配線長の長い配線を敷設することができる。
しかも上記構成では、配線の敷設方向が同一となる隣接する配線層を有するために、逆スケーリング則が適用されてはいるものの、上記隣接配線層間の上記単位間隔についてはこれを略近似したものとすることができる。
20. 一の発明は、前記18または19に記載の発明において、前記隣接する配線層において、前記単位間隔が略同一に設定されてなることをその要旨とする。
上記構成によれば、隣接する配線層において、上記単位間隔を略同一とするために、これら配線層間における配線の電気的な接続等を簡易に行うことができるようになる。
上記構成によれば、隣接する配線層において、上記単位間隔を略同一とするために、これら配線層間における配線の電気的な接続等を簡易に行うことができるようになる。
21. 一の発明は、前記18〜20に記載のいずれかの発明において、前記隣接する配線層において、各層の配線が前記単位間隔よりも大きい間隔で敷設され、且つ、当該半導体集積回路の基板面上から見たときに各層の配線が重ならないように敷設されてなることをその要旨とする。
上記構成では、同一配線層内において隣接配線の間隔を大きくとることができるため、
隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、配線の敷設方向が同一である隣接配線層の配線と、配線の敷設方向が異なる別の配線層の配線とを電気的に接続する場合、隣接配線層内の別の層の配線が障害になることなく直接接続可能であるため、その接続を簡易に行うことができ、自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
上記構成では、同一配線層内において隣接配線の間隔を大きくとることができるため、
隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、配線の敷設方向が同一である隣接配線層の配線と、配線の敷設方向が異なる別の配線層の配線とを電気的に接続する場合、隣接配線層内の別の層の配線が障害になることなく直接接続可能であるため、その接続を簡易に行うことができ、自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
22. 一の発明は、前記18〜21のいずれかに記載の発明において、前記隣接する配線層のうちのいずれか一方の配線層に隣接して設けられた一対の配線のうちのいずれか一方の配線が他方の配線層に乗り換えるようにして設けられていることをその要旨とする。
上記構成では、同一配線層内において一対の配線が互いに隣接する部分を極力低減することができ、ひいては、これら一対の配線間の容量を好適に削減することができるようになる。しかも、この乗り換えを隣接する配線層間で行うために、乗り換えを行う配線層間に別の配線層を有する場合のように乗り換えに際して別の配線層の配線との干渉を回避することもできる。
上記構成では、同一配線層内において一対の配線が互いに隣接する部分を極力低減することができ、ひいては、これら一対の配線間の容量を好適に削減することができるようになる。しかも、この乗り換えを隣接する配線層間で行うために、乗り換えを行う配線層間に別の配線層を有する場合のように乗り換えに際して別の配線層の配線との干渉を回避することもできる。
23. 一の発明は、前記18〜22のいずれかに記載の発明において、前記隣接する配線層の一方の配線層には、信号伝搬用の配線と電位の固定された第1の配線とが互いに隣接して設けられているとともに、他方の配線層には、該他方の配線層への前記信号伝搬用の配線の投影領域を包含するようにして形成された電位の固定された第2の配線が形成されており、且つこれら第1及び第2の配線は電気的に接続されて前記信号伝搬用の配線のシールド配線を構成することをその要旨とする。
上記構成では、隣接する配線層を用いてシールド配線を構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続と上記別の配線層の配線との干渉を回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
上記構成では、隣接する配線層を用いてシールド配線を構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続と上記別の配線層の配線との干渉を回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
24. 一の発明は、多層配線構造を有する半導体集積回路において、隣接する配線層の一方の配線層には、信号伝搬用の配線と電位の固定された第1の配線とが互いに平行且つ隣接して設けられているとともに、他方の配線層には、該他方の配線層への前記信号伝搬用の配線の投影領域を包含するようにして形成された電位の固定された第2の配線が形成されており、且つこれら第1及び第2の配線は電気的に接続されて前記信号伝搬用の配線のシールド配線を構成することをその要旨とする。
上記構成では、隣接する配線層を用いてシールド配線を構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続と上記別の配線層の配線との干渉を回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
上記構成では、隣接する配線層を用いてシールド配線を構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続と上記別の配線層の配線との干渉を回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
25. 一の発明は、配置の終了した半導体集積回路に対し自動配線ツールを用いて結線を行う半導体集積回路の設計方法において、前記結線を、配線の敷設方向を隣接する配線層間で同一とする配線層を設定しつつ行うことをその要旨とする。
上記設計方法では、配線の敷設方向を同一とする隣接する配線層を設定しつつ結線を行うために、この結線を互いに平行に敷設される配線の線幅に対する中心線の間隔が単位間隔の整数倍に設定される場合、隣接する配線層の単位間隔については、これを近似させやすい。このため、隣接する配線層間の電気的な接続を容易に行うことができる。また、隣接する配線層間に中間の配線層を介す場合のように、隣接する配線層間の電気的な接続と中間の配線層の配線との干渉が生じることを回避することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
上記設計方法では、配線の敷設方向を同一とする隣接する配線層を設定しつつ結線を行うために、この結線を互いに平行に敷設される配線の線幅に対する中心線の間隔が単位間隔の整数倍に設定される場合、隣接する配線層の単位間隔については、これを近似させやすい。このため、隣接する配線層間の電気的な接続を容易に行うことができる。また、隣接する配線層間に中間の配線層を介す場合のように、隣接する配線層間の電気的な接続と中間の配線層の配線との干渉が生じることを回避することができる。このため、微細化に伴う諸問題に簡易に対処することができ、ひいては、より効率的な設計を行うことができるようになる。
26. 一の発明は、前記22に記載の発明において、前記隣接する配線層において、各層の配線が前記単位間隔よりも大きい間隔で敷設され、且つ、当該半導体集積回路の基板面上から見たときに各層の配線が重ならないように敷設される領域を更に設定しつつ、前記結線を行うことをその要旨とする。
上記設計方法では、同一配線層内において隣接配線の間隔を大きくとることができるため、隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、配線の敷設方向が同一である隣接配線層の配線と、配線の敷設方向が異なる別の配線層の配線とを電気的に接続する場合、隣接配線層内の別の層の配線が障害になることなく直接接続可能であるため、その接続を簡易に行うことができ、自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
上記設計方法では、同一配線層内において隣接配線の間隔を大きくとることができるため、隣接配線間の容量が小さくなり、クロストークノイズを抑制することができる。また、配線の敷設方向が同一である隣接配線層の配線と、配線の敷設方向が異なる別の配線層の配線とを電気的に接続する場合、隣接配線層内の別の層の配線が障害になることなく直接接続可能であるため、その接続を簡易に行うことができ、自動配線ツールでの接続経路を計算するのに要する時間や負荷を軽減することができるようになる。
27. 一の発明は、配置の終了した半導体集積回路に対し自動配線ツールを用いて結線を行う半導体集積回路の設計方法において、前記結線に際し、配線の電気的特性の調整が所望される所定の条件下、配線の敷設方向を隣接する配線層間で同一とする領域を設けることをその要旨とする。
上記設計方法では、配線の敷設方向を隣接する配線層間で同一とする領域を設けることで、隣接する配線層の単位間隔については、これを近似させやすい。このため、この領域においては、隣接する配線層間の電気的な接続を容易に行うことができる。また、この領域においては、隣接する配線層間に中間の配線層を介す場合のようにこれら隣接する配線層間の電気的な接続と中間の配線層の配線との干渉を回避することができる。このため、電気的特性の調整が所望される配線について、同電気的特性の調整を簡易に行うことができ、ひいては、より効率的な設計を行うことができるようになる。
上記設計方法では、配線の敷設方向を隣接する配線層間で同一とする領域を設けることで、隣接する配線層の単位間隔については、これを近似させやすい。このため、この領域においては、隣接する配線層間の電気的な接続を容易に行うことができる。また、この領域においては、隣接する配線層間に中間の配線層を介す場合のようにこれら隣接する配線層間の電気的な接続と中間の配線層の配線との干渉を回避することができる。このため、電気的特性の調整が所望される配線について、同電気的特性の調整を簡易に行うことができ、ひいては、より効率的な設計を行うことができるようになる。
28. 一の発明は、前記23に記載の発明において、前記電気的特性の調整が所望される所定の条件を満たす配線としてノイズ対策の所望される配線である被シールド配線の敷設領域が設定されたとき、同敷設領域に隣接する領域と前記敷設領域の上層及び下層の少なくとも一方へ同敷設領域を投影した領域とに電位の固定された配線である電位固定配線を敷設するとの条件下、前記自動配線ツールにて電位固定配線と被シールド配線との敷設方向を同一としつつこれらを敷設することをその要旨とする。
上記設計方法では、被シールド配線をシールドする電位の固定されたシールド配線としての電位固定配線を、隣接する配線層を用いて構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続が上記別の配線層の配線と干渉することを回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
上記設計方法では、被シールド配線をシールドする電位の固定されたシールド配線としての電位固定配線を、隣接する配線層を用いて構成した。これにより、シールド配線を構成する配線を設ける配線層間に別の配線層を有する場合のようにシールド配線間の電気的な接続が上記別の配線層の配線と干渉することを回避することができる。これにより、配線リソースを大きく損なうことなく、シールド配線を構成することができ、クロストーク、電磁障害(EMI)対策を簡易に行うことができるようになる。
なお、上記各実施形態及びその変形例から把握することのできる技術思想としては、以下のものがある。
上記13〜15のいずれかに記載の集積回路の設計方法であって、
前記複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線への変換は、a.前記仮物理配線層の所定の配線を、該所定の配線を前記実配線層へ略投影した領域のうち少なくとも2つの配線層の領域に敷設されて且つ互いに並列に接続された配線へ変換するもの、b.前記仮物理配線層の所定の配線を、該所定の配線を前記実配線層へ略投影した領域のうち少なくとも2つの配線層の領域に敷設されて且つ互いに直列に接続された配線へ変換するもの、c.前記仮物理配線層に互いに隣接して平行に設けられた一対の配線を、該一対の配線を前記実配線層へ略投影した領域のうちの複数の配線層の領域に敷設されて且つ互いに接続された配線へ変換するもの、d.前記仮物理配線層において互いに最も近接した配線同士からなる一対の配線を、該一対の配線を前記実配線層へ略投影した領域内であって且つ前記一対の配線同士が互いに異なる配線層となるようにして設けられた配線へ変換するもの、e.前記仮物理配線層において互いに最も近接した配線同士からなる一対の配線を、該一対の配線を前記実配線層へ略投影した領域のうちの少なくとも2つの配線層の領域であって且つビアホールを介して交互に乗り換えるようにして設けられた配線へ変換するもの、f.前記仮物理配線層において互いに異なる電位に固定された複数の配線である複数の電位固定配線と信号伝播用の配線とを、該複数の電位固定配線及び信号伝搬用の配線のうちの少なくとも一つの配線が配線層を乗り換えるようにして形成された配線へ変換するもののうち少なくとも1つの変換であることを特徴とする集積回路の設計方法。
上記13〜15のいずれかに記載の集積回路の設計方法であって、
前記複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線への変換は、a.前記仮物理配線層の所定の配線を、該所定の配線を前記実配線層へ略投影した領域のうち少なくとも2つの配線層の領域に敷設されて且つ互いに並列に接続された配線へ変換するもの、b.前記仮物理配線層の所定の配線を、該所定の配線を前記実配線層へ略投影した領域のうち少なくとも2つの配線層の領域に敷設されて且つ互いに直列に接続された配線へ変換するもの、c.前記仮物理配線層に互いに隣接して平行に設けられた一対の配線を、該一対の配線を前記実配線層へ略投影した領域のうちの複数の配線層の領域に敷設されて且つ互いに接続された配線へ変換するもの、d.前記仮物理配線層において互いに最も近接した配線同士からなる一対の配線を、該一対の配線を前記実配線層へ略投影した領域内であって且つ前記一対の配線同士が互いに異なる配線層となるようにして設けられた配線へ変換するもの、e.前記仮物理配線層において互いに最も近接した配線同士からなる一対の配線を、該一対の配線を前記実配線層へ略投影した領域のうちの少なくとも2つの配線層の領域であって且つビアホールを介して交互に乗り換えるようにして設けられた配線へ変換するもの、f.前記仮物理配線層において互いに異なる電位に固定された複数の配線である複数の電位固定配線と信号伝播用の配線とを、該複数の電位固定配線及び信号伝搬用の配線のうちの少なくとも一つの配線が配線層を乗り換えるようにして形成された配線へ変換するもののうち少なくとも1つの変換であることを特徴とする集積回路の設計方法。
以上のように、本発明は、集積回路および集積回路の設計方法などに利用可能である。
Claims (30)
- 基板上に形成される多層配線構造を有する集積回路であって、
互いに実質的に同一の経路方向を有するとともに、前記集積回路の基板への投影が互いにオーバーラップする態様にて複数の配線層に敷設された配線
を備え、前記複数の配線層に敷設された配線が、ビアホールを介して接続されることにより、前記集積回路の所望の2点を結線する一の配線であって、任意の2つの素子の各特定の端子間を結線する配線、任意の素子の特定の端子の電位を固定する配線、および配線の一端が実質的にオープンとされる配線のいずれか一の配線を構成することを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
前記集積回路の所望の2点を結線する第1の配線と、
前記第1の配線の敷設される配線層とは別の配線層に敷設される第2の配線と、
を備え、前記第1の配線と前記第2の配線は、前記基板への投影が互いにオーバーラップする態様にて敷設され、ビアホールを介して接続されることにより前記所望の2点を結線する一の配線であって、任意の2つの素子の各特定の端子間を結線する配線、任意の素子の特定の端子の電位を固定する配線、および配線の一端が実質的にオープンとされる配線のいずれか1の配線を構成することを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
前記集積回路の所望の2点を結線する第1の配線と、
前記第1の配線の敷設される配線層とは別の配線層に敷設される前記第1の配線と平行な第2の配線と、
を備え、前記第1の配線と第2の配線は、前記第1の配線に対し前記第2の配線を電気的に並列に接続せしめることにより前記所望の2点を結線する1の配線を構成することを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
前記基板への投影が互いにオーバーラップする態様にて複数の配線層に平行に敷設された複数の配線を備え、
前記複数の配線は、配線層ごとに信号の伝搬方向を反転させる態様にてビアホールを介して電気的に直列に接続されることにより、前記集積回路の所望の2点を結線する1の配線を構成することを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
配線の敷設方向および敷設間隔が隣接する配線層間で実質的に同一に設定されている領域を備え、
前記領域において、隣接する配線層のうち一方の配線層に敷設される配線が、他方の配線層に敷設される配線に対して、敷設方向と垂直をなす方向に配線の敷設間隔よりも小さい範囲でオフセットする態様にて設けられる部分を有することを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
ある一の配線層に第1の配線および第2の配線のいずれか一方が敷設される一部の箇所において、他方の配線を他の配線層へと逃がすようにして敷設し、かつ前記第1の配線と第2の配線が、前記基板への投影が互いに隣接するよう平行に敷設したことを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
所定の配線層に互いに隣接して平行に敷設された第1の一対の配線と、
前記所定の配線層とは別の配線層に互いに隣接して平行に敷設された第2の一対の配線と、
を備え、前記第2の一対の配線は、前記第1の一対の配線と前記基板への投影がオーバーラップする態様にて設けられており、一端をビアホールを介して前記第1の一対の配線に接続せしめることにより前記第2の一対の配線は、他端が実質的にオープンとされるダミー配線として形成されることを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
複数の配線層に敷設された配線をビアホールを介して並列に接続して構成される第1の配線と、
前記第1の配線を構成する配線が敷設される複数の配線層と同一の配線層に敷設された配線をビアホールを介して並列に接続して構成される第2の配線と、
を備え、前記第1の配線と前記第2の配線それぞれを構成する配線は、互いに対応する同一の配線層で隣接して平行に設けられることを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
複数の配線層に前記基板への投影がオーバーラップする態様にて敷設された配線をビアホールを介して電気的に直列に接続して構成される第1の配線と、
前記第1の配線を構成する配線が敷設される複数の配線層と同一の配線層に前記基板への投影がオーバーラップする態様にて敷設された配線をビアホールを介して電気的に直列に接続して構成される第2の配線と、
を備え、前記第1の配線と前記第2の配線それぞれを構成する配線は、互いに対応する同一の配線層で隣接して平行に設けられることを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
信号伝搬用の配線と、
互いに異なる電位に固定された複数の電位固定配線と、
を備え、前記信号伝搬用の配線と前記電位固定配線のいずれか一の配線は、その一部を他の配線層へと逃がすようにして敷設され、その際前記信号伝搬用の配線と前記複数の電位固定配線の前記基板への投影が互いに隣接することを許して敷設されることを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
配線が実質的に同一方向に、かつ予め規定された単位間隔の整数倍の間隔で敷設される複数の配線層を有する領域を備え、前記領域内に、請求項3〜10に記載の集積回路の少なくとも1つが形成されること特徴とする集積回路。 - 隣接しあう領域間では、少なくとも一の配線層において配線の敷設方向が互いに異なることを特徴とする請求項11に記載の集積回路。
- 前記隣接する領域において配線の敷設方向が互いに異なる配線層の配線にて、前記隣接する領域間の結線となる配線においては、基板への投影が一直線上となる態様にて他の配線層に敷設された配線を利用して結線されることを特徴とする請求項12記載の集積回路。
- レイアウトの実現された集積回路における配線層を仮物理配線層とし、該仮物理配線層のうちの所定の仮物理配線層の各配線の回路特性を所望の回路特性とすべく、演算手段により、前記各配線を複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換する工程を有することを特徴とする集積回路の設計方法。
- 集積回路の各素子の結線に係る配線経路を決定する集積回路の設計方法において、
前記結線を行う配線層を仮物理配線層とし、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に得られる回路特性を予測しつつ、この予測結果に基づいて前記仮物理配線層上の配線経路を最適化することを特徴とする集積回路の設計方法。 - 集積回路の各素子を配置する集積回路の設計方法において、
前記集積回路の各箇所についての結線のなされる配線層を仮物理配線層とし、前記結線のなされる前記集積回路の所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に得られる回路特性を予測しつつ、この予測結果に基づいて各素子の配置の最適化を行うことを特徴とする集積回路の設計方法。 - 集積回路の回路構成を決定する集積回路の設計方法において、
前記回路構成に必要な結線を行う配線層を仮物理配線層とし、所定の仮物理配線層の各配線を、複数の配線層からなる実配線層へ略投影した領域の少なくとも1つの領域を用いて形成される配線に変換した場合に得られる回路特性を予測しつつ、この予測結果に基づいて回路構成の最適化を行うことを特徴とする集積回路の設計方法。 - レイアウトされた回路素子を結線して回路ブロックを形成するために、設計時に仮想的に使用される仮配線を仮物理配線層に敷設するステップと、
前記仮配線の敷設態様により形成される前記回路ブロックの諸特性が所望の特性を満たしているかを演算手段により判定するステップと、
仮物理配線層に敷設された仮配線を、実際の配線が敷設される実配線層に実配線として展開するステップと、
を備え、前記実配線層への仮配線の展開は、一の仮物理配線層に敷設された仮配線を、対応する複数の実配線層に転写し、前記判定により所望の特性を満たさないと判定された回路ブロックが転写された領域内の実配線を、前記回路ブロックが所望の特性を満たすように前記複数の実配線層の配線を利用して再度敷設し直すことを特徴とする集積回路の設計方法。 - 前記集積回路を複数の区画に分割するステップをさらに備え、
分割された複数の区画ごとに、前記仮物理配線層と前記実配線層との対応関係を異ならしめることを特徴とする請求項18に記載の集積回路の設計方法。 - 区画の分割を行い、区画ごとに仮物理配線層と実配線層との対応関係を異ならしめて、仮物理配線層の配線から実配線層の実配線への展開を行った結果、配線の敷設方向が隣接する区間にて互いに異なる場合に、前記隣接する区間を跨いで結線するための配線を、演算手段を用いて仮物理配線層での配線時の結線態様を維持しつつ、仮物理配線層から複数の実配線層への展開により形成する実配線として敷設することを特徴とする集積回路の設計手法。
- 基板上に形成される多層配線構造を有する集積回路であって、
隣接する配線の敷設間隔が配線層ごとに予め規定された単位間隔の整数倍となる態様にて、複数の配線が互いに平行に敷設されている領域を有し、
前記領域には、互いに配線の敷設方向を同一とする、少なくとも一対の隣接する配線層が含まれることを特徴とする集積回路。 - 前記配線層ごとに予め規定された単位間隔は、前記一対の隣接する配線層において略同一に設定されることを特徴とする請求項21に記載の集積回路。
- 前記一対の隣接する配線層には、複数の配線が前記単位間隔の2倍以上の間隔で敷設されており、
前記一対の隣接する配線層に敷設される複数の配線は、基板への投影が互いに重ならないようにオフセットして敷設されることを特徴とする請求項21または22のいずれかに記載の集積回路。 - 前記一対の隣接する配線層のいずれか一方の配線層には、互いに隣接する二本の配線が敷設されており、
前記隣接する二本の配線のうちいずれか一方の配線がビアホールを介して他方の配線層に乗り換えることにより、前記隣接する二本の配線間の距離が実質的に遠くなるように敷設されることを特徴とする請求項21または22のいずれかに記載の集積回路。 - 前記一対の隣接する配線層のいずれか一方の配線層には、信号伝搬用の配線と電位固定用の第1の配線とが互いに隣接して敷設されており、
他方の配線層には、電位固定用の第2の配線が、前記信号伝搬用の配線を他方の配線層へ投影して形成される領域を包含するようにして敷設されており、
第1および第2の配線は電気的に接続されて前記信号伝搬用の配線のシールド配線を構成することを特徴とする請求項21または22のいずれかに記載の集積回路。 - 基板上に形成される多層配線構造を有する集積回路であって、
一対の隣接する配線層のうち一方の配線層には、信号伝搬用の配線と電位固定用の第1の配線とが互いに平行かつ隣接して敷設されるとともに、
他方の配線層には、電位固定用の第2の配線が、前記信号伝搬用の配線を他方の配線層へ投影して形成される領域を包含するようにして敷設されており、
これら第1および第2の配線は電気的に接続されて前記信号伝搬用の配線のシールド配線を構成することを特徴とする集積回路。 - 基板上に形成される多層配線構造を有する集積回路の設計方法であって、
レイアウトされた回路素子を結線するために複数の配線層に配線を自動配線ツールによって敷設するステップを備え、前記自動配線ツールは、隣接する配線層間で配線の敷設方向が同一となる領域を設定し、前記領域内の隣接する配線層の配線を、予め規定された単位間隔の整数倍の間隔にて敷設することを特徴とする集積回路の設計方法。 - 前記自動配線ツールは、前記領域内の隣接する配線層の一方の配線層に敷設される配線を、他方の配線層に敷設される配線に対して、敷設方向と垂直をなす方向に配線の敷設間隔よりも小さい範囲でオフセットする態様にて敷設することを特徴とする請求項27に記載の集積回路の設計方法。
- 前記自動配線ツールは、電気的特性の調整が必要とされる配線が敷設される範囲を、前記領域として設定することを特徴とする請求項27に記載の集積回路の設計方法。
- 前記自動配線ツールは、前記領域に電気的特性として低雑音化が要求される信号伝搬用の配線を敷設する場合、前記領域内の一の配線層に前記信号伝搬用の配線を敷設し、前記一の配線層と隣接しかつ互いに配線の敷設方向を同一とする配線層に、前記信号伝搬用の配線の投影を包含する態様にてシールド配線として機能する電位固定用の配線を敷設することを特徴とする請求項29に記載の集積回路の設計方法。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186449 | 2003-06-30 | ||
JP2003186449 | 2003-06-30 | ||
JP2003186450 | 2003-06-30 | ||
JP2003186450 | 2003-06-30 | ||
JP2004131520 | 2004-04-27 | ||
JP2004131520 | 2004-04-27 | ||
JP2004132688 | 2004-04-28 | ||
JP2004132688 | 2004-04-28 | ||
PCT/JP2004/009190 WO2005001926A1 (ja) | 2003-06-30 | 2004-06-30 | 集積回路及びその設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005001926A1 true JPWO2005001926A1 (ja) | 2006-11-02 |
Family
ID=33556550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005511088A Withdrawn JPWO2005001926A1 (ja) | 2003-06-30 | 2004-06-30 | 集積回路及びその設計方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2005001926A1 (ja) |
WO (1) | WO2005001926A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5726609B2 (ja) * | 2011-04-15 | 2015-06-03 | 富士通セミコンダクター株式会社 | 容量素子および半導体装置 |
KR102659671B1 (ko) * | 2016-11-01 | 2024-04-22 | 삼성전자주식회사 | 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈 |
BR112022006791A2 (pt) | 2019-10-09 | 2022-06-28 | Bayer Ag | Novos compostos heteroaril-triazol como pesticidas |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3238232B2 (ja) * | 1993-03-29 | 2001-12-10 | 株式会社東芝 | 半導体集積回路の自動配線方法 |
JP3068378B2 (ja) * | 1993-08-03 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
JPH07297188A (ja) * | 1994-04-25 | 1995-11-10 | Hitachi Ltd | 半導体集積回路装置 |
JPH1093032A (ja) * | 1996-09-10 | 1998-04-10 | Hitachi Ltd | 半導体装置 |
JP3119197B2 (ja) * | 1997-05-02 | 2000-12-18 | 日本電気株式会社 | クロストークを考慮した自動配線方法 |
JPH11214518A (ja) * | 1998-01-22 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 配置配線装置 |
JPH11282890A (ja) * | 1998-03-27 | 1999-10-15 | Kawasaki Steel Corp | 回路設計方法 |
JP3316447B2 (ja) * | 1998-04-28 | 2002-08-19 | 三洋電機株式会社 | 集積回路 |
JP4560846B2 (ja) * | 1998-07-23 | 2010-10-13 | 日本テキサス・インスツルメンツ株式会社 | クロストーク防止回路 |
JP2000236023A (ja) * | 1999-02-15 | 2000-08-29 | Nec Corp | 半導体集積回路の配線構造決定支援装置および方法 |
JP3288336B2 (ja) * | 1999-05-24 | 2002-06-04 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路の設計方法 |
JP3599017B2 (ja) * | 2001-11-20 | 2004-12-08 | 日本電気株式会社 | クロック伝搬遅延時間の調整方法 |
-
2004
- 2004-06-30 WO PCT/JP2004/009190 patent/WO2005001926A1/ja active Application Filing
- 2004-06-30 JP JP2005511088A patent/JPWO2005001926A1/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2005001926A1 (ja) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060168551A1 (en) | Integrated circuit having a multi-layer structure and design method thereof | |
JP5281731B2 (ja) | 集積回路デバイスと集積回路デバイスを設計するための方法及び装置 | |
JP6235034B2 (ja) | 閉塞部分を有するハードマクロ、同じものを含む集積回路、およびハードマクロを通過するル―ティングの方法 | |
US7503026B2 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
US6080206A (en) | Method of laying out interconnections | |
US8161442B2 (en) | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices | |
US9768111B2 (en) | Mitigating electromigration effects using parallel pillars | |
JP2006323643A (ja) | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 | |
JPH08221451A (ja) | データパス回路のレイアウト設計方法 | |
US7178124B1 (en) | Methods, algorithms, software, architectures and system for placing clocked components and routing timing signals in a circuit and/or layout | |
US10936784B2 (en) | Planning method for power metal lines | |
JPWO2005001926A1 (ja) | 集積回路及びその設計方法 | |
JP4610313B2 (ja) | 半導体集積回路の設計方法 | |
US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
US20070294656A1 (en) | Deterministic System and Method for Generating Wiring Layouts for Integrated Circuits | |
JP5358913B2 (ja) | 半導体集積回路およびその設計方法 | |
JP4400428B2 (ja) | 半導体集積回路の設計方法と設計装置並びにプログラム | |
JP2004200356A (ja) | 半導体集積回路及びその設計方法 | |
JP2003332437A (ja) | 半導体回路設計方法 | |
JP3814616B2 (ja) | 配線設計装置 | |
JPH11312185A (ja) | レイアウトデータの作成方法 | |
JPH0974139A (ja) | 半導体集積回路およびその配置配線方法 | |
JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
JP4947120B2 (ja) | 半導体集積回路の設計方法 | |
JP2000311944A (ja) | 半導体装置の配線設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081222 |