JP3316447B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP3316447B2 JP3316447B2 JP11969498A JP11969498A JP3316447B2 JP 3316447 B2 JP3316447 B2 JP 3316447B2 JP 11969498 A JP11969498 A JP 11969498A JP 11969498 A JP11969498 A JP 11969498A JP 3316447 B2 JP3316447 B2 JP 3316447B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- output
- output terminal
- circuit block
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、左右の
ステレオ音声出力回路等、出力が互いに対を成す複数の
出力回路ブロックが同一ＩＣ内に配置されている集積回
路、特に、その複数の回路ブロックと出力端子との間の
各配線構造に関する。
ステレオ音声出力回路等、出力が互いに対を成す複数の
出力回路ブロックが同一ＩＣ内に配置されている集積回
路、特に、その複数の回路ブロックと出力端子との間の
各配線構造に関する。
【０００２】
【従来の技術】ヘッドホンステレオや、ＭＤ（ミニディ
スク）・ＣＤディスクプレーヤ、ビデオカメラ等などで
は、ヘッドホン出力が標準装備されている。このヘッド
ホン出力は、対を成すＲ、Ｌの２チャンネルの音声出力
であるが、ヘッドホンには多くの駆動電流を流さねばな
らず、ヘッドホンのインピーダンスは例えば８、１６、
３２Ωであり、ＩＣにとって負荷として重い。このた
め、ＩＣ内部に設けられたＲ、Ｌヘッドホン出力回路ブ
ロックからみたインピーダンスは、ヘッドホン出力のレ
ベルに多大な影響を及ぼす。ヘッドホン出力のＲ及びＬ
ステレオ出力レベルが互いに異なると装置の品質の低下
につながるため、従来より、Ｒ、Ｌ出力レベルに差が発
生しないよう共にインピーダンスが０Ωとなるようにし
て、両出力レベルに差が発生しないように注意が払われ
ている。
スク）・ＣＤディスクプレーヤ、ビデオカメラ等などで
は、ヘッドホン出力が標準装備されている。このヘッド
ホン出力は、対を成すＲ、Ｌの２チャンネルの音声出力
であるが、ヘッドホンには多くの駆動電流を流さねばな
らず、ヘッドホンのインピーダンスは例えば８、１６、
３２Ωであり、ＩＣにとって負荷として重い。このた
め、ＩＣ内部に設けられたＲ、Ｌヘッドホン出力回路ブ
ロックからみたインピーダンスは、ヘッドホン出力のレ
ベルに多大な影響を及ぼす。ヘッドホン出力のＲ及びＬ
ステレオ出力レベルが互いに異なると装置の品質の低下
につながるため、従来より、Ｒ、Ｌ出力レベルに差が発
生しないよう共にインピーダンスが０Ωとなるようにし
て、両出力レベルに差が発生しないように注意が払われ
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、ＩＣの
大規模集積化が進む現在、１つのＩＣ内には、より多く
の回路素子や回路ブロックが形成される。このため、出
力インピーダンスが共に０Ωで、かつ出力レベルに差の
ないことが求められる出力回路ブロックであっても、全
て出力端子のすぐ近くに配置できないことも多い。特
に、上述のような出力が対を成すＲ、Ｌ等の複数の出力
回路ブロックは、装置の品質上、ＩＣ内で対称性良く配
置することが好ましいにも関わらず、レイアウト上の制
約を受け、両方ともヘッドホン出力端子のすぐ近くに配
置できないこともある。このため、例えばＲ出力とＬ出
力の両方の出力インピーダンスを０Ωとすることは、困
難となりつつある。
大規模集積化が進む現在、１つのＩＣ内には、より多く
の回路素子や回路ブロックが形成される。このため、出
力インピーダンスが共に０Ωで、かつ出力レベルに差の
ないことが求められる出力回路ブロックであっても、全
て出力端子のすぐ近くに配置できないことも多い。特
に、上述のような出力が対を成すＲ、Ｌ等の複数の出力
回路ブロックは、装置の品質上、ＩＣ内で対称性良く配
置することが好ましいにも関わらず、レイアウト上の制
約を受け、両方ともヘッドホン出力端子のすぐ近くに配
置できないこともある。このため、例えばＲ出力とＬ出
力の両方の出力インピーダンスを０Ωとすることは、困
難となりつつある。
【０００４】上記課題を解決するために、この発明で
は、Ｒ、Ｌステレオ出力等、対を成す複数の出力のレベ
ル差を低減することを可能とする集積回路を提供するこ
とを目的とする。
は、Ｒ、Ｌステレオ出力等、対を成す複数の出力のレベ
ル差を低減することを可能とする集積回路を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。
にこの発明は、以下のような特徴を有する。
【０００６】まず、この発明は、複数の回路ブロックが
集積された集積回路において、互いに対を成す複数の出
力回路ブロックと、各出力回路ブロックに対応する出力
端子と、を備え、複数の前記出力回路ブロックの内、対
応する前記出力端子との離間距離が長い前記出力回路ブ
ロックと、該出力端子との間の配線を、積層された複数
の配線層を並列接続して構成し、前記対応する出力端子
までの距離が遠い前記出力回路ブロックと該出力端子と
の間の配線抵抗と、他の前記出力回路ブロックと対応す
る前記出力端子との間の配線抵抗と、を概ね一致させた
ことを特徴とするものである。
集積された集積回路において、互いに対を成す複数の出
力回路ブロックと、各出力回路ブロックに対応する出力
端子と、を備え、複数の前記出力回路ブロックの内、対
応する前記出力端子との離間距離が長い前記出力回路ブ
ロックと、該出力端子との間の配線を、積層された複数
の配線層を並列接続して構成し、前記対応する出力端子
までの距離が遠い前記出力回路ブロックと該出力端子と
の間の配線抵抗と、他の前記出力回路ブロックと対応す
る前記出力端子との間の配線抵抗と、を概ね一致させた
ことを特徴とするものである。
【０００７】この様に、離間距離が異なることに起因し
て発生する配線抵抗差を解消するために、配線抵抗を離
間距離が長い方の配線の抵抗に離間距離の短い方の配線
の抵抗を合わせることで、各配線の配線抵抗を確実に一
致させることができる。
て発生する配線抵抗差を解消するために、配線抵抗を離
間距離が長い方の配線の抵抗に離間距離の短い方の配線
の抵抗を合わせることで、各配線の配線抵抗を確実に一
致させることができる。
【０００８】更に、配線抵抗を一致させるため、離間距
離が長い前記出力回路ブロックと、該出力端子との間の
配線を、複数の配線層を並列接続した構造とすること
で、配線の断面積を省スペースで上昇させて配線抵抗を
低くすることが可能となる。
離が長い前記出力回路ブロックと、該出力端子との間の
配線を、複数の配線層を並列接続した構造とすること
で、配線の断面積を省スペースで上昇させて配線抵抗を
低くすることが可能となる。
【０００９】また、上記集積回路において、前記他の出
力回路ブロックから前記対応する出力端子までの間の配
線は、集積回路の平面方向又は厚み方向のいずれか、又
は両方に蛇行させることを特徴とするものである。この
ように離間距離の短い方の配線を蛇行させれば、簡単
に、離間距離の長い方の配線の抵抗にその配線抵抗を一
致させることが可能となる。
力回路ブロックから前記対応する出力端子までの間の配
線は、集積回路の平面方向又は厚み方向のいずれか、又
は両方に蛇行させることを特徴とするものである。この
ように離間距離の短い方の配線を蛇行させれば、簡単
に、離間距離の長い方の配線の抵抗にその配線抵抗を一
致させることが可能となる。
【００１０】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。
適な実施の形態（以下実施形態という）について説明す
る。
【００１１】図１は、この発明の実施形態に係る集積回
路の出力回路ブロックと対応する出力端子との間の配線
状態を概念的に示している。
路の出力回路ブロックと対応する出力端子との間の配線
状態を概念的に示している。
【００１２】上述のようにＩＣ高集積化の進行により、
本来、出力端子に近く配置しかつ、対称性良く配置する
ことの望まれるＲ、Ｌのヘッドホン等の出力回路ブロッ
クは、ＩＣ上において、対応する出力端子までの長さが
Ｒ用とＬ用とで異なることが多い。図１では、音響機器
用ＩＣ１０において、ＩＣ内のＲ用ヘッドホン（Ｈ／
Ｐ）出力回路ブロック２２とＬ用ヘッドホン（Ｈ／Ｐ）
出力回路ブロック１２の内、Ｒ用Ｈ／Ｐ出力ブロック２
２とＲ出力端子２６と間の離間距離が、Ｌ用Ｈ／Ｐ出力
回路ブロック１２とＬ出力端子１６との間の離間距離よ
りも長い場合のレイアウト例を示している。
本来、出力端子に近く配置しかつ、対称性良く配置する
ことの望まれるＲ、Ｌのヘッドホン等の出力回路ブロッ
クは、ＩＣ上において、対応する出力端子までの長さが
Ｒ用とＬ用とで異なることが多い。図１では、音響機器
用ＩＣ１０において、ＩＣ内のＲ用ヘッドホン（Ｈ／
Ｐ）出力回路ブロック２２とＬ用ヘッドホン（Ｈ／Ｐ）
出力回路ブロック１２の内、Ｒ用Ｈ／Ｐ出力ブロック２
２とＲ出力端子２６と間の離間距離が、Ｌ用Ｈ／Ｐ出力
回路ブロック１２とＬ出力端子１６との間の離間距離よ
りも長い場合のレイアウト例を示している。
【００１３】Ｒ出力端子２６とＲ用Ｈ／Ｐ出力回路ブロ
ック２２、Ｌ出力端子１６とＬ用Ｈ／Ｐ出力回路ブロッ
ク１２とをそれぞれ最短距離で配線すると、離間距離の
相違からＲ系列とＬ系列とでは明らかに配線長が異なっ
てしまう。ここで、Ｒ系列の配線抵抗ができる限り０Ω
に近づくように工夫したとしても、完全に０Ωとするこ
とはできず、実際には例えば数Ω程度のインピーダンス
となる。そして、Ｌ系列の配線抵抗は、配線距離が短け
れば通常各配線は同一材料同一パターン幅で構成するた
め、Ｒ系列の配線抵抗よりも低くなり、Ｒヘッドホン出
力とＬヘッドホン出力とでは出力レベルに差が発生し、
装置の品質を損ねる原因となるのである。
ック２２、Ｌ出力端子１６とＬ用Ｈ／Ｐ出力回路ブロッ
ク１２とをそれぞれ最短距離で配線すると、離間距離の
相違からＲ系列とＬ系列とでは明らかに配線長が異なっ
てしまう。ここで、Ｒ系列の配線抵抗ができる限り０Ω
に近づくように工夫したとしても、完全に０Ωとするこ
とはできず、実際には例えば数Ω程度のインピーダンス
となる。そして、Ｌ系列の配線抵抗は、配線距離が短け
れば通常各配線は同一材料同一パターン幅で構成するた
め、Ｒ系列の配線抵抗よりも低くなり、Ｒヘッドホン出
力とＬヘッドホン出力とでは出力レベルに差が発生し、
装置の品質を損ねる原因となるのである。
【００１４】そこで本実施形態では、出力端子との離間
距離が異なる２つの出力回路ブロックから各出力端子ま
での配線抵抗の内、離間距離の長い方の配線抵抗に短い
方の配線抵抗を一致させるように配線をしている。図１
の例では、Ｌ用Ｈ／Ｐ出力回路ブロック１２−Ｌ出力端
子１６間の配線１４を蛇行させて実質的な配線距離を伸
ばすことで、離間距離の長いＲ用Ｈ／Ｐ出力回路ブロッ
ク２２−Ｒ出力端子２６間の配線２４の配線抵抗に、配
線１４の配線抵抗を概ね一致させている。
距離が異なる２つの出力回路ブロックから各出力端子ま
での配線抵抗の内、離間距離の長い方の配線抵抗に短い
方の配線抵抗を一致させるように配線をしている。図１
の例では、Ｌ用Ｈ／Ｐ出力回路ブロック１２−Ｌ出力端
子１６間の配線１４を蛇行させて実質的な配線距離を伸
ばすことで、離間距離の長いＲ用Ｈ／Ｐ出力回路ブロッ
ク２２−Ｒ出力端子２６間の配線２４の配線抵抗に、配
線１４の配線抵抗を概ね一致させている。
【００１５】配線１４の蛇行は、ＩＣ平面内で図１に示
すように複数回折り曲がるパターンとすることで、製造
工程を増やすことなく容易に実現できる。
すように複数回折り曲がるパターンとすることで、製造
工程を増やすことなく容易に実現できる。
【００１６】また、図２に示すような多層配線構造を利
用してもよい。つまり、離間距離の短い出力回路ブロッ
クと出力端子と間の配線１４として、層間絶縁層を挟ん
で積層された複数の配線層をコンタクトホールを介して
接続し、配線経路をＩＣ基板の厚さ方向に蛇行させる方
法である。この様に多層配線構造を利用して基板厚さ方
向に配線を蛇行させれば、ＩＣレイアウトの余裕度等に
より配線１４を平面内で蛇行させることが困難な場合で
も、小さい面積の中で効率的に配線距離を伸ばすことが
できる。特にＩＣの大規模集積化が進む現在では、配線
距離を調整するために基板厚み方向に配線を蛇行させる
ことは、非常に有効である。
用してもよい。つまり、離間距離の短い出力回路ブロッ
クと出力端子と間の配線１４として、層間絶縁層を挟ん
で積層された複数の配線層をコンタクトホールを介して
接続し、配線経路をＩＣ基板の厚さ方向に蛇行させる方
法である。この様に多層配線構造を利用して基板厚さ方
向に配線を蛇行させれば、ＩＣレイアウトの余裕度等に
より配線１４を平面内で蛇行させることが困難な場合で
も、小さい面積の中で効率的に配線距離を伸ばすことが
できる。特にＩＣの大規模集積化が進む現在では、配線
距離を調整するために基板厚み方向に配線を蛇行させる
ことは、非常に有効である。
【００１７】更に、図３のように、配線１４を螺旋状、
つまりＩＣ基板厚さ方向に蛇行させると共に平面方向内
でも蛇行させることによっても省スペースで配線距離を
伸ばすことができる。
つまりＩＣ基板厚さ方向に蛇行させると共に平面方向内
でも蛇行させることによっても省スペースで配線距離を
伸ばすことができる。
【００１８】以上のような配線方法を採用することで出
力回路ブロック−出力端子間の離間距離が短くとも配線
距離を長くすることで離間距離の長い回路ブロック−出
力端子間の配線と同等の配線抵抗とすることができる。
力回路ブロック−出力端子間の離間距離が短くとも配線
距離を長くすることで離間距離の長い回路ブロック−出
力端子間の配線と同等の配線抵抗とすることができる。
【００１９】次に、離間距離の長いＲ用Ｒ／Ｈ出力回路
ブロック２２−Ｒ出力端子２６間の配線２４について説
明する。この配線２４は、インピーダンスを少しでも低
く抑えるために、レイアウト上許容される最短距離で配
線することが好ましい。しかし、図４に示すように、多
層配線構造を利用すれば、より一層、インピーダンスの
低下を図ることが可能となる。つまり、配線経路上で、
間に層間絶縁層が設けられた複数の配線層を並列接続す
れば、配線抵抗をより低くでき、インピーダンスを小さ
くすることが可能となる。
ブロック２２−Ｒ出力端子２６間の配線２４について説
明する。この配線２４は、インピーダンスを少しでも低
く抑えるために、レイアウト上許容される最短距離で配
線することが好ましい。しかし、図４に示すように、多
層配線構造を利用すれば、より一層、インピーダンスの
低下を図ることが可能となる。つまり、配線経路上で、
間に層間絶縁層が設けられた複数の配線層を並列接続す
れば、配線抵抗をより低くでき、インピーダンスを小さ
くすることが可能となる。
【００２０】なお、レイアウトや製造コストの余裕があ
れば、以上の例に限らず、例えば、配線１４のパターン
幅を狭く、離間距離の長い回路ブロック−出力端子間の
配線２４のパターン幅を太くする構成も適用可能であ
る。この方法により、配線２４の断面積向上効果による
配線抵抗を低下させることができ、反対に配線１４で
は、断面低下によりその配線抵抗を上昇させることがで
きる。また、配線１４の配線材料として、配線２４の配
線材料よりも抵抗の大きい材料を用いる方法も可能であ
る。
れば、以上の例に限らず、例えば、配線１４のパターン
幅を狭く、離間距離の長い回路ブロック−出力端子間の
配線２４のパターン幅を太くする構成も適用可能であ
る。この方法により、配線２４の断面積向上効果による
配線抵抗を低下させることができ、反対に配線１４で
は、断面低下によりその配線抵抗を上昇させることがで
きる。また、配線１４の配線材料として、配線２４の配
線材料よりも抵抗の大きい材料を用いる方法も可能であ
る。
【００２１】
【発明の効果】以上説明したように、この発明において
は、対応する出力端子との離間距離が長い方の出力回路
ブロック−出力端子間の配線の配線抵抗に、配線距離が
短い方の配線の配線抵抗を概ね一致させることにより、
対を成す複数の出力回路からの出力レベルを確実に一致
させることが可能となる。
は、対応する出力端子との離間距離が長い方の出力回路
ブロック−出力端子間の配線の配線抵抗に、配線距離が
短い方の配線の配線抵抗を概ね一致させることにより、
対を成す複数の出力回路からの出力レベルを確実に一致
させることが可能となる。
【００２２】ここで、上記配線抵抗を揃えるために、本
発明では、離間距離が長い方の出力回路ブロック・出力
端子間の配線については、積層された複数の配線層を並
列接続する。このようにすることで、配線断面積を実質
的に大きくでき、効率的に配線抵抗を低くすることがで
きる。
発明では、離間距離が長い方の出力回路ブロック・出力
端子間の配線については、積層された複数の配線層を並
列接続する。このようにすることで、配線断面積を実質
的に大きくでき、効率的に配線抵抗を低くすることがで
きる。
【００２３】また、この発明において、離間距離が短い
方の出力回路ブロックから対応する出力端子までの間の
配線を集積回路の平面方向又は厚み方向のいずれか、又
は両方に蛇行させることで配線抵抗を容易に調整でき
る。更に、配線を集積回路の厚み方向に蛇行させれば、
非常に小さい面積内で実質的な配線距離を伸ばして配線
抵抗を高くでき、離間距離が長いほうの配線における配
線抵抗と一致させることができ、高集積化に有利とな
る。
方の出力回路ブロックから対応する出力端子までの間の
配線を集積回路の平面方向又は厚み方向のいずれか、又
は両方に蛇行させることで配線抵抗を容易に調整でき
る。更に、配線を集積回路の厚み方向に蛇行させれば、
非常に小さい面積内で実質的な配線距離を伸ばして配線
抵抗を高くでき、離間距離が長いほうの配線における配
線抵抗と一致させることができ、高集積化に有利とな
る。
【図１】 本実施形態に係るＩＣ内における出力回路ブ
ロックと出力端子との間の配線を示す概念図である。
ロックと出力端子との間の配線を示す概念図である。
【図２】 本実施形態の配線１４の配線方法を示す図で
ある。
ある。
【図３】 本実施形態の配線１４の他の配線方法を示す
図である。
図である。
【図４】 本実施形態の配線２４の配線方法を示す図で
ある。
ある。
１０ ＩＣ、１２ Ｌ用Ｈ／Ｐ出力回路ブロック、１４
配線、１６ Ｌ出力端子、２２ Ｒ用Ｈ／Ｐ出力回路
ブロック、２４ 配線、２６ Ｒ出力端子。
配線、１６ Ｌ出力端子、２２ Ｒ用Ｈ／Ｐ出力回路
ブロック、２４ 配線、２６ Ｒ出力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−272480（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/3205 H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】 複数の回路ブロックが集積された集積回
路において、 互いに対を成す複数の出力回路ブロックと、各出力回路
ブロックに対応する出力端子と、を備え、 複数の前記出力回路ブロックの内、対応する前記出力端
子との離間距離が長い前記出力回路ブロックと、該出力
端子との間の配線を、積層された複数の配線層を並列接
続して構成し、 前記対応する出力端子までの距離が遠い前記出力回路ブ
ロックと該出力端子との間の配線抵抗と、他の前記出力
回路ブロックと対応する前記出力端子との間の配線抵抗
と、を概ね一致させたことを特徴とする集積回路。 - 【請求項２】 請求項１に記載の集積回路において、 前記他の出力回路ブロックから前記対応する出力端子ま
での間の配線は、 集積回路の平面方向又は厚み方向のいずれか、又は両方
に蛇行させたことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11969498A JP3316447B2 (ja) | 1998-04-28 | 1998-04-28 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11969498A JP3316447B2 (ja) | 1998-04-28 | 1998-04-28 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312737A JPH11312737A (ja) | 1999-11-09 |
| JP3316447B2 true JP3316447B2 (ja) | 2002-08-19 |
Family
ID=14767761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11969498A Expired - Fee Related JP3316447B2 (ja) | 1998-04-28 | 1998-04-28 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316447B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005001926A1 (ja) * | 2003-06-30 | 2006-11-02 | 三洋電機株式会社 | 集積回路及びその設計方法 |
| CN107209135B (zh) * | 2015-07-28 | 2019-10-01 | 京瓷株式会社 | 传感器基板以及传感器装置 |
| CN106871778B (zh) * | 2017-02-23 | 2019-11-22 | 江苏多维科技有限公司 | 一种单芯片双轴磁电阻角度传感器 |
-
1998
- 1998-04-28 JP JP11969498A patent/JP3316447B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312737A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194774B1 (en) | Inductor including bonding wires | |
| JP5254899B2 (ja) | 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト | |
| JP4786836B2 (ja) | 配線接続部設計方法及び半導体装置 | |
| JPS58196008A (ja) | コンデンサ構造体の製造方法 | |
| JP4978269B2 (ja) | 多層配線基板 | |
| JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
| JP5530092B2 (ja) | 半導体素子 | |
| JP2010192680A (ja) | 半導体装置 | |
| US6084778A (en) | Three dimensional assembly using flexible wiring board | |
| US7001834B2 (en) | Integrated circuit and method of manufacturing an integrated circuit and package | |
| JP3316447B2 (ja) | 集積回路 | |
| US4136356A (en) | Wiring substrate for a matrix circuit | |
| US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| JPS60119749A (ja) | 多層配線部材 | |
| JPS6366868A (ja) | 電気要素 | |
| JP3018214B2 (ja) | ストリップラインフィルタ | |
| JPH08288606A (ja) | 金属コア型のプリント基板およびその製造方法および電気回路基板 | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPH11504765A (ja) | 半導体介在層の交互配置接点構造 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JP3186660B2 (ja) | 高周波回路装置 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP4560848B2 (ja) | インダクタアレイ | |
| JPH0774475A (ja) | メッシュパターン構造 | |
| JPH0750498A (ja) | モジュール基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |