JPS58196008A - コンデンサ構造体の製造方法 - Google Patents

コンデンサ構造体の製造方法

Info

Publication number
JPS58196008A
JPS58196008A JP58016329A JP1632983A JPS58196008A JP S58196008 A JPS58196008 A JP S58196008A JP 58016329 A JP58016329 A JP 58016329A JP 1632983 A JP1632983 A JP 1632983A JP S58196008 A JPS58196008 A JP S58196008A
Authority
JP
Japan
Prior art keywords
tabs
plate
capacitor
layer
buses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58016329A
Other languages
English (en)
Other versions
JPH0322684B2 (ja
Inventor
チヤ−ルズ・ヘンリ−・ロツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58196008A publication Critical patent/JPS58196008A/ja
Publication of JPH0322684B2 publication Critical patent/JPH0322684B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、共通面において成端する多重コンデンサ・プ
レートを有する低インダクタンス・セラミック・コンデ
ンサ構造体に係り、更に具体的には、プレート成端部が
共通面に於いて整列されると共に上記面内の溝部によっ
て絶縁される改良された構造体に在る。
データ処理装置設計者のたえず目的とするものは高い処
理速度、小型の物理的寸法及びより低い製造コストによ
って特徴付けられる装置を製造する事にある。
設計者は装置を作り上げるICチップ内に可能な限り多
数の回路デバイスを装荷させる事を試みる事によって上
記目的を達成する努力を払っている。設計者は、1つの
チップに出来るだけ沢山のデバイスを入れる事によって
8回路動作を低速化するところのデバイスを結合するの
に必要な相互結線の長さを減じ、よってより速い動作を
可能にしている。更に、チップあたりの回路デバイスの
数を増すことによって、以前には用いられなかった空間
を減らし、結果として装置の物理的寸法が小さくされる
。チップあたりの製造コストが固定化する傾向にあるの
で、チップ上により多くのデバイスを適合させる事によ
って、設計者はデバイスあたりの製造コストを減じるこ
とができる。同数のデバイスを得るのにより少数のチッ
プで済むわけである。
チップあたりより多数のデバイスを作る努力によってい
わゆるVLSIが生まれた。この技術は単一のチップ上
に20000個ものメモリ・ユニット及び関連回路、あ
るいは単一のチップに4000個もの論理ユニット及び
関連回路を形成することができる。
しかしながら、VLSI及び集積回路(IC)は一般的
には設計者に対する完全な解答を与えるものではないの
が現状である。半導体材料及びIC寸法に関連する限度
の故に、設計者が欲するところの全ての範囲の回路素子
を集積された形に首尾よく形成することは不可能゛であ
った。トランジスタ、ダイオード及び抵抗さえを沌作つ
つける事は比較的簡単であるが、典型的な所要値のコン
デンサ及びインダクタンスは首尾よく作りつけられたと
いう証左が無い。
コンデンサは特別な問題点である。非常に低い値でない
値のキャパシタンスが所望される場合、ICの形で利用
しうる誘電材定数及びプレート面積はその様なコンデン
サの作りつけを困難もしくは不可能にしている。
これに対処する為に、設計者は完全な回路を形成する様
にチップと共働する別個のコンデンサ即ち回路チップか
ら分離したコレデンサを用いてきた。しかしながら、集
積形状の利点を保持するために、設計者等は小型寸法、
高速、低コストの別個のコンデンサを求め続けてきた。
VLSI回路と共に使用するのに適した特定の設計のコ
ンデンサが特開昭57−28348号公報に開示されて
いる。これは小型、高速及び低製造コストのコンデンサ
である。このコンデンサは積層されたセラミック平行プ
レート型のものであって、コンデンサ・プレートを形成
する様にメタライズされたセラミック誘電層を夫々有す
る多重キャパシタ・セクションを用いている。その構造
体は多重セクションを組合わせる事によって所望の寸法
に形成される。
その構造体は低インダクタンスを有し、従って高速度で
あり、小型である。これはコンデンサ・プレートが共通
のコンデンサ本体の面において露出し、低インダクタン
ス相互結線バス(母線)によって結合されるからである
。この構造体の機能を高めるために、本体の幅の方向に
間隔をおいて配置された1つ以上のタブが各コンデンサ
・プレートに設けられる。次にタブは相互結線タブによ
って相互に接続される。他の回路素子例えばVLSIチ
ップに対するコンデンサ構造体の最終接続は、半田ポー
ルでもって多層セラミック基板上にその構造体をフリッ
プ・チップ・マウントする事によって実施される。
前記特開昭公報等に示される構造体をできるだけ小型に
するために、プレート・タブの横方向間隔が最小にされ
る。例えばプレート・タブは\幅約0.10mmないし
0.20mm(4ミルないし8ミル)、間隔約0.18
mmないし0.25mm(7ミルないし10ミル)が典
型的である。
好ましくない相互干渉を避けるためにタブ及びバスを適
切に配置する事は、寸法が小型であるが故に、困難であ
る。更に、キユアリング時のセラミックの縮小によって
、プレート・タブ位置が変位し、不整合がより悪化する
事は普通の現象である。これらの問題の故に、コンデン
サ構造体の最小寸法は実現が困難であった。
従って本発明の目的は最小寸法の改良された共通面成端
型多層セラミック・コンデンサ構造体を提供する事にあ
る。
本発明の更に他の目的は、プレート・タブ及びその相互
結線バスが最小の分離状態を呈する改良された共通面成
端型多層セラミック・コンデンサ構造体を提供する事に
ある。
本発明の更に他の目的は、同様のプレートの対応するタ
ブが他のプレート・タイプのタブ及びその相互接続バス
に対して整列され、分離される。
改良された共通面成端型多層セラミック・コンデンサ構
造体を提供する事にある。
本発明が関連するコンデンサ構造体は多重コンデンサ・
セクションで構成される所望の長さ、幅及び高さを有す
るセラミック本体によって特徴付けられる。各コンデン
サ・セクションはコンデンサ・プレートを形成する様に
主要面においてメタライズされた誘電性素子によって画
成される。本体を形成する場合、セクションはプレート
が本体の長さ方向に間隔をおいて配置される様に結合さ
れる。各プレートには本体の共通面において露出された
1つ以上のタブが設けられる。よってこの面が構造体の
ための共通成端面を画定する。更に、構造体はグループ
状にプレート・タブを選択的に相互接続する様に配列さ
れる金属条けの形の個々の多重バスを有する。バスを選
択的に相互接続することによって、所望のキャパシタン
ス及び電圧レーティングの1以上の並列プレート・タイ
プ・コンデンサを形成するために−々のグループのプレ
ートを相互接続することができる。
本発明によって、特定のタブ・グループのタブを他のタ
ブ拳グループのタブ、及び関連する相互接続バスに対し
て整列させ且つ離隔させる様に共通成端面において溝部
を設ける事によって最小のタブ及びバス間隔を可能なら
しめるように構造体が改良される。
本発明の一形態において、構造体は各プレートのタイプ
がプレートあたりのタブの数とプレート上のタブの位置
によって定義される多重プレート・タイプを有する。こ
の形態において、プレート・タブは共通面において露出
され、種々のプレート・タイプのタブが本体の幅の方向
に間隔をおいて配置される。更にこの形態ではプレート
のタイプは本体の長さ方向に於いて変化される。本発明
に従って、次の様にして溝部を配列する事によって構造
体が改良される。即ち溝部は同様のプレートのタイプの
対応するタブを本体の長さ方向に配列し、異なるプレー
トのタイプのタブ及びそれらの関連する相互接続バスを
本体の幅方向に離隔させる事によって改良がなされる。
更に、この形態において、溝部は同じプレート・タイプ
の対応するプレート・タブのための境界である。メサ構
造体を画成する様に、本体の幅方向にプレート・タブの
所望位置の両側に配置される。その結果、誤配列タブは
誤配列された部分をトリミングする事によってそれらの
意図した位置へ事実上整列される。
構造体のこの好ましい形態に於いては、個々の相互接続
バスの頂部に絶縁材の層が設けられる。
夫々その様な絶縁層は夫々の相互接続バスが露出される
基部を有する1以上のキャ゛ビテイ(開孔)を含む。キ
ャビティは露出したバスに接触する、絶縁層の上部表面
の上へのびる半田ボールを受は入れる様に形成される。
これによって構造体はさかさまにされ、公知のプリップ
・チップの様に適当な基板に対してボンディングする事
ができる。この形態において、パターン状の絶縁層は流
動時の半田ボールを閉じ込める半田ダムとして働く。本
発明に従い、絶縁層は、溝部を有する共通成端面を完全
にパッシベートする単層を形成する様にメサ構造体を画
成する溝部内へ相互接続バス間において本体の幅の方向
に横方向に伸びる様に構成される。
他の本発明の好ましい形態においては、整列された矩形
のスロットを有する金属プレートの形状のフレームが構
造体の共通面の頂部に配置される。
フレームは構造体の周辺をおおう様に、またそれが頂部
に配置されて、個々の相互接続バスの幅を越えて横方向
に伸び、スロットが全体として溝部の上に配置される様
に位置付げられる。この場合、フレームの周辺が頂部に
おいて離隔したフレーム・セクションを残す様にトリミ
ングされて相互接続パスの幅を越えて伸びる様に、フレ
ームが相互接続バスヘボンデイングされる。付加的な層
がフレーム・セクションの頂部に配置され、フレーム・
セクションが少くとも部分的に露出される基部を有する
キャビティを有する様にパターン形成される。本発明の
他の形態における様に、パターンを有する層は半田ボー
ルの流動の為の半田ダムとして働らく。キャビティは露
出するバスと接触する半田ボールを受は入れる様に形成
される。先の実施例の様に、半田ボールは構造体をフリ
ップ・チップ・マウントしうる様に層の上部表面の上へ
つき出る。本発明のこの形態に於いて、半田ダムは絶縁
材あるいは導電材のパターン状層のいずれでもよい。
本発明の他の形態に於いては、構造体は溝部を有する共
通成端面の上に第1の絶縁層を有し、その第1絶縁層は
メサの上部表面より高い位置まで伸びている。この形態
に於いて、第1の絶縁層はプレート・タブへの接続のた
めの金属相互接続バスを受は入れる様にメサの上部表面
においてパターンが形成される。好ましい実施例の一態
様においては、更にパターンを形成された金属層が、半
田ダムとして働らく様に個々のバスに対して設けられる
。この実施例の他の態様では、第1の絶縁層及び金属相
互結線バスの上に第2の絶縁層が半田ダムとして働らく
様に配置さ些る。半田ダム層はバスが露出される基部を
もつ1以上のキャピテイを備えている。
本発明の改良された構造体を形成する技術において、コ
ンデンサ・プレートを本体において間隔をおいて配置す
る様に誘電体素子及びプレートを有するコンデンサ・セ
クションを含む複数のコンデンサ・セクションを結合す
る事によってまずコンデンサ本体を形成するステップが
用いられる。
プレートは2以上のプレート・タイプを定義するために
本体の幅の方向に変位された1あるいはそれ以上のタブ
を有する。更にタブは構造体の共通成端面において露出
される。本体の形成に続いて、メタライゼーションのブ
ランケット層を、全てのプレート・タイプの全てのタブ
と接触する様に共通成端面に於いて付着させる。ブラン
ケット付着に続いて、ブランケット・メタライゼーショ
ン及び共通成端面において溝部がカットされる。溝部は
共通面を例えば超音波グラインドもしくは鋸歯手段を用
いる事によってカットしうる。溝部はメタライゼーショ
ンを条鰺状にパターン形成し、同じプレート・タイプの
対応するタブを整列させる様に本体の長さ方向に伸びる
様にカットされる。
更に、溝部は異なるプレート・タイプのバス及びタブを
離隔させる様に本体の幅方向に伸びる。バス及び溝部の
同時形成に続いて、絶縁材の層が共通面全体の上に付着
される。続いて、少くともノ(スの部分が露出される、
バスを有する相互接続・(スの領域において、絶縁層に
キャビティの〕くターンが形成される。その絶縁層は通
常のマスク、食刻技術を用いてパターン状にすることが
できる。
最終的に、金属バスと接触し、絶縁層の上部表面から上
に伸びる様にキャビティに半田ボールが加えられる。
構造体を形成する他の技術においては、コンデンサ本体
の形成に続いて、そして相互接続ノ(ス及び溝部の形成
後に、内部に矩形のスロットを有する金属フレームが相
互接続)くスの上部表面にボンディングされる。マウン
トされた場合に、フレームの周辺部はコンデンサ本体の
周辺部を越して伸び、フレーム本体はバスの横方向の端
部を越えて伸びる。フレームのスロットは共通面の溝部
の上に配置される。フレームをノ物ヘボンデイングした
後で、バスの上部にボンディングされたフレームの離隔
されたセクションが残されてその幅を越えて伸びる様に
フレームの周辺部がカットされる。
フレームがトリミングされたのち、離隔されたフレーム
・セクションへ半田ダムが設けられる。前記の様に、半
田ダムは個々のフレーム・セクションが露出される基部
を有するキャビティでもってパターン形成された絶縁材
の層あるいは導電材の層である。半田ダムを付着しその
内部にキャビティを設けるために通常のフォトリソグラ
フィ技術を用いる事ができる。最終的に、フレームに接
触し、半田ダム層の上部表面より上に伸びる半田ボール
がキャビティに与えられる。
代替として、半田ダムはフレームがコンデンサ本体ヘポ
ンデイングされる前にフレームにおいて準備されてもよ
い。
改良された構造体を形成する更に他の技術においては、
本体の形成に続いて及び共通面がメタライズされる前に
、本体の長さ方向において同じプレート・タイプの対応
するタブを整列させ、本体の幅方向において異なるプレ
ート・タイプのプレート・タブを離隔させるために、共
通面において溝部がカットされる。その後で、第1の絶
縁層が、溝部を満たし、メサ構造体の高さを越えて伸び
る様に共通面上に設けられる。次に第1の絶縁層はメサ
構造体の上部表面を露出させる様に標準的な技術を用い
て平坦化及び輪郭形成が実施される。
続いて、相互接続バスを形成するためにメサ構造体の表
面においてメタライゼーションの層が付着される。相互
接続バスの付着後、第1の絶縁層及びバス表面が再び平
坦にされ、半田ダム層が付着される。次いで、半田ダム
層は相互接続バスを少くとも部分的に露出させる基部を
有するキャビティを形成する様にパターン形成される。
最終的に、バスに接触し、半田ダム層の上部表面上に伸
びる半田ボールがキャビティ内に設げられる。前記の様
に、半田ダム層は相互接続バス上のみに付着された導電
層もしくは第1の絶縁層及びバス全体の上から付着され
た第2の絶縁層のいずれでもよい。
VLS I半導体チップと共に用いるのに適した低イン
ダクタンスセラミック・コンデンサ構造体は特開昭57
−28348号公報に開示される。
第1図はその構造体を示す図である。
図示される様に、コンデンサ構造体1は幅W、高さH及
び長さしの、全体として矩形断面の本体2によって画定
される。本体2は矩形断面を有する様に示されるが、他
の形状、例えば円断面を有してもよい事を理解されたい
。本体2は第1図において複数の本体セクション6から
構成される様に示されている。セクション6は所望の長
さ、幅及び厚さの誘電性シート4A、4B14Cの形態
の誘電性素子を含む。図示される様に、シート4A、4
B、4Cは寸法即ち長さ、幅及び厚さがほぼ等しいシー
トである。本体2の構成によって、その幅及び高さはシ
ート4A、4B14Cの幅及び高さに対応し、本体2の
長さは素子4A、4B、4Cの結合された厚さに対応す
る。単位寸法あたりの構造体1のキャパシタンスを最小
にする為に、誘電性シート4A、4B14Cは例えばチ
タン酸バリウムBaTiOs fit−どO様な高誘電
率材で作られる。
更に本体セクション3は誘電性シート4A、4B、4C
の主要面6A、6B、6C上に各々配置されるメタライ
ゼーションの層の形のコンデンサ・プレート5A、5B
、5Cを有している。プレート5A15B、5Cは面6
A、6B、6Cの全体として中央部に夫々配置され、境
界部7A、7B及び7Cによってシート4A、4B、4
Cの周辺部から離れて配置されている。好ましい態様に
おいて、プレート5A、5B15Cはほぼ面積が等しい
。第1図に示される様に、プレー)5A、5B、5Cは
各々8A、8B、8Cに添字を付して示されるグループ
のプレート・タブを有する。これらのプレート・タブは
主プレート・セクション9A、9B、9Cからシート4
A、4B、4Cの端部10A、10B、IOCまで伸び
ている。
以下に於いて詳細に示される様に、好ましい態様に於い
て、構造体1の複数のプレートは異なったキャパシタン
ス及び電圧レーティングの多重コンデンサの個々のコン
デンサの形成を可能にするべく異ったタイプのプレート
である。図示される様に、構造体1は2つの異。なるキ
ャパシタンス及び電圧レーティングを有するコンデンサ
の形成を助長するために6つのタイプのプレー)5A、
5B及び5Cを有する。この態様において、プレートの
タイプはプレートあたりのタブの数とプレートの位置と
によって定義される。具体的に言うと、タブ・グループ
8Aはタブ8A1ないし8A5を有し、グループ8Bは
タブ8B1及び8B2を有し、グループ8Cはタブ8C
1及び8C2を有する。特定のグループのタブは本体2
の幅の方向である、シー)4A、4Bもしくは4Cの幅
の方向に相互に離隔して配置される。
図示される様に、本体2、シー)4A、4B。
4C,プレート5A、5B、5C並びにタブ8A。
8B、8Cは空間を有効に使うために断面が全体として
矩形である。もしも本体2の断面が矩形以下のものであ
るならば、シー)4A、4B、4C、プレート5A、5
B、5C並びにタブ8A、8B。
8Cの形を所望の形に変えることができる事を理解され
たい。プレート5A、5B、5C及び関連するタブ・グ
ループ8A、8B、8Cは通常の方法によって面6に、
6B、6Cヘスクリーンされた例えば銀ペーストの層で
あってもよい。
第1図に示される様に、種々のプレート・タイプのプレ
ート・タブがそれぞれシー)4A、4B14Cの端部1
0A、10B、10Cへと伸びている。更に、端部1 
DA、I DB、j OCは、シートが結合される際に
、端部10A、10B、10Cが組合わせられて本体の
共通面11(ここでプレート・タブが露出される)を形
成する様に整列される。更に第1図において、種々のプ
レート・タイプのプレート・タブが個々のシート4A、
4B、4C上に配置されるが、それはシートが結合され
る場合、特定のプレート・タイプのタブが本体の幅方向
において他のプレート・タイプのプレート・タブ間にお
いて整列する様に配置される。
具体的に言うと、プレート・タイプAには5つのタブ8
A1ないし8A5があ、す、、それらは対応するシート
4Aの幅方向に等間隔に配置される。プレート・タイプ
Bは、個々のシート4B上に配置された2つのタブ8B
1及び8B2を有する。そしてシー’ト4Aと組合わさ
れると、タブ8B1はり7’8A1及び8A2の間にあ
り、タブ8B2はタブ8A3及び8A4の間に来る。同
様にプレート・タイプCには個々のシート4c上に2つ
のり7”8C1及び8C2が配置され、よってシート4
A、4Bと結合されると、タブ8C1はタブ8A2及び
8A3の間に配置され、タブ8C2はタブ8A4及び8
A5の間に来る。
本体2内でのコンデンサの形成を助長するために、本体
2の共通面11において相互接続バス・グループ12A
112B、12Cが設げられる。
第1図の構造体においては、相互接続バスは同じプレー
ト・タイプの対応するプレート・タブを接続する様に配
列される。従って、バス12A1.12A2.12A3
.12A4、及び12A5が、プレート・タイプAのプ
レート・タブ8A1ないし8A5を相互接続する為に本
体2の長さに沿う面11に設けられる。更に、プレート
・タイプBのプレート・タブ8B1及び8B2を相互接
続するために本体の長さに沿う面11に於いてバス12
B1及び12B2が、プレート・タイプCのプレート・
タブ8C1及び8C2を相互接続するために本体2の長
さに沿う面11に於いてバス12C1及び12C2が設
けられる。
プレート−タブの様に、バス・グループ12A112B
、12Cが本体の幅Wの方向に間隔を置いて共通面11
に配置される。更に、種々のプレート・タイプのプレー
ト・タブが他のプレート・タイプのタブ間に配置される
ように、特定のプレート・タイプに関するバスもまたそ
の様に配置される。すなわち、本体の幅方向に見て、バ
ス12C1は12A2及び12A3の間に、バス12B
2は12A3及び12A4の間に、バス12C2は12
A4及び12A5の間に配置される。
この構成において、コンデンサのサブ・ユニットは2つ
のコンデンサ・プレートの間に1ないしそれ以上の誘電
素1をサンドイッチする様に種々のプレート・タイプの
タブを様々に接続する事によって形成される。コンデン
サのサブ・ユニットは平行プレートeタイプのユニット
であるので、サブ・ユニットあたりのキャパシタンスは
下記公知の式で表わされる。
C=Σ− り ここで、Cはキャパシタンスを、Aはプレートの面積を
、Lはプレート間の誘電体の厚さを、Σは誘電率を示す
従って、所定の誘電率に関して、コンデンサ・プレート
の面積が大きくなるにつれて、キャパシタンスは大とな
り、プレート間の距離が大きくなると、キャパシタンス
は減る。この場合の様にサブ・ユニットが並列に接続さ
れる場合、構造体の総合キャパシタンスは個々のサブ・
ユニットのキャパシタンスの和に等しい。
更に平行プレート・コンデンサに関して、コンデンサが
耐え得る最大電圧は次式で表わされる。
V=D”t ここで、■は構造体が破壊する事なく耐えうる最大電圧
を、Dは誘電材の絶縁耐力を、tはプレ−ト間の誘電体
の厚さを示す。
この式が示す様に、誘電体の厚さが増すと、コンデンサ
が耐えうる最大電圧が増す。よって、第1図の構造体で
は、最大電圧レーティングは活性プレート間の誘電体の
厚さに依存する。
上記の様に、構造体1は3種の異ったプレート・タイプ
を有する。それらのプレート−タイプはA、B、A、C
,A、B etcの順序で本体の長さ方向に間隔を置い
て配置される。この配列に於いては、2つの異なる電圧
レーティングの2つの異なるキャパシタンスが、同じプ
レー)−タイプの対応するプレート・タブを相互接続す
ることによって形成される。
第1のキャパシタンス及び電圧レーティングを有するコ
ンデンサはプレート・タイプA及びBを一体に取扱かう
事によって、第2のコンデンサはプレート・タイプA及
びCを7体に取扱かう事によって形成することができる
。プレート。タイプの配置によって、並列方式でプレー
ト・タイプA及びBを用いるコンデンサは第1のキャパ
シタンス及び電圧レーティングを有し、同様にしてプレ
ート・タイプA及びCを用いるコンデンサは、ユニツ)
ABの17/″2のキャパシタンスに等しい第2のキャ
パシタンスΦレーティングを有するが、ユニットABの
2倍の電圧レーティングを呈する。
前記の様に、プレート面積及び誘電材が一定であると、
プレート間の距離が増加するにつれて、電圧レーティン
グは比例して増加し、キャパシタンス・レーティングは
反比例して減る。第1図に示される様に、プレート・タ
イプA及び8間の距離は1ユニツト分すなわちシート4
の1枚分の厚さである。プレート・タイプA及び6間の
距離は2ユニツト分すなわちシート402枚分の厚さで
ある。
従って、AB及びACコンデンサにおいて等しい数のプ
レートが接続される場合、プレート間の距離のみが示さ
れる結果となる。ACコンデンサ誘電体におけるBタイ
プ・プレートの存在は、BプレートがACコンデンサを
用いる回路から電気的に絶縁される場合、好ましくない
効果は認められないという事実が見出された。コンデン
サがプレー)BCを組合わせる事によって定められる場
合、それはABのプレートに等しい値即ち1ユニツトの
誘電体厚さに等しい値である事に注目されたい。
更に、第1図の構造体においては、全ての同様のプレー
ト・タイプが一体に接続されるので、コンデンサ、例え
ばAA、BB、CCを形成するために同じプレート・′
タイプを選択的に配列することによって、あるいは誘電
体厚さを変化させるために同じプレート・タイプの成る
対応するタブを除く事によって形成しうるコンデンサに
関しては何の配慮もなされていない。
種々のレーティングのコンデンサの最終的な形成プロセ
スは図示されない多層セラミック(MLC)基板上にコ
ンデンサ構造体1をマウントすることによって行なわれ
る。MLC基板は、構造体1を結合させるべきICに対
して種々のコンデンサ・バスな接続するのに必要な配線
素子を含む。
MLC基板の細部及び構造体1の結合に関しては、前記
の特開昭57−28348号公報を参照されたい。
MLC基板に構造体1を装着する技術は第2図に示され
る欅に半田ポール13を用いる事によって助長される。
半田ポール13は構造体1の共通表面11に配置され、
MLC基板の相互接続パターンに対してバス12A、1
2B、12Cを電気的に接続する。更に構造体1がML
C基板に結合される場合に半田の流動体を閉じ込めるた
めに、層14の形の半田ダムが共通面11に設げられる
層14は半田ポールをぬらさない、即ち、粘着し−ない
例えば通常の方法で面11に塗布されたポリイミドの層
の様な材料で作られる。
第2図に示される様に、層14はキャピテイ基部16に
おいて下方の相互接続バスを露出させる様に層を通して
伸びるキャビティ15の配列を呈する様にパターンが形
成される。層14におけるキャビティ15のパターンは
構造体の“フット・プリント(足跡)”と称せられ、M
LC基板上の適当な位置に半田ポールを配置し、それを
正しく相互接続する様に設計される。キャビティ15は
通常のマスク及びエツチング技術を用いる事によつて層
14内にパターン状に形成される。好ましい態様におい
てはUS−P4004044の明細書に示されるいわゆ
るリフトオフ・プロセスが用いられる。
前述の様に、VLSI ICチップの寸法、速度及び低
コストの利点を保持するために、設計者は小型で高速動
作の可能な、その様なチップと共に用いうる単体のコン
デンサを求めてきた。この目的を達成するために前記特
開昭公報に示される発明の発明者は第1図及び第2図に
関連して示した多層共通面成端型コンデンサ構造体を提
案した。しかしながら、前に指摘した様に、上記特開昭
公報の構造体を用いる事によって可能な寸法の十分な縮
小を実現する際に実用上の困難に遭遇した。
具体的には、寸法を最小にするために、設計者は本体2
0幅の方向に見て、プレート・タブの幅をできるだけ小
さくし、本体2の幅方向に見てプレート・タブをできる
だけ密接して配置する事を求めてきた。プレート・タブ
の寸法及び開隔のこれらの縮小は構造体1の幅を最小化
するために研しかしながら、残念ながらタブの幅及び間
隔が減じられるにつれて、破壊電圧がプレート誘電体の
破壊電圧より低くなる極近接点を避ける様にタブ及び相
互接続バスを配置するのが困難になる。
1つのプレートeタイプのタブと他のプレート・タイプ
のバスとの間の間隔がコンデンサ・プレート間の誘電体
の厚さに等しいかあるいはより小である場合、ユニット
の破壊電圧は上記近接点が維持できる電圧となる。もし
も同じプレート・タイプの対応するプレート・タブが本
体の長さ方向に整列されないならば、成るプレート・タ
イプのバスが形成される場合、他のプレート・タイプの
1あるいはそれ以上のタブに対してそれらのバスが極め
て近接した状態となりうる。これによって動作電圧が最
大となり、実際のコンデンサの誘電体厚さよりも薄い厚
さを有する部分を呈する構造体が形成され得る。
プレート・タブの不整合はいくつかの原因から生じる。
個々の誘電シートにおいてプレート・タブを正確に配置
し、焼成されない状態で対応するタイプのプレート・タ
ブを構造体の長さの方向に整列させる様にシートを結合
する事は困難である事が分った。この問題はグリーン・
セラミックが焼成される場合の構造体の収縮によって更
に悪化する。構造体は焼成の際に全ての次元において不
規則な収縮を生じるのが普通である。この収縮は実質上
制御不能であ−って、タブの累加的不整合を生じる。更
に、共通面11において相互接続ノくスを形成するため
のプロセスにおける精度上の限界によって、同じプレー
ト・タイプの対応するプレート・タブのための相互接続
バスを中心線に於いて正確に配置する事が困難である事
が分った。これによって、所定のタブ中心線の一方もし
くは他方の側へのバスの歪曲が生じる。
この整列に関連する困難性は、典型的なタブ幅が約0.
1mmないし0.18mm(4ミルな−・し7ミル)で
、交互のプレート・タイプのタブ中心間の距離が約0.
2 m mないし0.25mm(8ミルないし10ミル
)であるものを実際に作る場合を考えるとより容易に理
解しうるであろう。更に、好ましい態様において短絡バ
スの幅は典型例として約0、i 3mmないし0.18
mm (5ミルないし7ミル)である。毛髪の直径がお
よそ0.38 m m (15ミル)である事を考える
と、タブ及び短絡ノくスは毛髪の1/3のオーダーであ
って、従ってそれらの配置長d整列が重大な問題を呈す
る事が理解できる。
第3図は構造体1の部分を示す図である。電圧レーティ
ングを減じるプレート・タブの不整列状態が図示されて
いる。第1図及び第6図に示される様に、個々のプレー
ト・タイプ5A、5B、5Cのプレート・タフ憧A、8
B、8Cが本体2の幅方向に配列されており、プレート
・タイプ5A、5B、5Cが本体の長さ方向に配置され
ている。
本体の長さ方向に配置されたプレート・タイプの各行が
工ないし■で示・さ゛れ1て坊・る)。更に第1図及び
第3図には、夫々タブ8’A18B18Cを相互に接続
すべ(本体の長さしの方向に伸びる相互接続バス12A
、12B、12Cが示される。
第3図において、タブ及びバスのための設計位置が破線
で示され、不整合状態のタブ及びバスの実際の位置が実
線で示される。第3図に示される様に、タブ及びバスが
設計位置からずれる場合、あるタイプのタブと他のプレ
ート・タイプのバスとの距離はコンデンサ・プレート間
の誘電体の厚さよりも小となりうる。この例が行I及び
行■において示される。行Iにおいて、タブ8A1がバ
ス12B1に近接し、行■において、タブ8A2がバス
12C1に近接している。図示される様に、Aプレート
・タブとB及びCバスとの間の距離はAB及びACプレ
ート組合せの間の誘電体の厚さよりも小である。その結
果AB及びACコンデンサの最大動作電圧が減じる。タ
ブ及びバスの不整合から生じる最大動作電圧における潜
在的な減少を回避するために、本発明の教示するところ
は種々のプレート・タイプのタブ笈びバスを整列及び分
離するためにコンデンサ本体の共通成端面に溝部を設け
ることにある。
本発明による改良された構造体が第4図に示される。図
示される様に、第1図及び第2図に示される構造体に対
応する改良された構造体の要素には同様の参照番号を用
いている。従って改良された構造体100は多重セクシ
ョン3からなる本体2によって示される。セクション3
は絶縁シート4A、4B14Cを有している。それらの
シートは夫々主要面6A、6B、6Cを有し、これらの
主要面においてコンデンサ・プレー)5A、5B15C
が中心線に関して配置されている。図示される様に、プ
レー)5A、5B、5Cには夫々タブ8A、8B、8C
が設けられている。特開昭公報に示される前出の構造体
における様に、改良された構造体のプレー)5A、5B
、5Cには複数のタブが設けられ、その数及び位置が個
々のプレートのタイプを定義する。前出の構造体におけ
るように、プレート・タイプは本体の長さ方向に交互に
配置され、個々のプレート・タイプのタブは本体の幅方
向に交互に配置されている。前出の構造体におけるよう
に、プレート5A、5B、5C及びシート4A、4B、
4Cは、全てのプレート・タブが露出する共通成端面1
1を構成する様に整列され、組合わされる。
改良構造体100の場合、本体の幅方向に異なるプレー
ト・タイプのタブ間に位置する溝部17が共通面11に
設けられる。第4図に明確に示される様に、溝部17は
本体2の長さ全体にわたって伸びている。更に、溝部1
7は本体の幅方向にみて異なるプレート・タイプのタブ
間の空間を埋める様な寸法を有する。この様に溝部17
を配列することによって、設計位置からずれたプレート
・タブの部分を消滅させる。従って、溝部17は本体2
の長さに沿って伸びるので、対応するタブ8A、8B、
8Cの残りの部分21A、21B、21Cを本体の幅方
向に整列させる様に働らく。溝部17はずれたタブ8A
、8B、8Cの幅を減じる働らきをする。従って、溝部
形成技法はタブのずれがタブ幅より小さい場合に有効で
ある。これからして、溝部形成技法の有効性の範囲を伸
ばすために本発明の他の特徴点はプレート・タブ8A、
8B、8Cの幅を本発明が用いられない場合の幅よりも
犬ならしめる事にある。この様にして、適当な幅のタブ
残部は設計上のタブ境界内に見出しうる。換言するなら
ば、タブ幅が増大すると、より多量のずれを補正する事
ができるのである。しかしながら、ずれを補正するため
の溝部形成の可能性及び増大されたタブ幅の増強効果に
関する限度が存在する。具体的に言うと、タブのずれが
本体の幅方向に大き過ぎ、隣接するプレート・タイプの
タブの設計境界と交差する場合、そのずれを補正するこ
とができないのである。溝部は設計上のタブ位置の間の
材料のみを除去する様に配置され、寸法が与えられるの
で、もしもあるプレート・タイプのタブが他のプレート
−タイプの通常の境界内へずれるならば、ずれたタブの
部分は溝部形成後に隣接するプレート・タブ境界内に残
るであろう。従って、タブ残部が相互接続されるとずれ
たタブ残部はコンデンサ構造体をショートさせた状態の
ままになる。
溝部の寸法に関する他の考慮すべき点は、溝部が耐えう
る最大電圧が、プレート間の誘電体厚さが耐え得る電圧
よりも大となる様に溝部の幅を十分大きくする事である
。溝部の幅は溝部に面する様に用いられる絶縁材の特性
に依存して変動しうる。例えば、溝部が被覆されないま
まにされる場合、所定の溝部の幅に関する結果的な空気
の誘電体が第1の最大耐電圧を呈する。もしも溝部がよ
り高い誘電力の例えばポリイミドの様な絶縁材で被覆さ
れるならば、同じ幅の溝部に対する最大耐電圧はより高
くなるであろう。従って、もしも絶縁媒体の誘電力が増
すならば、溝部の幅を減じることができる。
最大動作電圧における減少は相互接続バスに対するプレ
ート・タブの接近によって生じるので、バスが配置され
る共通面11の表面において最大の感度が呈せられる。
従って、もしも露出したプレート・タブ及び異なるプレ
ート・タイプの最も近いバスの接近を防止するに十分な
寸法の深さを溝部が有するならば、溝部の深さは厳格で
はない。
好ましい態様において、溝部17の深さはその幅と略等
しい寸法を有する。
かの側に位置するので、溝部が形成される場合、個々の
プレート・タブ8A、8B、8Cに関してメサ構造体1
8A、18B、18Cができる。その様に形成されたメ
サ構造体18A、18B、18Cは個々のプレート・タ
ブ8A、8B、8Cに関して本体の幅方向における境界
を画定する。即ち、溝部がプレート・タブの横方向の伸
びた部分と遭遇して成端させると、溝部は同じプレート
−タブの対応するタブを本体の長さ方向に整列させる。
更にこの整列によって設計者の考えた面11上の名目上
の境界内に個々のプレート・タブの残部21A、21B
、21Cが形成される。
メサ構造体18A、18B、18Cは、第4図及び第5
D図に示される様にプレート・タブ8A。
8B、8Cの残部21A、21B、2ICが露出される
個々の上部表面2OA、20B、2DCを有する。表面
2OA、2DB、20Cの上部及びタブ残部21A、2
1B121Cに関して、バス12A、12B、12Cが
夫々配置される。
本発明の好ましい一態様に於いて、絶縁層14の形の半
田でぬれない媒体である半田ダムが溝部17、バス・グ
ループ12A、12B、12Cを覆って共通成端面11
上に設けられる。前出の構造体におけるように、絶縁層
14は例えば通常の方法で塗布されるポリイミドの層で
もよい。前出の構造体の様に、通常の技法によってバス
12A112B、12C上にキャビティ15(キャピテ
イは個々のバスが露出される基部16を有する)が位置
する様に層14にパターンが形成される。キャビティ1
5は構造体100がMLC基板上にとりつげられる時の
半導体の流動を閉じこめるべ(半田ボール13を受は入
れる様に形成される。前出の構造体における様に、層1
4におけるキャピテイ15のパターンは個々のバス12
A112B。
12C及びそれらのプレート・タイプ5A、5B。
5CをMLC基板へ適当に結合し、コンデンサ・ユニッ
トが完全に形成される様に設計される。
第5D図は第4図のA−A線に沿う構造体100の断面
図であって、メサ構造体18A1.18B1.18A2
及び18C1を示す。図示される様に、タブの残部21
A1.21A2が、夫々バス12A1.12A2に接す
るメサ構造体の表面20A1.20A2に於いて露出さ
れる。更に第5D図において、半田ダム層14が表面1
1及びバス12A1.12B1.12A2及び12C1
を覆っている。しかしながらバス12A1.12A2は
バスが半田ボール13と接するキャピテイ150基部1
6において部分的に露出される。更に第5D図に示され
る様に、半田ボール16は層14の上部表面よりも上に
つき出ている。前記の様に、キャビティを有する層14
は構造体1が基板にとりつげられる際の半田流動体に対
するダムとして働らく。
更に他の本発明の好ましい実施例が第6A図ないし第6
C図に示される。この場合も同じ様な素子は同じ参照番
号を用いる。第6A図ないし第6C図の実施例の場合、
リード・フレーム24が構造体の半田ダムを支持するた
めの広い基部を形成するために用いられる。タブの幅及
び間隔が構造体100の幅を縮めるために減じられる場
合、半田ホール16のための半田ダムを収容すべくパス
12A、12B、12C上に拡げられた基部を設けるこ
とが望ましい。更に、その様なフレームは寸法の減じら
れたメサ構造体18A、18B、18Cの取り扱かい及
びそれらに対する配列の容易さを助長する。
好ましい態様において、第6B図に示される様に、リー
ド・フレーム24は長さり1幅W及び厚さTを有する全
体として矩形をしており、構造体1の共通面11上に設
けられる。リード・フレーム24は、フレームの幅の方
向に間隔を置いて配置された、フレームの長さ方向に伸
びる全体として矩形の一連のスロット25を有する平坦
なプレートで企る。スロット25はフレームの長さ方向
にフレーム24内において中心1合、わされ;、それら
の長さがフレーム24の長キヲ□超えない様な寸法を有
する。従って、フレーム24のパラメータの範囲におい
てフレームのエプロン部24Dが画定される。フレーム
24の幅の方向におけるスロット250間隔によって、
フレーム素子24A。
24B、24Cがフレーム240本体内に画成される。
フレーム素子24A124B124Cはフレームのエプ
ロン部24Dによって結合される。
組立体において、フレーム素子24A、24B。
24Cが夫々パス12A112B112cの上部に配置
され、その上において中心合わせされ、第6C図に明示
される如く、スロットが溝部17の上で中心合わせされ
る様に、フレーム24が共通面11上に設けられる。フ
レーム素子24A、24B、24Cは、バ、<j 2A
、12B112Cを有するメサ構造体1白A、18B、
18Cよりもおよそ50%幅広となる様な寸法を有する
。結果として、素子24A、24B、24Cは、パス1
2A、12B、12C上で中心合わせされる場合、夫々
メサ構造体18A、18B、18Cの境界を与える溝部
17内へ伸びる゛。フレーム素子24A、24B、24
Cは夫々バス12A、12B、12Cの幅を超えて伸び
る寸法を有するので、従ってスロット25は溝部17の
幅よりせまい幅の寸法となる。好ましい実施例において
、スロット25は溝部17の幅のおよそ50%に等しい
、構造体2の長さよりもおよそ10%長い寸法を有する
フレーム素子24は銅合金でもよい。合金は所望の物理
的電気的特性に依存する。フレーム素子24は例えばろ
う接すなわち半田ボール15の融点より高い融点の高温
鉛−錫半田によって通常の技法を用いてパス12A、1
2B112Cへ結合される。
フレーム24が構造体1に結合されると、独立した、切
り離されたフレーム素子24A、24B、24Cができ
る様にフレーム・エプロン部24Dをトリミングする。
次に、第6C図に示される様に、半田ダム層14がフレ
ーム部へ被覆され、他の実施例と同様にして、半田ボー
ル13を受は入れるための、フレーム素子を露出させる
基部16を有するキャビティ15を形成するために通常
の技術を用いてパターンが形成される。半田ダム材はポ
リイミドの様な絶縁層もしくは例えばクロームの様な金
属層である。半田ボール13はリード・フレーム素子2
4A、24B、24Cに接触し、絶縁層14の上部表面
より上へ突出する様にキャビティ15内に設けられる。
この構成によって、構造体100が前述の様にして基板
へマウントされる。
フレーム24を取りつけた後に半田ダムを形成する代り
に、フレームをコンデンサ本体にボンディングする前に
半田ダム層14をリード・フレーム上に形成してもよい
。この代替案を用いる場合、半田ダムはフレームを本体
2ヘボンデイングするプロセスに耐える様に選択しなけ
ればならない。
本発明の更に他の実施例を第7A図ないし第7G図に示
す。再び前述の実施例の場合の様に、共通の要素が同様
にして指定されている。第7A図ないし第7G図に示す
実施例において、構造体には前述の実施例と同様にして
溝部17及びメサ構造体18A、18B、18Cが設け
られている。
しかしながら第7A図ないし第7G図の実施例において
は、第1層の絶縁体26は共通面11の上に付着されて
示される。第1絶縁層26は溝部17を満たす様に配置
される。しかしながら、絶縁層26は、個々のメサ構造
体の上部表面20A。
20B、20Cが露出され、バス12A、12B。
12Cの形成のためのメタライゼーションを受は入れう
る様にメサ構造体18A、18B、18Cの領域におい
てパターンが形成される。他の実施例における様に、メ
サ構造体の最上部2OA、20B、2DCにおけるバス
12A、12B、12Cは個々のメサ構造体の境界内に
配置されるプレート・タブの残部21A、21B、21
Cと接触する。
第7G図に示される様に、構造体100は半田ダム層(
例えば非半田金属層)14を有する。これは第1の絶縁
層26及び相互接続バス12A、12B、12C上に配
置された、通常の技法で設けた第2の絶縁層である。他
の実施例の様に、半田ダム層14は相互接続バス12A
、12B、12Cが露出される基部16を有するキャピ
テイ15を含む様に通常の技法を用いてパターンが形成
される。キャピテイは、バス12A、12B、12Cと
接触し且つMLC基板へ構造体をマウンドしつる様に半
田ダム層14の上部表面よりもつき出た半田ボール13
を受入れうる様に形成される。
半田ダム層14は個々の相互接続バス12A、12B、
12Cの上に配置されるキャビティを有するパターンを
形成された金属層であってもよい。
第7A図ないし第7G図の実施例において、第1の絶縁
層は例えばスパッタリング等の任意の付着プロセスによ
って溝部17内に形成された二酸化シリコンであっても
よい。第2の絶縁層14は通常のマスク及びエツチング
技法を用いてパターン形成された、通常の方法で被覆し
たポリイミドの層であってもよい。また金属半田ダム層
は通常の技法でパターンが形成されたクロムであっても
よい。
本発明に従って、上記実施例を形成する為の好ましい方
法が存在する。第6A図ないし第6D図に示される実施
例の場合において、この構造体を形成する好ましい方法
は、まずコンデンサ本体を形成し、共通面11にメタラ
イゼーションの層をプランケット付着し、同じプレート
−タイプ5A。
5B、5Cの対応するタブ8A、8B、8Cを本体の長
さ方向に整列させる様に共通面11において溝部17を
形成し、同時にメサ構造体18A、18B118C及び
相互接続バス12A、12B112Cを画成し、次いで
溝部17及びバス12A112B、12Cの表面を覆う
様に面11において絶縁層として半田ダムを形成し、続
いてバスを露出される基部を有するキャビティ15をバ
ス12A、12B、12C上に形成する様に絶縁層14
にパターンを形成し、半田ボールが個々のバス12A1
12B、12Cと接触し且つ層14の表面より上につき
出る様にキャピテイ15内に半田ボール13を付着させ
るステップを含む。
更に具体的には第6A図ないし第6D図に示される実施
例の本体2は例えばチタン酸バリウムの様な未焼結セラ
ミック材のグリーン・シート(生シート)を調整するこ
とによって形成される。シートの形成に続いて、公知の
方法によってそのシート上に所望のパターン及び寸法の
例えば銀の金属ペーストの層をスクリーニングする事に
よってコンデンサ・プレートを設けることができる。次
にプレートが形成された所望のパターン及び寸法のコン
デンサ・セクションがシートから打ち抜かれ、所望の方
向に向けられ、焼成された本体2を形成する様加熱、加
圧されて相互に結合される。
その代りに、コンデンサ本体は順次セラミック・スラリ
ーの層を所望の幅及び高さのモールドに注ぎ込み、乾燥
させ、次いで例えばスクリーニング技法を用いて金属プ
レートを設ける事によって形成することができる。構造
体に関して所望の長さが達成されるまで後の層も同様の
方法で形成される。次に結合された層を焼結した本体を
形成すべく焼成する。
セラミック・コンデンサ本体を形成するための上記の諸
方法はコンデンサ製造技術の分野に於いて公知の技術で
あって、本発明の一部でない事を理解登れたい。
本体2の形成に続いて、通常の技法によってコンデンサ
の面11にメタライゼーションの層15が付着される。
例えばその層は面11全体にクロム、銅及びクロムもし
くは他の基板合金を順次真空蒸着する事によって形成さ
れる。
メタライゼーションがブランケット付着されたのち、面
11に溝部が形成される。溝部17は例えば表面の所望
個所に於いて所望の幅及び深さに鋸歯手段を用いて形成
される。そのために、水冷式の研磨ホイールを用いる事
ができる。
鋸歯手段によって溝部がほられた後、溝部形成時に生じ
た損傷をいやすために構造体をアニールする。
鋸歯手段の代りに、共通面11を超音波研磨によって溝
部を形成してもよい。超音波研磨の場合、歯が所望の溝
部の位置及び寸法に対応したくしの形をした研磨手段が
共通面11に配置され、研磨スラリーが供給される間に
超音波駆動される。研磨は所望の一部の深さが達成され
るまで所定の時間にわたって続けられる。
次に、面11に例えばポリイミドの絶縁材の層の形状に
半田ダムが設けられる。ポリイミドはメサ構造体18A
、18B、18C及び溝部17の表面上を被覆する様に
、例えばスプレーもしくは浸漬法によって塗布される。
半田ダム14の形成後通常のエツチング技法によりキャ
ビティ15を形成する様パターンが作られる。キャピテ
イ15はバス16と共に形成されたバス12A、12B
、12C上の・層14内に配置され、バスを露出させる
。キャビティを有するパターンを形成するために、通常
のリフト・オフ・マスキング技法を用いることができる
。その後で、バス12A、12B、12Cに接触する様
に、また半田ダム層14の表面からつき出る様にキャピ
テイ15内に半田ボールを付着する。
第7A図ないし第7C図に示される実施例の場合、溝部
17、メサ構造体18A、18B、18C及び相互接続
バス12A、12B、12Cは実質的に第6A図ないし
第6B図に示される実施例に関連して示された様に形成
される。しかし、溝部、メサ構造体及び相互接続バスの
形成に続いて、上記のリード・フレーム24が共通面1
1に配置され、夫々バス12A、12B、12Cにボン
ディングされる。フレーム24は例えば半田ボール13
の融点より高融点の鉛−錫半田でもってろう接する事に
よってバス12A、12B、12Cヘボンデイングされ
る。ボンディングされたのち、第6B図に示される様に
リード・フレーム・エプロン部24Dがバス12A、1
2B、120上に個々のフレーム素子を残す様にトリミ
ングされる。
エプロン24Dは例えば剪断によってトリミングされる
。次に、夫々フレーム素子24A、24B。
24C上に絶縁層もしくは金属層として半田ダム層を設
けるために通常のマスク及びエツチング技法が用いられ
る。続いてリード・フレーム素子24A、24B、24
C上にこれらを露出させる基部を有する層14内にキャ
ピテイ15を層14内に形成するパターン形成プロセス
が行なわれる。
キャビティ15の形成に続いてリード・フレーム素子2
4A、24B、24Cに接触し、層14の上部表面から
突出する半田ボール15を設ける。
その代りに、半田ダム層14はフレーム24がコンデン
サ本体上にマウントされる前に、フレーム24上に形成
されてもよい。この手法は整列及び処理上の困難を緩和
する利点を有する。
第7A図ないし第7G図に示される実施例に関して、そ
の好ましい形成方法は次の通りである。
セラミック本体の形成に続いて、第5八図ないし第5D
図及び第6A図ないし第6C図に示される実施例に関し
て説明した様にして溝部17が共通面11に形成される
。但し第7A図に示される様にバス12A、12B、1
2Cを形成するために用いうtするメタライゼーション
層のブランケット付着前に形成される。溝部17及び結
果として生じるメサ構造体18A、18B、18Cの形
成に続いて、二酸化シリコンの様な第1の絶縁材の層が
、溝部17を満たしメサ構造体の表面2OA、20B、
2DCを被覆する様に、共通面11上に形成される。第
1の絶縁層は例えばスパッタリングによって、二酸化シ
リコンでもって形成される。
第1絶縁層26の形成に続いて、例えばイオン・ミリン
グあるいはグラインディングによって第7B図の中間構
造体を形成する様に層が平坦化される。次に、メサ構造
体18A、18B、18C及び個々のプレート・タブ残
部21A、21B。
2ICの上部表面2OA、20B、20Cを露出させる
様に、通常のマスク及びエツチング技法を用いて絶縁層
26にパターンを形成する。その結果を第7C図に示す
。次いで、例えばクロム、銅、クロムのメタライゼーシ
ョン層が、第7D図の中間構造体を形成すべく個々のメ
サ構造体18A、18B、18Cの露出した表面2OA
、20B。
20Cに於いて通常の技法を用いて付着される。
次′に、構造体の上部表面が、第7E図の中間構造体を
形成する様に、例えば電子ミリングもしくはグラインデ
ィングの様な通常のプロセスを用いて再び平坦化される
。第7E図に示される中間体の形成に続いて、例えばポ
リイミドの第2層の絶縁層14の形に半田ダムが付着さ
れる。ポリイミドもしくは他の絶縁材の半田ダム層は、
第7F図の中間構造体を生じる通常の技法を用いて形成
しうる。その代りに、形成された相互接続バス12A1
12B、12Cの上部表面に隣接する様に金属半田ダム
にパターンを形成してもよい。最終的に、前記の構造体
の場合の様に、バスを露出させる基部16を有するキャ
ビティ15を形成するために通常の技法を用いて半田ダ
ム層14にパターンが形成される。次に相互接続バスに
接触し、前述の様に半田ダム層の上部表面から突出した
半田ボール13をキャビティ15内に付着させる。
【図面の簡単な説明】
第1図ないし第3図は既に提案済みのコンデンサ構造体
を説明する図、第4図は本発明に従う改良された構造体
を説明する図、第5A図ないし第5D図は本発明に従う
改良された構造体を形成するステップを説明する図、第
6A図ないし第6D図は本発明の他構造体を形成するス
テップを説明する図、第7A図ないし第7G図は本発明
に従う構造体の形成ステップの他の態様を説明する図で
ある。 第4図において100・・・・改良されたコンデンサ構
造体、2・・・・本体、3・・・・多重セクション、4
A・・・・シート、5A・・・・コンデンサ拳プレート
、6A・・・・主要面、11・・・・共通成端面、12
A1〜12A5・・・・バス、12B1.12B2・・
・・バス、12C1,12C2・・・・バス、14・・
・・半田ダム層、15・・・・キャビティ、16・・・
・基部、17・・・・溝部、18A・・・・メサ構造体
、21A1.21A2・・・・プレー)−タブの残部。 出願人インターナショナル・ビジネスφマシーンズ・コ
ールたクタン代理人 弁理士  岡   1)  次 
  生(外1名) 手  続  補  正  書(方式) 昭和58年を月B日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和58年 特許願 第16329  号五補正をする
者 4、代理人 6 補正の対象 明細書の図面の簡単な説明の欄 Z 補正の内容 明細書第52頁の図面の簡単な説明の欄の記載のうち同
頁第14行ないし第15行の「第6A図ないし第6D図
は」を「第6A図ないし第6C図は」と訂正する。 (2)

Claims (1)

  1. 【特許請求の範囲】 所定の長さ、幅及び高さのセラミック本体からなる下記
    構成を含むコンデンサ構造体。 (イ)上記本体の長さ方向に上記本体内において間隔を
    おいて配列された、上記本体の共通面において露出され
    る1つないしそれ以上のタブを夫々が有している多重コ
    ンデンサ・プレート。 (ロ)特定のキャパシタンス値及び電圧レーティングを
    呈するコンデンサを形成する様に電気的に接続するため
    のバスであって、上記タブを選択的に及び電気的に相互
    接続する1つないしそれ以上のバス。 (ハ)タブをグループ別に整列させ且つ形成されたバス
    の分離を保証するコンデンサ本体の共通面に設けられた
    溝部。
JP58016329A 1982-04-02 1983-02-04 コンデンサ構造体の製造方法 Granted JPS58196008A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US364819 1982-04-02
US06/364,819 US4419714A (en) 1982-04-02 1982-04-02 Low inductance ceramic capacitor and method for its making

Publications (2)

Publication Number Publication Date
JPS58196008A true JPS58196008A (ja) 1983-11-15
JPH0322684B2 JPH0322684B2 (ja) 1991-03-27

Family

ID=23436230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58016329A Granted JPS58196008A (ja) 1982-04-02 1983-02-04 コンデンサ構造体の製造方法

Country Status (4)

Country Link
US (1) US4419714A (ja)
EP (1) EP0090964B1 (ja)
JP (1) JPS58196008A (ja)
DE (1) DE3377096D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
US4862318A (en) * 1989-04-04 1989-08-29 Avx Corporation Method of forming thin film terminations of low inductance ceramic capacitors and resultant article
US4949217A (en) * 1989-06-23 1990-08-14 General Electric Company Multilayer capacitor suitable for substrate integration and multimegahertz filtering
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
US5367430A (en) * 1992-10-21 1994-11-22 Presidio Components, Inc. Monolithic multiple capacitor
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US6292350B1 (en) 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
US6266228B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6266229B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
DE19758345A1 (de) * 1997-12-22 1999-06-24 Inst Halbleiterphysik Gmbh Digital abstimmbare, elektronische Kapazität
JP3548821B2 (ja) 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
US6327134B1 (en) 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP3489729B2 (ja) 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6574077B1 (en) 1999-12-02 2003-06-03 Seagate Technology Llc Microactuator assembly having improved standoff configuration
US6477032B2 (en) * 2001-01-31 2002-11-05 Avx Corporation Low inductance chip with center via contact
US7248458B2 (en) * 2003-09-15 2007-07-24 American Technical Ceramics Corporation Orientation-insensitive ultra-wideband coupling capacitor and method of making
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
JP2011228644A (ja) * 2010-03-29 2011-11-10 Murata Mfg Co Ltd 電子部品及びその製造方法
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
CN104299785B (zh) 2013-07-17 2017-10-31 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9460855B2 (en) 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US9949378B2 (en) 2014-04-14 2018-04-17 Presidio Components, Inc. Electrical devices with solder dam
KR101630034B1 (ko) * 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542142U (ja) * 1977-06-08 1979-01-09

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388302A (en) * 1966-12-30 1968-06-11 Coors Porcelain Co Ceramic housing for semiconductor components
US3448355A (en) * 1967-03-01 1969-06-03 Amp Inc Laminated electrical capacitor and methods for making
US3538571A (en) * 1969-04-04 1970-11-10 Mallory & Co Inc P R Apparatus for producing ceramic chip electrical components
US4030004A (en) * 1971-04-16 1977-06-14 Nl Industries, Inc. Dielectric ceramic matrices with end barriers
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
NL7310279A (ja) * 1972-07-31 1974-02-04
JPS542142B2 (ja) * 1973-03-20 1979-02-02
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US3898541A (en) * 1973-12-17 1975-08-05 Vitramon Inc Capacitors and method of adjustment
DE2545596C3 (de) * 1975-10-11 1983-11-10 Draloric Electronic GmbH, 8672 Selb Kapazitives Netzwerk und dessen Verwendung
US4029531A (en) * 1976-03-29 1977-06-14 Rca Corporation Method of forming grooves in the [011] crystalline direction
US4074340A (en) * 1976-10-18 1978-02-14 Vitramon, Incorporated Trimmable monolithic capacitors
FR2475792A1 (fr) * 1980-02-12 1981-08-14 Thomson Csf Multiplicateur de tension integre
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542142U (ja) * 1977-06-08 1979-01-09

Also Published As

Publication number Publication date
US4419714A (en) 1983-12-06
EP0090964B1 (en) 1988-06-15
JPH0322684B2 (ja) 1991-03-27
DE3377096D1 (en) 1988-07-21
EP0090964A3 (en) 1984-09-05
EP0090964A2 (en) 1983-10-12

Similar Documents

Publication Publication Date Title
JPS58196008A (ja) コンデンサ構造体の製造方法
US7563645B2 (en) Electronic package having a folded package substrate
EP0801803B1 (en) Improvements in ceramic chip fuses
EP0365783B1 (en) Multilevel integrated circuit packaging structures
KR100443954B1 (ko) 반도체장치
US6730860B2 (en) Electronic assembly and a method of constructing an electronic assembly
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US20040031982A1 (en) Interdigitated integrated circuit capacitor
US8791501B1 (en) Integrated passive device structure and method
JPH0236285Y2 (ja)
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
JPH0963847A (ja) インダクタ素子及びその製造方法
US6730985B2 (en) Semiconductor integrated circuit device
EP0375869A2 (en) Monolithic semiconductor chip interconnection technique and arragement
JPH07263849A (ja) 印刷回路基板
JP2000077218A (ja) チップ形抵抗ネットワーク
US6801439B2 (en) Multiple network electronic component
JP3666649B2 (ja) 半導体集積回路装置
EP3745456A1 (en) Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate
JP3083451B2 (ja) 調整コンデンサ
JP2002076240A (ja) 半導体集積回路装置及びその製造方法
JPH10199886A (ja) 半導体装置及びその製造方法
JP3337368B2 (ja) 中継基板
JPH05166812A (ja) 半導体素子