JPH0322684B2 - - Google Patents

Info

Publication number
JPH0322684B2
JPH0322684B2 JP58016329A JP1632983A JPH0322684B2 JP H0322684 B2 JPH0322684 B2 JP H0322684B2 JP 58016329 A JP58016329 A JP 58016329A JP 1632983 A JP1632983 A JP 1632983A JP H0322684 B2 JPH0322684 B2 JP H0322684B2
Authority
JP
Japan
Prior art keywords
tabs
plate
layer
capacitor
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58016329A
Other languages
English (en)
Other versions
JPS58196008A (ja
Inventor
Henrii Rotsuku Chaaruzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58196008A publication Critical patent/JPS58196008A/ja
Publication of JPH0322684B2 publication Critical patent/JPH0322684B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

【発明の詳細な説明】 本発明は、共通面において成端する多重コンデ
ンサ・プレートを有する低インダクタンス・セラ
ミツク・コンデンサ構造体の製造方法に係り、更
に具体的には、プレート成端部が共通面に於いて
整列されると共に上記面内の溝部によつて絶縁さ
れる改良された構造体の製造方法に在る。
データ処理装置設計者のたえず目的とするもの
は高い処理速度、小型の物理的寸法及びより低い
製造コストによつて特徴付けられる装置を製造す
る事にある。
設計者は装置を作り上げるICチツプ内に可能
な限り多数の回路デバイスを装荷させる事を試み
る事によつて上記目的を達成する努力を払つてい
る。設計者は、1つのチツプに出来るだけ沢山の
デバイスを入れる事によつて、回路動作を低速化
するところのデバイスを結合するのに必要な相互
結線の長さを減じ、よつてより速い動作を可能に
している。更に、チツプあたりの回路デバイスの
数を増すことによつて、以前には用いられなかつ
た空間を減らし、結果として装置の物理的寸法が
小さくされる。チツプあたりの製造コストが固定
化する傾向にあるので、チツプ上により多くのデ
バイスを適合させる事によつて、設計者はデバイ
スあたりの製造コストを減じることができる。同
数のデバイスを得るのにより少数のチツプで済む
わけである。
チツプあたりより多数のデバイスを作る努力に
よつていわゆるVLSIが生まれた。この技術は単
一のチツプ上に2000個ものメモリ・ユニツト及び
関連回路、あるいは単一のチツプに4000個もの論
理ユニツト及び関連回路を形成することができ
る。
しかしながら、VLSI及び集積回路(IC)は一
般的には設計者に対する完全な解答を与えるもの
ではないのが現状である。半導体材料及びIC寸
法に関連する限度の故に、設計者が欲するところ
の全ての範囲の回路素子を集積された形に首尾よ
く形成することは不可能であつた。トランジス
タ、ダイオード及び抵抗さえをも作りつける事は
比較的簡単であるが、典型的な所要値のコンデン
サ及びインダクタンスは首尾よく作りつけられた
という証左が無い。
コンデンサは特別な問題点である。非常に低い
値でない値のキヤパシタンスが所望される場合、
ICの形で利用しうる誘電材定数及びプレート面
積はその様なコンデンサの作りつけを困難もしく
は不可能にしている。
これに対処する為に、設計者は完全な回路を形
成する様にチツプと共働する別個のコンデンサ即
ち回路チツプから分離したコンデンサを用いてき
た。しかしながら、集積形状の利点を保持するた
めに、設計者等は小型寸法、高速、低コストの別
個のコンデンサを求め続けてきた。
VLSI回路と共に使用するのに適した特定の設
計のコンデンサが特開昭57−28348号公報に開示
されている。これは小型、高速及び低製造コスト
のコンデンサである。このコンデンサは積層され
たセラミツク平行プレート型のものであつて、コ
ンデンサ・プレートを形成する様にメタライズさ
れたセラミツク誘電層を夫々有する多重キヤパシ
タ・セクシヨンを用いている。その構造体は多重
セクシヨンを組合わせる事によつて所望の寸法に
形成される。
その構造体は低インダクタンスを有し、従つて
高速度であり、小型である。これはコンデンサ・
プレートが共通のコンデンサ本体の面において露
出し、低インダクタンス相互結線バス(母線)に
よつて結合されるからである。この構造体の機能
を高めるために、本体の幅の方向に間隔をおいて
配置された1つ以上のタブが各コンデンサ・プレ
ートに設けられる。次にタブは相互結線タブによ
つて相互に接続される。他の回路素子例えば
VLSIチツプに対するコンデンサ構造体の最終接
続は、半田ボールでもつて多層セラミツク基板上
にその構造体をフリツプ・チツプ・マウントする
事によつて実施される。
前記特開昭公報等に示される構造体をできるだ
け小型にするために、プレート・タブの横方向間
隔が最小にされる。例えばプレート・タブは幅約
0.10mmないし0.20mm(4ミルないし8ミル)、間
隔約0.18mmないし0.25mm(7ミルないし10ミル)
が典型的である。
好ましくない相互干渉を避けるためにタブ及び
バスを適切に配置する事は、寸法が小型であるが
故に、困難である。更に、キユアリング時のセラ
ミツクの縮小によつて、プレート・タブ位置が変
位し、不整合がより悪化する事は普通の現象であ
る。これらの問題の故に、コンデンサ構造体の最
小寸法は実現が困難であつた。
従つて本発明の目的は最小寸法の改良された共
通面成端型多層セラミツク・コンデンサ構造体の
製造方法を提供する事にある。
本発明の更に他の目的は、プレート・タブ及び
その相互結線バスが最小の分離状態を呈する改良
された共通面成端型多層セラミツク・コンデンサ
構造体の製造方法を提供する事にある。
本発明の更に他の目的は、同様のプレートの対
応するタブが他のプレート・タイプのタブ及びそ
の相互接続バスに対して整列され、分離される、
改良された共通面成端型多層セラミツク・コンデ
ンサ構造体の製造方法を提供する事にある。
本発明が関連するコンデンサ構造体は多重コン
デンサ・セクシヨンで構成される所望の長さ、幅
及び高さを有するセラミツク本体によつて特徴付
けられる。各コンデンサ・セクシヨンはコンデン
サ・プレートを形成する様に主要面においてメタ
ライズされた誘電性素子によつて画成される。本
体を形成する場合、セクシヨンはプレートが本体
の長さ方向に間隔をおいて配置される様に結合さ
れる。各プレートには本体の共通面において露出
された1つ以上のタブが設けられる。よつてこの
面が構造体のための共通成端面を画定する。更
に、構造体はグループ状にプレート・タブを選択
的に相互接続する様に配列される金属条片の形の
個々の多重バスを有する。バスを選択的に相互接
続することによつて、所望のキヤパシタンス及び
電圧レーテイングの1以上の並列プレート・タイ
プ・コンデンサを形成するために種々のグループ
のプレートを相互接続することができる。
本発明によつて、特定のタブ・グループのタブ
を他のタブ・グループのタブ及び関連する相互接
続バスに対して整列させ且つ離隔させる様に共通
成端面において溝部を設ける事によつて最小のタ
ブ及びバス間隔を可能ならしめるように構造体が
改良される。
本発明の一形態において、構造体は各プレート
のタイプがプレートあたりのタブの数とプレート
上のタブの位置によつて定義される多重プレー
ト・タイプを有する。この形態において、プレー
ト・タブは共通面において露出され、種々のプレ
ート・タイプのタブが本体の幅の方向に間隔をお
いて配置される。更にこの形態ではプレートのタ
イプは本体の長さ方向に於いて変化される。本発
明に従つて、次の様にして溝部を配列する事によ
つて構造体が改良される。即ち溝部は同様のプレ
ートのタイプの対応するタブを本体の長さ方向に
配列し、異なるプレートのタイプのタブ及びそれ
らの関連する相互接続バスを本体の幅方向に離隔
させる事によつて改良がなされる。更に、この形
態において、溝部は同じプレート・タイプの対応
するプレート・タブのための境界である。メサ構
造体を画成する様に、本体の幅方向にプレート・
タブの所望位置の両側に配置される。その結果、
誤配列タブは誤配列された部分をトリミングする
事によつてそれらの意図した位置へ事実上整列さ
れる。
構造体のこの好ましい形態に於いては、個々の
相互接続バスの頂部に絶縁材の層が設けられる。
夫々のその様な絶縁層は夫々の相互接続バスが露
出される基部を有する1以上のキヤビテイ(開
孔)を含む。キヤビテイは露出したバスに接触す
る、絶縁層の上部表面の上へのびる半田ボールを
受け入れる様に形成される。これによつて構造体
はさかさまにされ、公知のプリツプ・チツプの様
に適当な基板に対してボンデイングする事ができ
る。この形態において、パターン状の絶縁層は流
動時の半田ボールを閉じ込める半田ダムとして働
く。本発明に従い、絶縁層は、溝部を有する共通
成端面を完全にパツシベートする単層を形成する
様にメサ構造体を画成する溝部内へ相互接続バス
間において本体の幅の方向に横方向に伸びる様に
構成される。
他の本発明の好ましい形態においては、整列さ
れた矩形のスロツトを有する金属プレートの形状
のフレームが構造体の共通面の頂部に配置され
る。フレームは構造体の周辺をおおう様に、また
それが頂部に配置されて、個々の相互接続バスの
幅を越えて横方向に伸び、スロツトが全体として
溝部の上に配置される様に位置付けられる。この
場合、フレームの周辺が頂部において離隔したフ
レーム・セクシヨンを残す様にトリミングされて
相互接続バスの幅を越えて伸びる様に、フレーム
が相互接続バスへボンデイングされる。付加的な
層がフレーム・セクシヨンの頂部に配置され、フ
レーム・セクシヨンが少くとも部分的に露出され
る基部を有するキヤビテイを有する様にパターン
形成される。本発明の他の形態における様に、パ
ターンを有する層は半田ボールの流動の為の半田
ダムとして働らく。キヤビテイは露出するバスと
接触する半田ボールを受け入れる様に形成され
る。先の実施例の様に、半田ボールは構造体をフ
リツプ・チツプ・マウントしうる様に層の上部表
面の上へつき出る。本発明のこの形態に於いて、
半田ダムは絶縁材あるいは導電材のパターン状層
のいずれでもよい。
本発明の他の形態に於いては、構造体は溝部を
有する共通成端面の上に第1の絶縁層を有し、そ
の第1絶縁層はメサの上部表面より高い位置まで
伸びている。この形態に於いて、第1の絶縁層は
プレート・タブへの接続のための金属相互接続バ
スを受け入れる様にメサの上部表面においてパタ
ーンが形成される。好ましい実施例の一態様にお
いては、更にパターンを形成された金属層が、半
田ダムとして働らく様に個々のバスに対して設け
られる。この実施例の他の態様では、第1の絶縁
層及び金属相互結線バスの上に第2の絶縁層が半
田ダムとして働らく様に配置される。半田ダム層
はバスが露出される基部をもつ1以上のキヤビテ
イを備えている。
本発明の改良された構造体を形成する技術にお
いて、コンデンサ・プレートを本体において間隔
をおいて配置する様に誘電体素子及びプレートを
有するコンデンサ・セクシヨンを含む複数のコン
デンサ・セクシヨンを結合する事によつてまずコ
ンデンサ本体を形成するステツプが用いられる。
プレートは2以上のプレート・タイプを定義する
ために本件の幅の方向に変位された1あるいはそ
れ以上のタブを有する。更にタブは構造体の共通
成端面において露出される。本体の形成に続い
て、メタライゼーシヨンのブランケツト層を、全
てのプレート・タイプの全てのタブと接触する様
に共通成端面に於いて付着させる。ブランケツト
付着に続いて、ブランケツト・メタライゼーシヨ
ン及び共通成端面において溝部がカツトされる。
溝部は共通面を例えば超音波グラインドもしくは
鋸歯手段を用いる事によつてカツトしうる。溝部
はメタライゼーシヨンを条片状にパターン形成
し、同じプレート・タイプの対応するタブを整列
させる様に本体の長さ方向に伸びる様にカツトさ
れる。更に、溝部は異なるプレート・タイプのバ
ス及びタブを離隔させる様に本体の幅方向に伸び
る。バス及び溝部の同時形成に続いて、絶縁材の
層が共通面全体の上に付着される。続いて、少く
ともバスの部分が露出される、バスを有する相互
接続バスの領域において、絶縁層にキヤビテイの
パターンが形成される。その絶縁層は通常のマス
ク、食刻技術を用いてパターン状にすることがで
きる。最終的に、金属バスと接触し、絶縁層の上
部表面から上に伸びる様にキヤビテイに半田ボー
ルが加えられる。
構造体を形成する他の技術において、コンデン
サ本体の形成に続いて、そして相互接続バス及び
溝部の形成後に、内部に矩形のスロツトを有する
金属フレームが相互接続バスの上部表面にボンデ
イングされる。マウントされた場合に、フレーム
の周辺部はコンデンサ本体の周辺部を越して伸
び、フレーム本体はバスの横方向の端部を越えて
伸びる。フレームのスロツトは共通面の溝部の上
に配置される。フレームをバスへボンデイングし
た後で、バスの上部にボンデイングされたフレー
ムの離隔されたセクシヨンが残されてその幅を越
えて伸びる様にフレームの周辺部がカツトされ
る。フレームがトリミングされたのち、離隔され
たフレーム・セクシヨンへ半田ダムが設けられ
る。前記の様に、半田ダムは個々のフレーム・セ
クシヨンが露出される基部を有するキヤビテイで
もつてパターン形成された絶縁材の層あるいは導
電材の層である。半田ダムを付着しその内部にキ
ヤビテイを設けるために通常のフオトリソグラフ
イ技術を用いる事ができる。最終的に、フレーム
に接触し、半田ダム層の上部表面より上に伸びる
半田ボールがキヤビテイに与えられる。
代替として、半田ダムはフレームがコンデンサ
本体へボンデイングされる前にフレームにおいて
準備されてもよい。
改良された構造体を形成する更に他の技術にお
いては、本体の形成に続いて及び共通面がメタラ
イズされる前に、本体の長さ方向において同じプ
レート・タイプの対応するタブを整列させ、本体
の幅方向において異なるプレート・タイプのプレ
ート・タブを離隔させるために、共通面において
溝部がカツトされる。その後で、第1の絶縁層
が、溝部を満たし、メサ構造体の高さを越えて伸
びる様に共通面上に設けられる。次に第1の絶縁
層はメサ構造体の上部表面を露出させる様に標準
的な技術を用いて平坦化及び輪郭形成が実施され
る。続いて、相互接続バスを形成するためにメサ
構造体の表面においてメタライゼーシヨンの層が
付着される。相互接続バスの付着後、第1の絶縁
層及びバス表面が再び平坦にされ、半田ダム層が
付着される。次いで、半田ダム層は相互接続バス
を少くとも部分的に露出させる基部を有するキヤ
ビテイを形成する様にパターン形成される。最終
的に、バスに接触し、半田ダム層の上部表面上に
伸びる半田ボールがキヤビテイ内に設けられる。
前記の様に、半田ダム層は相互接続バス上のみに
付着された導電層もしくは第1の絶縁層及びバス
全体の上から付着された第2の絶縁層のいずれで
もよい。
VLSI半導体チツプと共に用いるのに適した低
インダクタンスセラミツク・コンデンサ構造体は
特開昭57−28348号公報に開示される。第1図は
その構造体を示す図である。
図示される様に、コンデンサ構造体1は幅W、
高さH及び長さLの、全体として矩形断面の本体
2によつて画定される。本体2は矩形断面を有す
る様に示されるが、他の形状、例えば円断面を有
してもよい事を理解されたい。本体2は第1図に
おいて複数の本体セクシヨン3から構成される様
に示されている。セクシヨン3は所望の長さ、幅
及び厚さの誘電性シート4A,4B,4Cの形態
の誘電性素子を含む。図示される様に、シート4
A,4B,4Cは寸法即ち長さ、幅及び厚さがほ
ぼ等しいシートである。本体2の構成によつて、
その幅及び高さはシート4A,4B,4Cの幅及
び高さに対応し、本体2の長さは素子4A,4
B,4Cの結合された厚さに対応する。単位寸法
あたりの構造体1のキヤパシタンスを最大にする
為に、誘電性シート4A,4B,4Cは例えばチ
タン酸バリウムBaTiO3などの様な高誘電率材で
作られる。
更に本体セクシヨン3は誘電性シート4A,4
B,4Cの主要面6A,6B,6C上に各々配置
されるメタライゼーシヨンの層の形のコンデン
サ・プレート5A,5B,5Cを有している。プ
レート5A,5B,5Cは面6A,6B,6Cの
全体として中央部に夫々配置され、境界部7A,
7B及び7Cによつてシート4A,4B,4Cの
周辺部から離れて配置されている。好ましい態様
において、プレート5A,5B,5Cはほぼ面積
が等しい。第1図に示される様に、プレート5
A,5B,5Cは各々8A,8B,8Cに添字を
付して示されるグループのプレート・タブを有す
る。これらのプレート・タブは主プレート・セク
シヨン9A,9B,9Cからシート4A,4B,
4Cの端部10A,10B,10Cまで伸びてい
る。
以下に於いて詳細に示される様に、好ましい態
様に於いて、構造体1の複数のプレートは異なつ
たキヤパシタンス及び電圧レーテイングの多重コ
ンデンサの個々のコンデンサの形成を可能にする
べく異つたタイプのプレートである。図示される
様に、構造体1は2つの異なるキヤパシタンス及
び電圧レーテイングを有するコンデンサの形成を
助長するために3つのタイプのプレート5A,5
B及び5Cを有する。この態様において、タブの
タイプはプレートあたりのタブの数とプレートの
位置とによつて定義される。具体的に言うと、タ
ブ・グループ8Aはタブ8A1ないし8A5を有
し、グループ8Bはタブ8B1及び8B2を有
し、グループ8Cはタブ8C1及び8C2を有す
る。特定のグループのタブは本体2の幅の方向で
ある、シート4A,4Bもしくは4Cの幅の方向
に相互に離隔して配置される。
図示される様に、本体2、シート4A,4B,
4C、プレート5A,5B,5C並びにタブ8
A,8B,8Cは空間を有効に使うために断面が
全体として矩形である。もしも本体2の断面が矩
形以下のものであるならば、シート4A,4B,
4C、プレート5A,5B,5C並びにタブ8
A,8B,8Cの形を所望の形に変えることがで
きる事を理解されたい。プレート5A,5B,5
C及び関連するタブ・グループ8A,8B,8C
は通常の方法によつて面6A,6B,6Cへスク
リーンされた例えば銀ペーストの層であつてもよ
い。
第1図に示される様に、種々のプレート・タイ
プのプレート・タブがそれぞれシート4A,4
B,4Cの端部10A,10B,10Cへと伸び
ている。更に、端部10A,10B,10Cは、
シートが結合される際に、端部10A,10B,
10Cが組合わせられて本体の共通面11(ここ
でプレート・タブが露出される)を形成する様に
整列される。更に第1図において、種々のプレー
ト・タイプのプレート・タブが個々のシート4
A,4B,4C上に配置されるが、それはシート
が結合される場合、特定のプレート・タイプがタ
ブが本体の幅方向において他のプレート・タイプ
のプレート・タブ間において整列する様に配置さ
れる。具体的に言うと、プレート・タイプAには
5つのタブ8A1ないし8A5があり、それらは
対応するシート4Aの幅方向に等間隔に配置され
る。プレート・タイプBは、個々のシート4B上
に配置された2つのタブ8B1及び8B2を有す
る。そしてシート4Aと組合わされると、タブ8
B1はタブ8B1及び8B2の間にあり、タブ8
B2はタブ8A3及び8A4の間に来る。同様に
プレート・タイプCには個々のシート4C上に2
つのタブ8C1及び8C2が配置され、よつてシ
ート4A,4Bと結合されると、タブ8C1はタ
ブ8A2及び8A3の間に配置され、タブ8C2
はタブ8A4及び8A5の間に来る。
本体2内でのコンデンサの形成を助長するため
に、本体2の共通面11において相互接続バス・
グループ12A,12B,12Cが設けられる。
第1図の構造体においては、相互接続バスは同じ
プレート・タイプの対応するプレート・タブを接
続する様に配列される。従つて、バス12A1,
12A2,12A3,12A4、及び12A5
が、プレート・タイプAのプレート・タブ8A1
ないし8A5を相互接続する為に本体2の長さに
沿う面11に設けられる。更に、プレート・タイ
プBのプレート・タブ8B1及び8B2を相互接
続するために本体の長さに沿う面11に於いてバ
ス12B1及び12B2が、プレート・タイプC
のプレート・タブ8C1及び8C2を相互接続す
るために本体2の長さに沿う面11に於いてバス
12C1及び12C2が設けられる。
プレート・タブの様に、バス・グループ12
A,12B,12Cが本体の幅Wの方向に間隔を
置いて共通面11に配置される。更に、種々のプ
レート・タイプのプレート・タブが他のプレー
ト・タイプのタブ間に配置されるように、特定の
プレート・タイプに関するバスもまたその様に配
置される。すなわち、本体の幅方向に見て、バス
12C1は12A2及び12A3の間に、バス1
2B2は12A3及び12A4の間に、バス12
C2は12A4及び12A5の間に配置される。
この構成において、コンデンサのサブ・ユニツ
トは2つのコンデンサ・プレートの間に1ないし
それ以上の誘電素をサンドイツチする様に種々の
プレート・タイプのタブを様々に接続する事によ
つて形成される。コンデンサのサブ・ユニツトは
平行プレート・タイプのユニツトであるので、サ
ブ・ユニツトあたりのキヤパシタンスは下記公知
の式で表わされる。
C=ΣA/L ここで、Cはキヤパシタンスを、Aはプレート
の面積を、Lはプレート間の誘電体の厚さを、Σ
は誘電率を示す。
従つて、所定の誘電率に関して、コンデンサ・
プレートの面積が大きくなるにつれて、キヤパシ
タンスは大となり、プレート間の距離が大きくな
ると、キヤパシタンスは減る。この場合の様にサ
ブ・ユニツトが並列に接続される場合、構造体の
総合キヤパシタンスは個々のサブ・ユニツトのキ
ヤパシタンスの和に等しい。
更に平行プレート・コンデンサに関して、コン
デンサが耐え得る最大電圧は次式で表わされる。
V=D・t ここで、Vは構造体が破壊する事なく耐えうる
最大電圧を、Dは誘電材の絶縁耐力を、tはプレ
ート間の誘電体の厚さを示す。
この式が示す様に、誘電体の厚さが増すと、コ
ンデンサが耐えうる最大電圧が増す。よつて、第
1図の構造体では、最大電圧レーテイングは活性
プレート間の誘電体の厚さに依存する。
上記の様に、構造体1は3種の異つたプレー
ト・タイプを有する。それらのプレート・タイプ
はA、B、A、C、A、Betcの順序で本体の長
さ方向に間隔を置いて配置される。この配列に於
いては、2つの異なる電圧レーテイングの2つの
異なるキヤパシタンスが、同じプレート・タイプ
の対応するプレート・タブを相互接続することに
よつて形成される。
第1のキヤパシタンス及び電圧レーテイングを
有するコンデンサはプレート・タイプA及びBを
一体に取扱かう事によつて、第2のコンデンサは
プレート・タイプA及びCを一体に取扱かう事に
よつて形成することができる。プレート・タイプ
の配置によつて、並列方式でプレート・タイプA
及びBを用いるコンデンサは第1のキヤパシタン
ス及び電圧レーテイングを有し、同様にしてプレ
ート・タイプA及びCを用いるコンデンサは、ユ
ニツトABの1/2のキヤパシタンスに等しい第2
のキヤパシタンス・レーテイングを有するが、ユ
ニツトABの2倍の電圧レーテイングを呈する。
前記の様に、プレート面積及び誘電材が一定であ
ると、プレート間の距離が増加するにつれて、電
圧レーテイングは比例して増加し、キヤパシタン
ス・レーテイングは反比例して減る。第1図に示
される様に、プレート・タイプA及びB間の距離
は1ユニツト分すなわちシート4の1枚分の厚さ
である。プレート・タイプA及びC間の距離は2
ユニツト分すなわちシート4の2枚分の厚さであ
る。従つて、AB及びACコンデンサにおいて等
しい数のプレートが接続される場合、プレート間
の距離のみが示される結果となる。ACコンデン
サ誘電体におけるBタイプ・プレートの存在は、
BプレートがACコンデンサを用いる回路から電
気的に絶縁される場合、好ましくない効果は認め
られないという事実が見出された。コンデンサが
プレートBCを組合わせる事によつて定められる
場合、それはABのプレートに等しい値即ち1ユ
ニツトの誘電体厚さに等しい値である事に注目さ
れたい。更に、第1図の構造体においては、全て
の同様のプレート・タイプが一体に接続されるの
で、コンデンサ、例えばAA、BB、CCを形成す
るために同じプレート・タイプを選択的に配列す
ることによつて、あるいは誘電体厚さを変化させ
るために同じプレート・タイプの或る対応するタ
ブを除く事によつて形成しうるコンデンサに関し
ては何の配慮もなされていない。
種々のレーテイングのコンデンサの最終的な形
成プロセスは図示されない多層セラミツク
(MLC)基板上にコンデンサ構造体1をマウント
することによつて行なわれる。MLC基板は、構
造体1を結合させるべきICに対して種々のコン
デンサ・バスを接続するのに必要な配線素子を含
む。MLC基板の細部及び構造体1の結合に関し
ては、前記の特開昭57−28348号公報を参照され
たい。
MLC基板に構造体1を装着する技術は第2図
に示される様に半田ボール13を用いる事によつ
て助長される。半田ボール13は構造体1の共通
表面11に配置され、MLC基板の相互接続パタ
ーンに対してバス12A,12B,12Cを電気
的に接続する。更に構造体1がMLC基板に結合
される場合に半田の流動体を閉じ込めるために、
層14の形の半田ダムが共通面11に設けられ
る。層14は半田ボールをぬらさない、即ち、粘
着しない例えば通常の方法で面11に塗布された
ポリイミドの層の様な材料で作られる。
第2図に示される様に、層14はキヤビテイ基
部16において下方の相互接続バスを露出させる
様に層を通して伸びるキヤビテイ15の配列を呈
する様にパターンが形成される。層14における
キヤビテイ15のパターンは構造体の“フツト・
プリント(足跡)”と称せられ、MLC基板上の適
当な位置に半田ボールを配置し、それを正しく相
互接続する様に設計される。キヤビテイ15は通
常のマスク及びエツチング技術を用いる事によつ
て層14内にパターン状に形成される。好ましい
態様においてはUSP4004044の明細書に示される
いわゆるリフトオフ・プロセスが用いられる。
前述の様に、VLSI ICチツプの寸法、速度及
び低コストの利点を保持するために、設計者は小
型で高速動作の可能な、その様なチツプと共に用
いうる単体のコンデンサを求めてきた。この目的
を達成するために前記特開昭公報に示される発明
の発明者は第1図及び第2図に関連して示した多
層共通面成端型コンデンサ構造体を提案した。し
かしながら、前に指摘した様に、上記特開昭公報
の構造体を用いる事によつて可能な寸法の十分な
縮小を実現する際に実用上の困難に遭遇した。
具体的には、寸法を最小にするために、設計者
は本体2の幅の方向に見て、プレート・タブの幅
をできるだけ小さくし、本体2の幅方向に見てプ
レート・タブをできるだけ密接して配置する事を
求めてきた。プレート・タブの寸法及び開隔のこ
れらの縮小は構造体1の幅を最小化するために研
究されてきた。
しかしながら、残念ながらタブの幅及び間隔が
減じられるにつれて、破壊電圧がプレート誘電体
の破壊電圧より低くなる極近接点を避ける様にタ
ブ及び相互接続バスを配置するのが困難になる。
1つのプレート・タイプのタブと他のプレート・
タイプのバスとの間の間隔がコンデンサ・プレー
ト間の誘電体の厚さに等しいかあるいはより小で
ある場合、ユニツトの破壊電圧は上記近接点が維
持できる電圧となる。もしも同じプレート・タイ
プの対応するプレート・タブが本体の長さ方向に
整列されないならば、或るプレート・タイプのバ
スが形成される場合、他のプレート・タイプの1
あるいはそれ以上のタブに対してそれらのバスが
極めて近接した状態となりうる。この場合は、構
造体の最大動作電圧が誘電体の長さによつて決ま
る最大動作電圧よりも低くなることが起こり得
る。
プレート・タブの不整合はいくつかの原因から
生じる。個々の誘電シートにおいてプレート・タ
ブの正確に配置し、焼成されない状態で対応する
タイプのプレート・タブを構造体の長さの方向に
整列される様にシートを結合する事は困難である
事が分つた。この問題はグリーン・セラミツクが
焼成される場合の構造体の収縮によつて更に悪化
する。構造体は焼成の際に全ての次元において不
規則な収縮を生じるのが普通である。この収縮は
実質上制御不能であつて、タブの累加的不整合を
生じる。更に、共通面11において相互接続バス
を形成するためのプロセスにおける精度上の限界
によつて、同じプレート・タイプの対応するプレ
ート・タブのための相互接続バスを中心線に於い
て正確に配置する事が困難である事が分つた。こ
れによつて、所定のタブ中心線の一方もしくは他
方の側へのバスの歪曲が生じる。
この整列に関連する困難性は、典型的なタブ幅
が約0.1mmないし0.18mm(4ミルないし7ミル)
で、交互のプレート・タイプのタブ中心間の距離
が約0.2mmないし0.25mm(8ミルないし10ミル)
であるものを実際に作る場合を考えるとより容易
に理解しうるであろう。更に、好ましい態様にお
いて短絡バスの幅は典型例として約0.13mmないし
0.18mm(5ミルないし7ミル)である。毛髪の直
径がおよび0.38mm(15ミル)である事を考える
と、タブ及び短絡バスは毛髪の1/3のオーダーで
あつて、従つてそれらの配置及び整列が重大な問
題を呈する事が理解できる。
第3図は構造体1の部分を示す図である。電圧
レーテイングを減じるプレート・タブの不整列状
態が図示されている。第1図及び第3図に示され
る様に、個々のプレート・タイプ5A,5B,5
Cのプレート・タブ8A,8B,8Cが本体2の
幅方向に配列されており、プレート・タイプ5
A,5B,5Cが本体の長さ方向に配置されてい
る。本体の長さ方向に配置されたプレート・タイ
プの各行がないしで示されている。更に第1
図及び第3図には、夫々タブ8A,8B,8Cを
相互に接続すべく本体の長さLの方向に伸びる相
互接続バス12A,12B,12Cが示される。
第3図において、タブ及びバスのための設計位
置が破線で示され、不整合状態のタブ及びバスの
実際の位置が実線で示される。第3図に示される
様に、タブ及びバスが設計位置からずれる場合、
あるタイプのタブと他のプレート・タイプのバス
との距離はコンデンサ・プレート間の誘電体の厚
さよりも小となりうる。この例が行及び行に
おいて示される。行において、タブ8A1がバ
ス12B1に近接し、行において、タブ8A2
がバス12C1に近接している。図示される様
に、Aプレート・タブとB及びCバスとの間の距
離はAB及びACプレート組合せの間の誘電体の
厚さよりも小である。その結果AB及びACコン
デンサの最大動作電圧が減じる。タブ及びバスの
不整合から生じる最大動作電圧における潜在的な
減少を回避するために、本発明の教示するところ
は種々のプレート・タイプのタブ及びバスを整列
及び分離するためにコンデンサ本体の共通成端面
に溝部を設けることにある。
本発明による改良された構造体が第4図に示さ
れる。図示される様に、第1図及び第2図に示さ
れる構造体に対応する改良された構造体の要素に
は同様の参照番号を用いている。従つて改良され
た構造体100は多重セクシヨン3からなる本体
2によつて示される。セクシヨン3は絶縁シート
4A,4B,4Cを有している。それらのシート
は夫々主要面6A,6B,6Cを有し、これらの
主要面においてコンデンサ・プレート5A,5
B,5Cが中心線に関して配置されている。図示
される様に、プレート5A,5B,5Cには夫々
タブ8A,8B,8Cが設けられている。特開昭
公報に示される前出の構造体における様に、改良
された構造体のプレート5A,5B,5Cには複
数のタブが設けられ、その数及び位置が個々のプ
レートのタイプを定義する。前出の構造体におけ
るように、プレート・タイプは本体の長さ方向に
交互に配置され、個々のプレート・タイプのタブ
は本体の幅方向に交互に配置されている。前出の
構造体におけるように、プレート5A,5B,5
C及びシート4A,4B,4Cは、全てのプレー
ト・タブが露出する共通成端面11を構成する様
に整列され、組合わされる。
改良構造体100の場合、本体の幅方向に異な
るプレート・タイプのタブ間に位置する溝部17
が共通面11に設けられる。第4図に明確に示さ
れる様に、溝部17は本体2の長さ全体にわたつ
て伸びている。更に、溝部17は本体の幅方向に
みて異なるプレート・タイプのタブ間の空間を埋
める様な寸法を有する。この様に溝部17を配列
することによつて、設計位置からずれたプレー
ト・タブの部分を消滅させる。従つて、溝部17
は本体2の長さに沿つて伸びるので、対応するタ
ブ8A,8B,8Cの残りの部分21A,21
B,21Cを本体の幅方向に整列させる様に働ら
く。溝部17はずれたタブ8A,8B,8Cの幅
を減じる働らきをする。従つて、溝部形成技法は
タブのずれがタブ幅より小さい場合に有効であ
る。これからして、溝部形成技法の有効性の範囲
を伸ばすために本発明の他の特徴点はプレート・
タブ8A,8B,8Cの幅を本発明が用いられな
い場合の幅よりも大ならしめる事にある。この様
にして、適当な幅のタブ残部は設計上のタブ境界
内に見出しうる。換言するならば、タブ幅が増大
すると、より多量のずれを補正する事ができるの
である。しかしながら、ずれを補正するための溝
部形成の可能性及び増大されたタブ幅の増強効果
に関する限度が存在する。具体的に言うと、タブ
のずれが本体の幅方向に大き過ぎ、隣接するプレ
ート・タイプのタブの設計境界と交差する場合、
そのずれを補正することができないのである。溝
部は設計上のタブ位置の間の材料のみを除去する
様に配置され、寸法が与えられるので、もしもあ
るプレート・タイプのタブが他のプレート・タイ
プの通常の境界内へずれるならば、ずれたタブの
部分は溝部形成後に隣接するプレート・タブ境界
内に残るであろう。従つて、タブ残部が相互接続
されるとずれたタブ残部はコンデンサ構造体をシ
ヨートさせた状態のままになる。
溝部の寸法を関する他の考慮すべき点は、溝部
が耐えうる最大電圧が、プレート間の誘電体厚さ
が耐え得る電圧よりも大となる様に溝部の幅を十
分大きくする事である。溝部の幅は溝部に面する
様に用いられる絶縁材の特性に依存して変動しう
る。例えば、溝部が被覆されないままにされる場
合、所定の溝部の幅に関する結果的な空気の誘電
体が第1の最大耐電圧を呈する。もしも溝部がよ
り高い誘電力の例えばポリイミドの様な絶縁材で
被覆されるならば、同じ幅の溝部に対する最大耐
電圧はより高くなるであろう。従つて、もしも絶
縁媒体の誘電力が増すならば、溝部の幅を減じる
ことができる。
最大動作電圧における減少は相互接続バスに対
するプレート・タブの接近によつて生じるので、
バスが配置される共通面11の表面において最大
の感度が呈せられる。従つて、もしも露出したプ
レート・タブ及び異なるプレート・タイプの最も
近いバスの接近の防止するに十分な寸法の深さを
溝部が有するならば、溝部の深さは厳格ではな
い。好ましい態様において、溝部17の深さはそ
の幅と略等しい寸法を有する。
溝部17はプレート・タブの設計位置のいずれ
の側にも位置するので、溝部が形成される場合、
個々のプレート・タブ8A,8B,8Cに関して
メサ構造体18A,18B,18Cができる。そ
の様に形成されたメサ構造体18A,18B,1
8Cは個々のプレート・タブ8A,8B,8Cに
関して本体の幅方向における境界を画定する。即
ち、溝部がプレート・タブの横方向の伸びた部分
と遭遇して成端させると、溝部は同じプレート・
タブに対応するタブを本体の長さ方向に整列させ
る。更にこの整列によつて設計者の考えた面11
上の各目上の境界内に個々のプレート・タブの残
部21A,21B,21Cが形成される。
メサ構造体18A,18B,18Cは、第4図
及び第5D図に示される様にプレート・タブ8
A,8B,8Cの残部21A,21B,21Cが
露出される個々の上部表面20A,20B,20
Cを有する。表面20A,20B,20Cの上部
及びタブ残部21A,21B,21Cに関して、
バス12A,12B,12Cが夫々配置される。
本発明の好ましい一態様に於いて、絶縁層14
の形の半田でぬれない媒体である半田ダムが溝部
17、バス・グループ12A,12B,12Cを
覆つて共通成端面11上に設けられる。前出の構
造体におけるように、絶縁層14は例えば通常の
方法で塗布されるポリイミドの層でもよい。前出
の構造体の様に、通常の技法によつてバス12
A,12B,12C上にキヤビテイ15(キヤビ
テイは個々のバスが露出される基部16を有す
る)が位置する様に層14にパターンが形成され
る。キヤビテイ15は構造体100がMLC基板
上にとりつけられる時の半導体の流動を閉じこめ
るべく半田ボール13を受け入れる様に形成され
る。前出の構造体における様に、層14における
キヤビテイ15のパターンは個々のバス12A,
12B,12C及びそれらのプレート・タイプ5
A,5B,5CをMLC基板へ適当に結合し、コ
ンデンサ・ユニツトが完全に形成される様に設計
される。
第5D図は第4図のA−A線に沿う構造体10
0の断面図であつて、メサ構造体18A1,18
B1,18A2及び18C1を示す。図示される
様に、タブの残部21A1,21A2が、夫々バ
ス12A1,12A2に接するメサ構造体の表面
20A1,20A2に於いて露出される。更に第
5D図において、半田ダム層14が表面11及び
バス12A1,12B1,12A2及び12C1
を覆つている。しかしながらバス12A1,12
A1はバスが半田ボール13と接するキヤビテイ
15の基部16において部分的に露出される。更
に第5D図に示される様に、半田ボール13は層
14の上部表面よりも上につき出ている。前記の
様に、キヤビテイを有する層14は構造体1が基
板にとりつけられる際の半田流動体に対するダム
として働らく。
更に他の本発明の好ましい実施例が第6A図な
いし第6C図に示される。この場合も同じ様な素
子は同じ参照番号を用いる。第6A図ないし第6
C図の実施例の場合、リード・フレーム24が構
造体の半田ダムを支持するための広い基部を形成
するために用いられる。タブの幅及び間隔が構造
体100の幅を縮めるために減じられる場合、半
田ボール13のための半田ダムを収容すべくバス
12A,12B,12C上に拡げられた基部を設
けることが望ましい。更に、その様なフレームは
寸法を減じられたメサ構造体18A,18B,1
8Cの取り扱かい及びそれらに対する配列の容易
さを助長する。
好ましい態様において、第6B図に示される様
に、リード・フレーム24は長さL、幅W及び厚
さTを有する全体として矩形をしており、構造体
1の共通面11上に設けられる。リード・フレー
ム24は、フレームの幅の方向に間隔を置いて配
置された、フレームの長さ方向に伸びる全体とし
て矩形の一連のスロツト25を有する平坦なプレ
ートである。スロツト25はフレームの長さ方向
にフレーム24内において中心合わされ、それら
の長さがフレーム24の長さを越えない様な寸法
を有する。従つて、フレーム24のパラメータの
範囲においてフレームのエプロン部24Dが画定
される。フレーム24の幅の方向におけるスロツ
ト25の間隔によつて、フレーム素子24A,2
4B,24Cがフレーム24の本体内に画成され
る。フレーム素子24A,24B,24Cはフレ
ームのエプロン部24Dによつて結合される。
組立体において、フレーム素子24A,24
B,24Cが夫々バス12A,12B,12Cの
上部に配置され、その上において中心合わせさ
れ、第6C図に明示される如く、スロツトが溝部
17の上で中心合わせされる様に、フレーム24
が共通面11上に設けられる。フレーム素子24
A,24B,24Cは、バス12A,12B,1
2Cを有するメサ構造体18A,18B,18C
よりもおよそ50%幅広となる様な寸法を有する。
結果として、素子24A,24B,24Cは、バ
ス12A,12B,12C上で中心合わせされる
場合、夫々メサ構造体18A,18B,18Cの
境界を与える溝部17内へ伸びる。フレーム素子
24A,24B,24Cは夫々バス12A,12
B,12Cの幅を越えて伸びる寸法を有するの
で、従つてスロツト25は溝部17の幅よりせま
い幅の寸法となる。好ましい実施例において、ス
ロツト25は溝部17の幅のおよそ50%に等し
い、構造体2の長さよりもおよそ10%長い寸法を
有する。
フレーム素子24は銅合金でもよい。合金は所
望の物理的電気的特性に依存する。フレーム素子
24は例えばろう接すなわち半田ボール13の融
点より高い融点の高温鉛−錫半田によつて通常の
技法を用いてバス12A,12B,12Cへ結合
される。
フレーム24が構造体1に結合されると、独立
した、切り離されたフレーム素子24A,24
B,24Cができる様にフレーム・エプロン部2
4Dをトリミングする。次に、第6C図に示され
る様に、半田ダム層14がフレーム部へ被覆さ
れ、他の実施例と同様にして、半田ボール13を
受け入れるための、フレーム素子を露出させる基
部16を有するキヤビテイ15を形成するために
通常の技術を用いてパターンが形成される。半田
ダム材はポリイミドの様な絶縁層もしくは例えば
クロームの様な金属層である。半田ボール13は
リード・フレーム素子24A,24B,24Cに
接触し、絶縁層14の上部表面より上へ突出する
様にキヤビテイ15内に設けられる。この構成に
よつて、構造体100が前述の様にして基板へマ
ウントされる。
フレーム24を取りつけた後に半田ダムを形成
する代りに、フレームをコンデンサ本体にボンデ
イングする前に半田ダム層14をリード・フレー
ム上に形成してもよい。この代替案を用いる場
合、半田ダムはフレームを本体2へボンデイング
するプロセスに耐える様に選択しなければならな
い。
本発明の更に他の実施例を第7A図ないし第7
G図に示す。再び前述の実施例の場合の様に、共
通の要素が同様にして指定されている。第7A図
ないし第7G図に示す実施例において、構造体に
は前述の実施例と同様にして溝部17及びメサ構
造体18A,18B,18Cが設けられている。
しかしながら第7A図ないし第7G図の実施例に
おいては、第1層の絶縁体26は共通面11の上
に付着されて示される。第1絶縁層26は溝部1
7を満たす様に配置される。しかしながら、絶縁
層26は、個々のメサ構造体の上部表面20A,
20B,20Cが露出され、バス12A,12
B,12Cの形成のためのメタライゼーシヨンを
受け入れうる様にメサ構造体18A,18B,1
8Cの領域においてパターンが形成される。他の
実施例における様に、メサ構造体の最上部20
A,20B,20Cにおけるバス12A,12
B,12Cは個々のメサ構造体の境界内に配置さ
れるプレート・タブの残部21A,21B,21
Cと接触する。
第7G図に示される様に、構造体100は半田
ダム層(例えば非半田金属層)14を有する。こ
れは第1の絶縁層26及び相互接続バス12A,
12B,12C上に配置された、通常の技法で設
けた第2の絶縁層である。他の実施例の様に、半
田ダム層14は相互接続バス12A,12B,1
2Cが露出される基部16を有するキヤビテイ1
5を含む様に通常の技法を用いてパターンが形成
される。キヤビテイは、バス12A,12B,1
2Cと接触し且つMLC基板へ構造体をマウント
しうる様に半田ダム層14の上部表面よりもつき
出た半田ボール13を受入れうる様に形成され
る。半田ダム層14は個々の相互接触バス12
A,12B,12Cの上に配置されるキヤビテイ
を有するパターンを形成された金属層であつても
よい。
第7A図ないし第7G図の実施例において、第
1の絶縁層は例えばスパツタリング等の任意の付
着プロセスによつて溝部17内に形成された二酸
化シリコンであつてもよい。第2の絶縁層14は
通常のマスク及びエツチング技法を用いてパター
ン形成された、通常の方法で被覆したポリイミド
の層であつてもよい。また金属半田ダム層は通常
の技法でパターンが形成されたクロムであつても
よい。
本発明に従つて、上記実施例を形成する為の好
ましい方法が存在す。第5A図ないし第5D図に
示される実施例の場合において、この構造体を形
成する好ましい方法は、まずコンデンサ本体を形
成し、共通面11にメタライゼーシヨンの層をブ
ランケツト付着し、同じプレート・タイプ5A,
5B,5Cの対応するタブ8A,8B,8Cを本
体の長さ方向に整列させる様に共通面11におい
て溝部17を形成し、同時にメサ構造体18A,
18B,18C及び相互接続バス12A,12
B,12Cを画成し、次いで溝部17及びバス1
2A,12B,12Cの表面を覆う様に面11に
おいて絶縁層として半田ダムを形成し、続いてバ
スを露出される基部を有するキヤビテイ15をバ
ス12A,12B,12C上に形成する様に絶縁
層14にパターンを形成し、半田ボールが個々の
バス12A,12B,12Cと接触し且つ層14
の表面より上につき出る様にキヤビテイ15内に
半田ボール13を付着させるステツプを含む。
更に具体的には第5A図ないし第5D図に示さ
れる実施例の本体2は例えばチタン酸バリウムの
様な未焼結セラミツク材のグリーン・シート(生
シート)を調整することによつて形成される。シ
ートの形成を続いて、公知の方法によつてそのシ
ート上に所望のパターン及び寸法の例えば銀の金
属ペーストの層をスクリーニングする事によつて
コンデンサ・プレートを設けることができる。次
にプレートが形成された所望のパターン及び寸法
のコンデンサ・セクシヨンがシートから打ち抜か
れ、所望の方向に向けられ、焼成された本体2を
形成する様加熱、加圧されて相互に結合される。
その代りに、コンデンサ本体は順次セラミツ
ク・スラリーの層を所望の幅及び高さのモールド
に注ぎ込み、乾燥させ、次いで例えばスクリーニ
ング技能を用いて金属プレートを設ける事によつ
て形成することができる。構造体に関して所望の
長さが達成されるまで後の層も同様の方法で形成
される。次の結合された層を焼結した本体を形成
すべく焼成する。
セラミツク・コンデンサ本体を形成するための
上記の諸方法はコンデンサ製造技術の分野に於い
て公知の技術であつて、本発明の一部でない事を
理解されたい。
本体2の形成に続いて、通常の技法によつてコ
ンデンサの面11にメタライゼーシヨンの層が付
着される。例えばその層は面11全体にクロム、
銅及びクロムもしくは他の基板合金を順次真空蒸
着する事によつて形成される。
メタライゼーシヨンがブランケツト付着された
のち、面11に溝部が形成される。溝部17は例
えば表面の所望個所に於いて所望の幅及び深さに
鋸歯手段を用いて形成される。そのために、水冷
式の研磨ホイールを用いる事ができる。
鋸歯手段によつて溝部がほられた後、溝部形成
時に生じた損傷をいやすために構造体をアニール
する。
鋸歯手段の代りに、共通面11を超音波研磨に
よつて溝部を形成してもよい。超音波研磨の場
合、歯が所望の溝部の位置及び寸法に対応したく
しの形をした研磨手段が共通面11に配置され、
研磨スラリーが供給される間に超音波駆動され
る。研磨は所望の溝部の深さが達成されるまで所
定の時間にわたつて続けられる。
次に、面11に例えばポリイミドの絶縁材の層
の形状に半田ダムが設けられる。ポリイミドはメ
サ構造体18A,18B,18C及び溝部17の
表面上を被覆する様に、例えばスプレーもしくは
浸漬法によつて塗布される。
半田ダム14の形成後通常のエツチング技法に
よりキヤビテイ15を形成する様パターンが作ら
れる。キヤビテイ15はバス16と共に形成され
たバス12A,12B,12C上の層14内に配
置され、バスを露出させる。キヤビテイを有する
パターンを形成するために、通常のリフト・オ
フ・マスキング技法を用いることができる。その
後で、バス12A,12B,12Cに接触する様
に、また半田ダム層14の表面からつき出る様に
キヤビテイ15内に半田ボールを付着する。
第6A図ないし第6C図に示される実施例の場
合、溝部17、メサ構造体18A,18B,18
C及び相互接続バス12A,12B,12Cは実
質的に第5A図ないし第5B図に示される実施例
に関連して示された様に形成される。しかし、溝
部、メサ構造体及び相互接続バスの形成に続い
て、上記のリード・フレーム24が共通面11に
配置され、夫々バス12A,12B,12Cにボ
ンデイングされる。フレーム24は例えば半田ボ
ール13の融点より高融点の鉛−錫半田でもつて
ろう接する事によつてバス12A,12B,12
Cへボンデイングされる。ボンデイングされたの
ち、第6B図に示される様にリード・フレーム・
エプロン部24Dがバス12A,12B,12C
上に個々のフレーム素子を残す様にトリミングさ
れる。エプロン24Dは例えば剪断によつてトリ
ミングされる。次に、夫々フレーム素子24A,
24B,24C上に絶縁層もしくは金属層として
半田ダム層を設けるために通常のマスク及びエツ
チング技法が用いられる。続いてリード・フレー
ム素子24A,24B,24C上にこれらを露出
させる基部を有する層14内にキヤビテイ15を
層14内に形成するパターン形成プロセスが行な
われる。キヤビテイ15の形成に続いてリード・
フレーム素子24A,24B,24Cに接触し、
層14の上部表面から突出する半田ボール13を
設ける。その代りに、半田ダム層14はフレーム
24がコンデンサ本体上にマウントされる前に、
フレーム24上に形成されてもよい。この手法は
整列及び処理上の困難を緩和する利点を有する。
第7A図ないし第7G図に示される実施例に関
して、その好ましい形成方法は次の通りである。
セラミツク本体の形成に続いて、第5A図ないし
第5D図及び第6A図ないし第6C図に示される
実施例に関して説明した様にして溝部17が共通
面11に形成される。但し第7A図に示される様
にバス12A,12B,12Cを形成するために
用いられるメタライゼーシヨン層のブランケツト
付着前に形成される。溝部17及び結果として生
じるメサ構造体18A,18B,18Cの形成に
続いて、二酸化シリコンの様な第1の絶縁材の層
が、溝部17を満たしメサ構造体の表面20A,
20B,20Cを被覆する様に、共通面11上に
形成される。第1の絶縁層は例えばスパツタリン
グによつて、二酸化シリコンでもつて形成され
る。
第1絶縁層26の形成に続いて、例えばイオ
ン・ミリングあるいはグラインデイングによつて
第7B図に中間構造体を形成する様に層が平坦化
される。次に、メサ構造体18A,18B,18
C及び個々のプレート・タブ残部21A,21
B,21Cの上部表面20A,20B,20Cを
露出させる様に、通常のマスク及びエツチング技
法を用いて絶縁層26にパターンを形成する。そ
の結果を第7C図に示す。次いで、例えばクロ
ム、銅、クロムのメタライゼーシヨン層が、第7
D図の中間構造体を形成すべく個々のメサ構造体
18A,18B,18Cの露出した表面20A,
20B,20Cに於いて通常の技法を用いて付着
される。次に、構造体の上部表面が、第7E図の
中間構造体を形成する様に、例えば電子ミリング
もしくはグラインデイングの様な通常のプロセス
を用いて再び平坦化される。第7E図に示される
中間体の形成に続いて、例えばポリイミドの第2
層の絶縁層14の形に半田ダムが付着される。ポ
リイミドもしくは他の絶縁材の半田ダム層は、第
7F図の中間構造体を生じる通常の技法を用いて
形成しうる。その代りに、形成された相互接続バ
ス12A,12B,12Cの上部表面に局部的に
金属半田ダムのパターンを形成してもよい。最終
的に、前記の構造体の場合の様に、バスを露出さ
せる基部16を有するキヤビテイ15を形成する
ために通常の技法を用いて半田ダム層14にパタ
ーンが形成される。次に相互接続バスに接触し、
前述の様に半田ダム層の上部表面から突出した半
田ボール13をキヤビテイ15内に付着させる。
【図面の簡単な説明】
第1図ないし第3図は既に提案済みのコンデン
サ構造体を説明する図、第4図は本発明に従う改
良された構造体を説明する図、第5A図ないし第
5D図は本発明に従う改良された構造体を形成す
るステツプを説明する図、第6A図ないし第6C
図は本発明の他構造体を形成するステツプを説明
する図、第7A図ないし第7G図は本発明に従う
構造体の形成ステツプの他の態様を説明する図で
ある。 第4図において100……改良されたコンデン
サ構造体、2……本体、3……多重セクシヨン、
4A……シート、5A……コンデンサ・プレー
ト、6A……主要面、11……共通成端面、12
A1〜12A5……バス、12B1,12B2…
…バス、12C1,12C2……バス、14……
半田ダム層、15……キヤビテイ、16……基
部、17……溝部、18A……メサ構造体、21
A1,21A2……プレート・タブの残部。

Claims (1)

  1. 【特許請求の範囲】 1 タブを有し、タブの位置と数によつてグルー
    プ分けされた金属プレートを有する複数の誘電性
    シートを形成し、同じグループの金属プレートの
    対応するタブが共通面において積層方向に一列並
    び且つ異なるグループの金属プレートが混在する
    ように上記誘電性シートを積層して、タブの端面
    が上記共通面において露出したコンデンサ本体を
    形成し、各列のタブを相互接続するバスを形成す
    ることを含むコンデンサ構造体の製造方法におい
    て、 上記コンデンサ本体の上記共通面の全面に導電
    層を付着し、タブ列の間に溝を形成して上記相互
    接続バスを形成すると共にタブを整列させること
    を特徴とするコンデンサ構造体の製造方法。
JP58016329A 1982-04-02 1983-02-04 コンデンサ構造体の製造方法 Granted JPS58196008A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US364819 1982-04-02
US06/364,819 US4419714A (en) 1982-04-02 1982-04-02 Low inductance ceramic capacitor and method for its making

Publications (2)

Publication Number Publication Date
JPS58196008A JPS58196008A (ja) 1983-11-15
JPH0322684B2 true JPH0322684B2 (ja) 1991-03-27

Family

ID=23436230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58016329A Granted JPS58196008A (ja) 1982-04-02 1983-02-04 コンデンサ構造体の製造方法

Country Status (4)

Country Link
US (1) US4419714A (ja)
EP (1) EP0090964B1 (ja)
JP (1) JPS58196008A (ja)
DE (1) DE3377096D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
US4862318A (en) * 1989-04-04 1989-08-29 Avx Corporation Method of forming thin film terminations of low inductance ceramic capacitors and resultant article
US4949217A (en) * 1989-06-23 1990-08-14 General Electric Company Multilayer capacitor suitable for substrate integration and multimegahertz filtering
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
US5367430A (en) * 1992-10-21 1994-11-22 Presidio Components, Inc. Monolithic multiple capacitor
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US6292350B1 (en) 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6266228B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6266229B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
DE19758345A1 (de) * 1997-12-22 1999-06-24 Inst Halbleiterphysik Gmbh Digital abstimmbare, elektronische Kapazität
JP3548821B2 (ja) 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
US6327134B1 (en) 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP3489729B2 (ja) 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6574077B1 (en) 1999-12-02 2003-06-03 Seagate Technology Llc Microactuator assembly having improved standoff configuration
US6477032B2 (en) * 2001-01-31 2002-11-05 Avx Corporation Low inductance chip with center via contact
US7248458B2 (en) * 2003-09-15 2007-07-24 American Technical Ceramics Corporation Orientation-insensitive ultra-wideband coupling capacitor and method of making
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
JP2011228644A (ja) * 2010-03-29 2011-11-10 Murata Mfg Co Ltd 電子部品及びその製造方法
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
CN104299785B (zh) 2013-07-17 2017-10-31 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9460855B2 (en) 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US9949378B2 (en) 2014-04-14 2018-04-17 Presidio Components, Inc. Electrical devices with solder dam
KR101630034B1 (ko) * 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542142B2 (ja) * 1973-03-20 1979-02-02

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388302A (en) * 1966-12-30 1968-06-11 Coors Porcelain Co Ceramic housing for semiconductor components
US3448355A (en) * 1967-03-01 1969-06-03 Amp Inc Laminated electrical capacitor and methods for making
US3538571A (en) * 1969-04-04 1970-11-10 Mallory & Co Inc P R Apparatus for producing ceramic chip electrical components
US4030004A (en) * 1971-04-16 1977-06-14 Nl Industries, Inc. Dielectric ceramic matrices with end barriers
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
NL7310279A (ja) * 1972-07-31 1974-02-04
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US3898541A (en) * 1973-12-17 1975-08-05 Vitramon Inc Capacitors and method of adjustment
DE2545596C3 (de) * 1975-10-11 1983-11-10 Draloric Electronic GmbH, 8672 Selb Kapazitives Netzwerk und dessen Verwendung
US4029531A (en) * 1976-03-29 1977-06-14 Rca Corporation Method of forming grooves in the [011] crystalline direction
US4074340A (en) * 1976-10-18 1978-02-14 Vitramon, Incorporated Trimmable monolithic capacitors
JPS542142U (ja) * 1977-06-08 1979-01-09
FR2475792A1 (fr) * 1980-02-12 1981-08-14 Thomson Csf Multiplicateur de tension integre
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542142B2 (ja) * 1973-03-20 1979-02-02

Also Published As

Publication number Publication date
US4419714A (en) 1983-12-06
EP0090964A3 (en) 1984-09-05
JPS58196008A (ja) 1983-11-15
EP0090964B1 (en) 1988-06-15
DE3377096D1 (en) 1988-07-21
EP0090964A2 (en) 1983-10-12

Similar Documents

Publication Publication Date Title
JPH0322684B2 (ja)
EP0801803B1 (en) Improvements in ceramic chip fuses
US7563645B2 (en) Electronic package having a folded package substrate
EP0070380B1 (en) Discrete thin film capacitor
US5290971A (en) Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same
KR100210211B1 (ko) 집적화된 표면 인터커넥트 및 소자들을 갖는 반도체칩 및 전자모듈과 이를 제조하는 방법
US7029946B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20040031982A1 (en) Interdigitated integrated circuit capacitor
JP2001291819A (ja) ディスクリートコンデンサ及び部品が埋め込まれた多層相互連結モジュール及びその製造方法
KR20020014697A (ko) 반도체장치
EP1003209A1 (en) Process for manufacturing semiconductor device
JPH0963847A (ja) インダクタ素子及びその製造方法
JP3573894B2 (ja) 半導体装置及びその製造方法
US6801439B2 (en) Multiple network electronic component
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
WO2023181806A1 (ja) 電子部品
JP3666649B2 (ja) 半導体集積回路装置
JP3083451B2 (ja) 調整コンデンサ
JPH01179389A (ja) 回路配線基板の製造方法
JP3337368B2 (ja) 中継基板
JPH0794901A (ja) 素子分離型複合マイクロ波回路モジュール
JPH08288102A (ja) 電子部品とその製造方法
JP2528436B2 (ja) 回路基板装置の製造方法
JPH07283060A (ja) 薄膜チップインダクタの製造方法
JPH0413841B2 (ja)