JP2004200356A - 半導体集積回路及びその設計方法 - Google Patents

半導体集積回路及びその設計方法 Download PDF

Info

Publication number
JP2004200356A
JP2004200356A JP2002366283A JP2002366283A JP2004200356A JP 2004200356 A JP2004200356 A JP 2004200356A JP 2002366283 A JP2002366283 A JP 2002366283A JP 2002366283 A JP2002366283 A JP 2002366283A JP 2004200356 A JP2004200356 A JP 2004200356A
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
potential
wirings
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002366283A
Other languages
English (en)
Inventor
Atsushi Sakai
篤 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002366283A priority Critical patent/JP2004200356A/ja
Publication of JP2004200356A publication Critical patent/JP2004200356A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】例えばバス配線のクロストークノイズの低減や同バス配線を伝搬する信号の伝搬速度の確保といったトレードオフを含む各種制約の中で、より適切な動作特性を確保することのできる半導体集積回路及びその設計方法を提供する。
【解決手段】半導体集積回路80は、アナログ回路部82と、自動配線ツールにて形成される論理回路部81との2つの領域を備えている(図1(a))。論理回路部81の第n層目の配線層において、実質的に平行に設けられている配線(La1〜La7)のうち、配線La2〜La5は、バス配線である(図1(b))。一方、論理回路部81の第(n+1)層目の配線層には、配線La2〜La5と斜めに交差する配線Lb14〜Lb16が設けられている(図1(c))。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路及びその設計方法に関する。
【0002】
【従来の技術】
近年、集積回路、特に半導体集積回路にあっては、その微細加工技術の急激な進歩によって、その大規模化、高速化が進んでいる。この半導体集積回路の大規模化とともに、同集積回路内にあって機能単位でモジュール化された機能ブロックについてそれらの間を結線するバスのバンド幅も16ビット、32ビット、64ビットと増大する方向にある。
【0003】
一方、このように大規模化された半導体集積回路について、確実な動作を保証するためには、(イ)上記バス配線へ混入するノイズを低減する、(ロ)同バス配線への信号の入力タイミングや同バス配線からの信号の出力タイミングをバス配線間で揃える、等の必要がある。
【0004】
また一方では、上述した半導体集積回路の微細化によってもたらされる配線の寄生抵抗や配線間の寄生容量(カップリング容量)の増大が、信号の伝搬に多大な影響を与えるようになってきている。そして、こうした配線の寄生抵抗や配線間のカップリング容量の増大が、上記ノイズを低減する上で、また上記バス配線の各配線を伝搬する信号の伝搬速度を揃える上で大きな障害となってきている。すなわち、例えば配線間のカップリング容量の増大は、一方の配線の電位変化が他方の配線の電位を変化させるクロストークノイズの増大を招きやすくする。そして、このクロストークノイズの増大は、半導体集積回路の誤動作の原因となるなど、様々な不都合を生じることにもなりかねない。
【0005】
そこで従来は、下記特許文献1に見られるように、信号の伝搬に用いられる配線の上下に、電位が接地電位に固定された配線であるグランドプレーンを形成することも提案されている。このように、グランドプレーンを用いると、信号の伝搬に用いられる配線の寄生容量には、この配線とグランドプレーンとのカップリング容量が加わることとなる。このため、信号の伝搬に用いられる配線の寄生容量に対し、信号の伝搬に用いられる配線とノイズの原因となる配線とのカップリング容量の占める割合が低下することとなる。そしてこれにより、クロストークノイズを低減させることができるようになる。
【0006】
また、近年では、上記半導体集積回路の高集積化と設計期間の短縮との両立を図るべく、汎用の自動配置配線ツールを用いて半導体集積回路のレイアウト設計を行うことが主流となってきている。こうした自動配置配線ツールでは、いわゆるデザインルール等、当該半導体集積回路の製造工程における制約を満たすように定義されたグリッドが、配線の敷設可能領域として設定されている。
【0007】
詳しくは、このグリッドは、X軸方向及び、これと垂直なY軸方向に設定されており、各配線層毎に交互にX軸方向又はY軸方向が指定されている。このため、各配線層において、上記グリッドは、互いに平行に走るストライプ状に設定されることとなる。そして、これらグリッド間隔は、デザインルールを満たす配線ピッチに対応するように設定される。このため、上記グランドプレーンであれ、これを自動配線ツールにて形成することで、高集積化と設計時間の短縮との両立を図ることができる。
【0008】
なお、上述した不都合への対処を目的とした従来技術としては他に、下記特許文献2〜5などもある。
【0009】
【特許文献1】
特開2002―100629号公報
【特許文献2】
特開2002―151651号公報
【特許文献3】
特開2001―68631号公報
【特許文献4】
特開平10―326870号公報
【特許文献5】
特開平9−64186号公報
【0010】
【発明が解決しようとする課題】
上記グランドプレーンと上記バス配線とのカップリング容量を確保することで、バス配線において隣接する各配線間のクロストークノイズは確かに低減する。ただし、クロストークノイズの低減と信号伝搬速度の上昇とはトレードオフの関係にあり、上記グランドプレーンと上記バス配線とのカップリング容量の増大は併せて、バス配線における信号伝搬速度の低下を招くことともなる。したがって、上記グランドプレーンと上記バス配線とのカップリング容量については、これを適切な容量とすべく微調整できることが望まれる。
【0011】
しかし、例えば上述した自動配線ツールを使用する場合、上記グランドプレーンの形成箇所は上記グリッドによって制限されているために、上記バス配線とのカップリング容量も、このグリッドによって自ずと規定されることとなる。そしてこのため、バス配線のクロストークノイズの低減と、同バス配線を伝搬する信号の伝搬速度の確保との両立も自ずと困難なものとなっている。
【0012】
本発明は上記実情に鑑みてなされたものであり、その目的は、上述したトレードオフを含む各種制約の中で、より適切な動作特性を確保することのできる半導体集積回路及びその設計方法を提供することにある。
【0013】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項1記載の発明は、多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、電位固定される配線である電位固定配線と、信号の伝搬に用いられる配線とが斜めに交差して設けられてなることをその要旨とする。
【0014】
上記構成では、電位固定される、例えば接地線(グランドプレーン)を含む給電線等からなる電位固定配線と、信号の伝搬に用いられる配線とが斜めに交差して設けられている。このため、信号の伝搬に用いられる配線と電位固定配線との間には、カップリング容量を有することとなる。そして、このカップリング容量により、信号の伝搬に用いられる配線へのノイズの低減や、同信号の伝搬に用いられる配線での信号伝搬速度の調整をすることができる。しかも、電位固定配線と、信号の伝搬に用いられる配線とが斜めに交差して設けられているために、この交差角度によって上記カップリング容量を微調整することができる。したがって、上記構成によれば、より適切な動作特性を確保することができるようになる。
【0015】
請求項2記載の発明は、請求項1記載の発明において、前記信号の伝搬に用いられる配線がバス配線であることをその要旨とする。
一般に、バス配線は、その各配線が同層の配線層にて平行に引き回される場合には、それらの間のカップリング容量が大きくなりやすい。したがって、これら配線間に生じるクロストークノイズは、大きなものとなりやすい。
【0016】
また、バス配線は、その各配線の信号伝搬速度を揃えることが望まれる。しかし、これら各配線が異なる配線層を経由したり、各配線と隣接する配線とのカップリング容量に差が生じたりする場合などには、各配線の寄生抵抗や寄生容量が異なることとなりやすい。
【0017】
この点、上記構成では、上記電位固定配線とのカップリング容量によってこれら各配線の寄生容量を調整することができる。このため、隣接する配線間のクロストークノイズを低減したり、各配線の信号伝搬速度を揃えたりすることができるようになる。
【0018】
請求項3記載の発明は、請求項1記載の発明において、前記信号の伝搬に用いられる配線がクロック配線であることをその要旨とする。
上記構成によれば、上記電位固定配線とのカップリング容量によってクロック配線の寄生容量を調整することができる。このため、クロック配線へのクロストークノイズの影響を低減したり、クロック配線での信号伝搬速度を調整したりすることができるようになる。
【0019】
請求項4記載の発明は、多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、一方では、所定の領域に複数の配線が互いに実質的に平行に設けられてなり、他方ではそれら複数の配線のうちの少なくとも一本の配線と斜めに交差する態様で電位固定される配線である電位固定配線が設けられてなることをその要旨とする。
【0020】
上記構成では、平行に設けられている配線のうちの少なくとも一本の配線と斜めに交差する態様で電位固定される配線である電位固定配線が設けられている。このため、平行に設けられている配線のうちの少なくとも一本の配線と電位固定配線との間には、カップリング容量を有することとなる。そして、このカップリング容量により、平行に設けられている配線のうちの少なくとも一本の配線へのノイズの低減や、同少なくとも一本の配線での信号伝搬速度の調整をすることができる。しかも、電位固定配線が平行に設けられている配線のうちの少なくとも一本の配線と斜めに交差する態様で設けられているために、この交差角度によって上記カップリング容量を微調整することができる。したがって、上記構成によれば、より適切な動作特性を確保することができるようになる。
【0021】
また、上記平行に設けられている配線は、その規則的なパターンのために当該集積回路の設計時における結線を簡易に行うことを可能とするものである。このため、上記所定の領域の結線を自動配線ツールにて行う場合においては、同ツールのプログラミングの簡易化や、同ツールによる結線時の処理の簡易化を図ることもできる。この際、これら互いに平行に設けられている配線は、その線幅に対する中心線の間隔が、所定の最小間隔の整数倍となるように設定されることが望ましい。これにより、上記自動配線ツールによる結線処理をいっそう簡易に行うことができる。
【0022】
なお、上記電位固定配線の設けられている配線層においても、該電位固定配線の設けられている領域の周囲の領域では、上記所定の領域において平行に設けられている配線と平行又は直交する態様にて配線が互いに平行に設けられていることが望ましい。更に、この際、これら互いに平行に設けられている配線は、その線幅に対する中心線の間隔が、所定の最小間隔の整数倍となるように設定されることが望ましい。これにより、上記自動配線ツールによる結線処理をいっそう簡易に行うことができる。
【0023】
請求項5記載の発明は、請求項4記載の発明において、前記少なくとも一本の配線には、バス配線を構成する配線が含まれてなることをその要旨とする。
一般に、バス配線は、その各配線が同層の配線層にて平行に引き回される場合には、それらの間のカップリング容量が大きくなりやすい。したがって、これら配線間に生じるクロストークノイズは、大きなものとなりやすい。
【0024】
また、バス配線は、その各配線の信号伝搬速度を揃えることが望まれる。しかし、これら各配線が異なる配線層を経由したり、各配線と隣接する配線とのカップリング容量に差が生じたりする場合などには、各配線の寄生抵抗や寄生容量が異なることとなりやすい。
【0025】
この点、上記構成では、上記電位固定配線とのカップリング容量によってこれらバス配線の寄生容量を調整することができる。このため、隣接する配線間のクロストークノイズを低減したり、各配線の信号伝搬速度を揃えたりすることができるようになる。
【0026】
請求項6記載の発明は、請求項5記載の発明において、前記少なくとも一本の配線には、クロック配線が含まれてなることをその要旨とする。
上記構成によれば、上記電位固定配線とのカップリング容量によってクロック配線の寄生容量を調整することができる。このため、クロック配線へのクロストークノイズの影響を低減したり、クロック配線での信号伝搬速度を調整したりすることができるようになる。
【0027】
請求項7記載の発明は、請求項1〜6のいずれかに記載の発明において、前記電位固定配線は、互いに並列接続された複数の配線からなるとともに、これら各配線が互いに実質的に平行に設けられてなることをその要旨とする。
【0028】
上記構成では、電位固定配線が、互いに並列接続された複数の配線からなるために、これら配線間隔を調整することによっても、平行に設けられている配線のうちの少なくとも一本の配線と電位固定配線とのカップリング容量を調整することができる。
【0029】
また、上記互いに並列接続された複数の配線は、平行に設けられている。したがって、その規則的なパターンのために当該集積回路の設計時における結線を簡易に行うことを可能とするものである。このため、上記所定の領域の結線を自動配線ツールにて行う場合においては、同ツールのプログラミングの簡易化や、同ツールによる結線時の処理の簡易化を図ることもできる。なお、この際、これら互いに平行に設けられている配線は、その線幅に対する中心線の間隔が、所定の最小間隔の整数倍となるように設定されることが望ましい。これにより、上記自動配線ツールによる結線処理をいっそう簡易に行うことができる。
【0030】
請求項8記載の発明は、多層配線構造を有する集積回路の各所望とされる箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、前記多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、電位固定される配線である電位固定配線と信号の伝搬に用いられる所定の配線とを交差させ、それら上下関係にある各配線の交差角度を通じて、前記信号の伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することをその要旨とする。
【0031】
上記設計方法では、上下関係にある各配線の交差角度を通じて、前記信号の伝搬速度及びノイズの影響の度合いの少なくとも一方を調整するようにしている。このため、上記所定の配線と電位固定配線とのカップリング容量を調整することができる。そしてこのカップリング容量の調整により、上記所定の配線について、その信号伝搬速度やノイズの影響の度合いの調整を行うことができる。したがって、上記設計方法によれば、設計対象とする半導体集積回路の動作特性をより適切に確保することができるようになる。
【0032】
請求項9記載の発明は、多層配線構造を有する集積回路の各所望とされる箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、信号伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することを所望する所定の配線の設けられる配線層の上層及び下層の少なくとも一方の配線層に、電位固定された配線である電位固定配線を設ける条件で前記結線を行う工程と、前記所定の配線に対するクロストークノイズの解析及び同所定の配線の信号伝搬速度の解析の少なくとも一方を行う工程と、前記解析の結果に基づき、前記所定の配線に対する前記電位固定配線の交差角度を調整する工程とを備えることをその要旨とする。
【0033】
上記設計方法では、上記解析の結果に基づいて、所定の配線に対する電位固定配線の交差角度を調整するようにしている。このため、上記解析の結果に基づいて、上記所定の配線と電位固定配線とのカップリング容量を調整することができる。そしてこのカップリング容量の調整により、上記所定の配線について、その信号伝搬速度やノイズの影響の度合いの調整を行うことができる。したがって、上記設計方法によれば、設計対象とする半導体集積回路の動作特性をより適切に確保ことができるようになる。
【0034】
請求項10記載の発明は、多層配線構造を有する集積回路の各所望とされる箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、信号伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することを所望する所定の配線の設けられる配線層の上層及び下層の少なくとも一方の配線層に、前記所定の配線と斜めに交差する態様で、電位固定された配線である電位固定配線を設ける条件の下で前記結線を行うに際し、前記電位固定配線に対応した結線に先立って前記所定の配線を用いた結線を行い、該所定の配線を用いた結線の状態から推定される信号伝搬速度及びノイズの影響の少なくとも一方に基づき、前記電位固定配線の交差角度を設定することをその要旨とする。
【0035】
上記設計方法では、所定の配線を用いて行われた結線の状態から、所定の配線の信号伝搬速度やクロストークノイズについて推定する。そして、上記推定される信号伝搬速度やクロストークノイズに基づき、上記所定の配線に対する電位固定配線の交差角度を調整するようにしている。このため、上記推定される信号伝搬速度やクロストークノイズに基づき、上記所定の配線と電位固定配線とのカップリング容量を調整することができる。そしてこのカップリング容量の調整により、上記所定の配線について、その信号伝搬速度やノイズの影響の度合いの調整を行うことができる。したがって、上記設計方法によれば、設計対象とする半導体集積回路の動作特性をより適切に確保ことができるようになる。
【0036】
請求項11記載の発明は、多層配線構造を有する集積回路の各所望とする箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、前記多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、電位固定される配線である電位固定配線と信号の伝搬に用いられる所定の配線とをオーバーラップさせ、それら上下関係にある各配線のオーバーラップ面積を通じて前記信号の伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することをその要旨とする。
【0037】
上記設計方法では、上記所定の配線と同電位固定配線とのオーバーラップ面積を調整するようにしている。このため、上記所定の配線と電位固定配線とのカップリング容量を調整することができる。そして、このカップリング容量の調整により、上記所定の配線について、その信号伝搬速度やノイズの影響の度合いの調整を行うことができる。したがって、上記設計方法によれば、設計対象とする半導体集積回路の動作特性をより適切に確保ことができるようになる。
【0038】
請求項12記載の発明は、請求項8〜11のいずれかに記載の発明において、前記所定の配線がバス配線であることをその要旨とする。
一般に、バス配線は、その各配線が同層の配線層にて平行に引き回される場合には、それらの間のカップリング容量が大きくなりやすい。したがって、これら配線間に生じるクロストークノイズは、大きなものとなりやすい。
【0039】
また、バス配線は、その各配線の信号伝搬速度を揃えることが望まれる。しかし、これら各配線が異なる配線層を経由したり、各配線と隣接する配線とのカップリング容量に差が生じたりする場合などには、各配線の寄生抵抗や寄生容量が異なることとなりやすい。
【0040】
この点、上記設計方法では、上記電位固定配線とのカップリング容量によってこれら各配線の寄生容量を調整することができる。このため、隣接する配線間のクロストークノイズを低減したり、各配線の信号伝搬速度を揃えたりすることができるようになる。
【0041】
請求項13記載の発明は、請求項8〜11のいずれかに記載の発明において、前記所定の配線がクロック配線であることをその要旨とする。
上記設計方法によれば、上記電位固定配線とのカップリング容量によってクロック配線の寄生容量を調整することができる。このため、クロック配線へのクロストークノイズの影響を低減したり、クロック配線での信号伝搬速度を調整したりすることができるようになる。
【0042】
【発明の実施の形態】
以下、本発明にかかる半導体集積回路及びその設計方法をスタンダードセル方式の半導体集積回路及びその設計方法に適用した一実施形態について、図面を参照しつつ説明する。
【0043】
図1に、本実施形態にかかる半導体集積回路を示す。
図1(a)は、本実施形態にかかる半導体集積回路の上面図である。同図1(a)に例示するように、当該半導体集積回路80は、論理回路の形成されている論理回路部81とアナログ回路の形成されているアナログ回路部82との2つの領域を備えている。そして、論理回路部81は、スタンダードセル方式によって、自動配線ツールを用いて形成されている。
【0044】
図1(b)に、この論理回路部81の第n層目(ここではnは、3以上の整数を想定)の配線層の配線を、また、図1(c)に、同論理回路部81の第(n+1)層目の配線層の配線を模式的に示す。
【0045】
図1(b)に模式的に示すように、第n層目の配線層において実質的に平行に設けられている配線(La1〜La7)は、その線幅に対する中心線の間隔が所定の最小間隔Paの整数倍に設定されている。すなわち、配線La2及び配線La3間、配線La3及び配線La4間、配線La4及び配線La5間の間隔はいずれも「Pa」であり、これは最小間隔Paの「1」倍である。また、配線La1及び配線La2間、配線La5及び配線La6間、配線La6及び配線La7間の間隔は「2Pa」であり、これは最小間隔「Pa」の「2」倍である。
【0046】
一方、図1(c)に例示するように、第(n+1)層目の配線層において実質的に平行に設けられている配線(Lb1〜Lb13)は、その線幅に対する中心線の間隔が所定の最小間隔Pbの整数倍に設定されている。すなわち、配線Lb9及び配線Lb10間、配線Lb10及びLb11間等の間隔は「Pb」であり、これは最小間隔「Pb」の「1」倍である。また、配線La8及び配線La9間、配線Lb11及びLb12間等の間隔は「2Pb」であり、これは最小間隔「Pb」の「2」倍である。
【0047】
また、この図1(c)に例示する第(n+1)層目の配線層において実質的に平行に設けられている配線(Lb1〜Lb13)は、第n層目の配線層の配線(その線幅方向に直交する方向をY方向とする)と直交する方向(X方向)に沿って設けられている。
【0048】
更に、図1(c)に例示するように、第(n+1)層目の配線層においては、これら平行に設けられている配線(Lb1〜Lb13)に加えて、これに対して斜めに設けられている配線(Lb14〜Lb16)を備えている。ここで、上記第n層目の配線La2〜La5の第(n+1)層目の配線層への垂直投影図は、配線Lb14〜Lb16と斜めに交差することとなる。
【0049】
そして、上記斜めに敷設されている配線Lb14〜Lb16は、配線Lb1、Lb2、Lb4、Lb9、Lb11、Lb12を介して接地されている。このため、これら配線Lb14〜Lb16は、電位固定された電位固定配線となっている。
【0050】
なお、本実施形態においては、第(n−1)層目の配線層についても、第(n+1)層目の配線層の配線同様、第n層目の配線層の配線La〜La7等と直交する態様にて配線が互いに実質的に平行に設けられている。更に、この第(n−1)層目の配線層についても、第n層の配線La2〜La5の投影図と斜めに交差する配線を有するとともに、これら配線は接地されることで電位固定される電位固定配線となっている。
【0051】
そして、上記第(n+1)層目及び第(n−1)層目の配線層の電位固定配線は、互いに平行に設けられていると共に、それらの線幅に対する中心線の間隔が所定の最小単位の整数倍となっている。
【0052】
図2に、本実施形態にかかる半導体集積回路の多層配線構造について示す。図2において、配線La2〜La5の設けられている第n層目の配線層の絶縁層を介した上層及び下層には、電位固定配線としての配線Lb14やLc1が設けられている。更に、第(n−2)層目の配線層や第(n+2)層目の配線層には、信号の伝搬にかかる配線Ld1、Ld2やLe1が設けられている。ちなみに、本実施形態では、上記配線La2〜La5は、バス配線となっている。
【0053】
すなわち、本実施形態では、基本的に隣接する配線層毎に交互にX方向、Y方向に沿ったかたちで所定の最小間隔の整数倍の配線間隔にて配線が設けられている。そして、バス配線を構成する上記配線La2〜La5の設けられている第n層目の配線層と隣接する層である第(n+1)層目及び第(n−1)層目の配線層には、これらへの上記配線La2〜La5と斜めに交差するようにして電位固定配線が設けられている。
【0054】
このため、バス配線を構成する上記配線La2〜La5の寄生容量は、これら配線La2〜La5と第(n+1)層目の配線層の電位固定配線との間のカップリング容量や、これら配線La2〜La5と第(n−1)層目の電位固定配線との間のカップリング容量を含んだものとなっている。そして、上記配線La2〜La5は、上記カップリング容量によって同配線La2〜La5の寄生容量が調整されることで、その信号伝搬速度や、隣接する配線によるクロストークノイズの影響が調整されたものとなっている。
【0055】
すなわち、上記配線La2〜La5と上記電位固定配線とのカップリング容量は、第(n+1)層目や第(n−1)層目への上記配線La2〜La5の鉛直投影図と電位固定配線とのオーバーラップ面積でほぼ決まると見てよい。そして、このオーバーラップ面積によって、上記カップリング容量が調整されている。
【0056】
次に、上記半導体集積回路の設計のうち、特に上記論理回路部81の設計について説明する。
ここでは、まず上記設計を支援する設計支援装置について説明する。図3は、本実施形態にかかる設計支援装置の構成を示すブロック図である。なお、この支援装置はスタンダードセル方式の設計を支援する装置として構成されている。
【0057】
図3において、ライブラリ10は、半導体集積回路を構成すべき各種機能セルのセル情報や、それら機能セルの遅延情報、セットアップ及びホールドタイムに関する制約情報等、それら機能セルの性能情報が格納される部分である。ここで、各種機能セルは、論理演算素子(論理積、論理和、排他的論理和、排他的論理積、否定等)やフリップフロップ、RAM等のメモリ、A/D等のアナログ素子等又はそれらを用いて形成される回路である。更に、ライブラリ10は、上記各機能セルの面積情報等、同機能セルのレイアウトに関する情報が格納される部分でもある。このライブラリ10は、ハードディスク装置等の記憶装置によって構成されている。
【0058】
また、設計仕様格納部12は、例えばハードウェア記述言語(HDL)で記述された半導体集積回路の機能及び構造に関する情報が格納される部分である。詳しくは、この設計仕様格納部12は、ゲートレベルの回路情報、すなわち、上記ライブラリ10で定義されるセルのうち、使用されるセルの種類や数並びにこれらの結線情報が格納される部分である。この設計仕様格納部12も、ハードディスク装置等の記憶装置によって構成されている。
【0059】
更に、プロセスパラメータ14は、指定されたデザインルール(製造工程における最小加工精度に関する規定、素子サイズや最小配線間隔等を規定するルール)に応じた素子特性や、材質毎の配線特性等に関する情報が格納される部分である。このプロセスパラメータ14も、ハードディスク装置等の記憶装置によって構成されている。
【0060】
これに対し、自動配置部20と、自動配線部22とは、レイアウト設計を行う部分である。すなわち、自動配置部20は、上記機能セルの自動配置を行う部分であり、自動配線部22は、それら配置された機能セル間の結線を行う部分である。これら上記機能セルの自動配置、及びそれら配置された機能セル間の結線は、上記機能セルに対応する上記ライブラリ10の有するレイアウトデータや上記設計仕様格納部12の有する情報を用いて行なわれる。なお、上記自動配置部20や自動配線部22は、ハードディスク装置、あるいはROMやRAM等の半導体メモリに、セル配置の実行手順や結線実行手順に関するプログラムが記録された記憶装置と、同プログラムによって稼働する中央処理装置とによって構成されている。
【0061】
上記自動配線部22で生成された回路のネットリストは、クロストークノイズ・タイミング解析部30に供給される。このネットリストは、階層構造を保持しており、各機能セルから構成される機能ブロック内のネットリストと機能ブロック間のネットリストとからなる。
【0062】
ここで、クロストークノイズ・タイミング解析部30では、上記ネットリストとプロセスパラメータ14とに基づき、クロストークノイズの解析を行う。また、クロストークノイズ・タイミング解析部30は、上記ネットリストに表される全ての論理回路の構造(ネットリスト情報)と各論理回路間の全ての接続情報(ファンアウト数)とを解析して、当該回路各部のタイミング解析を行う。このタイミング解析に際しては、上記プロセスパラメータ14の有する情報も用いられる。
【0063】
なお、上記クロストークノイズ・タイミング解析部30は、ハードディスク装置、あるいはROMやRAM等の半導体メモリに、セル配置の実行手順や結線実行手順に関するプログラムが記録された記憶装置と、同プログラムによって稼働する中央処理装置とによって構成されている。
【0064】
電位固定配線用グリッド設定部40は、上記電位固定配線を敷設する際に用いるグリッドを設定する部分である。この電位固定配線用グリッド設定部40も、ハードディスク装置、あるいはROMやRAM等の半導体メモリに、セル配置の実行手順や結線実行手順に関するプログラムが記録された記憶装置と、同プログラムによって稼働する中央処理装置とによって構成されている。
【0065】
その他、入力部50は、タッチペンやキーボード、マウス等の入力装置からなって、レイアウト設計のための各種情報や命令を入力する部分である。また、フロア表示部52は、上記入力情報やレイアウト図等を可視表示する部分である。一方、制御部54は、このフロア表示部52をはじめ、上述した自動配置部20、自動配線部22、クロストークノイズ・タイミング解析部30、電位固定配線用グリッド設定部40等の動作を統轄する部分である。
【0066】
上記構成を有する設計支援装置を用いて、半導体集積回路の設計が行われる。特に、本実施形態では、バス配線の各配線の寄生容量を調整しつつ半導体集積回路の設計を行う。
【0067】
ここで、こうした設計支援装置を用いて行われる本実施形態にかかる半導体集積回路の結線にかかる処理手順について図4を用いて説明する。
この一連の手順においては、まずステップ100において、上記設計仕様格納部12に格納されたゲートレベルの回路情報が自動配置部20に入力される。そして、自動配置部20では、このゲートレベルの回路情報に基づき機能セルの自動配置が行われる。
【0068】
次に、ステップ110では、各機能セルを結線するバス配線についてそれらが設けられる配線層及び同配線層内における領域が上記自動配線部22において指定される。ここでは、例えば上記設計仕様格納部12の回路情報等を用いてバス配線が特定されるとともに、上記自動配置部20の配置結果等に基づき各バス配線の設けられる配線層及び同配線層内の領域が指定される。ここで、バス配線の設けられる所定の領域が複数の層に跨る場合は、バス配線の設けられる配線層が隣接する2層となって且つ互いに垂直方向への投影領域がオーバーラップするようなことがないように指定がなされる。すなわち、例えば第n層目の配線層の所定の領域をバス配線の設けられる領域として指定する場合、それに隣接する配線層である第(n+1)層目の配線層と第(n−1)層目の配線層における上記所定の領域に対応する領域は、バス配線の設けられる領域とはならないように設定がなされる。
【0069】
また、本実施形態では、バス配線の設けられる配線層は、その上層及び下層に電位固定配線を設けるべく、中間の配線層としている。
次に、ステップ120においては、上記自動配線部22により、上記バス配線を用いた機能ブロック間の結線が行われる。ちなみに、この自動配線部22は、図5に示す配線用グリッドを用いて結線処理を行う。これは、同図5(a)に示すように、配線Wの線幅(2δ)に対する中心線を規定するものである。また、上記配線用グリッドは、所定の間隔Δ毎に設定されている。
【0070】
更に、上記半導体集積回路は、多層配線構造を有しているため、同図5(b)に示すように、破線で示されるグリッドは、各層においては所定の間隔毎に平行に設定され、また、隣接する層間では互いに直交するように設定されている。
【0071】
このため、こうした配線用グリッドを用いることで、先の図1に示したように、各配線層の配線は互いに平行に設けられるとともに、隣接する配線層の配線は互いに直交するようにして設けられることとなる。更に、これら各配線層の配線は、その線幅に対する中心線の間隔が、上記グリッドの所定の間隔Δに対応する所定の最小間隔Pa、Pbの整数倍となる。
【0072】
ちなみに、この所定の間隔Δは、リソグラフィ技術等、製造工程における最小加工精度に基づき設定される。そして、この所定の間隔Δは、配線層毎に各別に設定することも可能となっている。
【0073】
こうしてバス配線を用いた機能ブロック間の結線が行われると、ステップ130に移行する。
ステップ130では、結線に用いられた配線であるバス配線を構成する各配線の寄生抵抗や、各配線間のカップリング容量を抽出する。
【0074】
ここで、各配線間のカップリング容量は、バス配線を構成する配線が同バス配線を構成する他の配線から受けるクロストークノイズの影響を推定するためのパラメータとなる。また、このカップリング容量や、配線の寄生抵抗は、バス配線を構成する各配線の信号伝搬速度を推定するためのパラメータとなる。
【0075】
更に、ステップ140では、上記ステップ120にてバス配線の敷設された配線層の上層及び下層において、これら各層へのバス配線の投影図と斜めに交差する態様にて上述した電位固定配線を敷設する。そして、このステップ140では、上記ステップ130からの引き続きの処理である場合には、電位固定配線の敷設態様を、上記ステップ130において抽出されたカップリング容量や寄生抵抗に基づいて行う。以下、これについて更に説明する。
【0076】
ここでは、まず、電位固定配線用グリッド設定部40において、図6に2点鎖線にて囲われた電位固定配線の形成領域VHA内において、電位固定配線の敷設状態を規定するためのグリッドSGを選択する。このグリッドSGは、図6(a)及び図6(b)に示すように、電位固定配線の形成領域VHAの端部において、X方向に平行に設定されているグリッドXGと一致するように設定されている。ちなみに、図6(a)に示す電位固定配線用のグリッドSGは、X方向に平行に設定されているグリッドXGと2つおきにつながることで、交差角度が規定されている。また、図6(b)に示す電位固定配線用のグリッドSGは、X方向に平行に設定されているグリッドXGと3つおきにつながることで、交差角度が規定されている。
【0077】
このように、電位固定配線の形成領域VHAの端部におけるグリッドXGとの接続態様によって、図6(a)や図6(b)に示すようにその交差角度が複数に設定可能なグリッドSGの中から1つのグリッドを選択することで、電位固定配線の交差角度が決定されることとなる。
【0078】
ちなみに、この交差角度によって、バス配線の垂直投影図との交差角度θ(0°<θ<90°)も決定される。そして、これにより、バス配線と電位固定配線とのカップリング容量が決定されることとなる。すなわち、これらバス配線と電位固定配線とのカップリング容量は、電位固定配線の設けられる層へのバス配線の垂直投影図と電位固定配線とのオーバーラップ面積によってほぼ決定される。そして、このオーバーラップ面積は、バス配線に対する電位固定配線の上記交差角度θによって決定されることとなる。
【0079】
ここでは、例えばバス配線と電位固定配線とのカップリング容量を小さくしたい場合には、図7(a)に示すように、バス配線を構成する配線La2〜La4に対して電位固定配線を構成する配線Lb14〜Lb16を極力垂直となるようにする。換言すれば、バス配線を構成する配線La2〜La4に対する電位固定配線を構成する配線Lb14〜Lb16の交差角度θを「90°」に近づけるようにする。
【0080】
また、バス配線と電位固定配線とのカップリング容量を大きくしたい場合には、図7(b)に示すように、バス配線を構成する配線La2〜La4に対して電位固定配線を構成する配線Lb14〜Lb16を極力平行となるようにする。換言すれば、バス配線を構成する配線La2〜La4に対する電位固定配線を構成する配線Lb14〜Lb16の交差角度θを「0°」に近づけるようにする。
【0081】
このように、バス配線に対する電位固定配線の交差角度を調整することで、図7にハッチングにて示すバス配線の垂直投影図と電位固定配線とのオーバーラップ面積を調整することができる。
【0082】
更に、これら電位固定配線の配線間隔を調整することで、バス配線と電位固定配線とのカップリング容量を調整するようにしてもよい。すなわち、バス配線と電位固定配線とのカップリング容量を小さくしたい場合には、図8(a)に示すように、電位固定配線を構成する配線Lb14、Lb15の配線間隔を大きくする。これに対し、例えばバス配線と電位固定配線とのカップリング容量を大きくしたい場合には、図8(b)に示すように、電位固定配線を構成する配線Lb14、Lb15、Lb16の配線間隔を小さくする。
【0083】
なお、ここでは、バス配線へのクロストークノイズを低減したいほど、上記バス配線と電位固定配線とのカップリング容量を大きくする。また、バス配線の信号伝搬速度を早めたいときほど、上記バス配線と電位固定配線とのカップリング容量を小さくする。
【0084】
こうしてグリッドが決定されると、同ステップ140において、上記自動配線部22により、このグリッドを使用した電位固定配線の敷設が行われる。
続いて、ステップ150においては、半導体集積回路内の全ての結線を行う。すなわち、例えば電位固定配線と接地との結線等が行われることとなる。ちなみに、この結線にかかる処理は、先の図5に示したものと同様、X方向及びY方向に規定されたグリッドを用いて行う。
【0085】
こうしてステップ150において、全ての結線が終了すると、ステップ160に移行する。ステップ160では、上記クロストークノイズ・タイミング解析部30によって、クロストークノイズ解析やタイミング解析が行われる。
【0086】
ここで、クロストークノイズ解析は、例えば次のようにして行う。すなわち、クロストークノイズの解析の対象となる配線について、図9に示す基板とのカップリング容量C0や、これと隣接配線とのカップリング容量Cmをそれぞれピックアップする。更に、クロストークノイズの解析の対象となる配線について、図9に示す配線抵抗R1、R2、隣接配線を駆動するドライバD1の駆動能力、対象となる配線を駆動するドライバD2の駆動能力、及び各ドライバを駆動するタイミング等をそれぞれピックアップする。そして、これらから対象となる配線に生じるクロストークノイズを、電圧値又は当該半導体集積回路のシステム電圧に対するノイズ電圧の割合として算出する。
【0087】
また、タイミング解析については、基本的には、クロストークノイズを考慮しつつ、設計対象となる半導体集積回路内の各順序回路間の信号の伝搬時間(信号伝搬速度)を算出するなどして行う。以下、これについて更に詳述する。
【0088】
このタイミング解析は、基本的には、隣接する配線の一方と他方とでの電位遷移について、それらが互いに同一方向であるときと反対方向にあるときとの双方にて算出される遅延変動量に基づいて行う。すなわち、隣接する配線の一方と他方とでの電位遷移が互いに同一方向であるときには、クロストークノイズがない場合と比較して信号遷移時間が短くなる。これに対し、隣接する配線の一方と他方とでの電位遷移が互いに逆方向であるときには、クロストークノイズがない場合と比較して信号遷移時間が長くなる。そこで、隣接する配線の一方と他方とでの様々な電位遷移によって生じる遅延変動を反映させるために、上記双方にて算出される遅延変動量に基づいてタイミング解析を行うようにする。
【0089】
こうしてクロストークノイズ解析及びタイミング解析が行われると、ステップ170ではこれら解析結果が許容範囲にあるか否かを判断する。ここでは、クロストークノイズ解析によって解析されるクロストークノイズの値が所定の上限値以下にあるか否かを判断するとともに、タイミング解析の結果、信号伝搬速度が許容値であるか否かを判断する。ちなみに、クロストークノイズの上限値は、例えば順序回路の出力論理信号が論理反転を引き起こしたりすることのないような値に設定される。また、信号伝搬速度についての許容値とは、当該集積回路の所望とする動作周波数に対する実際の動作周波数のずれが許容範囲を超えることがないような値に設定される。
【0090】
そして、ステップ170において、上記解析結果が許容範囲にないと判断されたときには、先のステップ140〜ステップ170の処理を繰り返すこととなる。なお、この際、ステップ140では、電位固定配線のためのグリッドの変更がなされる。
【0091】
こうして、上記態様にてバス配線に対する電位固定配線の交差角度を調整することで、バス配線と電位固定配線とのカップリング容量を適切な値に調整することができる。ちなみに、バス配線等の信号の伝搬にかかる配線と電位固定配線とのカップリング容量と、配線遅延、クロストークノイズとの関係は、図10に示されるごとくである。すなわち、図10に実線で示す信号伝搬にかかる遅延量は、カップリング容量が大きくなるほど増大する。一方、図10に破線にて示すクロストークノイズは、カップリング容量が大きくなるほど小さくなる。
【0092】
したがって、上記ステップ140〜170の処理によって、クロストークノイズを低減しつつも、信号伝搬速度を極力低下させないような調整を行う。
そして、ステップ170において、上記解析結果が許容範囲であると判断されるとこの一連の処理を終了する。
【0093】
以上説明した本実施形態によれば、以下の効果が得られるようになる。
(1)バス配線と斜めに交差するようにして電位固定配線を設けた。このため、バス配線と電位固定配線とのカップリング容量を微調整することができるようになる。
【0094】
(2)バス配線を用いた結線の行われた後に、バス配線の寄生抵抗やバス配線間のカップリング容量を抽出するようにした。このため、バス配線の信号伝搬速度やクロストークノイズについて推定することができるようになる。
【0095】
(3)バス配線を用いた結線の後、バス配線の寄生抵抗やバス配線間のカップリング容量の抽出結果に基づき、電位固定配線の敷設態様を決定した。これにより、電位固定配線を、これとバス配線とのカップリング容量が適切な値となるようにして敷設することができる。したがって、その後の詳細配線の後、クロストークノイズや信号伝搬速度が許容範囲から外れる可能性を低減することができるようになる。
【0096】
(4)詳細配線後、クロストークノイズ解析やタイミング解析の解析結果が許容範囲にないと判断されると、バス配線に対する電位固定配線の交差角度θを変更するようにした。これにより、バス配線についてクロストークノイズが上限値を上回ったり、信号伝搬速度が許容値から外れたりした場合であれ、これを簡易に補正することができるようになる。
【0097】
(5)電位固定配線とバス配線とのカップリング容量の設定に際し、電位固定配線間の配線間隔の変更を併用した。これにより、上記カップリング容量の調整にかかる自由度を向上させることができる。
【0098】
(6)電位固定配線を所定の間隔にて互いに平行に設けられた配線とした。これにより、電位固定配線の設計が容易となると共に、同電位固定配線とバス配線とのカップリング容量の算出も簡易に行うことができるようになる。
【0099】
(7)論理回路部81を、基本的には、所定の最小間隔の整数倍に設定されたストライプ状のグリッドを用いて設計すると共に、このグリッドをX軸方向及びY軸方向という互いに直交する2方向に設定することとした。これにより、自動配線部22の演算負荷やプログラム容量を低減しつつ、簡易に自動配線を行うことができるようになる。
【0100】
なお、上記実施形態は、以下のように変更して実施してもよい。
・必ずしも電位固定配線の敷設前に、敷設されたバス配線からカップリング容量や寄生抵抗を抽出する処理を行わなくてもよい。この場合であれ、詳細配線後、クロストークノイズ解析やタイミング解析の結果に基づいて、バス配線に対する電位固定配線の交差角度を調整することで、バス配線と電位固定配線とのカップリング容量を適切な値とすることはできる。
【0101】
・電位固定配線の敷設前に敷設する配線は、必ずしもバス配線のみとするものでなくてもよい。電位固定配線の敷設領域を確保しておくとの条件の下、電位固定配線及びこれと接地間を結線する配線以外の任意の配線を敷設してよい。
【0102】
・電位固定配線用のグリッドSGは、必ずしもX方向(Y方向)に沿ったグリッドXGと形成領域VHAの端部で一致するものに限らない。この場合、例えば先の図6において、形成領域VHAの端部にY方向のグリッドを設けることで、電位固定配線用のグリッドSGと上記グリッドXGとを連結することができる。
【0103】
・電位固定配線の敷設とバス配線を用いた結線とを同時に行ってもよい。すなわち、例えば自動配置後、電位固定配線及びバス配線の形成領域を指定すると共に、全ての結線を同時に行ってもよい。これによっても、その後、クロストークノイズ解析やタイミング解析の解析結果に基づいて、バス配線と電位固定配線とのカップリング容量を調整することは有効である。
【0104】
・電位固定配線としては、接地電位に固定されるものに限らない。例えば電源電位の高電位側の電位に固定されるものであってもよい。また、複数の電位固定配線を備える場合、これら各配線の電位は必ずしも同一としなくてもよい。
【0105】
・複数の電位固定配線は、必ずしも互いに所定の最小間隔の整数倍の配線間隔で互いに平行に設けられるものに限らない。
・信号伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することを所望する所定の配線としては、バス配線に限らない。例えばクロック配線でもよい。
【0106】
・上記電位固定配線とバス配線等、信号の伝搬に用いられる配線とのカップリング容量の調整は、必ずしもバス配線に対する電位固定配線の交差角度によるものに限らない。要は、バス配線に対する電位固定配線のオーバーラップ面積を調整することができればよい。このオーバーラップ面積の調整は、例えば、電位固定配線の配線幅の調整によっても行うことができる。
【0107】
・電位固定配線は、必ずしも複数備える必要はなく一本でもよい。
・半導体集積回路のうち、自動配線ツールにて結線のなされるのは、論理回路に限らない。また、自動配線ツールを用いない回路としては、アナログ回路に限らず、入出力回路や、メモリ回路等でもよい。
【0108】
・更に、半導体集積回路の設計手法としては、上記スタンダードセルを用いたものに限らない。この場合であれ、信号の伝搬に用いられる配線に対する電位固定配線の交差角度を調整することで、同信号の伝搬に用いられる配線と電位固定配線とのカップリング容量を調整することは有効である。
【図面の簡単な説明】
【図1】本発明にかかる半導体集積回路の一実施形態の構成を模式的に示す図。
【図2】同実施形態の多層配線構造を示す断面図。
【図3】同実施形態にかかる半導体集積回路の設計を支援する装置の全体構成を示すブロック図。
【図4】同実施形態にかかる半導体集積回路の設計手順を示すフローチャート。
【図5】同実施形態にかかる自動配線に用いられるグリッドを示す図。
【図6】同実施形態における電位固定配線用のグリッドを示す図。
【図7】バス配線と電位固定配線との敷設例を示す図。
【図8】バス配線と電位固定配線との敷設例を示す図。
【図9】同実施形態のクロストークノイズ解析手法を説明するための図。
【図10】カップリング容量と、遅延時間及びクロストークノイズとの関係を示す図。
【符号の説明】
10…ライブラリ、12…設計仕様格納部、14…プロセスパラメータ、20…自動配置部、22…自動配線部、30…クロストークノイズ・タイミング解析部、40…電位固定配線用グリッド設定部、50…入力部、52…フロア表示部、54…制御部、80…半導体集積回路、81…論理回路部、82…アナログ回路部。

Claims (13)

  1. 多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、電位固定される配線である電位固定配線と、信号の伝搬に用いられる配線とが斜めに交差して設けられてなることを特徴とする半導体集積回路。
  2. 前記信号の伝搬に用いられる配線がバス配線である
    請求項1記載の半導体集積回路。
  3. 前記信号の伝搬に用いられる配線がクロック配線である
    請求項1記載の半導体集積回路。
  4. 多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、一方では、所定の領域に複数の配線が互いに実質的に平行に設けられてなり、他方ではそれら複数の配線のうちの少なくとも一本の配線と斜めに交差する態様で電位固定される配線である電位固定配線が設けられてなることを特徴とする半導体集積回路。
  5. 前記少なくとも一本の配線には、バス配線を構成する配線が含まれてなる
    請求項4記載の半導体集積回路。
  6. 前記少なくとも一本の配線には、クロック配線が含まれてなる
    請求項5記載の半導体集積回路。
  7. 前記電位固定配線は、互いに並列接続された複数の配線からなるとともに、これら各配線が互いに実質的に平行に設けられてなる
    請求項1〜6のいずれかに記載の半導体集積回路。
  8. 多層配線構造を有する集積回路の各所望とされる箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、
    前記多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、電位固定される配線である電位固定配線と信号の伝搬に用いられる所定の配線とを交差させ、それら上下関係にある各配線の交差角度を通じて、前記信号の伝搬速度及びノイズの影響の度合いの少なくとも一方を調整する
    ことを特徴とする半導体集積回路の設計方法。
  9. 多層配線構造を有する集積回路の各所望とされる箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、
    信号伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することを所望する所定の配線の設けられる配線層の上層及び下層の少なくとも一方の配線層に、電位固定された配線である電位固定配線を設ける条件で前記結線を行う工程と、
    前記所定の配線に対するクロストークノイズの解析及び同所定の配線の信号伝搬速度の解析の少なくとも一方を行う工程と、
    前記解析の結果に基づき、前記所定の配線に対する前記電位固定配線の交差角度を調整する工程とを備える
    ことを特徴とする半導体集積回路の設計方法。
  10. 多層配線構造を有する集積回路の各所望とされる箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、
    信号伝搬速度及びノイズの影響の度合いの少なくとも一方を調整することを所望する所定の配線の設けられる配線層の上層及び下層の少なくとも一方の配線層に、前記所定の配線と斜めに交差する態様で、電位固定された配線である電位固定配線を設ける条件の下で前記結線を行うに際し、前記電位固定配線に対応した結線に先立って前記所定の配線を用いた結線を行い、該所定の配線を用いた結線の状態から推定される信号伝搬速度及びノイズの影響の少なくとも一方に基づき、前記電位固定配線の交差角度を設定する
    ことを特徴とする半導体集積回路の設計方法。
  11. 多層配線構造を有する集積回路の各所望とする箇所を自動配線ツールにて結線する半導体集積回路の設計方法において、
    前記多層配線構造を構成する複数の配線層のうち、絶縁層を介して上下関係にある少なくとも2層の配線層間で、電位固定される配線である電位固定配線と信号の伝搬に用いられる所定の配線とをオーバーラップさせ、それら上下関係にある各配線のオーバーラップ面積を通じて前記信号の伝搬速度及びノイズの影響の度合いの少なくとも一方を調整する
    ことを特徴とする半導体集積回路の設計方法。
  12. 前記所定の配線がバス配線である
    請求項8〜11のいずれかに記載の半導体集積回路の設計方法。
  13. 前記所定の配線がクロック配線である
    請求項8〜11のいずれかに記載の半導体集積回路の設計方法。
JP2002366283A 2002-12-18 2002-12-18 半導体集積回路及びその設計方法 Pending JP2004200356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002366283A JP2004200356A (ja) 2002-12-18 2002-12-18 半導体集積回路及びその設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002366283A JP2004200356A (ja) 2002-12-18 2002-12-18 半導体集積回路及びその設計方法

Publications (1)

Publication Number Publication Date
JP2004200356A true JP2004200356A (ja) 2004-07-15

Family

ID=32763533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002366283A Pending JP2004200356A (ja) 2002-12-18 2002-12-18 半導体集積回路及びその設計方法

Country Status (1)

Country Link
JP (1) JP2004200356A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047857A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
JP2020003486A (ja) * 2018-06-29 2020-01-09 株式会社ミツトヨ 電磁誘導式エンコーダにおける受信線間隔

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047857A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
KR102659671B1 (ko) * 2016-11-01 2024-04-22 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
JP2020003486A (ja) * 2018-06-29 2020-01-09 株式会社ミツトヨ 電磁誘導式エンコーダにおける受信線間隔
JP7300320B2 (ja) 2018-06-29 2023-06-29 株式会社ミツトヨ 電磁誘導式エンコーダにおける受信線間隔

Similar Documents

Publication Publication Date Title
US6711727B1 (en) Method and arrangement for layout and manufacture of gridless nonManhattan semiconductor integrated circuits
US6769105B1 (en) Method and arrangement for layout and manufacture of gridded non manhattan semiconductor integrated circuits
US20060168551A1 (en) Integrated circuit having a multi-layer structure and design method thereof
US7480887B1 (en) Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
US7503026B2 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
JP3219500B2 (ja) 自動配線方法
US20050240893A1 (en) Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated euclidean wiring
US6378115B1 (en) LSI manufacturing method and recording medium for storing layout software
JP2001127161A (ja) 集積回路
KR20030022006A (ko) 배선 접속부 설계 방법 및 반도체 장치
US7086024B2 (en) Methods and apparatus for defining power grid structures having diagonal stripes
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US20010011362A1 (en) Semiconductor layout design method and apparatus
JP2004128436A (ja) 半導体集積回路及び半導体集積回路の設計方法
US9379053B2 (en) Semiconductor device having signal line and power supply line intersecting with each other
JP2004200356A (ja) 半導体集積回路及びその設計方法
JP4610313B2 (ja) 半導体集積回路の設計方法
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
US6934925B2 (en) Method for designing semiconductor circuit
JPWO2005001926A1 (ja) 集積回路及びその設計方法
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JP3396874B2 (ja) スタンダードセル方式の半導体集積回路設計装置
US20030135837A1 (en) Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor
JP3184132B2 (ja) 階層レイアウト設計手法
JPH06124322A (ja) 等長指定ネットの配線方法