JPS62203278A - 並列式自動配線方式 - Google Patents

並列式自動配線方式

Info

Publication number
JPS62203278A
JPS62203278A JP61045827A JP4582786A JPS62203278A JP S62203278 A JPS62203278 A JP S62203278A JP 61045827 A JP61045827 A JP 61045827A JP 4582786 A JP4582786 A JP 4582786A JP S62203278 A JPS62203278 A JP S62203278A
Authority
JP
Japan
Prior art keywords
wiring
candidates
route
sections
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61045827A
Other languages
English (en)
Other versions
JPH0450627B2 (ja
Inventor
Toshihiko Tada
多田 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61045827A priority Critical patent/JPS62203278A/ja
Publication of JPS62203278A publication Critical patent/JPS62203278A/ja
Publication of JPH0450627B2 publication Critical patent/JPH0450627B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 計算機システムを使用して、複数個の配線区間を並列的
に自動配線する方式において、全部の配線区間について
、2ビヤ(VIA)以下の配線候補をリストアップして
主記憶装置(MS)−ヒに候補テープルとして設定する
手段(a)と、該リストアップされた候補テーブルから
、候補数が1つ以l二で、最も候補数の少ない配線区間
を選択して配線経路を決定する(b)手段と、上記手段
(b)で1つの配線経路を決定した時には、未配線の全
配線区間について、上記2ビヤ(VIA)以下の候補を
再リストアップして、上記候補テーブルを更新するよう
にして、配線を進める毎に、未配線の配線区間の候補を
動的に変更するようにしたものである。
〔産業上の利用分野〕
本発明は、高集積(LSI)回路、或いは多層プリント
板等の配線区間を自動的に配線する並列式自動配線方式
に関する。
最近の計算機システムに対する機能の高度化。
処理能力の増大化に伴って、高集積(LSI)回路。
或いは該高集積(LSI)回路を搭載するプリント板で
の配線密度は、益々膨大化しており、更に上記高速化条
件から、該配線長に起因する論理遅延の大小によって、
プレイオーバ/レーシング等の現象が発生して、所期の
処理能力が得られなくなることがあり、該プリント板等
での配線長等に対する制限要求が出てくるようになって
きた。
この為、数千、数万本に及ぶ配線区間を高速に、且つ高
配線率で、更に上記制限条件を満足する高品質な配線を
することができる自動配線方式が待たれるようになって
きた。
第5図は従来の自動配線方式の一例を説明する図である
従来の自動配線方式は、一般に、配線率の高いものは、
配線速度が遅く、逆に配線速度の速いものは配線率が低
いのが現状であった。
又、数万本と云う大量の配線区間(ワイヤ)を妥当な処
理時間で配線できるようなものは存在しなかった。
本図に示した自動配線方式は、所謂「ラインサーチ法」
と言われているもので、斜線で示した障害物、又は既配
線領域(エリア)があるときに、起点(S)と終点(H
)との間を、当該ラインサーチ法で配線しようとすると
、図示のように迂回による配線が行われ、配線長制限を
満足する配線ができないと云う問題があった。
本発明は一ヒ記従来の欠点に鑑み、数千、数万本に及ぶ
配線区間を、高速、目、つ高配線率で、更に高品質で配
線する方法を提供することを目的とするものである。
c問題点を解決するための手段〕 第1図は本発明の一実施例を模式的に示した図であり、
第2図は本発明による並列式自動配線方式の動作を流れ
図で示した図である。
本発明においては、計算機システムを使用して、複数個
の配線区間を並列的に自動配線する方式であって、全部
の配線区間について、2ビヤ(VIA)以下の配線候補
をリストアップして主記憶装置f(MS) 2上に候補
テーブル21として設定する手段(a)と、該リストア
ップされた候補テーブル2】から、候補数が1つ以まで
、最も候補数の少ない配線区間を選択して配線経路を決
定する手段(b)と、上記手段(b)で1つの配線経路
を決定した時には、未配線の全配線区間について、上記
2ビヤ(vI^)以下の候補を再リストアップして、上
記候補テーブル21を更新する手段(c)と、他の配線
区間での経路選択によって、ある配線区間の2ビヤ(V
IA)以下の配線候補が0゛になる危惧がある時には、
該残っている配線経路を確保する為の経路を確定した後
、当初の配線区間と、上記確保した配線経路を1つの配
線区間として、改めで2ビヤ(VIA)以下の配線経路
候補をリストアップして。
上記全候補テーブル21を更新する手段(d)とを設け
、 上記候補テーブルに対する更新手段(c) 、 (d)
によって、ある配線経路を確保したことによって、未配
線区間の中で候補数を°0゛としない為の配線経路の確
保を要求する配線区間がないときに限り、上記手段(b
)によって次の配線区間について、配線経路を決定する
ように構成する。
〔作用〕
即ら、本発明によれば、計算機システムを使用して、複
数個の配線区間を並列的に自動配線する方式において、
全部の配線区間について、指定配線長の範囲内で、2ビ
ヤ(VIA)以下の配線候補をリストアップして主記憶
装置(MS)上に候補テーブルとして設定する手段(a
)と、該リストアノブされた候補テーブルから、候補数
が1つ以−りで、最も候補数の少ない配線区間を優先的
に選択して配線経路を決定する(b)手段と、上記手段
(b)で1つの配線経路を決定した時には、未配線の全
配線区間について、上記2ビヤ(VIA)以下の候補を
再すストアツブして、上記候補テーブルを更新するよう
にして、配線を進める毎に、未配線の配線区間の候補を
動的に変更するようにしたものであるので、論理設計者
の配線長指示を守った配線処理を高速に実行できる他、
配線率の向上に伴う人手による埋め込み時間の削減と、
計算機システムの性能の向上が図れる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
前述の第1図が本発明の一実施例を模式的に示した図で
あり、第2図は本発明による並列式自動配線方式の動作
を流れ図で示した図であり、第3図は本発明による2ビ
ヤ(vI^)以下の配線候補の例を示した図であり、第
4図は本発明の配線処理で扱われる基本セルの概念を示
した図であり、第1図における候補テーブル21.及び
関連手段が本発明を実施するのに必要な手段である。尚
、全図を通して同じ符号は同じ対象物を示している。
先ず、本発明の並列式自動配線(以下、コンカレントラ
ウターと云う)に要求される機能は、大量の配線区間(
以下ワイヤと云う)を高速に、■。
つ高配線率で、更に高品質に配線することである。
ここで、高品質とは、指定線長以下でとか、指定線長以
上でとか、指定誤差範囲の指定線長で、と云った線長指
示や、中継ビヤ(VIA)の限界数指示に従って配線す
ることを意味する。
このコンカレントラウターシステムは、概略経路を決定
するチャネル割当て部と1実際の物理経路を決定するト
ラック割当て部の2つの段階を有する。
最初、チャネル割当て部により、全てのワイヤの概略経
路を決定した後、トラック割当て部により、チャネルに
割当てられた配線を実際の物理トランクに割当てていく
と云う、一般のチャネル配線と同様の手法をとる。
このコンカレントラウターシステムの特徴は、上記チャ
ネル割当て部にあり、全ワイヤが各々2ビヤ(Vr^)
以下で配線可能な経路の全候補をもっており、配線が進
んで行く毎に、その候補を動的に変更すると云う手法を
とっている。
同様な手法は、例えば、[’1.ookahead R
outerl(先見式ラウタ)」として、J、C,Fo
ster (J、C。
フオスタ)によって発表されている(例えば、J。
C,Foster、八 Lookahead  Rou
ter  for  Multi−1,ayerPri
nted  Wiring  Boards”  19
79  °Ilesign  Automation 
Conference Proceedings’ P
P、 486−492 (J、C。
フオスタ著“多層プリント布線板の為の先見式うウター
” 1979年“設計自動化会議資料゛486頁〜49
2頁)が、本発明のコンカレントラウターシステムと大
きく異なる点は2点ある。
先ず、第一は、r ’Lookahead Route
r’(先見式ラウタ)」では、あるワイヤに対する経路
が決定されるにつれて、初期に設定された候補が減少し
ていくだけであるが、本発明のコンカレントラウタ一方
式では、該初期数が0゛になりそうなワイヤが出現する
と、当該ワイヤの危機的な経路を先に固定して、新たに
候補をリストアップすることにより、該ワイヤに対する
候補数を動的に増加させる点にある。
第二は、r ’1.ookahead Router’
(先見式う1シタ)」では、2ビヤm^)以下の経路し
か取り扱えないのに対して、本発明のコンカレントラウ
タ一方式では、候補数を増加させる処理に付随して、ビ
ヤ(VT^)数も増加させることができる為、理論的に
は無限個のビヤ(VIA)の経路迄取り扱える点である
以下、上記コンカレントラウタ一方式による配置0 線手段を順に説明する。
1) チャネル構成法: 本発明による配線処理を行う場合、例えば、プリント板
を、第4図(a)“基本セルへの分割方法”に示すよう
に、グリッド(部品ピン、固定ビヤ(VIA)設置可能
点で○印で示す)を中心にした基本セル(斜線で示す)
に分割し、この基本セルをチャネルの構成単位とする。
各セルはX方向のトランク容量、Y方向のトランク容量
、及びビヤ(VIA)容量をもっている。
同一方向の配線層が複数存在する場合には、これらの層
を重ね合わせて、各層のトラック容量を合計したものを
、そのセルのトラック容量とする。
(a)図に示した配線層4層のプリント板の基本セルは
、(b)図の1基本セルの容量」に示すように、X方向
、Y方向のトランク容量が、それぞれ°5”、ビヤ(V
IA)容量は1″となる。
2) チャネル割当ての手順: 本発明のチャネル割当て手順については、第1図第3図
を参照しながら、第2図によって説明する。
ステップ10:先ず、本発明の並列式自動配線処理を行
う前処理によって、例えば、磁気テープ装置3等に、全
ての配線区間(ワイヤ)についての指定長、許容誤差等
の情報が格納されており、該配線情報を中央処理装置(
CPU) ]が読み取り、全ワイヤについて、2ビヤ(
VIA)以下で配線可能な候補を全てリストアップし、
第1図で示した主記憶装置(MS) 2上に候補テーブ
ル21として設定する。
例えば、第3図で示したワイヤ(始点S、終点E)に対
して、線長、許容誤差範囲の指定された配線の候補は■
〜[相]の20通りとなる。
ステップ11,12,13 :次に、上記候補テーブル
21において、候補数が1以」−で最も候補数の少ない
ワイヤから配線経路を選択し確定していく。
これは、該候補数の少ないワイヤ程、他のワイヤが配線
されることにより、該配線の候補数が°0゛となる確率
が高い為である。
一般には、線長制限の厳しいワイヤ、始点Sと終点E間
のマンハソクン距離が短いワイヤ程、候補数が少ない為
、そのようなワイヤから先に、配線経路が確定されてい
く。
又、候補が複数個残っているワイヤについては、最も線
長の短い候補を選択して配線経路とするようにする。
ステップ14:上記経路選択を行った後、未配線の全ワ
イヤについて、2ビヤ(VIA)以下の候補を再リスト
アップし、上記候補テーブル21を更新する。
ステップ15:あるワイヤの経路が確定され、チャネル
の基本セルのトラック容量、又はビヤ(VIA)容量が
“0”になると、他のワイヤの配線処理に影響を及ぼす
ことになるので、im常においては、そのセルを通過し
ていた候補を消去していくだけであるが、他のワイヤの
経路の決定によって、−上記セルの容量を°0゛にされ
ると、候補数が0゛になってしまうような危機的な経路
が存在する場合には、先にその経路だけを確保する。
例えば、第3図(a)で示した初期候補のワイヤにおい
て、■〜[相]の候補の内、O−[相]の3通りだけの
候補が残った場合、始点s−s’間、又は終点E−E’
間が配線不能になると、当該ワイヤの候補数は0゛とな
ってしまう。このような場合には、始点s−s’間、又
は終点E−E’間の内、線長の短い終点E−E’間の経
路のみを確定するような配線処理を行う。
一ヒ記確定された経路の先端E°を新しい始点。
又は終点として、もう一方の始点S、又は終点Eとの間
で、該確定された経路の線長を考慮して、2ビヤ(VI
A)以下で配線可能な候補を新たにリストアップして、
上記候補テーブル21を更新する。
第3図(a)で、候補@〜[相]のみ残った場合に、上
記の更新処理を行うと、本図(b)に示すような候補■
〜■がリストアップされ、その本数は11本となる。
この新候補を設定する処理を行うと、該新候補に対して
、ビヤ(VIA)数が1゛だけ増加する為、ビヤm^)
の制限数を越える場合には、この処理を行わないように
する必要がある。
ステップ16:上記の配線処理によって、新たに区間の
確保を要求したワイヤがあるかどうかを見て、無ければ
ステップ11 に飛ぶが、該新たな区間の確保を要求す
るワイヤが存在する場合にはステップ】4に戻って、未
配線の全ワイヤについて候補テーブル21の更新を行う
これは、部分的に経路を固定することにより、チャネル
のあるセルの容量が0゛となるような場合には、それに
よって影響をうけるワイヤの候補の更新処理を行う必要
がある為である。
以上のような新候補を設定する配線処理を繰り返すこと
により、未配線のワイヤに対して、ビヤ(VIA)の制
限値迄は1なるべく候補数を°0゛とならないようにす
ることができ、この結果、最終的な未結線数を減少させ
ることができる。
ステップ17,187最後に、候補数が0゛となって、
未結線の侭残ったワイヤの内、線長指定の無いものに対
しては、ビヤ(VIA)数の制限値迄、自由にチャネル
レベルのラインサーチ法によりチャネルの割当てを行う
3)トラック割当ての手順: 2)項で説明したチャネル割当てにより、各ワイヤがど
の基本セルを通過するかが決定される。
ある基本セルを一列取り出すと、始点と終点の決まった
線分の集合となっていることが分かるが、これを実際の
物理的な層、即ちトランクに割当てる必要があり、この
場合の手順として種々の方法が知られているが、本発明
には直接関係しないのでここでは省略する。
このように、本発明のコンカレントラウタ−は、あるワ
イヤについて、配線経路を決定する時に、通常のラウタ
ーのような経路探索を行わず、前もってリストアップさ
れている候補を選択するだけである。但し、その度に、
配線可能な経路のリストアップ処理、更新処理を行わな
ければならないが、この処理はチャネル単位に行われる
ので、高速に処理することができる。
又、各ワイヤの候補数がO゛とならないように、候補数
の少ないワイヤから順に経路を決定したり、危機的な状
況にある区間を部分的に決定して、動的に候補を更新す
るようにしているので、高配線率を得ることができる。
更に、指定線長以上でとか、指定線長以下でとか、指定
線長を指定誤差の範囲でとか云った線長制御が容易であ
るといった特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明の並列式自動配線
方式は、計算機システムを使用して、複数個の配線区間
を並列的に自動配線する方式において、全部の配線区間
について、指定配線長の範囲内で、2ビヤ(VIA)以
下の配線候補をリストアップして主記憶装置(MS)上
に候補テーブルとして設定する手段(a)と、該リスト
アップされた候補テーブルから、候補数カ月つ以上で、
最も候補数の少ない配線区間を優先的に選択して配線経
路を決定する(b)手段と、上記手段(b)で1つの配
線経路を決定した時には、未配線の全配線区間について
、上記2ビヤ(VIA)以下の候補を再リストアップし
て、上記候補テーブルを更新するようにして、配線を進
める毎に、未配線の配線区間の候補を動的に変更するよ
うにしたものであるので、論理設計者の配線長指示を守
った配線処理を高速に実行できる他、配線率の向−ヒに
伴う人手による埋め込み時間の削減と、計算機システム
の性能の向上が図れる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を模式的に示した図。 第2図は本発明による並列式自動配線方式の動作を流れ
図で示した図。 第3図は本発明による2ビヤ(VIA)以下の配線候補
の例を示した図。 第4図は本発明の配線処理で扱われる基本セルの概念を
示した図。 第5図は従来の配線処理方式の一例を説明する図。 である。 図面において、 lは中央処理装置(CPU) 、 2は主記憶装置(M
S) 。 21は候補テーブル、  3は磁気テープ装置。 10〜18は動作ステップ。 ■〜[相]はあるワイヤにおける配線候補経路。 Sはワイヤの始点、  Eはワイヤの終点。 をそれぞれ示す。 5々Σくfさト」コ月6)−ヲ(ミシタηLイグ1Σ七
し*入;幻(二j了−1Lf−二−茅 1 図 〉 ■ 印こ ■ 〜

Claims (1)

  1. 【特許請求の範囲】 計算機システムを使用して、複数個の配線区間を並列的
    に自動配線する方式であって、 全部の配線区間について、指定長の範囲において、2ビ
    ヤ(VIA)以下の配線候補をリストアップして主記憶
    装置(MS)(2)上に候補テーブル(21)として設
    定する手段(a)と、 該リストアップされた候補テーブル(21)から、候補
    数が1つ以上で、最も候補数の少ない配線区間を選択し
    て配線経路を決定する手段(b)と、上記手段(b)で
    1つの配線経路を決定した時には、未配線の全配線区間
    について、上記2ビヤ(VIA)以下の候補を再リスト
    アップして、上記候補テーブル(21)を更新する手段
    (c)と、他の配線区間での経路選択によって、ある配
    線区間の2ビヤ(VIA)以下の配線候補が‘0’にな
    る危惧がある時には、該残っている配線経路を確保する
    為の経路を確定した後、当初の配線区間と、上記確保し
    た配線経路を1つの配線区間として、改めで2ビヤ(V
    IA)以下の配線経路候補をリストアップして、上記全
    候補テーブル(21)を更新する手段(d)とを設け、 上記候補テーブルに対する更新手段(c)、(d)によ
    って、ある配線経路を確保したことで、未配線区間の中
    で候補数を‘0’としない為の配線経路の確保を要求す
    る配線区間がないときに限り、上記手段(b)によって
    次の配線区間について、配線経路を決定するようにした
    ことを特徴とする並列式自動配線方式。
JP61045827A 1986-03-03 1986-03-03 並列式自動配線方式 Granted JPS62203278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61045827A JPS62203278A (ja) 1986-03-03 1986-03-03 並列式自動配線方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61045827A JPS62203278A (ja) 1986-03-03 1986-03-03 並列式自動配線方式

Publications (2)

Publication Number Publication Date
JPS62203278A true JPS62203278A (ja) 1987-09-07
JPH0450627B2 JPH0450627B2 (ja) 1992-08-14

Family

ID=12730068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61045827A Granted JPS62203278A (ja) 1986-03-03 1986-03-03 並列式自動配線方式

Country Status (1)

Country Link
JP (1) JPS62203278A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1685464A2 (en) 2003-11-21 2006-08-02 Mentor Graphics Corporation Distributed autorouting of conductive paths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1685464A2 (en) 2003-11-21 2006-08-02 Mentor Graphics Corporation Distributed autorouting of conductive paths

Also Published As

Publication number Publication date
JPH0450627B2 (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
US4615011A (en) Iterative method for establishing connections and resulting product
JPH077427B2 (ja) ノードの相互接続方法
JPH05205011A (ja) 回路基板の配線パターン決定方法及び回路基板
JPS63225869A (ja) 配線経路探索方式
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
JPS62203278A (ja) 並列式自動配線方式
US5394337A (en) Method for wire routing of a semiconductor integrated circuit and apparatus for implementing the same
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
JP2010073073A (ja) レイアウト設計方法、装置及びプログラム
JP2001350813A (ja) 自動配線方法及びその装置
JP3238232B2 (ja) 半導体集積回路の自動配線方法
JP2656344B2 (ja) 自動配線方法
JPH06291186A (ja) 論理セルの並列配置処理方法
JPH0512384A (ja) 自動配線方法
JP2986279B2 (ja) 配線方法およびプリント基板設計システム
JPH04333260A (ja) 半導体集積回路のレイアウト方法
JP3369093B2 (ja) 半導体集積回路設計装置
JP2713969B2 (ja) 自動配線パターン設定方式
JP3111970B2 (ja) 半導体集積回路の自動配線方法
JPH10189742A (ja) Lsiの自動配線装置および自動配線方法
JPH07121600A (ja) 配線経路処理方法
JPH09288691A (ja) プリント基板配線設計方法
JP2007272686A (ja) 半導体集積回路装置の修正方法及び修正装置
JPS6140674A (ja) 経路探索処理システム
JPH0645446A (ja) 配置配線方法