JPH04333260A - 半導体集積回路のレイアウト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路のレイア
ウト方法である。特に、階層レイアウト設計により作成
する論理ＬＳＩのレイアウト設計法に関する。

【０００２】

【従来の技術】半導体装置は、チップ面積最小を主な目
的としてレイアウトする。従来の階層レイアウト設計に
おいては、ブロックを配置配線した後に、ブロック間及
び、ブロック内の隙間を探索してブロック間配線してい
た。特に、ブロック内を通過した方が配線経路が短くな
り、チップ面積も小さくなる場合、ブロック内の既配線
の隙間を探索して配線していた。しかし、従来のブロッ
クは、通過配線を想定して配置配線していなかったので
、既配線の間に通過配線に対して十分な隙間があるとは
限らない。隙間が見出せなかった場合には、ブロックの
外側を迂回配線する。この迂回配線がブロック間配線領
域を大きくしてチップ面積を大きくすることがあった。

【０００３】このために、ブロック内の通過配線位置を
予め決定しておいてブロックを作成する方法が考案され
、次の文献に発表されている。但し、本発明の主眼であ
るファイルの構成法については全く記述されていない。

【０００４】１）塩原他２名，‘フロアプランにおける
ピン配置の一手法’，信学会技報ＶＬＳＩ設計技術研究
会ＶＬＤ８８−８７，ｐ９−１６（１９８８）。

【０００５】２）冨田他３名，‘ＶＬＳＩにおけるフロ
アプランニングについて’、情処設計自動化研報８９−
ＤＴ−４６，ｖｏｌ．８９，Ｎｏ．１４，ｐ９−１６（
１９８９）。３）特開平１−１３６２７８　号，端子配
置設計方法

【０００６】

【発明が解決しようとする課題】階層レイアウト設計に
おいては、論理ファイル及びレイアウト結果ファイルが
階層的に構成され、論理ファイルとレイアウト結果ファ
イルの内容は一致しなければならない。チップ面積を小
さくするためのブロック内通過配線を実現するにあたっ
て、このファイル一致の条件の下で、予め決定したブロ
ック内通過配線位置を如何にしたら守って通過配線を実
現することができるかというのが解決しようとする課題
である。

【０００７】従来は、論理設計時に作成された論理ファ
イルを用いてブロック内配置配線し、ブロック内の既配
線の隙間を探索してブロック間配線していた。隙間が常
に見つかるとは限らないので、従来の技術の項で述べた
ように、常にブロック内通過配線できる保証はなかった
。

【０００８】他に、論理設計時の論理ファイルを用いて
ブロック内通過配線を実現する方法には、次の方法が考
えられる。

【０００９】（１）　　ブロック内配置配線時に、ブロ
ック内論理とブロック間論理を入力して、ブロック内通
過配線位置を決め、ブロック内に通過配線部分を空けて
おく。そして、ブロック間配線時にこの空けた部分を通
過配線に利用する。

【００１０】（２）　　ブロック内配置配線時に、ブロ
ック内論理とブロック間論理を入力して、ブロック内通
過配線位置を決め、ブロック内の通過配線部分をブロッ
ク間レイアウト結果ファイルに既配線として格納する。 そして、ブロック間配線時に、この既配線を通過配線と
して利用する。

【００１１】これらの方法では、（１）は、ブロック間
配線時にブロック内通過配線経路の位置情報が欠落して
いて、空けた部分をうまく利用するとは限らないという
問題がある。また、（２）は、ブロック間配線時にブロ
ック内通過配線の位置情報はあるけれども、ブロック内
配線の既配線をいかに利用して接続するかという論理情
報が欠落していて、既配線をうまく利用するとは限らな
いという問題がある。以上、チップ面積を小さくするた
めのブロック内通過配線を実現するにあたって、論理フ
ァイルとレイアウト結果ファイルを一致させ、且つ、予
め決定したブロック内通過配線位置を如何にしたら守っ
て実現することができるかというのが解決しようとする
課題である。

【００１２】

【課題を解決するための手段】ブロック間論理を用いて
、ブロックをチップの枠の中に配置し、ブロック配置に
基づいてブロック間配線経路を推定し、配線経路に従っ
て配線長が短くなるようにブロックの端子位置とブロッ
ク内通過配線位置を決める。

【００１３】ブロック内通過配線経路については、通過
ブロックの境界に端子を生成して生成端子位置で配線経
路を分割する。そして、ブロック内の配線経路部分を部
分論理として切り出してブロック内論理に追加したレイ
アウト用ブロック内論理ファイルと、残ったブロック外
の配線経路部分をブロック間論理としたレイアウト用ブ
ロック間論理ファイルを、新たに作成する。

【００１４】

【作用】レイアウト用論理ファイルを、論理設計時の論
理ファイルとは別に作成すると、通過配線位置の情報は
各ブロックのレイアウト用ブロック論理ファイルに格納
され、ブロック外の接続情報はレイアウト用ブロック間
論理ファイルに格納される。このため、ブロック内配置
配線時に、ブロック内通過配線が実現され、ブロック間
配線時にブロック外の配線が実現されて、生成された端
子位置で両者は必ず接続される。これにより、ブロック
内通過配線は通過位置を決定した時の位置に実現するこ
とができる。そして、レイアウト用論理ファイルとレイ
アウトファイルの内容は一致する。

【００１５】

【実施例】本発明は、チップ面積を小さくするためのブ
ロック内通過配線を実現するレイアウト設計する方法に
関する。

【００１６】本発明の一実施例を図１を用いて説明する
。

【００１７】図１は、ブロック端子位置及びブロック内
通過配線位置決定を含んだシステム構成の全体を示す。 論理設計により階層的に作成された論理ファイル１００
は、ブロック間論理１０１と複数個のブロック内論理１
０２から成る。処理２００は、論理ファイル１００を入
力して、ブロック端子位置及びブロック内通過配線位置
を決定して、レイアウト用論理ファイル１０３へ出力す
る。処理２１０は、レイアウト用論理ファイル１０３を
入力して、ブロックを配置配線し、ブロック間配線して
、結果を配置配線結果ファイル１０６へ出力する。

【００１８】本発明の特徴は、ブロック内通過配線位置
決定処理後に、ブロック内通過配線に伴う論理再編成結
果を格納するレイアウト用論理ファイルを新しく設けた
ことにある。このレイアウト用論理ファイル１０３は、
ブロック内配置配線及びブロック間配線の入力ファイル
になる。従来の入力ファイルは、論理設計にて作成され
た論理ファイルであった。

【００１９】処理２００及び２１０の詳細を説明する。

【００２０】処理２００は次のステップから構成される
。ステップ２０１は、論理ファイル１００内のブロック
間論理１０１と、全てのブロック内論理１０２を入力す
る。ステップ２０２は、ゲート数やセル数や信号数など
の論理規模から、ブロックの形状を推定する。ステップ
２０３は、ブロックのチップ内の配置位置を決める。 これは対話処理でも自動処理でもよい。ステップ２０４
は、ブロック間配線の経路推定をして、ブロックの端子
位置及びブロック内通過配線位置を決める。ステップ２
０５は、ブロック内通過配線に伴う信号の分割処理をし
て、階層間にまたがる論理の再編成をする。ステップ２
０６は、ステップ２０５による論理再編成結果をレイア
ウト用論理ファイル１０３ヘ出力する。

【００２１】処理２１０は、従来の階層レイアウト処理
で、次のステップから構成される。ステップ２１１は、
レイアウト用論理ファイル１０３を入力する。ステップ
２１２は、ブロック内論理１０５に従ってブロック内配
置配線をする。ステップ２１３は、ブロックの配置を再
確認したり、微調整したりする。ステップ２１４は、ブ
ロック間論理１０４に従ってブロック間配線をする。ス
テップ２１５は、ブロック内配置配線結果及びブロック
間配置配線結果を配置配線結果ファイル１０６に出力す
る。

【００２２】次に、ブロック内通過配線に伴う論理の再
編成処理について説明する。

【００２３】図２と図３は、ＬＳＩチップ３００の中に
５個のブロック３０１，３０２，３０３，３０４，３０
５を配置した図である。信号３２０は、ブロック３０１
の端子３１０とブロック３０３の端子３１１を接続する
。図２は、ブロック内通過配線をしない時の信号３２０
の配線経路を示す。ブロック内通過配線をしない時は、
配線経路はブロックの隙間を通過する。図３は、ブロッ
ク内通過配線を実現する時の信号３２０の配線経路を示
す。

【００２４】図３のように信号３２０の配線経路がブロ
ック３０２の中を通過する事によって、レイアウト用論
理を如何に再編成するかを説明する。

【００２５】この信号３２０は、ブロック間論理の信号
である。図４に論理ファイル１００内のブロック間論理
１０１のテーブル表現を示す。信号名テーブル１０１ａ
から端子名テーブル１０１ｂをポイントする構造に成っ
ている。信号３２０は、信号名テーブル１０１ａの１要
素として記述され、端子３１０と３１１は信号３２０か
らポインタでつながっている。

【００２６】ここで、ブロック端子位置及びブロック内
通過配線位置決定処理２０４を実行すると、図３のよう
に、信号３２０の配線経路はブロック３０２を貫通した
配線経路に決まる。論理再編成処理２０５は、図５のよ
うに、配線経路とブロック３０２との交点に端子３１２
と３１３を新たに生成して、信号３２０を信号３２１，
３２２，３２３の３個に分割する。そして、信号３２１
と３２２をブロック間信号とし、信号３２３をブロック
３０２内の信号にする。この論理再編成結果をレイアウ
ト用論理ファイル１０３に出力する。この結果、図６に
示すように、レイアウト用論理ファイル１０３内のブロ
ック間論理１０４は、信号名テーブル１０４ａから信号
３２０が削除され、信号３２１と３２２を要素として記
述される。そして、信号３２１は端子３１０と３１２を
接続し、信号３２２は端子３１１と３１３を接続する。 また、図７に示すように、ブロック内論理１０５は、信
号名テーブル１０５ａに信号３２３を追加され、端子３
１２と３１３を接続する。

【００２７】このように、論理ファイル１００内のブロ
ック間論理１０１の信号について配線経路を作成して、
配線経路のうちのブロックの隙間を通過する部分をレイ
アウト用ブロック間論理１０４に格納し、ブロック内を
通過する部分をレイアウト用ブロック内論理１０５に追
加格納することによって、レイアウト用論理ファイルを
作成する。

【００２８】次に、レイアウト用論理ファイルを用いて
、各ブロックを配置配線し、ブロックの配置座標を微調
整した後に、ブロック間配線することによりチップのレ
イアウト（配置配線）を完成する。

【００２９】まず、ステップ２１１は、レイアウト用論
理ファイル１０３内のレイアウト用ブロック内論理１０
５を入力して、ステップ２１２にてブロック内配置配線
処理を実行する。この処理は、通過配線用の端子は指定
された座標位置に決め、ブロック内論理１０５に従って
配置配線する。これにより、図５のブロック３０２には
端子３１２と３１３の位置が決まり、ブロック内信号３
２３の配線が通過配線として実現される。ステップ２１
３にて、ブロックの配置座標を微調整する。次いで、レ
イアウト用論理ファイル１０３よりレイアウト用ブロッ
ク間論理１０４を入力して、ステップ２１４にて、ブロ
ック間配線処理を実行する。この処理でブロックとブロ
ックの隙間を配線する。この時ブロック内の通過配線は
既にできているので、ブロック間配線をすることにより
、論理設計時の論理ファイル１００内のブロック間論理
１０１に記述されていたブロック間信号３２０の配線が
完成する。すなわち、図５では、ブロック３０１の端子
３１０とブロック３０２の端子３１２の間およびブロッ
ク３０２の端子３１３とブロック３０３の端子３１１の
間を配線する。ブロック３０２内の端子３１２と３１３
の間の配線は、既にステップ２１２のブロック内配置配
線処理時に配線してある。従って、ブロック３０１の端
子３１０からブロック３０３の端子３１１までの配線が
完成する。ステップ２１５は、ステップ２１２によるブ
ロック内配置配線結果、及び、ステップ２１３，２１４
によるブロック間配置配線結果を配置配線結果ファイル
１０６に出力する。以上でチップのレイアウト（配置配
線）が完成する。

【００３０】なお、レイアウト用論理ファイルを作成す
る方法として、図６の如く、論理再編成前の信号を削除
して論理再編成後の信号に書き換えてしまう方法以外に
、図８の如く論理再編成前の信号を残し論理再編成後増
加した信号を追加記述する方法もある。後者の場合、図
８の信号名テーブル１０４ａにサブ信号存在記述がある
信号の場合、配置配線処理は論理再編成前の信号名を無
視してサブ信号名を信号名として処理する。また、図８
の端子名テーブル１０４ｂをサブ信号用に別に持つこと
もできる。

【００３１】

【発明の効果】予め決定したブロック内通過配線情報を
レイアウト用論理ファイルに格納することにより、確実
にブロック内通過配線ができる。従って、ブロック外側
の迂回配線を減らしてチップ面積を小さくできる。また
、レイアウト設計の手直しが少なくなりレイアウト設計
期間を短縮できる。

【図面の簡単な説明】

【図１】ブロック内通過配線を実現できるレイアウトシ
ステム全体構成。

【図２】ＬＳＩチップ上のブロックと１個のブロック間
信号の配線。

【図３】ＬＳＩチップ上のブロックと１個のブロック間
信号の配線。

【図４】論理ファイル内の信号のテーブル表現。

【図５】論理再編成処理によるブロック間信号の分割。

【図６】レイアウト用論理ファイル内のブロック間信号
のテーブル表現。

【図７】レイアウト用論理ファイル内のブロック内信号
のテーブル表現。

【図８】レイアウト用論理ファイル内のブロック間信号
の異なるテーブル表現。

【符号の説明】

１００…論理ファイル、１０１…ブロック間論理、１０
２…ブロック内論理、１０３…レイアウト用論理ファイ
ル、１０４…レイアウト用ブロック間論理、１０５…レ
イアウト用ブロック内論理、１０６…配置配線結果ファ
イル、１０７…ブロック間配置配線結果、１０８…ブロ
ック内配置配線結果、２００…トップダウンレイアウト
設計処理、２０１…データ入力処理、２０２…ブロック
形状推定処理、２０３…ブロック配置処理、２０４…端
子位置及び通過配線位置決定処理、２０５…論理再編成
処理、２０６…データ出力処理、２１０…ボトムアップ
レイアウト処理、２１１…データ入力処理、２１２…ブ
ロック内配置配線処理、２１３…ブロック配置微調整処
理、２１４…ブロック間配線処理、２１５…データ出力
処理、３００…ＬＳＩチップ、３０１，３０２，３０３
，３０４，３０５…ブロック、３１０，３１１…ブロッ
クの端子、３１２，３１３…論理再編成処理により生成
された端子、３２０…ブロック間信号の配線経路、３２
１，３２２…論理再編成処理後のブロック間論理部分、
３２３…論理再編成処理後のブロック内論理部分。

Claims (1)

【特許請求の範囲】
1. 【請求項１】論理単位であるセルを配置配線してブロッ
   クを作り、さらに、ブロックを配置配線してチップを作
   る階層レイアウト設計において、 ａ）論理設計結果のブロック内論理ファイル及びブロッ
   ク間論理ファイルを入力し、 ｂ）ブロック内論理を用いてブロックの推定形状を作り
   、 ｃ）ブロック間論理を用いて、ブロックをチップの枠の
   中に配置し、ブロック配置に基づいてブロック間配線経
   路を推定し、配線経路に従って配線長が短くなるように
   ブロックの端子位置とブロック内通過配線位置を決め、
   ｄ）ブロック内通過配線経路については、通過ブロック
   の境界に端子を生成して生成端子位置で配線経路を分割
   し、ブロック内の配線経路部分を部分論理として切り出
   してブロック内論理に追加したレイアウト用ブロック内
   論理ファイルと、残ったブロック外の配線経路部分をブ
   ロック間論理としたレイアウト用ブロック間論理ファイ
   ルを、新たに出力し、 ｅ）レイアウト用ブロック内論理ファイルを入力してブ
   ロックをレイアウトし、レイアウト用ブロック間論理フ
   ァイルを用いてブロック間配線をレイアウトして、チッ
   プを作成する、 ことを特徴とする半導体集積回路のレイアウト方法。