JPH09288691A - プリント基板配線設計方法 - Google Patents

プリント基板配線設計方法

Info

Publication number
JPH09288691A
JPH09288691A JP8122702A JP12270296A JPH09288691A JP H09288691 A JPH09288691 A JP H09288691A JP 8122702 A JP8122702 A JP 8122702A JP 12270296 A JP12270296 A JP 12270296A JP H09288691 A JPH09288691 A JP H09288691A
Authority
JP
Japan
Prior art keywords
wiring
channels
circuit board
printed circuit
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8122702A
Other languages
English (en)
Inventor
Kiyonori Kazama
清徳 風間
Hiroyuki Mitome
浩幸 三留
Yasuyuki Fujiwara
康之 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8122702A priority Critical patent/JPH09288691A/ja
Publication of JPH09288691A publication Critical patent/JPH09288691A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 配線ディレイ最小化、クロストーク最小化等
の配線パターンの品質向上のためのプリント基板配線設
計方法を提供することにある。 【解決手段】 配線ネックとなる混雑領域に対し予め特
定領域Rを設定しておき、特定領域Rの外側では規定の
配線チャネル本数である2本チャネルで配線処理を行
い、特定領域Rの内側では規定の配線チャネル本数より
多い3本チャネルで配線処理を行う。従来は、全ての配
線処理を規定の配線チャネル本数である2本チャネルで
行っていたため、図の配線対象区間(A4,B4)の配
線は、配線対象区間(A1,B1)、(A2,B2)が
既に配線され、図の特定領域Rの部分では一杯になって
いるので、大きく迂回をしなければならないが、特定領
域Rの内側では規定の配線チャネル本数より多い3本チ
ャネルで配線処理ができるようにしているため、図のよ
うに配線ができ、迂回をしなくてもすむ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板の配
線設計システムに関わり、特に、高密度かつ高速な回路
設計が要求されるプリント基板の配線設計に用いて好適
なプリント基板の配線設計方法に関する。
【0002】
【従来の技術】高密度かつ高速な回路設計が要求される
プリント基板に対し、従来から知られた2つの配線設計
方法によって配線した場合の例を、図1により説明す
る。図1(a)には、規定の配線チャネル本数が2本で
ある場合の配線の例を示す。まず、配線対象区間(A
1,B1)に対し、ピンA1からB1までビアを経由し
配線する。同様に、配線対象区間(A2,B2)、(A
3,B3)、(A4,B4)に対し、ピンA2からB
2、ピンA3からB3、ピンA4からB4を配線してい
く。この場合、配線対象区間(A4,B4)の配線で
は、最短で配線したい領域が混雑領域で配線ネックとな
るため、迂回して配線する必要がある。図1(b)に
は、配線チャネル本数を3本とした上で、隣接平行走行
する配線パターン相互間の平行配線長を制限しつつ配線
した場合の例を示す。この場合も図1(a)の例と同
様、配線対象区間(A1,B1)、(A2,B2)、
(A3,B3)、(A4,B4)の順で配線を進めて行
くが、その際、隣接平行走行する配線パターン相互間の
平行配線長が制限値L以内になるように配線を行なう。
この場合、図1(a)の例とは異なり、配線対象区間
(A4,B4)の配線では、配線チャネル本数が多いた
め、混在領域を通過し、最短で配線パターンの決定は可
能である。
【0003】
【発明が解決しようとする課題】しかし、上述の従来技
術を用いたプリント基板の配線設計では、いくつかの配
線設計上の問題がある。このようすを再び図1を用いつ
つ説明する。まず、図1(a)の例では、配線対象区間
(A4,B4)を配線する際に、最短に配線したい領域
が混雑領域で配線ネックとなり、混雑領域をさけた配線
が必要となるため、配線パターンに迂回が生じる。一般
にプリント基板が高密度になればなるほど、多くのネッ
トの配線パターンが迂回するため、特に高速な回路では
ディレイ上の問題が生じる。一方、図1(b)の例で
は、配線チャネル本数を3本にすることで、配線対象区
間(A4,B4)の配線パターンを最短に実現すること
は可能となる。しかしながら、この種の技術を用いた方
法では、隣接平行走行する配線長を制限するだけにとど
まるため、配線が非常に混雑する領域以外でも、隣接平
行走行する配線パターンが許される。そのため隣接平行
走行する配線パターンが多くなると、過剰なクロストー
ク量が発生し、高速な回路では大きな問題が生じる。な
お、ここで隣接平行走行とは、隣接する配線が非常に接
近して平行走行することをいい、配線チャネル本数を3
本にしたような場合における配線の平行走行のことであ
る。本発明の目的は、プリント基板における上述の問題
を解決可能な配線設計システム、すなわち、配線パター
ンの迂回を回避し、かつ、隣接平行走行する配線の部位
を、配線が混雑する領域内に抑えることが可能なシステ
ムを供することにより、高密度かつ高速なプリント基板
に対する配線設計において、配線ディレイ最小化、クロ
ストーク最小化に向けた配線パターンの品質を向上させ
ることにある。
【0004】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、配線対象区間、配線時の制約情報等を入
力しプリント基板の配線設計を行うプリント基板配線設
計方法において、予め配線ネックとなる配線混雑領域に
対し特定領域を設定しておき、該特定領域の外側では規
定の配線チャネル本数により配線を行い、該特定領域の
内側では規定の配線チャネル本数より多い配線チャネル
本数を許容しつつ配線を行うようにしている。また、配
線対象区間、配線時の制約情報等を入力しプリント基板
の配線設計を行うプリント基板配線設計方法において、
前配線領域にわたって規定の配線チャネル本数により配
線を行い、該配線で未配線となった配線対象区間に対
し、配線ネックとなった領域に特定領域を設定し、未配
線となった配線対象区間に対する配線を、該特定領域の
外側では規定の配線チャネル本数により行い、該特定領
域の内側では規定の配線チャネル本数より多い配線チャ
ネル本数を許容しつつ行うようにしている。さらに、前
記特定領域の内側での配線においては、予め入力された
隣接平行走行する配線パターン相互間の平行配線長の制
約を遵守しつつ配線を行うようにしている。
【0005】
【発明の実施の形態】本発明の実施例を図を用いて説明
する。図2は、自動配線処理の例を示したものであり、
図1に示した(A4、B4)の迂回配線を解消するた
め、(A1,B1)の配線と(A2,B2)の配線で混
雑領域となり配線ネックとなっている部分に特定領域R
を与えた後、該特定領域Rの外側では規定の配線チャネ
ル本数である2本チャネルで配線処理を行ない、該特定
領域Rの内側では規定の配線チャネル本数より多い3本
チャネルで配線を行なった例を示している。このような
配線処理を行なうことにより、配線パターンの迂回を回
避しつつ、隣接平行走行する配線パターンの部位を特定
領域R内のみに限定することができる。
【0006】図3は、自動配線処理における配線経路探
索の方法について示したものである。まず、格子間の配
線チャネル本数は、基板の全配線領域にわたって、規定
の配線チャネル本数より多い3本チャネルに設定する
(図3(a))。さらに、配線ネックとなる特定領域R
を与えた後、特定領域Rの外側では3本チャネルの中央
のチャネルを配線禁止とする(但し、このとき配線禁止
となったチャネル上のベントは使用可能とする)。その
後、例えば図3(b)に示す配線対象区間(A,B)に
対し、図3(a)の配線条件設定下で配線経路探索を行
なう。
【0007】以上説明した自動配線処理に関しては、各
配線対象区間に対する配線経路探索の方法に2つの方法
が考えられる。その第1は以下の(1)に示す一括配線
方法であり、第2は以下の(2)に示す2段階配線処理
方法である。 (1)配線ネックとなる特定領域を与えた後、該特定領
域の外側では規定の配線チャネル本数により配線を行な
い、該特定領域の内側では規定の配線チャネル本数より
多い配線チャネルを許容しつつ配線を行なう。 (2)全配線領域にわたって規定の配線チャネル本数に
より配線を行なった後、未配線となった配線対象区間に
対し、配線ネックとなる特定領域を与え、未配線となっ
た配線対象区間に対する配線を、該特定領域の外側では
規定の配線チャネル本数により配線を行ない、該特定領
域の内側では規定の配線チャネル本数より多い配線チャ
ネルを許容しつつ配線を行なう。 なお、特定領域の設定は、配線前に各配線のピンの配置
状態等に基づき混雑領域を求め、この混雑領域に特定領
域を設定しておく。また、2段階配線処理方法の場合に
は、規定の配線チャネル本数(例えば、2本)により配
線をし、既配線の配線状態と未配線区間に基づき混雑領
域を求め、この混雑領域に特定領域を設定する。
【0008】上記の一括配線方法では、すべての配線対
象区間に対し図2、図3に示すやり方で配線を行なう。
これに対し、2段階配線処理方法では、まず規定の配線
チャネル本数にしたがって配線処理を行なった後、許容
範囲外(許容範囲とは、予め設定された配線条件に合う
範囲を云い、例えば、端子間の配線長の上限が設定され
ている場合、許容範囲とはその上限以内の範囲を云う)
で未配線となった配線対象区間に対してのみ、図2、図
3に示すやり方で配線を行なう。
【0009】以下ではさらに、2段階配線処理方法につ
いて、図4を用い詳述する。2段階配線処理方法では、
まず、格子間の配線チャネル本数を基板の全配線領域に
わたって、規定の配線チャネル本数(例えば2本)に設
定する。その上で、図4(a)の例に示すような各配線
対象区間(A1,B1)、(A2,B2)、(A3,B
3)に対する配線経路探索を進める。この場合、配線対
象区間(A3,B3)は、規定の配線チャネル本数が2
本では混雑領域内の空きチャネルがなく配線することが
できないため、未配線となる。2段階配線処理方法で
は、このような未配線区間に対してのみ、上述の図2、
図3に示すやり方を適用する。すなわち、まず、格子間
の配線チャネル本数は、基板の全配線領域にわたって、
規定の配線チャネル本数より多いチャネル本数(例えば
3本)に設定する。さらに配線ネックとなる混雑領域に
対し、特定領域Rを与えた後、特定領域Rの外側では3
本チャネルの中央チャネルを配線禁止とする。そしてそ
の上で上記未配線区間(A3,B3)に対する配線経路
探索を行なう(図4(b))。上記の方法によれば、上
述のように、配線パターンの迂回を回避し、かつ、隣接
平行走行する配線パターン部分を配線混雑領域内に抑え
こむことが可能となり、高密度かつ高速なプリント基板
に対する配線設計において、配線ディレイ最小化、クロ
ストークを最小化に向けた配線パターンの品質を向上さ
せることができる。
【0010】次に、上記した2段階配線処理方法に基づ
くプリント基板の配線設計システムを図5、図6、図7
及び図8により説明する。図5は、本発明に係わるプリ
ント基板の配線設計システムの構成を示すブロック図、
図6は、該プリント基板の配線設計システム内に設けた
配線パターン自動決定処理制御部107の処理手順を示
すフローチャートを示す図、図7は、図6における「規
定の配線チャネル本数での配線処理」の手順を示すフロ
ーチャートを示す図、図8は、図6における「特定領域
の外側は規定の配線チャネル本数で配線し、特定領域の
内側は規定の配線チャネル本数で配線する処理する」の
手順を示すフローチャートを示す図である。
【0011】図5において、コンピュータ101は、プ
リント基板の配線層の構成等の物理的仕様を定義した基
板情報ファイル102と、ネット情報、及び、クロスト
ーク、ディレイ等に関する制約情報を格納したネット情
報ファイル103から情報を入力した後、該情報に基づ
いて、配線パターンの自動決定処理を行ない、得られた
配線パターン情報を配線パターン情報ファイル106に
出力するという配線パターン自動決定処理プログラムを
有する。また図5において、コンピュータ101内配線
パターン自動決定処理制御部107は、上記ファイル群
102、103を入力し、配線情報テーブル115を作
成する入力処理部108と、予め設定された配線チャネ
ル本数情報104を入力として配線チャネル本数情報テ
ーブル116を作成する配線チャネル本数設定処理部1
09と、設定された特定領域情報105を入力として特
定領域情報テーブル117を作成する特定領域設定処理
部110と、配線情報テーブル115、配線チャネル本
数情報テーブル116、及び、特定領域情報テーブル1
17を入力として配線禁止領域に関する配線格子情報テ
ーブル118を作成する配線禁止設定処理部111と、
配線過程において隣接平行配線長を認識する処理部11
3と配線格子情報テーブル118を入力として配線情報
テーブル115を更新する配線経路決定処理部112
と、配線情報テーブル115を入力として配線パターン
情報ファイル106を出力する出力処理部114を起動
する。
【0012】以下、図6を用いて、上記配線パターン自
動決定処理制御部107の処理手順について説明する。
図6において、まず、入力処理部108で基板情報ファ
イル102より基板情報をとり出し、配線情報テーブル
を作成(201)した後、再度、入力処理部108でネ
ット情報ファイル103よりネット情報をとり出し、配
線情報テーブルを更新する(202)。次に、配線チャ
ネル本数情報104を入力し、配線チャネル本数設定処
理部109で配線チャネル本数情報テーブル116を作
成(203)する。その後、「規定の配線チャネル本数
での配線処理」を図7に示す処理手順で行なった後(2
04)、「特定領域の外側では規定の配線チャネル本数
での配線処理を行ない、特定領域の内側では規定より多
い配線チャネル本数での配線処理を行なう」処理を、図
8に示す処理手順で行なう(205)。そして最後に、
得られた配線パターン情報を配線情報テーブル115に
出力する(206)。
【0013】次に、図7を用いて、「規定の配線チャネ
ル本数での配線処理」の処理手順204について説明す
る。図7において、まず、配線格子情報テーブル118
の初期設定を行なう(301)。次に、配線対象区間を
一つ取り出す(302)。次に、該当の配線対象区間の
経路を探索し許容範囲内のパターンを決定する(30
3)。経路が決定すれば、配線情報テーブル115に配
線パターンを登録する(304)。全ての配線対象区間
の処理が終了(305)しないときは、302から30
4を繰返し処理を行なう。全ての配線対象区間の処理が
終了(経路が決まらない区間の処理を含む)のとき、
「規定の配線チャネル本数での配線処理」を終了する。
【0014】次に、図8を用いて、「特定領域の外側で
は規定の配線チャネル本数での配線処理を行ない、特定
領域の内側では規定より多い配線チャネル本数での配線
処理を行なう」処理の手順206について説明する。図
8において、まず、配線格子情報テーブル118の初期
設定を行ない(401)、次に、未配線となった配線対
象区間に対して設定された特定領域の情報105を入力
し特定領域設定処理部110で特定領域情報テーブル1
17を作成し(402)、配線チャネル本数を規定値
(例えば、2本)より多くし(例えば、3本)、さらに
特定領域以外では規定より多い配線チャネル(例えば、
3本のうちの1本)について配線禁止情報を配線格子情
報テーブル118に作成する(403)。次に、「規定
の配線チャネル本数での配線処理」の処理手順204に
おいて未配線となった配線対象区間を一つ取り出す(4
04)。次に、該当の配線対象区間で平行配線長を考慮
し、経路の探索をしながら許容範囲内のパターンを決定
する(405)。経路が決定すれば、配線情報テーブル
115に配線パターンを登録する(406)。全ての配
線対象区間の処理が終了(407)しないときは、40
4から406を繰返し処理を行なう。全ての配線対象区
間の処理が終了(経路が決まらない区間の処理も含む)
のとき、「特定領域の外側では規定の配線チャネル本数
での配線処理を行ない、特定領域の内側では規定より多
い配線チャネル本数での配線処理を行なう」処理を終了
する。
【0015】以上、本発明の実施例を、配線設計方法を
具体的に説明するための図面および該方法をコンピュー
タを用いた設計に適用するためのフローチャートにより
説明したが、本発明の方法によりコンピュータにプリン
ト基板配線設計機能を行わせるため、上記フローチャー
トにしたがい作成されるプログラムを記憶媒体に格納
し、この記憶媒体をコンピュータで使用することにより
プリント基板配線設計を行うようにすることができる。
【0016】
【発明の効果】本発明によれば、高密度かつ高速なプリ
ント基板に対する配線設計において、配線ディレイ最小
化、クロストーク最小化に向けた配線パターンの品質を
向上させることができる。また、プリント基板配線設計
における配線設計の配線設計工数を減少でき、基板設計
効率を向上させることができる。
【図面の簡単な説明】
【図1】従来技術によるプリント基板の配線設計方法を
説明するための図である。
【図2】本発明によるプリント基板の配線設計方法を説
明するための図である。
【図3】本発明によるプリント基板の配線設計方法を説
明するための図である。
【図4】本発明によるプリント基板の配線設計方法をさ
らに詳細に説明するための図である。
【図5】本発明のプリント基板の配線設計方法に基づく
プリント基板の配線設計システムの構成を示すブロック
図である。
【図6】図5記載の配線パターン自動決定処理制御部1
07の処理手順を示すフローチャートである。
【図7】図6記載の「規定の配線チャネル本数での配線
処理」の処理手順を示すフローチャートである。
【図8】図6記載の「特定領域の外側は規定の配線チャ
ネル本数で、特定領域の内側は規定の配線チャネル本数
で配線処理する」の手順を示すフローチャートである。
【符号の説明】
101 コンピュータ 102 基板情報ファイル 103 ネット情報ファイル 104 配線チャネル本数 105 特定領域 106 配線パターン情報ファイル 107 配線パターン自動決定処理制御部 108 入力処理部 109 配線チャネル本数設定処理部 110 特定領域設定処理部 111 配線禁止設定処理部 112 配線経路決定処理部 113 隣接平行配線長認識処理部 114 出力処理部 115 配線情報テーブル(基板/ネット/パターン) 116 配線チャネル本数情報テーブル 117 特定領域情報テーブル 118 配線格子情報テーブル

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線対象区間、配線時の制約情報等を入
    力しプリント基板の配線設計を行うプリント基板配線設
    計方法において、 予め配線ネックとなる配線混雑領域に対し特定領域を設
    定しておき、 該特定領域の外側では規定の配線チャネル本数により配
    線を行い、 該特定領域の内側では規定の配線チャネル本数より多い
    配線チャネル本数を許容しつつ配線を行うことを特徴と
    するプリント基板配線設計方法。
  2. 【請求項2】 配線対象区間、配線時の制約情報等を入
    力しプリント基板の配線設計を行うプリント基板配線設
    計方法において、 前配線領域にわたって規定の配線チャネル本数により配
    線を行い、 該配線で未配線となった配線対象区間に対し、配線ネッ
    クとなった領域に特定領域を設定し、 未配線となった配線対象区間に対する配線を、該特定領
    域の外側では規定の配線チャネル本数により行い、該特
    定領域の内側では規定の配線チャネル本数より多い配線
    チャネル本数を許容しつつ行うことを特徴とするプリン
    ト基板配線設計方法。
  3. 【請求項3】 請求項1または請求項2記載のプリント
    基板配線設計方法において、 前記特定領域の内側での配線においては、予め入力され
    た隣接平行走行する配線パターン相互間の平行配線長の
    制約を遵守しつつ配線を行うことを特徴とするプリント
    基板配線設計方法。
  4. 【請求項4】 請求項1記載の機能を有するプログラム
    を格納した記憶媒体。
JP8122702A 1996-04-19 1996-04-19 プリント基板配線設計方法 Pending JPH09288691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8122702A JPH09288691A (ja) 1996-04-19 1996-04-19 プリント基板配線設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8122702A JPH09288691A (ja) 1996-04-19 1996-04-19 プリント基板配線設計方法

Publications (1)

Publication Number Publication Date
JPH09288691A true JPH09288691A (ja) 1997-11-04

Family

ID=14842507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8122702A Pending JPH09288691A (ja) 1996-04-19 1996-04-19 プリント基板配線設計方法

Country Status (1)

Country Link
JP (1) JPH09288691A (ja)

Similar Documents

Publication Publication Date Title
JPH077427B2 (ja) ノードの相互接続方法
EP0133466A2 (en) Simultaneous placement and wiring for VLSI chips
JPH01286080A (ja) 半導体集積回路の自動配線方法
US6532580B1 (en) In-place method for inserting repeater buffers in an integrated circuit
US20030046650A1 (en) Automatic placement and routing apparatus
JP3567134B2 (ja) 電子デバイスおよび電子装置を製造および設計する方法
US6477690B1 (en) In-place repeater insertion methodology for over-the-block routed integrated circuits
JPH09288691A (ja) プリント基板配線設計方法
JP2000067102A (ja) 半導体集積回路の階層配線方法
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
US6408426B1 (en) Method for determining locations of interconnect repeater farms during physical design of integrated circuits
JP3548398B2 (ja) 概略経路決定方法および概略経路決定方式
JPH04251961A (ja) Cadによる回路ブロックの配置設計方式
JPH0951037A (ja) 半導体集積回路配線方法及び半導体集積回路
JPH04333260A (ja) 半導体集積回路のレイアウト方法
JP2656344B2 (ja) 自動配線方法
JP3512757B2 (ja) レイアウト設計における最適化方法
JPS62203278A (ja) 並列式自動配線方式
JP2682219B2 (ja) 半導体集積回路の配線方法
JP2986279B2 (ja) 配線方法およびプリント基板設計システム
JP2581401B2 (ja) 集積回路配線装置及び方法
JPH11259555A (ja) マクロの設計方法
JPH04238579A (ja) レイアウト設計変更方式
JPH05109896A (ja) 半導体集積回路のレイアウト処理方法
JPH05143692A (ja) 概略経路決定処理方式