JPH118310A - 自動配線方法 - Google Patents

自動配線方法

Info

Publication number
JPH118310A
JPH118310A JP9160708A JP16070897A JPH118310A JP H118310 A JPH118310 A JP H118310A JP 9160708 A JP9160708 A JP 9160708A JP 16070897 A JP16070897 A JP 16070897A JP H118310 A JPH118310 A JP H118310A
Authority
JP
Japan
Prior art keywords
wiring
cell
same
terminal
determining whether
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9160708A
Other languages
English (en)
Other versions
JP3076269B2 (ja
Inventor
Hitoshi Sekiguchi
等 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP09160708A priority Critical patent/JP3076269B2/ja
Publication of JPH118310A publication Critical patent/JPH118310A/ja
Application granted granted Critical
Publication of JP3076269B2 publication Critical patent/JP3076269B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 交差配線が別セルの配線同士で生じても検出
でき、配線密度縮小による面積縮小等の効果を向上さ
せ、TATが悪化するのを改善する。 【解決手段】 交差配線を配線層切り替えのためのビア
ホールより検索し(ステップ2−3)、セルブロックの
入れ替えをブロックサイズが同じで端子配置が異なるセ
ルブロックに置き換え(ステップ2−5b)、置き換え
たセルブロックの配置変更した端子に接続する配線のみ
再配線する(ステップ2−6a)ステップを組み込み、
再配線した後、全配線領域で各セル間での通過可能配線
本数をチェックし(ステップ2−6b)を、セル置換前
と比較して(ステップ2−6c)、減少していたら減少
分の面積を削減し(ステップ2−6d)、増加もしくは
変わり無い場合は、一時的に保管したセル置換前のデー
タに戻す(ステップ2−6e)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、自動配線方法に関
し、特に、半導体集積回路のレイアウトでセルブロック
を使用した自動配線方法に関する。
【0002】
【従来の技術】従来の自動配置配線プログラムによるレ
イアウトでは、あらかじめ機能単位でセルブロックを設
計し、そのセル名,セル枠,端子名,端子位置などの情
報を抽出して、それらのデータと各セルとの接続関係を
示すネットリストを入力して、それらを基に自動配置配
線を実行させるのが一般的であった。このため、セルブ
ロック作成時にレイアウトがどのようにできあがるかわ
からない。従って、自動配置配線実行後に配線が交差し
ないように端子位置を設定することが出来ず、それによ
って生じる交差配線が多くなると配線密度が高くなり、
配線領域を広げないと全配線を通す事が出来なくなる場
合がある。その結果、チップ面積が増大しまうという問
題があった。
【0003】そこで、特開平3−29341号公報に記
載されたように、端子配置を変更する事により、交差配
線を低減させて配線引き回しを改善できるレイアウト方
法が提案されている。
【0004】図9は、上記提案によるレイアウト方法の
一例を示すフローチャートである。なお、図中(9−
1)〜(9−9)は各ステップを示す。まず通常の自動
レイアウトと同様にネットリスト入力し(ステップ9−
1)、セル名,セル枠,端子名,各端子を引き出すこと
の出来る位置などのデータをライブラリに登録し(ステ
ップ9−2)、既存の配置配線プログラムはネットリス
トに合わせて、セルのデフォルトの形態を使用して仮配
置配線を行う(ステップ9−3)。そして隣り合ったセ
ルに配線されている信号を検出し、その信号の入力端子
がセルを並べる事により配線することなく接続可能とな
る位置へ移動可能かどうかを各々のセルの端子情報から
検索し(ステップ9−4)、互いに可能な場合に各セル
に端子の移動情報を与える(ステップ9−5)。更に各
セルについてそのセルに接続されている信号が互いに交
差しているかを検出し、交差している場合に、端子位置
移動により交差を無くすことが出来るかどうかを検出し
て(ステップ9−4)、交差を無くす事が可能な場合そ
の位置へ端子が移動可能かどうかを検出し、すべて可能
であれば端子の移動情報をセルに与える(ステップ9−
5)。以上の端子位置変更を行った上で再び仮配線を行
い、上記ステップ9−4,9−5の操作を端子位置変更
を行う必要の無くなるまで繰り返し、それによって作成
されたセルの情報を用いて最終配置配線を行う(ステッ
プ9−6)。次に、セルデータと最適端子位置指定デー
タとからセルレイアウト変形を行い(ステップ9−
7)、ステップ9−6で得られた最終の配置配線に基づ
きセル割付けを行い(ステップ9−8)、そのデータを
レイアウトデータとしてディスク等に記憶する(ステッ
プ9−9)。
【0005】次に、図10は、従来例での交差配線の検
出方法を示すフローチャートである。従来例では、まず
対象セルに対しライブラリデータから全端子を抽出し
(ステップ10−1)、次に仮配線の結果から各端子に
接続される配線を抽出する(ステップ10−2)。そし
て任意の2端子について、接続する各配線同士が互いに
図形データとして重なるかどうか(ステップ10−
3)、例えば、それぞれの配線パスデータを盤何学的な
パターンにデータ変換して論理演算を行い、論理積が0
でなければ図形的に重なっているか判断し(ステップ1
0−4)、重なっている場合に交差配線として検出する
(ステップ10−5)。
【0006】次に、図11は、従来の自動レイアウトで
の交差配線例を示す配線図である。この交差配線図例で
示される同一セル内で接続している配線が交差する
(a)のパターンは検出できるが、それぞれ別セル同士
の配線が交差している(b),(c)のパターンは交差
配線として検出されない。特に、(c)のパターンでは
セルブロック上を通過する配線との交差であり重要であ
る。というのも今回引用した従来例での主な配線層対象
としてはポリシリおよびメタル1層のみであったが、今
日では多層メタル配線の使用が一般的となっている。そ
れによってセルの外周部に限らずセル全面において端子
を配置出来、更にセルの上も配線領域として活用出来る
ようになった。これらはセル間配線領域を低減させるの
に非常に有効であり、従って、セルブロック上を通過す
る配線も少なくはない。
【0007】以上説明したように、従来の技術では対応
できる交差配線パターンが少なくとも充分でない為、部
分的に配線密度を減らし、その結果チップ面積を縮小さ
せる等の効果が弱かった。その理由は、各セルの各々い
くつかある端子に接続された配線同士のみを抽出するア
ルゴリズムとなっているからである。
【0008】
【発明が解決しようとする課題】上述した従来例におけ
る自動配線方法では、人手設計の発想を適切な手段で自
動的に処理させた明瞭かつ有用な発明であるが、よくよ
く考慮してみるといくつかの不具合が有り、特に交差配
線の検出方法において問題があった。
【0009】まず、従来例の動作説明で述べた「各セル
についてそのセルに接続されている信号が互いに交差し
ているかを検出し、・・・」とあるように、同一セル内
で接続している配線同士が互いに交差している場合は対
応できるが、交差している配線が互いに別のセルに接続
している場合は検出できない事である。つまり、各セル
の各々いくつかある端子に接続された配線同士のみを抽
出するアルゴリズムとなっている。図11の交差配線図
例で示される同一セル内で接続している配線が交差する
(a)のパターンは検出できるが、それぞれ別セル同士
の配線が交差している(b),(c)のパターンは交差
配線として検出されない。特に、(c)のパターンでは
セルブロック上を通過する配線との交差であり重要であ
る。従って、従来例では対応できる交差配線パターンが
少なくとも充分でない為、部分的に配線密度を減らし、
その結果チップ面積を縮小させる等の効果がいという問
題があった。
【0010】また、処理手順として一度通常と同様に配
置配線を実行後、その結果から交差配線を検出して端子
位置変更処理を行い、最終的に端子位置が変更されたセ
ル情報を用いて本配線を行っているからである。つまり
実質的に配線処理を2回実行するようになっており、更
に端子位置の変更処置を行う時間も加わる。従って、少
なくとも通常の配置配線プログラムで処理する時間にお
いて、配線処理が2倍以上かかり、処理時間の増大とい
う問題があった。この問題に関しては、特に近年処理規
模が非常に大規模なものとなっているので尚手厳しい。
【0011】そこで、本発明の目的は、上記問題を解消
すべく、チップ面積を削減出来る自動配線方法を提供す
ることにある。
【0012】また、本発明の他の目的は、処理時間の増
加が少ない自動配線方法を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の自動配線方法は、予め配置された複数のセ
ルが持つ端子に、接続情報として付与された端子名を抽
出し、端子名のうち同一端子名同士の接続を行う自動配
線方法において、同一端子名同士を一通り接続した後、
接続に用いられた配線の配線交差パターンを検索するス
テップと、検索するステップにより検索された配線交差
パターンに接続されるセルが、置き換え可能か否かを判
定するステップと、判定するステップにより置き換え可
能の場合に、セルの置換を行うステップと、セルの置換
により発生した未結線部分の再配線を行うステップとを
含むことを特徴とする。
【0014】また、配線領域内の第1方向配線の一端に
接続された第1のビアを抽出するステップと、第1方向
配線に接続されるセルの数は1個か否かを判定するステ
ップと、セルの数が1個と判定された場合に、第1方向
配線に接続されるセルのセル幅を示す第1方向座標軸に
直交する第1,第2の第2方向座標値を抽出するステッ
プと、第1のビアに接続する第2方向配線を抽出するス
テップと、第2方向配線の両端のうち、どちらか一端の
座標が第1のビアと同一か否かを判定するステップと、
第2方向配線の両端のうち、どちらか一端の座標が第1
のビアと同一と判定された場合に、第1のビアに接続さ
れるセルのセル幅内に、第2方向配線の両端のうち、第
1のビアと座標が同一でない他端の第2方向座標値が存
在するか否かを判定するステップと、他端の第2方向座
標値が存在すると判定された場合、交差配線パターンと
して抽出し、他端の第2方向座標値が存在しないと判定
された場合に、第1方向配線に交差する別の交差第2方
向配線が存在するか否かを判定するステップと、交差第
2方向配線が存在すると判定された場合に、交差第2方
向配線を抽出するステップと、交差第2方向配線の一端
に接続された第2のビアを抽出するステップと、第2の
ビアの第2方向座標値が、セルのセル幅内に存在するか
否かを判定するステップと、セルのセル幅内に存在する
と判定された場合に、第2のビアの第2方向座標値が第
1方向配線の一端に接続されたビアに接続する第2方向
配線の両端間を示す第1,第2の第2方向座標値間に存
在するか否かを判定するステップと、第2方向配線の両
端間内に存在すると判定された場合に、交差第2方向配
線の両端のうちどちらか一端の座標が、第2のビアと同
一か否かを判定するステップとを含み、座標が同一と判
定された場合に交差配線パターンとして抽出することも
特徴とする。
【0015】さらに、予めセルデータを作成するとき
に、同一座標で端子名を入れ替えた同一機能のセルを複
数作成し、交差配線パターンに接続するセルを、他の同
一機能セルに入れ替えるのが好ましい。
【0016】またさらに、交差配線パターンに接続する
セルを、同一座標で端子名を入れ替えた同一機能のセル
を作成して入れ替えるのが好ましい。
【0017】また、セルの入れ替えまたは置き換えをし
た場合に、配線領域に必要とされる間隔が小さくなる場
合のみ、セルの入れ替えおよび部分再配線を行うのが好
ましい。
【0018】本発明の自動配線方法は、特に、交差配線
パターンを検索するステップと、セルブロックの入れ替
えを行うステップと、一部分の再配線を行うステップと
を有する。具体的には交差配線を配線層切り替えのため
のビアホールより検索する手段と、セルブロックの入れ
替えをブロックサイズが同じで端子配置が異なるセルブ
ロックに置き換える手段と置き換えたセルブロックの配
置変更した端子に接続する配線のみ再配線する手段とを
有する。
【0019】上記手段により、交差配線の検出を配線層
切り替えの為のビアホールからパターン検出している。
このため配線接続先にかかわらず、交差配線を検出出来
る。
【0020】また、セルブロックの入れ替えをブロック
サイズが同じで端子配置の変更されたセルブロックに置
き換え、配置変更した端子に接続する配線のみ限定して
再配線するため、全体の配置配線を2度実行する必要が
無い。
【0021】
【発明の実施の形態】次に、本発明の実施例について、
図面を参照して説明する。
【0022】図1は、本発明の自動配線方法を示すフロ
ーチャートである。この方法は、まずセルブロックの自
動配置配線に必要な各種レイアウト情報を入力し(ステ
ップ1−1)、入力したデータを基にセルブロックの自
動配置配線を実行する(ステップ1−2)。次に、作成
された配置配線データについて交差配線パターンを検索
して(ステップ1−3)、端子位置移動により交差配線
を無くす事が可能なセルブロックを検出する(ステップ
1−4)。置き換え出来るセルブロックが検出されたな
ら、そのセルブロックの置換を行い(ステップ1−
5)、そしてセル置換によって端子配置が変更されたこ
とにより未結線となった配線に対して部分再配線を行い
(ステップ1−6)、その結果を出力する(ステップ1
−7)。
【0023】以下、具体的な実施例について説明する。
【0024】図2は、本発明の自動配線方法の第1の実
施例を示すフローチャートである。本実施例では、ま
ず、データ読み込みによってネットリストやセルライブ
ラリ等のデータをCAD装置に入力し(ステップ2−
1)、そのデータから既存の自動レイアウトプログラム
により配置配線を行う(ステップ2−2)。その際、各
セルは、図3に示すセル端子配置の一例のようにそれぞ
れ端子配置を全端子組み合わせ分用意してライブラリに
登録しておき、配置配線時はそのうち一つをデフォルト
として使用する。そしてセル間配線においてビアホール
の打ち替え配線パターンを、図4で示すフローチャート
によってパターン照合し(ステップ2−3)、適合しな
ければ、次のビアホールを探しに行き、適合した場合
(ステップ2−4)、まず、レイアウトデータをファイ
ルに一時保管してから(ステップ2−5a)、セルにお
いてステップ2−3で対象になったビアホールに接続し
た端子と、他の一端子のみ入れ替えたセルとを選択して
置換する(ステップ2−5b)。次に、入れ替わる端子
に接続する配線の再配線を実行するが、他のセルブロッ
クの配置は変更せず、また、置換したセルブロックに隣
接する配線領域内でのみ処理を行う(ステップ2−6
a)。再配線した結果、全配線領域で各セル間での通過
可能配線本数をチェックし(ステップ2−6b)、セル
置換前と比較して(ステップ2−6c)減少していたら
減少分の面積を削減し(ステップ2−6d)、増加もし
くは変わり無い場合は、ステップ2−5aで一時的に保
管したセル置換前のデータに戻す(ステップ2−6
e)。更に端子配置入れ替え対象セルブロックにおい
て、端子数がN個(N≧3;Nは整数)存在する場合、
端子入れ替え可能なセル数は(N−1)個存在するの
で、その数分ステップ2−5a以降を繰り返し実行する
(ステップ2−6f)。そして配線領域すべてのビアホ
ール対してステップ2−3以降を実行し(ステップ2−
6g)、最終的にレイアウトデータを記憶装置等に書き
込む(ステップ2−7)。
【0025】図3は、本発明の第1の実施例のステップ
2−2における端子配置を示す図である。端子配置の一
例として、C00〜C05に示すように、例えば、端子
1,I2 ,Oの端子配置を、全端子組み合わせ分用意
してライブラリに登録しておき、配置配線時はそのうち
一つをデフォルトとして使用する。
【0026】次に、図4,図5を参照して、上述した本
発明の第1の実施例のステップ2−3における交差線検
出の詳細について説明する。
【0027】図4は、本発明の第1の実施例のステップ
2−3における交差配線検出の詳細を示すフローチャー
トであり、図5は、交差配線パターンを示す配線図であ
る。本実施例では、図5に示される(A),(B)の2
つのパターンを検出している。尚、本実施例では配線層
として、第1及び第2配線層を使用しているが、通常使
い分けがされており、本実施例の場合、セルブロック内
の電源配線等を第1配線層で配線することにより、セル
ブロック上を第2配線層が使用できるようにしている。
そしてセル間配線領域では、通常、異層配線同士は格子
状に配線するので、第1配線層と第2配線層とは互いに
直交している。
【0028】まず、図5に示す対象ビアホールBH,B
H’に接続する第2配線層SC,SC’を抽出し(ステ
ップ4−1)、この配線が接続されるセルが1個である
か調べ(ステップ4−2)、1個のみであればその接続
セルCC,CC’のX座標値を抽出する(ステップ4−
3)。次に、対象ビアホールに接続する第1配線層S
D,SD’を抽出し(ステップ4−4)、その始点また
は終点座標が対象ビアホールと同一、つまりビアホール
からの第1配線層の配線が貫通配線でないか調べ(ステ
ップ4−5)、そうでなければ、その第1配線層の始点
および終点座標が上記接続セル幅内にあるか(ステップ
4−6)、要するに接続セル幅内で配線の打ち替えが終
了しているかを調べる。これによってまず図5(A)の
パターンが検出出来る。
【0029】この接続セル幅内で配線の打ち替えが終了
していないパターンで、今度は対象ビアホールに接続し
ていた第2配線層の配線に交差している第1配線層が有
るか調べ(ステップ4−7)、有った場合、まず交差し
ている第1配線層SEを抽出し(ステップ4−8)、次
にその交差している第1配線層が接続しているビアホー
ルBH”を抽出する(ステップ4−9)。そして、その
X座標値がこの接続セル幅内に存在するか調べ(ステッ
プ4−10)、存在した場合、更にそのビアホールX座
標値が対象ビアホールに接続していた第1配線層SD’
のパス長内に存在しているか調べる(ステップ4−1
1)。このパス長内にビアホールBH”が存在した場
合、最後に交差第1配線層SEの始点または終点座標値
が上記ビアホールと同一、つまりビアホールからの第1
配線層の配線が貰通配線でないか調べ(ステップ4−1
2)、貫通配線でない事が確認できれば、図5(B)の
パターンを検出した事になる。
【0030】図6は、本発明の自動配線方法を適用する
自動レイアウト配線図の一例を示す図である。図6
(1)は本実施例の自動配線方法を適用する前の自動レ
イアウト配線図の一例であり、図6(2)は本実施例の
自動配線方法を適用後の自動レイアウト配線図の一例で
ある。セルをCで、配線をOで、端子をa〜で示してい
る。図6(1)において交差配線がいくつか存在してい
るが、そのうちセルC1の端子a,bに接続する配線S
0,S1のパターンが、図5(B)に適合し、セルC2
の端子cに接続する配線S2と交差するセルC5の端子
lに接続する配線S3とのパターンも同様に図5(B)
に適合している。また、セルC3の端子fに接続する配
線S4と交差するセルC3,C6のセル通過配線S5
(それぞれセル通過端子g,oに接続)とのパターン
は、図5(A)に適合するため、それぞれ図2のフロー
で示される手段によって処置される。その結果が図6
(2)であり、具体的には、セルC1をC1’に置き換
える事により、端子aとbが入れ替わって配線S0とS
1との交差が無くなり、セルC2をC2’に置き換える
事により、端子cと端子eが入れ替わって、配線S2と
S3との交差が無くなり、同様に、セルC3をC3’に
置き換える事により、端子fと端子hとが入れ替わって
配線S4とS5との交差が無くなる。このようにして、
それぞれの再配線の結果、セル間配線領域DSにおい
て、その通過配線本数が4本から3本に減らせるので面
積を削減出来る。
【0031】図7は、本発明の自動配線方法の第2の実
施例を示すフローチャートである。本実施例では、ま
ず、データ読み込みによってネットリストやセルライブ
ラリ等のデータをCAD装置に入力し(ステップ7−
1)、そのデータから既存の自動レイアウトプログラム
により配置配線を行う(ステップ7−2)。その際、各
セルは、第1の実施例とは異なり、従来例と同様、それ
ぞれ配置を1つだけデフォルトとしてライブラリに登録
する。そしてセル間配線においてビアホールの打ち替え
配線パターンを、図4に示すフローによってパターン照
合し(ステップ7−3)、適合しなければ次のビアホー
ルを探しに行き、適合した場合(ステップ7−4a)、
そのセルにおいてステップ7−3で対象になったビアホ
ールに接続した端子と他の一端子とを入れ替えたセル
を、端子組み合わせ分作成して(ステップ7−4b)、
レイアウトデータを一時ファイルに保管してから(ステ
ップ7−5a)、まずそのうち1つのセルについて置換
を行う(ステップ7−5b)。次に入れ替わる端子に接
続する配線の再配線を実行するが、他のセルブロックの
配置は変更せず、また置換したセルブロックに隣接する
配線領域内でのみ処理を行う(ステップ7−6a)。再
配線した結果、全配線領域で各セル間での通過可能配線
本数をチェックし(ステップ7−6b)、セル置換前と
比較して(ステップ7−6c)減少していたら減少分の
面積を削減し(ステップ7−6d)、増加もしくは変わ
り無い場合はステップ7−5aで一時的に保管したセル
置換前のデータに戻す(ステップ7−6e)。更に端子
配置入れ替え対象セルブロックにおいて端子数がN個
(N≧3;Nは整数)存在する場合、端子入れ替え可能
なセル数は(N−1)個存在するので、その数分ステッ
プ7−5a以降を繰り返し実行する(ステップ7−6
f)。そして配線領域すべてのビアホール対してステッ
プ7−3以降を実行し(ステップ7−6g)、最終的に
レイアウトデータを記憶装置等に書き込む(ステップ7
−7)。
【0032】この第2の実施例では、最初セルライブラ
リデータとして端子配置データを各セル1つづつ用意し
て、必要に応じて異なる端子配置のセルデータを作成す
ればよい為、特に扱うセルの種類が多い場合、ライブラ
リデータをコンパクトに出来る利点がある。
【0033】図8は、本発明の自動配線方法の第3の実
施例を示すフローチャートである。本実施例では、ま
ず、データ読み込みによってネットリストやセルライブ
ラリ等のデータをCAD装置に入力し(ステップ8−
1)、そのデータから既存の自動レイアウトプログラム
により配置配線を行う(ステップ8−2)。その際、各
セルは、図3に示すようなそれぞれ端子配置を全端子組
み合わせ分用意してライブラリに登録しておき、配置配
線時はそのうち一つをデフォルトとして使用する。次
に、セル間配線においてビアホールの打ち替え配線パタ
ーンを、図4に示すフローによってパターン照合し(ス
テップ8−3)、適合するしなければ次のビアホールを
探しに行き、適合した場合(ステップ8−4a)、セル
置換による交差配線解消で生じる第1配線層の重なる部
分がセル間幅を決定している配線領域の配線本数max
部分であるか調べる(ステップ8−4b)。上記条件に
該当すれば、まずレイアウトデータを一時ファイルに保
管してから(ステップ8−5a)、そのセルにおいてス
テップ8−3で対象になったビアホールに接続した端子
と他の一端子のみ入れ替えたセルを選択して置換を行い
(ステップ8−5b)、それ以外なら別の交差パターン
を検索する。次に入れ替わる端子に接続する配線の再配
線を実行するが、他のセルブロックの配置は変更せず、
また、置換したセルブロックに隣接する配線領域内での
み処理を行う(ステップ8−6a)。再配線した結果、
全配線領域で各セル間での通過可能配線本数をチェック
し(ステップ8−6b)、セル置換前と比較して(ステ
ップ8−6c)減少していたら、減少分の面積を削減し
(ステップ8−6d)、増加もしくは変わり無い場合
は、ステップ8−5aで一時的に保管したセル置換前の
データに戻す(ステップ8−6e)。更に端子配置入れ
替え対象セルブロックにおいて、端子数がN個(N≧
3;Nは整数)存在する場合、端子入れ替え可能なセル
数は、(N−1)個存在するので、その数分ステップ8
−5a以降を繰り返し実行する(ステップ8−6f)。
そして配線領域すべてのビアホールに対してステップ8
−3以降を実行し(ステップ8−6g)、最終的にレイ
アウトデータを記憶装置等に書き込む(ステップ8−
7)。
【0034】以上説明したように、本実施例では、あら
かじめセル置換時に交差配線解消で生じる配線領域縮小
が出来るかどうか判断し、出来ない場合は、セル置換以
降実行しない為、他の実施例と比較して全体の実行時間
の短縮を図る事が出来る。
【0035】なお、以上の実施例では、配線層として第
1および第2配線層の2層配線までを対象に説明してき
たが、近年では2層以上の配線層使用も多くなってきて
いる。しかしながら、本発明では異なる2種類の配線層
においてそれぞれを接合するビアホールがあれば異層間
同士の交差配線が検出出来るので、当然の如く、2層以
上の配線層を使用する場合でも適用可能である。
【0036】
【発明の効果】以上説明したように、本発明の自動配線
方法では、配線層切り替えの為のビアホールから交差す
るパターンを検出する為、配線接続先に関わらず単純な
図形認識として交差配線が検出できる。従って、互いに
別セルに接続している交差配線について検出が可能にな
るという効果を奏する。
【0037】また、交差配線を無くす事により配線領域
で無駄な配線の重なりが減らせる。例えば、セル間配線
本数が最大10本の配線領域においては、本発明を適用
すると9本に減らせるので、配線領域としては10%削
減となる。従って、配線領域においてサイズを縮小出来
るという効果を奏する。
【0038】さらに、配線同士の交差が無くなるのでク
ロストークは当然のごとく減り、また、図5(A)で示
される交差パターンの場合、配線層切り替えのビアホー
ル2ケ分を無くせる為、その分の容量および抵抗を減ら
せる。従って、配線に伴う各種特性の向上を図ることが
でき、クロストークや配線容量および抵抗値の低減が可
能になるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の自動配線方法を示すフローチャートで
ある。
【図2】本発明の第1の実施例を示すフローチャート図
である。
【図3】本発明で使用するセルブロックの一例を示す端
子配置図である。
【図4】本発明における交差配線パターン検出を示すフ
ローチャートである。
【図5】図4で検出する交差配線パターンを示す配線図
である。
【図6】本発明の自動配線方法を適用する自動レイアウ
ト配線図である。(1)は、適用前の一例を示し、
(2)は適用後の一例を示す図である。
【図7】本発明の第2の実施例を示すフローチャートで
ある。
【図8】本発明の第3の実施例を示すフローチャートで
ある。
【図9】従来の自動配線方法の一例を示すフローチャー
トである。
【図10】従来の自動配線方法の交差配線の検出方法を
示すフローチャートである。
【図11】従来の自動レイアウトでの交差配線例を示す
配線図である。
【符号の説明】
CC,CC’ セルブロック BH,BH’ スルーホール SC,SC’ 第2配線層配線 SD,SD’ 第1配線層配線 S0〜S5 接続配線 DS セル間配線領域 1−1 データ入力のステップ 1−2 セル配置,配線のステップ 1−3 交差配線パターン検索のステップ 1−4 セル置き換えを判断するステップ 1−5 セル置き換えのステップ 1−6 部分再配線のステップ 1−7 データ出力 2−1 データ読み込みのステップ 2−2 セル配置,配線のステップ 2−3 ビアホール接続,配線パターン検索のステップ 2−4 セル置き換え判断のステップ 2−5a データ一時書き込みのステップ 2−5b セル置換のステップ 2−6a 部分再配線のステップ 2−6b 配線領域配線チェックのステップ 2−6c max配線本数判断のステップ 2−6d 配線領域縮小のステップ 2−6e データ置き換えのステップ 2−6f セル端子置き換え対象分未了か判断するステ
ップ 2−6g 配線量域ビアホール検索終了か判断するステ
ップ 2−7 データ書き込みのステップ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】予め配置された複数のセルが持つ端子に、
    接続情報として付与された端子名を抽出し、前記端子名
    のうち同一端子名同士の接続を行う自動配線方法におい
    て、 前記同一端子名同士を一通り接続した後、接続に用いら
    れた配線の配線交差パターンを検索するステップと、 前記検索するステップにより検索された配線交差パター
    ンに接続されるセルが、置き換え可能か否かを判定する
    ステップと、 前記判定するステップにより置き換え可能の場合に、前
    記セルの置換を行うステップと、 前記セルの置換により発生した未結線部分の再配線を行
    うステップと、 を含むことを特徴とする自動配線方法。
  2. 【請求項2】配線領域内の第1方向配線の一端に接続さ
    れた第1のビアを抽出するステップと、 前記第1方向配線に接続されるセルの数は1個か否かを
    判定するステップと、 前記セルの数が1個と判定された場合に、前記第1方向
    配線に接続されるセルのセル幅を示す第1方向座標軸に
    直交する第1,第2の第2方向座標値を抽出するステッ
    プと、 前記第1のビアに接続する第2方向配線を抽出するステ
    ップと、 前記第2方向配線の両端のうち、どちらか一端の座標が
    前記第1のビアと同一か否かを判定するステップと、 前記第2方向配線の両端のうち、どちらか一端の座標が
    前記第1のビアと同一と判定された場合に、前記第1の
    ビアに接続されるセルのセル幅内に、前記第2方向配線
    の両端のうち、前記第1のビアと座標が同一でない他端
    の第2方向座標値が存在するか否かを判定するステップ
    と、 前記他端の第2方向座標値が存在すると判定された場
    合、交差配線パターンとして抽出し、前記他端の第2方
    向座標値が存在しないと判定された場合に、前記第1方
    向配線に交差する別の交差第2方向配線が存在するか否
    かを判定するステップと、 前記交差第2方向配線が存在すると判定された場合に、
    前記交差第2方向配線を抽出するステップと、 前記交差第2方向配線の一端に接続された第2のビアを
    抽出するステップと、 前記第2のビアの第2方向座標値が、前記セルのセル幅
    内に存在するか否かを判定するステップと、 前記セルのセル幅内に存在すると判定された場合に、前
    記第2のビアの第2方向座標値が前記第1方向配線の一
    端に接続されたビアに接続する第2方向配線の両端間を
    示す第1,第2の第2方向座標値間に存在するか否かを
    判定するステップと、 前記第2方向配線の両端間内に存在すると判定された場
    合に、前記交差第2方向配線の両端のうちどちらか一端
    の座標が、前記第2のビアと同一か否かを判定するステ
    ップと、 を含み、前記座標が同一と判定された場合に交差配線パ
    ターンとして抽出することを特徴とする、請求項1に記
    載の自動配線方法。
  3. 【請求項3】予めセルデータを作成するときに、同一座
    標で端子名を入れ替えた同一機能のセルを複数作成し、
    前記交差配線パターンに接続するセルを、他の同一機能
    セルに入れ替えることを特徴とする、請求項1または2
    に記載の自動配線方法。
  4. 【請求項4】前記交差配線パターンに接続するセルを、
    同一座標で端子名を入れ替えた同一機能のセルを作成し
    て入れ替えることを特徴とする、請求項1または2に記
    載の自動配線方法。
  5. 【請求項5】前記セルの入れ替えまたは置き換えをした
    場合に、配線領域に必要とされる間隔が小さくなる場合
    のみ、前記セルの入れ替えおよび部分再配線を行うこと
    を特徴とする、請求項1〜4のいずれかに記載の自動配
    線方法。
JP09160708A 1997-06-18 1997-06-18 自動配線方法 Expired - Lifetime JP3076269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09160708A JP3076269B2 (ja) 1997-06-18 1997-06-18 自動配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09160708A JP3076269B2 (ja) 1997-06-18 1997-06-18 自動配線方法

Publications (2)

Publication Number Publication Date
JPH118310A true JPH118310A (ja) 1999-01-12
JP3076269B2 JP3076269B2 (ja) 2000-08-14

Family

ID=15720757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09160708A Expired - Lifetime JP3076269B2 (ja) 1997-06-18 1997-06-18 自動配線方法

Country Status (1)

Country Link
JP (1) JP3076269B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036560B1 (ko) 2008-09-24 2011-05-24 제주희 쿠션 필통

Also Published As

Publication number Publication date
JP3076269B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
KR910002139B1 (ko) 반도체집적회로장치의 배선방법
JP3529563B2 (ja) 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体
US20060064653A1 (en) Automatic layout yield improvement tool for replacing vias with redundant vias through novel geotopological layout in post-layout optimization
US6564353B2 (en) Method and apparatus for designing a clock distributing circuit, and computer readable storage medium storing a design program
US7636906B2 (en) Semiconductor integrated circuit and layout designing method of the same
JP2004327864A (ja) 半導体集積回路の低消費電力化設計方法
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
US7380231B2 (en) Wire spreading through geotopological layout
JP3076269B2 (ja) 自動配線方法
JPH11102380A (ja) 図形処理方法、図形処理装置、及び、記録媒体
US20130198702A1 (en) Implementing z directional macro port assignment
US10970452B2 (en) System for designing semiconductor circuit and operating method of the same
US7325217B2 (en) Automatic wiring method for the crosstalk reduction
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
US6434734B1 (en) Method for modifying placement of components of an integrated circuit by analyzing resources of adjacent components
JP2810771B2 (ja) 半導体装置の配線方法
JPH077142A (ja) 半導体集積回路およびその設計支援装置
JP2943727B2 (ja) サブランドの発生方法
JP3238232B2 (ja) 半導体集積回路の自動配線方法
JP3055106B2 (ja) 半導体装置のセル配置方法及びセル配置装置
JPH04304656A (ja) 自動マクロ最適順序化方法
JP3097668B2 (ja) 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置
JP3398710B2 (ja) 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法
JP2692608B2 (ja) 集積回路配置装置および方法
JP2002313916A (ja) 半導体集積回路のレイアウト設計装置及びレイアウト設計方法