JP3097668B2 - 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置 - Google Patents

配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置

Info

Publication number
JP3097668B2
JP3097668B2 JP10201853A JP20185398A JP3097668B2 JP 3097668 B2 JP3097668 B2 JP 3097668B2 JP 10201853 A JP10201853 A JP 10201853A JP 20185398 A JP20185398 A JP 20185398A JP 3097668 B2 JP3097668 B2 JP 3097668B2
Authority
JP
Japan
Prior art keywords
block
determining
gravity
center
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10201853A
Other languages
English (en)
Other versions
JP2000031287A (ja
Inventor
歩 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10201853A priority Critical patent/JP3097668B2/ja
Publication of JP2000031287A publication Critical patent/JP2000031287A/ja
Application granted granted Critical
Publication of JP3097668B2 publication Critical patent/JP3097668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路レ
イアウトの設計に関し、特に大規模機能ブロックの最適
な配置方向を定量的に決定する方法とその装置に関す
る。
【0002】
【従来の技術】従来の集積回路のレイアウト設計におけ
る第一の問題点は、大規模機能ブロックの配置の位置と
方向が最適でない場合がありその後の配線結果に影響
し、最終的にはチップ面積の増大につながる。
【0003】その理由は、特に大規模機能ブロックの配
置方向が最適でない場合、その大規模機能ブロック自体
が障害になり配線が引き回され、配線面積を消費し最終
的にはチップ面積の増大になるからである。
【0004】第二の問題点は、その大規模機能ブロック
の配置、特に方向が設計者の経験と勘に任せられ、定量
的な手段がなく、設計者によるばらつきが大きくなるこ
とである。
【0005】その理由は、近年大規模機能ブロック自身
の端子数が増加したためと、一つの回路内に含まれる大
規模機能ブロックの数が増大したため、設計者の経験と
勘では最適な配置方向を決定することが困難になってき
たためである。
【0006】すなわち、このような大規模機能ブロック
の配置方法は、一般的に設計者が、前述した如く配置の
バランスを経験と勘で行ってきたことではあるが、近
年、集積回路の大規模化に伴い、一つの集積回路に多数
の大規模機能ブロックが搭載され、また大規模機能ブロ
ックのさらなる大規模化、多端子化がなされることによ
り、人間による設計が困難になっている。また設計数の
増大に伴う設計期間の短縮の必要性及び熟練設計者の不
足に伴う品質ばらつき防止を考慮して集積回路の大規模
機能ブロックの配置を自動化することが要求されてい
る。
【0007】この要請に応えるために、例えば、特開平
5−129436号公報に開示されているように、大規
模機能ブロックの配置を自動化することが提案されてお
り、図8及び図9に示すように機能ブロックの配置方法
を数値化し自動化しようとするものである。
【0008】本例の動作例について、図8ならびに図9
(a)及び(b)を参照して説明する。
【0009】始めに、図8のステップS1及びS2にお
ける端子配置辺再決定処理を説明する。
【0010】図9(a)に示す配線92が生じた場合、
対象となる二つのブロック90とブロック91を取り囲
む四角形95を定義する。
【0011】この四角形95に接するブロック90の上
辺と左辺、ブロック91の右辺と下辺に端子が存在する
と配線が迂回するため、これらの辺を端子配置禁止辺と
し、端子配置禁止辺以外の辺であるブロック90の右辺
と下辺、ならびにブロック91の上辺と左辺を端子配置
可能な辺とする。ブロック90の端子94が存在する左
辺を基準辺とし、左辺は端子配置禁止辺であるため他の
端子配置辺を探し、配線経路が上部へ回り込んでいるこ
とから次に上辺を基準辺に変え、上辺も端子配置禁止辺
であるため、配線経路が右辺へ回り込んでいることから
今度は右辺を基準辺とし右辺は端子配置可能な辺である
ことから右辺を端子配置辺とする。同じように、概略配
線経路からブロック91の上辺を端子配置辺とする。
【0012】次に、図8のステップS3の端子配置優先
方向決定処理を説明する。図9(b)に示すように、ブ
ロック90の右辺の最小Y座標Y1とブロック91の上
辺のY座標Y2との関係がY1>Y2であるため、ブロ
ック90の右辺上の端子の配置優先方向は下向きとし9
4aの位置に端子を再配置する。この端子位置再配置を
端子位置再決定処理という。
【0013】同じように、ブロック90の右辺のX座標
X1とブロック91の左辺の最小X座標X2との関係が
X1<X2であるため、ブロック91の上辺上の端子の
配置優先方向は左向きとし、93aの位置に端子を再配
置し、端子93aと94aの間を配線92aで結ぶ。こ
れにより、配線長が短縮でき、斜線領域96が有効に使
えチップ面積の縮小を図ることができる。
【0014】以上説明した公知例の外、次のような関連
技術の公報がある。
【0015】特公昭63−232445号公報 特公平2−302058号公報
【0016】
【発明が解決しようとする課題】前記説明した従来技術
では、機能ブロックの1対1の関係しか記述できず、端
子方向の位置を単に禁止するか可能とするかの二者択一
という動作となるため、多数の機能ブロック間に配線が
結ばれていた場合端子方向が決定できないという問題が
ある。
【0017】さらには、機能ブロックの一辺にのみ端子
が存在する前提となっているので、近年増加しているよ
うに複数辺に端子が存在する多機能ブロックの場合、全
ての配置方向が端子配置禁止の辺となる。このため、端
子の配置方向が決定できないという問題もある。
【0018】本発明の目的は、前記問題点を解決し、集
積回路のレイアウト設計において大規模機能ブロックの
配置方向を定量的に最適に決定することにより、その後
の配線結果を最適にしてその回路における最小チップ面
積で設計することにより、小型化、高集積化、高速化さ
れた半導体集積回路を提供することにある。
【0019】
【課題を解決するための手段】上記目的を達成するため
に、本発明の集積回路レイアウト設計方法は、設計デー
タである図形情報の読み込みを行うステップと、大規模
機能ブロックのチップ内の配置位置を決定するステップ
と、大規模機能ブロックの端子位置の分布からブロック
の重心を決定するステップと、各機能ブロックの配置関
係を示す線分を計算しブロックの回転方法を決定するス
テップと、ブロックの回転方向は他の配置制限をクリア
するかを判定するステップと、他の配置制限をクリアせ
ず配置不可能の場合は、配置実行不可の表示を出力する
ステップと、クリアできる場合は、前記線分に合うよう
にブロックを回転させるステップと、端子間配線を行う
ステップと、レイアウトデータを出力するステップとを
有する。
【0020】また、前記ブロックの重心決定ステップに
おけるブロックの重心位置の求め方が多機能ブロックを
単に幾何学的な長方形と考え、各端子に一律に仮定の重
みを与えブロック重心を幾何学的に求めるのが一つの実
施態様である。
【0021】また、前記ブロック重心決定ステップにお
けるブロックの重心位置の求め方が、配線の接続本数に
比例させる重みを各端子に与えることによりブロックの
重心を求めるのも一つの実施態様である。
【0022】また、前記ブロック重心決定ステップにお
けるブロックの重心位置の求め方が他の機能ブロックと
の接続を判断して、その接続されている端子のみを考え
てブロックの重心の計算を行うのも本発明の実施態様で
ある。
【0023】さらに、前記ブロック重心決定ステップに
おけるブロックの重心位置の求め方が前記各端子に一律
に仮定の重みを与える方法、端子配線の接続本数による
方法及び他のブロックと接続されている端子のみによる
方法の三つの方法を組み合わせることによりブロック重
心を決定するものも考えられる。
【0024】本発明の集積回路レイアウト設計装置は、
大規模機能ブロックの端子位置の分布からブロックの重
心位置を求める機能ブロック重心決定手段と、各機能ブ
ロックの配置関係を示す線分を計算し、各機能ブロック
の配置方向を配置可能な方向の範囲でその線分にに合う
ように回転させる機能ブロック回転方向決定手段とを有
する。
【0025】
【発明の実施の形態】本発明による集積回路レイアウト
設計の方法と装置は、配線性を考慮した大規模機能ブロ
ックの配置方向の決定方法を有する。すなわち、大規模
機能ブロックの端子の分布からブロックの重心を求める
ことにより、大規模機能ブロックの最適な配置方向を定
量的に求める方法を備えたものである。大規模機能ブロ
ックの配置方向の決定における配置方向決定方法の部分
に図2に示すブロックの重心の決定と、ブロックの相対
配置位置から決定される図6に示すブロックの配置方向
の決定とを設けたことを特徴としている。
【0026】このブロックの重心の決定とブロックの相
対配置位置から決定されるブロックの配置方向の決定は
迂回配線が最小な機能ブロックの端子位置の決定すなわ
ち機能ブロックの最適な回転方向を決定するという動作
を実行する。
【0027】したがって、多端子の多機能ブロックや、
集積回路内に複数の多機能ブロックが存在している場合
でも、最適の端子位置が決定可能である。
【0028】まず本発明の実施の形態について図面を参
照して説明する。図1は本発明の集積回路レイアウト設
計方法が適用された集積回路レイアウト設計装置の一実
施の形態を示すブロック図である。
【0029】レイアウト手段2は、機能ブロックの端子
位置の分布からブロックの重心位置を求める機能ブロッ
ク重心決定手段3と、各機能ブロックの配置関係を示す
線分を計算して、各機能ブロックの配置方向を配置可能
な方向の範囲でその線分に合うように回転させる機能ブ
ロック回転方向決定手段4とを含み、さらに図3に示す
ようにブロックの回転を実行する機能ブロック5とを有
する。
【0030】次に本発明の集積回路レイアウト設計の方
法の一実施の形態について図7によって説明する。
【0031】設計データである図形情報の読み込みを行
い(ステップS71)、大規模機能ブロックのチップ内
の配置位置を決定し(ステップS72)、大規模機能ブ
ロックの端子位置の分布からブロックの重心を決定し
(ステップS73)、各機能ブロックの配置関係を示す
線分を計算してブロックの回転方向を決定し(ステップ
S74)、ブロックの回転方向は他の配置制限をクリア
するかを判定し(ステップS75)、他の配置制限をク
リアせず配置不可能の場合は、配置実行不可の表示を出
力し(ステップS79)、クリアできる場合は、前記線
分に合うようにブロックを回転させ(ステップS7
6)、端子間配線を行い(ステップS77)、レイアウ
トデータを出力する(ステップS78)。
【0032】なお、図2のように大規模機能ブロックの
端子位置の分布から、ブロックの重心を求める方法につ
き説明する。
【0033】このブロックの重心位置の求め方には、
1.単に多機能ブロックを幾何学的な長方形と考ええ、
各端子に一律に仮定の重みを与え重心を幾何学的に求め
る方法。2.配線の接続本数を数え、例えば2本接続さ
れている端子は1本の2倍の重みを仮定し、ブロックの
重心を求める方法。3.他の機能ブロックとの接続を判
断して、その接続されている端子のみ考えてブロックの
重心の計算を行う方法。の3つの方法がある。
【0034】また、上記に挙げた3つの方法を組み合わ
せて端子の仮定の重さを適度に調整しブロックの重心を
決定することもできる。
【0035】次に図4に示すように大規模機能ブロック
のチップ内の配置位置を決定する。
【0036】次に図5に示すように各機能ブロックの配
置関係を示す線分を計算する。
【0037】次に図6に示すように各機能ブロックの配
置方向を、配置可能な方向の範囲でブロックの重心がそ
の線分に合うよう回転させる。
【0038】なお、制御プログラムは、記録媒体10か
らレイアウト手段2の制御部9のデータ処理装置(不図
示)に読み込まれ、データ処理装置の動作を制御する。
該制御部9は制御プログラムの制御により以下の処理を
実行する。すなわち、設計データである図形情報の読み
込みを行わせる処理と、大規模機能ブロックのチップ内
の配置位置を決定させる処理と、大規模機能ブロックの
端子位置の分布からブロックの重心を決定させる処理
と、各機能ブロックの配置関係を示す線分を計算しブロ
ックの回転方向を決定させる処理と、ブロックの回転方
向は他の配置制限をクリアするかを判定させる処理と、
他の配置制限をクリアせず配置不可能の場合は、配置実
行不可の表示を出力させる処理と、クリアできる場合
は、前記線分に合うようにブロックを回転させる処理
と、端子間配線を行わせる処理と、レイアウトデータを
出力させる処理とを実行する。
【0039】
【発明の効果】以上説明したように、本発明による第1
の効果は、ブロックの配置方向が最適に求められ、最小
の配線使用面積となるため、半導体集積回路の小型化、
高集積化、高速化が可能となる。
【0040】その理由は、従来ブロックの配置方向が最
適に配置されなかった場合、配線が引き回され、配線面
積を消費し、最終的にチップサイズの増大となるためで
ある。
【0041】第2の効果は、定量的に方向が決まること
により、設計者による品質のばらつきがなくなることで
ある。
【0042】その理由は、従来は設計者の経験と勘に頼
って方向を決めていたため、設計者によっては最適な配
置方向とは異なる設計を行う場合があったが、本発明で
は、誰でも全く同じ結果が得られる。
【0043】第3の効果は、設計期間の短縮化ができる
ことである。
【0044】その理由は、従来の方法では、配線を行っ
た後で、最適な方向でないことに気が付きレイアウト設
計をやり直す場合があったが、最適な配置方向に変更し
ようとした場合、再配線を行うために設計期間が長くか
かる。
【0045】また、近年の大規模機能ブロックの端子数
の増大や大規模機能ブロックが多数集積回路に使われる
状態があると、上記のような設計後戻りが増大する。
【0046】それに対して本発明では配線を行う前に最
適な配置方向が決定できることにより、従来のような後
戻りの設計がなくなるので、設計期間の短縮ができる。
【図面の簡単な説明】
【図1】本発明の概念を説明するブロック構成図であ
る。
【図2】本発明の端子位置の分布からブロックの重心決
定を示すレイアウト図である。
【図3】本発明のレイアウト設計装置機能ブロック図で
ある。
【図4】本発明の機能ブロックの配置を示すレイアウト
図である。
【図5】本発明の機能ブロックの回転の前処理を示すレ
イアウト図である。
【図6】本発明の機能ブロックの回転を示すブロック図
である。
【図7】本発明の処理手順を示すフローチャートであ
る。
【図8】従来技術のレイアウト手段の処理手順を示すフ
ローチャートである。
【図9】従来技術の図8における適用例を示すレイアウ
ト図である。
【符号の説明】
1 レイアウト設計装置 2 レイアウト手段 3 機能ブロック重心決定手段 4 機能ブロック回転方向決定手段 5 ブロックの回転実行機能ブロック 6〜8 図形データメモリ 9 制御部 10 記録媒体 21 機能ブロック重心 22,23,24 端子 25 機能ブロック 41 集積回路 42,43 機能ブロック 44,45 機能ブロック重心 46 配線 51 集積回路 52,53 機能ブロック 54,55 機能ブロック重心 56 ブロック間仮想配線 61 集積回路 62,63 機能ブロック 64,65 機能ブロック重心 66 ブロック間仮想配線 67 配線 90,91 ブロック 92 配線 93,94 端子 95 四角形 96 斜線領域 92a 配線 93a,94a 端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/82 H01L 21/822 H01L 27/04

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 設計データを入力して機能ブロックの配
    置配線を行いレイアウトのデータを出力する集積回路レ
    イアウト設計方法であって、 設計データである図形情報の読み込みを行うステップ
    と、 大規模機能ブロックのチップ内の配置位置を決定するス
    テップと、 大規模機能ブロックの端子位置の分布からブロックの重
    心を決定するステップと、 各機能ブロックの配置関係を示す線分を計算しブロック
    の回転方向を決定するステップと、 ブロックの回転方向は他の配置制限をクリアするかを判
    定するステップと、 他の配置制限をクリアせず配置不可能の場合は、配置実
    行不可の表示を出力するステップと、 クリアできる場合は、前記線分に合うようにブロックを
    回転させるステップと、 端子間配線を行うステップと、 レイアウトデータを出力するステップとを有する配線性
    を考慮した機能ブロックの配置方向の決定方法を含む集
    積回路レイアウト設計の方法。
  2. 【請求項2】 前記ブロックの重心決定ステップにおけ
    るブロックの重心位置の求め方が多機能ブロックを単に
    幾何学的な長方形と考え、各端子に一律に仮定の重みを
    与えブロック重心を幾何学的に求める配線性を考慮した
    機能ブロックの配置方向の決定方法を含む集積回路レイ
    アウト設計の方法。
  3. 【請求項3】 前記ブロック重心決定ステップにおける
    ブロックの重心位置の求め方が、配線の接続本数に比例
    させる重みを各端子に与えることによりブロックの重心
    を求める配線性を考慮した機能ブロックの配置方向の決
    定方法を含む集積回路レイアウト設計の方法。
  4. 【請求項4】 前記ブロック重心決定ステップにおける
    ブロックの重心位置の求め方が、他の機能ブロックとの
    接続を判断して、その接続されている端子のみを考えて
    ブロックの重心の計算を行う配線性を考慮した機能ブロ
    ックの配置方向の決定方法を含む集積回路レイアウト設
    計の方法。
  5. 【請求項5】 前記ブロック重心決定ステップにおける
    ブロックの重心位置の求め方が前記各端子に一律に仮定
    の重みを与える方法、端子配線の接続本数による方法及
    び他のブロックと接続されている端子のみによる方法の
    三つの方法を組み合わせることによりブロック重心を決
    定する配線性を考慮した機能ブロックの配置方向の決定
    方法を含む集積回路レイアウト設計の方法。
  6. 【請求項6】 設計データを入力して機能ブロックの配
    置を行い、レイアウトのデータを出力する集積回路レイ
    アウト設計装置において、 大規模機能ブロックの端子位置の分布からブロックの重
    心位置を求める機能ブロック重心決定手段と、 各機能ブロックの配置関係を示す線分を計算し、各機能
    ブロックの配置方向を配置可能な方向の範囲でその線分
    にに合うように回転させる機能ブロック回転方向決定手
    段とを含むレイアウト手段を有することを特徴とする配
    線性を考慮した機能ブロックの配置方向の決定方法を含
    む集積回路レイアウト設計装置。
  7. 【請求項7】 設計データを入力して機能ブロックの配
    置配線を行い大規模機能ブロックの最適な配置方向を定
    量的に求めるための制御部プログラムを記録した記録媒
    体であって、 設計データである図形情報の読み込みを行わせる手順
    と、 大規模機能ブロックのチップ内の配置位置を決定させる
    手順と、 大規模機能ブロックの端子位置の分布からブロックの重
    心を決定させる手順と、 各機能ブロックの配置関係を示す線分を計算しブロック
    の回転方向を決定させる手順と、 ブロックの回転方向は他の配置制限をクリアするかを判
    定させる手順と、 他の配置制限をクリアせず配置不可能の場合は、配置実
    行不可の表示を出力させる手順と、 クリアできる場合は、前記線分に合うようにブロックを
    回転させる手順と、 端子間配線を行わせる手順と、 レイアウトデータを出力させる手順とを実行させるため
    のプログラムを記録した記録媒体。
JP10201853A 1998-07-16 1998-07-16 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置 Expired - Fee Related JP3097668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10201853A JP3097668B2 (ja) 1998-07-16 1998-07-16 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10201853A JP3097668B2 (ja) 1998-07-16 1998-07-16 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置

Publications (2)

Publication Number Publication Date
JP2000031287A JP2000031287A (ja) 2000-01-28
JP3097668B2 true JP3097668B2 (ja) 2000-10-10

Family

ID=16447978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10201853A Expired - Fee Related JP3097668B2 (ja) 1998-07-16 1998-07-16 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置

Country Status (1)

Country Link
JP (1) JP3097668B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113919275A (zh) 2020-09-21 2022-01-11 台积电(南京)有限公司 用于优化集成电路的布局的方法

Also Published As

Publication number Publication date
JP2000031287A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
JP3063828B2 (ja) 集積回路の自動概略配線方法
US20020170020A1 (en) Method and system of modifying integrated circuit power rails
JP2002328457A (ja) パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体
JP3097668B2 (ja) 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置
US20030106036A1 (en) Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium
JP2006190062A (ja) 半導体集積回路のフロアプラン方法および計算機システム
JP4248925B2 (ja) 自動フロアプラン決定方法
JP2921454B2 (ja) 集積回路の配線方法
JP2005310825A (ja) クリアランス検査装置および方法
JP3570883B2 (ja) 半導体集積回路の配線方法
JP3076269B2 (ja) 自動配線方法
Xue et al. Routing for manufacturability
JPH05181936A (ja) 配線方法
JP3071767B2 (ja) 自動配置配線方法及び自動配線システム並びにその記録媒体
JPH05109892A (ja) 集積回路の配線設計方法
JPH09269958A (ja) 自動レイアウト装置
JP3055106B2 (ja) 半導体装置のセル配置方法及びセル配置装置
JP2667274B2 (ja) スタンダードセルチップの開発支援装置
JPH09321144A (ja) 半導体集積回路配置配線方法
JPH10340959A (ja) レイアウト方法
JP3150103B2 (ja) 自動レイアウト方法
JP3382909B2 (ja) バスの配置方法
JP2002215704A (ja) モジュールの端子位置決定方法及び装置
JP2639313B2 (ja) 集積回路配置装置および方法
JP2536640B2 (ja) 配線処理方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees