JP4977461B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4977461B2
JP4977461B2 JP2006512285A JP2006512285A JP4977461B2 JP 4977461 B2 JP4977461 B2 JP 4977461B2 JP 2006512285 A JP2006512285 A JP 2006512285A JP 2006512285 A JP2006512285 A JP 2006512285A JP 4977461 B2 JP4977461 B2 JP 4977461B2
Authority
JP
Japan
Prior art keywords
insulating film
film
gate electrode
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006512285A
Other languages
English (en)
Other versions
JPWO2005101519A1 (ja
Inventor
和佳 志波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006512285A priority Critical patent/JP4977461B2/ja
Publication of JPWO2005101519A1 publication Critical patent/JPWO2005101519A1/ja
Application granted granted Critical
Publication of JP4977461B2 publication Critical patent/JP4977461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、電気的一括消去型ＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory；以下、フラッシュメモリと記す）などの不揮発性メモリを有する半導体装置に適用して有効な技術に関するものである。
たとえば、シリコン基体上にゲート酸化膜、ゲート電極およびオフセット酸化膜を下層より積層することによってゲート電極パターンを形成し、そのゲート電極パターンの側壁にサイドウォールを形成した後にオフセット酸化膜をエッチングし、次いでシリコン基体に不純物をイオン注入し活性化させて不純物拡散層を形成すると同時にゲート電極の導電性を高め、ゲート電極および不純物拡散層の表層部をシリサイド化した後にこれらを覆う絶縁膜を形成し、この絶縁膜をサイドウォール間を埋めた状態で残しかつ不純物拡散層の表層部に形成したシリサイド上には残らないようにエッチングし、サイドウォール間の絶縁膜を覆うようにＳｉＮ膜および層間絶縁膜を順次形成し、この層間絶縁膜に不純物拡散層に達するコンタクトホールを形成することにより、サリサイド技術とＳＡＣ（Self Align Contact）の技術とを一連のプロセスで行い、高速化および高集積化を達成した半導体装置を製造する技術がある（たとえば、特許文献１参照）。
特開平９−２８９２４９号公報
本発明者は、相補型ＭＩＳＦＥＴを形成する製造工程に他の工程を追加することなく不揮発性メモリを形成する技術について検討している。その中で、本発明者は、以下のような課題を見出した。
すなわち、本発明者が検討している不揮発性メモリにおいては、図５４に示すように、情報蓄積用トランジスタ（ここではｎチャネル型とする）の浮遊ゲート電極１０１の表面に金属シリサイド層１０２が形成され、その金属シリサイド層の表面と接し半導体基板の表面を覆うように窒化シリコン膜１０３が成膜されている。この窒化シリコン膜１０３は、熱ＣＶＤ法で成膜すると、その成膜時の熱によって半導体基板に導入された不純物が拡散してしまいデバイスの特性が変わってしまうことからプラズマＣＶＤ法が用いられる。また、プラズマＣＶＤ法を用いた場合でも、成膜ガスとしてＮＨ３（アンモニア）ガスを用いるとデバイスの特性に影響を与えてしまうことが懸念されるので、ＳｉＨ４（シラン）とＮ２（窒素）との混合ガスをプラズマ分解する手段を用いている。しかしながら、ＳｉＨ４とＮ２との混合ガスをプラズマ分解する手段の場合には、成膜の初期段階においてシリコンリッチな膜が形成されやすい。そのため、窒化シリコン膜１０３は、金属シリサイド層１０２、サイドウォールスペーサ１０４および半導体基板との界面においてシリコンリッチな薄膜となりやすく、これらとの界面において電荷がリークしやすくなる。そのため、浮遊ゲート電極１０１に蓄積した電荷が金属シリサイド層１０２から窒化シリコン膜１０３の下部界面を経由してｎ型半導体領域１０５（ソース、ドレイン）に達し、ｎ型半導体領域１０５と電気的に接続するプラグ１０６から放出されてしまうことになり、不揮発性メモリのデータ保持特性が低下してしまう課題が存在する。
本発明の目的は、データ保持特性の良好な不揮発性メモリおよびその製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、
半導体基板上に形成された第１ゲート電極を有する不揮発性メモリセルを備え、
前記第１ゲート電極の側壁には第１絶縁膜が形成され、
前記第１ゲート電極上には第２絶縁膜が形成され、
前記第１絶縁膜上および前記第２絶縁膜の存在下で前記半導体基板上に堆積された第３絶縁膜を有し、
前記第３絶縁膜は、前記第１絶縁膜および前記第２絶縁膜とは異なるエッチング選択比を有するものである。
また、前記半導体装置は、
前記第１絶縁膜および前記第２絶縁膜は酸化シリコンを主成分とし、
前記第３絶縁膜は窒化シリコンを主成分とするものである。
また、本発明による半導体装置の製造方法は、第１ゲート電極を有する不揮発性メモリセルを備えた半導体装置の製造方法であり、
（ａ）半導体基板上に第１導電性膜を形成する工程、
（ｂ）前記第１導電性膜上に第２絶縁膜を形成する工程、
（ｃ）前記第２絶縁膜および前記第１導電性膜をパターニングして前記第１導電性膜から前記第１ゲート電極を形成し、前記第２絶縁膜を前記第１ゲート電極上に残す工程、
（ｄ）前記（ｃ）工程後、前記第１ゲート電極および前記第２絶縁膜の側壁に第１絶縁膜を形成する工程、
（ｅ）前記第１絶縁膜および前記第２絶縁膜の存在下で、前記半導体基板上に前記第１絶縁膜および前記第２絶縁膜とは異なるエッチング選択比を有する第３絶縁膜を形成する工程、
を含むものである。
また、前記半導体装置の製造方法は、
前記第１絶縁膜および前記第２絶縁膜は酸化シリコンを主成分とし、
前記第３絶縁膜は窒化シリコンを主成分とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の信頼性を向上することができる。
また、不揮発性メモリのデータ保持特性の低下を防ぐことができる。
本発明の実施の形態１の半導体装置が有する不揮発性メモリにおけるメモリセルの等価回路図である。 本発明の実施の形態１の半導体装置が有する不揮発性メモリが適用されるＤＲＡＭのマット選択救済回路図である。 本発明の実施の形態１である半導体装置の製造方法を説明する要部平面図である。 本発明の実施の形態１である半導体装置の製造方法を説明する要部断面図である。 本発明の実施の形態１である半導体装置の製造方法を説明する要部断面図である。 図４に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態１である半導体装置の製造工程中の要部平面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態１である半導体装置の製造工程中の要部平面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部平面図である。 図１７に続く半導体装置の製造工程中の要部断面図である。 図１８に続く半導体装置の製造工程中の要部平面図である。 本発明の実施の形態１である半導体装置の製造工程中の要部断面図である。 本発明の実施の形態２である半導体装置の製造方法を説明する要部断面図である。 図２２に続く半導体装置の製造工程中の要部断面図である。 図２３に続く半導体装置の製造工程中の要部断面図である。 図２４に続く半導体装置の製造工程中の要部断面図である。 図２５に続く半導体装置の製造工程中の要部断面図である。 図２６に続く半導体装置の製造工程中の要部断面図である。 図２７に続く半導体装置の製造工程中の要部断面図である。 図２８に続く半導体装置の製造工程中の要部断面図である。 図２９に続く半導体装置の製造工程中の要部断面図である。 図３０に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態３である半導体装置の製造方法を説明する要部平面図である。 本発明の実施の形態３である半導体装置の製造方法を説明する要部断面図である。 図３３に続く半導体装置の製造工程中の要部断面図である。 図３４に続く半導体装置の製造工程中の要部断面図である。 図３５に続く半導体装置の製造工程中の要部断面図である。 図３６に続く半導体装置の製造工程中の要部断面図である。 図３７に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態３である半導体装置の製造工程中の要部平面図である。 図３８に続く半導体装置の製造工程中の要部断面図である。 図４０に続く半導体装置の製造工程中の要部断面図である。 図４１に続く半導体装置の製造工程中の要部断面図である。 図４２に続く半導体装置の製造工程中の要部断面図である。 図４３に続く半導体装置の製造工程中の要部断面図である。 図４４に続く半導体装置の製造工程中の要部平面図である。 図４５に続く半導体装置の製造工程中の要部断面図である。 図４６に続く半導体装置の製造工程中の要部断面図である。 図４７に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態３である半導体装置の製造工程中の要部平面図である。 図４８に続く半導体装置の製造工程中の要部断面図である。 図４９に続く半導体装置の製造工程中の要部平面図である。 図５０に続く半導体装置の製造工程中の要部断面図である。 本発明の実施の形態３である半導体装置の製造工程中の要部断面図である。 本発明者が検討した半導体装置を説明する要部断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本実施の形態１の半導体装置が有する不揮発性メモリにおけるメモリセルの等価回路図であり、一点鎖線で囲んだ領域がメモリセルとなる。この回路においては、複数の不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲートをＯＲ論理接続された複数の読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２のゲート電極として使用し、読み出し時に不揮発性記憶素子ＰＭ１、ＰＭ２のコントロールゲートｃｇを１．５Ｖとする。また、２つの不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲートは、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２のゲート電極にそれぞれ直列接続されている。
不揮発性記憶素子ＰＭ１、ＰＭ２は、コントロールゲート電極として機能される半導体領域（詳しくは後述）の上に絶縁層を介して容量電極が設けられたＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂと、他の半導体領域に形成されたソースおよびドレインと、ゲート電極とを有するＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａとを有する。メモリセルの回路動作上においては、その不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲートが電荷の蓄積動作を行うことによってデータを保持するが、実際には、不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲートはＭＩＳＦＥＴＤＭ１、ＤＭ２のゲート電極としても使用されることから、電荷は不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲートだけでなく、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２のゲート電極にも蓄積されることになる。ＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂは、ソース、ドレインおよびバックゲートをそれぞれ共通接続したＭＩＳＦＥＴ構造の容量によって構成される。ＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂの容量電極は、前記ＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａのゲート電極に共通接続されて前述の浮遊ゲート電極として機能する。
読み出しＭＩＳＦＥＴＤＭ２のドレインはｎチャンネル型ＭＩＳＦＥＴＴＲ３、ＴＲ４を介して制御ノードｐｕに結合され、ｎチャンネル型ＭＩＳＦＥＴＴＲ３とｎチャンネル型ＭＩＳＦＥＴＴＲ４との結合ノードｒｌの電位が出力として書き込み読み出し制御回路（図示は省略）に与えられる。ＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａは、それぞれｎチャンネル型ＭＩＳＦＥＴＴＲ１、ＴＲ２を介して制御ノードｗｌに結合される。ｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４のゲート電極は、電源電圧Ｖｄｄでバイアスされる。
次に、図１に示したメモリセルの動作を説明する。
データ書き込み時は、たとえばソース線ｓｌ、コントロールゲートｃｇを９Ｖとし、制御ノードｗｌを０Ｖとして不揮発性記憶素子ＰＭ１、ＰＭ２をオンさせ、ソース線ｓｌ側から浮遊ゲートにホットエレクトロン注入を行う。
消去動作は、たとえばソース線ｓｌにのみ９Ｖを印加し、トンネル放出により浮遊ゲートから電子を放出させる。
読み出し動作では、たとえば制御ノードｐｕに１．５Ｖを印加し、コントロールゲートｃｇに１．５Ｖを印加し、浮遊ゲート上の蓄積電荷に応じた読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２のスイッチ状態もしくは相互コンダクタンス状態で決まる結合ノードｒｌの電位を後段のラッチ回路（図示は省略）にラッチさせる。読み出し動作では、不揮発性記憶素子ＰＭ１、ＰＭ２のソース（ソース線ｓｌ）およびドレイン（制御ノードｗｌ）側は共に０Ｖに固定されている。従って、読み出し時に、ＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａから弱いホットエレクトロンが浮遊ゲートに注入されることはない。その際、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２から浮遊ゲートに弱いホットエレクトロン注入が発生しようとするが、ｎチャンネル型ＭＩＳＦＥＴＴＲ４、ＴＲ３、および読み出しＭＩＳＦＥＴＤＭ２、ＤＭ１が縦積みされていることから、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２のドレイン電圧は制御ノードｐｕの電圧以下となる。また、読み出し時におけるコントロールゲートｃｇの制御レベルも低いので、そのようなホットエレクトロン注入は実質的に無視し得るほど小さいと推定することができる。したがって、不揮発性記憶素子ＰＭ１、ＰＭ２それ自体の読み出し不良率を低くすることができる。
上記のような不揮発性メモリの用途として、冗長構成によるＤＲＡＭ（Dynamic Random Access Memory）の不良メモリセルの救済を例示することができる。この時、図１に示したメモリセルは単位情報セルとなり、この単位情報セルが複数個集まり、複数個の単位情報セルの不揮発性記憶素子に対する電気的なプログラム回路が形成され、複数個の単位情報セルが被救済回路に対する救済情報の記憶回路となる。これにより、不良救済の信頼性を高くすることができる。
また、上記被救済回路に対する別の救済情報記憶回路として、ヒューズ素子の溶断状態に応じて救済情報を記憶するヒューズプログラム回路を更に設けてもよい。ウエハ段階で検出された不良に対する救済をヒューズプログラム回路で行い、バーンイン後に検出された不良に対して上記の電気的なプログラム回路を用いる事により、救済効率を上げることができる。
ここで、図２は、上記冗長構成によるＤＲＡＭの不良メモリセルの救済を説明するＤＲＡＭのマット選択救済回路図を示したものである。図２に示す回路においては、従来のレーザー溶断ヒューズを本実施の形態１の不揮発性記憶素子へ置き換えるために、書き込み制御用のカラムデコーダＣＬＤ、書き込みドライバＷＴＤ、ローデコーダＬＷＤ、およびワードドライバＷＤＤが付加されている。不揮発性記憶素子に書き込みを行うことによりヒューズを溶断した状態と等価の状態を実現でき、読み出し動作については従来のレーザー溶断ヒューズの場合と同様の動作で良い。書き込みに必要な電源電圧Ｖｐｐは外部から供給される。図１で説明した基本的な構成を有するメモリセルＭＣは８行５列設けられ、カラムデコーダＣＬＤおよびローデコーダＬＷＤによって一つづつ選択して書き込みが可能となる。書き込みデータ線ｓｌ０〜ｓｌ４（ソース線ｓｌ（図１参照）に相当）は書き込みドライバＷＴＤに接続され、書き込みワード線ｗｌ０〜ｗｌ７（制御ノードｗｌ（図１参照）に相当）はワードドライバＷＤＤに接続される。カラムデコーダＣＬＤは書き込み動作時にカラムアドレス信号ＣＡＤＤをデコードして書き込みデータ線ｓｌ０〜ｓｌ４の選択信号を生成し、選択した書き込みデータ線を書き込みドライバＷＴＤで駆動させる。書き込み動作時の書き込みワード線ｗｌ０〜ｗｌ７の選択はローアドレス信号ＲＡＤＤをデコードするローデコーダＬＷＤがワードドライバＷＤＤに指示する。読み出しは、マット選択信号ＭＳ０〜ＭＳ４によって列単位で選択される８個のメモリセルＭＣ単位で行われる。読み出された情報は救済アドレス情報ＣＲＡ０〜ＣＲＡ７としてアドレス比較回路ＡＣＣに供給され、その時のアクセスアドレス信号の対応８ビットと比較され、比較結果ＹＳＥＮ、ＹＲが冗長の選択制御に利用される。
次に、本実施の形態１の不揮発性メモリの構造について、図３〜図２０を用いてその製造工程と共に説明する。図３〜図２０における各平面図では１個のメモリセルを示している。また、各断面図において、符号Ａを付した部分は対応する平面図Ａ−Ａ線に沿ったメモリセルの断面、符号Ｂを付した部分は対応する平面図Ｂ−Ｂ線に沿ったメモリセルの断面、符号Ｃを付した部分は対応する平面図Ｃ−Ｃ線に沿ったメモリセルの断面、その他の部分は周辺回路領域（第１領域）の一部の断面を示している。各平面図には、メモリセルを構成する主要な導電層とそれらの接続領域のみを示し、導電層間に形成される絶縁膜などの図示は原則として省略する。周辺回路を構成するｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴによってＸデコーダ回路、Ｙデコーダ回路、センスアンプ回路、入出力回路、論理回路などが構成されるが、これらに限らず、マイクロプロセッサ、ＣＰＵなどの論理回路を構成してもよい。
まず、図３および図４に示すように、たとえばｐ型の単結晶シリコンからなる半導体基板（以下、単に基板と記す）１の主面の素子分離領域に素子分離溝２を形成する。素子分離溝２を形成するには、たとえば基板１の主面をドライエッチングして溝を形成し、続いてこの溝の内部を含む基板１上にＣＶＤ（Chemical Vapor Deposition）法で酸化シリコン膜３などの絶縁膜を堆積した後、溝の外部の不要な酸化シリコン膜３を化学的機械研磨(Chemical Mechanical Polishing;ＣＭＰ)法で研磨、除去することによって、溝の内部に酸化シリコン膜３を残す。この素子分離溝２を形成することにより、メモリアレイの基板１の主面には、素子分離溝２によって周囲を規定された活性領域が形成される。
次に、たとえば基板１の一部にｎ型の不純物（たとえばＰ（リン））をイオン注入し、他の一部にｐ型の不純物（たとえばＢ（ホウ素））をイオン注入した後、基板１を熱処理してこれらの不純物を基板１中に拡散させることにより、基板１の主面にｐ型ウエル４およびｎ型ウエル５を形成する。
なお、本実施の形態１では、上記素子分離溝２によって活性領域を規定する例について説明したが、素子分離溝２の代わりに図５に示すようなフィールド絶縁膜３Ａを形成して、活性領域を規定してもよい。このようなフィールド絶縁膜３Ａは、活性領域となる基板１の表面に耐酸化膜である窒化シリコン膜パターンを形成し、基板１の表面を熱酸化する、いわゆるＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成することが可能である。また、以降の本実施の形態１においては、素子分離溝２によって活性領域を規定した場合の断面図を用いて説明を進める。
次に、図６に示すように、基板１を熱酸化してｐ型ウエル４およびｎ型ウエル５のそれぞれの表面に、たとえば酸化シリコンからなるゲート絶縁膜６を形成する。続いて、たとえばＣＶＤ法でゲート絶縁膜６上に第１導電膜として多結晶シリコン膜７を形成した後、多結晶シリコン膜７の上部に、たとえばＣＶＤ法で酸化シリコン膜等からなる絶縁膜（第２絶縁膜）８を堆積する。また、絶縁膜８を形成する前には、ｐ型ウエル４上に形成された多結晶シリコン膜７にはｎ型の導電型を示す不純物が注入されており、ｎ型ウエル５上に形成された多結晶シリコン膜７にはｐ型の導電型を示す不純物がそれぞれ注入されている。
次に、図７に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたドライエッチングにより、周辺回路領域の絶縁膜８を除去する。続いて、図８に示すように、基板１上に、たとえばＣＶＤ法で膜厚１０ｎｍ程度以上の酸化シリコン膜等からなる絶縁膜（第５絶縁膜）９を堆積する。
次に、図９および図１０に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたドライエッチングにより、絶縁膜９、８をパターニングする。この時、多結晶シリコン膜７上の絶縁膜９、８の膜厚はメモリセル領域（Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）と周辺回路領域で異なるが、多結晶シリコン膜７がエッチングストッパとして機能するため、メモリセル領域（Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）には絶縁膜９、８からなるキャップ膜を形成することができ、周辺回路領域には絶縁膜９からなるキャップ膜を形成することができる。続いて、このキャップ膜をマスクにドライエッチングすることにより多結晶シリコン膜７をパターニングし、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄを形成する。ゲート電極（第１ゲート電極）７Ａは、前述のＭＩＳＦＥＴＰＭ１ａ（図１参照）の浮遊ゲート電極、読み出しＭＩＳＦＥＴＤＭ１（図１参照）のゲート電極、およびＭＩＳ容量素子ＰＭ１ｂ（図１参照）の容量電極となる。ゲート電極（第１ゲート電極）７Ｂは、前述のＭＩＳＦＥＴＰＭ２ａ（図１参照）の浮遊ゲート電極、読み出しＭＩＳＦＥＴＤＭ２（図１参照）のゲート電極、およびＭＩＳ容量素子ＭＰ２ｂ（図１参照）の容量電極となる。ゲート電極７Ｃは、前述のｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４のゲート電極となる。ゲート電極（第２ゲート電極）７Ｄは、周辺回路領域に形成されるＭＩＳＦＥＴのゲート電極となる。
次に、図１１に示すように、たとえばｐ型ウエル４とｎ型ウエル５の一部とにｎ型の不純物としてリンまたはヒ素をイオン注入することによって、比較的低濃度のｎ−型半導体領域１０を形成し、ｎ型ウエル５にｐ型の不純物としてホウ素をイオン注入することによって、比較的低濃度のｐ−型半導体領域１１を形成する。ｎ−型半導体領域１０は、ＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａ、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２、ｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４、および周辺回路領域に形成されるｎチャネル型ＭＩＳＦＥＴのそれぞれのソース、ドレインをＬＤＤ（lightly doped drain）構造にするために形成している。また、ｎ−型半導体領域１０はＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂのコントロールゲートｃｇの一部を構成するためにも形成する。ｐ−型半導体領域１１は、周辺回路領域に形成されるｐチャネル型ＭＩＳＦＥＴのソース、ドレインをＬＤＤ構造にするために形成する。
続いて、基板１上にＣＶＤ法で酸化シリコン膜を堆積した後、その酸化シリコン膜および絶縁膜９を異方的にエッチングすることにより、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄ、および絶縁膜８の側壁にサイドウォールスペーサ（第１絶縁膜）１２を形成する。この時、酸化シリコン膜をサイドウォールスペーサ１２へと形成する際に、周辺回路領域のキャップ膜である絶縁膜９は除去され、ゲート電極７Ｄの表面が露出するが、メモリセル領域（Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ）のキャップ膜である絶縁膜９、８は、絶縁膜９がエッチング除去される程度であり、絶縁膜８はゲート電極Ａ、Ｂ上に残される構造となる。このとき、絶縁膜９が絶縁膜８上に残存していてもＭＩＳＦＥＴ特性上の問題となることはない。
すなわち、メモリセル領域のゲート電極Ａ、Ｂ上にはキャップ膜である絶縁膜８（もしくは絶縁膜９、８）が残されており、前述のｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４のゲート電極７Ｃおよび周辺回路領域のゲート電極７Ｄ上のキャップ膜である絶縁膜９は除去されている。
次に、図１２に示すように、ｐ型ウエル４とｎ型ウエル５の一部とにｎ型の不純物としてリンまたはヒ素をイオン注入することによって比較的高濃度のｎ＋型半導体領域１４を形成し、ｎ型ウエル５にｐ型の不純物としてホウ素をイオン注入することによって比較的高濃度のｐ＋型半導体領域１５を形成する。ｎ＋型半導体領域１４は、ＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａ、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２、ｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４、および周辺回路領域に形成されるｎチャネル型ＭＩＳＦＥＴのそれぞれのソース、ドレインを構成している。また、ｎ＋型半導体領域１４はＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂのコントロールゲートｃｇを構成するためにも形成する。ｐ＋型半導体領域１５は、周辺回路領域に形成されるｐチャネル型ＭＩＳＦＥＴのソース、ドレインを構成する。また、メモリセルのｎ型ウエル５に形成されたｎ＋型半導体領域１４は、前述のコントロールゲートｃｇ（図１参照）となる。
次に、図１３に示すように、シリサイド層１８を形成する。このシリサイド層１８の形成については、まず、たとえば基板１上にスパッタリング法でＣｏ（コバルト）膜を堆積する。続いて、基板１を熱処理してＣｏ膜と周辺回路領域のゲート電極７Ｄとの界面、およびＣｏ膜と基板１との界面にシリサイド反応を生じさせた後、未反応のＣｏ膜をエッチングで除去する。これにより、ゲート電極７Ｄの表面とソース、ドレイン（ｎ＋型半導体領域１４、ｐ＋型半導体領域１５）の表面とにシリサイド（ＣｏＳｉ２）層１８が形成される。なお、図示はしていないが、ゲート電極７Ｃの表面にもシリサイド層１８が形成されている。また、メモリセル領域においては、ｎ＋型半導体領域１４の表面にシリサイド層１８が形成される。ここで、ゲート電極７Ａ、７Ｂの表面にはキャップ膜である絶縁膜８が残されているため、シリサイド層１８は形成されていない。なお、本実施の形態１ではシリサイド層１８の材料としてＣｏ（コバルト）を例示したが、これに限られるものではなく、Ｔｉ（チタン）、Ｗ（タングステン）またはＮｉ（ニッケル）等を使用することもできる。
ここまでの工程により、メモリセルに不揮発性記憶素子ＰＭ１、ＰＭ２（図１参照）を形成するＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａ（図１参照）、ＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂ（図１参照）、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２（図１参照）、およびｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４（図１参照）が形成され、周辺回路領域にｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャネル型ＭＩＳＦＥＴＱｎが形成される。メモリセル内において、ＭＩＳ容量素子ＰＭ１ａは、基板１（ｎ型ウエル５）とｎ型ウエル５上のゲート電極７Ａとを容量電極とし、ゲート絶縁膜６を容量絶縁膜とした容量素子となる。また、ＭＩＳ容量素子ＰＭ２ｂは、基板１（ｎ型ウエル５）とｎ型ウエル５上のゲート電極７Ｂとを容量電極とし、ゲート絶縁膜６を容量絶縁膜とした容量素子となる。
次に、図１４に示すように、基板１上にプラズマＣＶＤ法で窒化シリコン膜（第３絶縁膜）１９をゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄ、絶縁膜９、８およびサイドウォールスペーサ１２を覆うように堆積する。この窒化シリコン膜１９は、後の工程で基板１上に層間絶縁膜を形成し、その層間絶縁膜にｎ＋型半導体領域１４およびｐ＋型半導体領域１５のそれぞれに達するコンタクトホールを形成する際に、酸化シリコン膜から形成されたサイドウォールスペーサ１２とのエッチング選択比を大きくすることによって、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄにコンタクトホールが達してしまうのを防ぐように機能する。また、オーバーエッチングによってシリサイド層１８の表面が削れることを防止する機能も有する。すなわち、窒化シリコン膜１９はエッチングストッパ膜として機能する。
この窒化シリコン膜１９は、熱ＣＶＤ法で成膜すると、その成膜時の熱によって基板１に導入された不純物が拡散してしまい、本実施の形態１の半導体装置に含まれるデバイスの特性が変わってしまう。そのため、前述のように熱ＣＶＤ法に比べて低温で成膜が可能なプラズマＣＶＤ法を用いるのが好ましい。また、プラズマＣＶＤ法を用いた場合でも、成膜ガスとしてＮＨ３ガスを用いるとデバイスの特性に影響を与えてしまうことが懸念されるので、ＳｉＨ４（シラン）とＮ２（窒素）との混合ガスをプラズマ分解する手段を用いることを例示できる。このプラズマ分解を化学反応式で示すと、ＳｉＨ４＋Ｎ２→ＳｉｘＮｙ＋ｚＨ２（ｘ，ｙ，ｚは整数）となる。
ところで、上記の手段によって窒化シリコン膜１９を成膜する場合には、成膜の初期段階においてシリコンリッチな膜が形成されやすい。このような窒化シリコン膜１９が不揮発性記憶素子ＰＭ１、ＰＭ２を形成するＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａのゲート電極７Ａ、７Ｂと電気的に接触する状態になると、そのシリコンリッチな膜の部分で電荷がリークしやすくなることから、不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲート電極であるゲート電極７Ａ、７Ｂに蓄積された電荷が窒化シリコン膜１９とゲート電極７Ａ、７Ｂとの界面からリークし、その電荷はｎ＋型半導体領域１４に達し、ｎ＋型半導体領域１４と電気的に接続するプラグ（後の工程で形成する）から放出されてしまうことになる。すなわち、不揮発性メモリのデータ保持特性が低下してしまうことが懸念される。
一方、本実施の形態１においては、窒化シリコン膜１９とゲート電極７Ａ、７Ｂとの間に、窒化シリコン膜１９に比べて電荷をリークさせ難い（窒化シリコン膜１９に比べて絶縁性の高い）酸化シリコン膜から形成されたサイドウォールスペーサ１２もしくは絶縁膜８が形成されている。すなわち、エッチングストッパ膜となる窒化シリコン膜１９は、ゲート電極７Ａ、７Ｂ上に、窒化シリコン膜１９よりも絶縁性の高い酸化シリコン膜である絶縁膜８もしくはサイドウォールスペーサ１２を介して形成されている。そのため、ゲート電極７Ａ、７Ｂに蓄積された電荷をリークをさせ難くできるので、本実施の形態１の不揮発性メモリのデータ保持特性が低下してしまうことを防ぐことが可能となる。すなわち、半導体装置の信頼性を向上することができる。
次に、図１５に示すように、ＭＩＳＦＥＴＰＭ１ａ、ＰＭ２ａ、ＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂ、読み出しＭＩＳＦＥＴＤＭ１、ＤＭ２、ｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４、ｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャネル型ＭＩＳＦＥＴＱｎを覆う絶縁膜として、たとえばＣＶＤ法で酸化シリコン膜２０を堆積し、続いて化学的機械研磨法で酸化シリコン膜２０の表面を平坦化する。
次に、図１６および図１７に示すように、フォトレジスト膜をマスクにして上記酸化シリコン膜２０をドライエッチングすることにより、ｎ＋型半導体領域１４およびｐ＋型半導体領域１５のそれぞれに達するコンタクトホール２１を形成する。この時、窒化シリコン膜１９は酸化シリコン膜２０をエッチングする際のエッチングストッパ膜として機能する。続いて、そのコンタクトホール２１の内部にプラグ２２を形成する。プラグ２２を形成するには、たとえばコンタクトホール２１の内部を含む酸化シリコン膜２０上にスパッタリング法でＴｉ（チタン）膜およびＴｉＮ（窒化チタン）膜を堆積し、続いてＣＶＤ法でＴｉＮ膜および金属膜としてＷ（タングステン）膜を堆積した後、コンタクトホール２１の外部のＷ膜、ＴｉＮ膜およびＴｉ膜を化学的機械研磨法によって除去する。
次に、図１８および図１９に示すように、酸化シリコン膜２０およびプラグ２２上に複数の配線２３を形成する。配線２３を形成するには、たとえば酸化シリコン膜２０上にＴｉ膜、Ａｌ（アルミニウム）合金膜およびＴｉＮ膜をスパッタリング法により順次堆積し、続いてフォトレジスト膜をマスクとしたドライエッチングによりそのＴｉ膜、Ａｌ合金膜およびＴｉＮ膜をパターニングする。これら配線２３の中には、コントロールゲートｃｇ（図１参照）と電気的に接続するもの、およびソース線ｓｌ（図１参照）となるものが含まれる。
次に、図２０に示すように、たとえば基板１上に層間絶縁膜として酸化シリコン膜（図示は省略）を堆積した後、その酸化シリコン膜に配線２３に達するコンタクトホールを形成し、続いてそのコンタクトホール内に上記プラグ２２と同様のプラグ２５を形成する。次いで、その酸化シリコン膜およびプラグ上に複数の配線２６を形成し、本実施の形態１の半導体装置を製造する。これら配線２６は、上記配線２３と同様の工程で形成することができる。また、配線２６の中には、前述の結合ノードｒｌ（図１参照）と電気的に接続するもの、電源電圧Ｖｄｄ（図１参照）と電気的に接続するもの、制御ノードｐｕ（図１参照）と電気的に接続するもの、制御ノードｗｌ（図１参照）と電気的に接続するもの、および基準電位Ｖｓｓと電気的に接続するものが含まれる。
上記の本実施の形態１では、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄを多結晶シリコン膜７から形成した場合について説明したが、図２１に示すように、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄを多結晶シリコン膜７とＷＳｉ（タングステンシリサイド）膜７Ｆとの積層膜から形成してもよく、その場合も同様の効果を得ることが出来る。この場合、シリサイド層１８（たとえば、図１３参照）は省略してもよい。
（実施の形態２）
次に、本実施の形態２の不揮発性メモリの構造について、図２２〜図３１を用いてその製造工程と共に説明する。本実施の形態２の不揮発性メモリのメモリセルの平面構造は、前記実施の形態１において図示したメモリセルの平面構造とほぼ同様の構造となるため、本実施の形態２においてはその平面構造の図示は省略する。図２２〜図３１で示す各断面図において、符号Ｂを付した部分は前記実施の形態１で用いた各平面図Ｂ−Ｂ線に沿ったメモリセルの断面、符号Ｃを付した部分は対応する前記実施の形態１で用いた各平面図Ｃ−Ｃ線に沿ったメモリセルの断面、その他の部分は周辺回路領域の一部の断面を示している。また、図２２〜図３１中に示す周辺回路領域では、周辺回路を構成するｎチャネル型ＭＩＳＦＥＴ、ｐチャネル型ＭＩＳＦＥＴおよび抵抗素子が形成される。すなわち、図２２を例に説明すると、図２２の左から、それぞれ各平面図Ｂ−Ｂ線に沿ったメモリセルの断面図、各平面図Ｃ−Ｃ線に沿ったメモリセルの断面図、ｎチャネル型ＭＩＳＦＥＴ、ｐチャネル型ＭＩＳＦＥＴが形成される周辺回路領域、抵抗素子形成領域が示されている。
本実施の形態２の不揮発性メモリの製造工程は、前記実施の形態１において図３〜図６を用いて説明した工程までは同様である（図２２参照）。その後、図２３に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたドライエッチングにより、絶縁膜（第６絶縁膜）８をパターニングする。その後、パターニングされた絶縁膜８をマスクとして多結晶シリコン膜７をパターニングし、ゲート電極７Ａ（図９および図１０参照）、７Ｂ、７Ｃ（図１０参照）、７Ｄ、および抵抗素子７Ｒを形成する。なお、抵抗素子７Ｒは酸化シリコン膜３上に形成されている。すなわち、メモリセル領域のゲート電極７Ａ、７Ｂ、前述のｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４のゲート電極７Ｃおよび周辺回路領域のゲート電極７Ｄを形成する工程で、抵抗素子７Ｒを形成している。これにより、製造工程の簡略化が図れ、マスク枚数の増加を防ぐことができる。
次に、図２４に示すように、たとえばｐ型ウエル４にｎ型の不純物としてリンまたはヒ素をイオン注入することによって、比較的低濃度のｎ−型半導体領域１０を形成し、ｎ型ウエル５にｐ型の不純物としてホウ素をイオン注入することによって、比較的低濃度のｐ−型半導体領域１１を形成する。
次に、図２５に示すように、基板１上にＣＶＤ法で酸化シリコン膜を堆積した後、その酸化シリコン膜を異方的にエッチングすることにより、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄ、および抵抗素子７Ｒの側壁にサイドウォールスペーサ１２を形成する。このサイドウォールスペーサ１２形成に際しての異方性エッチングにより、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄ、および抵抗素子７Ｒ上に形成されていた絶縁膜８は除去される。
続いて、ｐ型ウエル４にｎ型の不純物としてリンまたはヒ素をイオン注入することによって比較的高濃度のｎ＋型半導体領域１４を形成し、ｎ型ウエル５にｐ型の不純物としてホウ素をイオン注入することによって比較的高濃度のｐ＋型半導体領域１５を形成する。ｎ＋型半導体領域１４は、ＭＩＳＦＥＴＰＭ１ａ（図１参照）、ＰＭ２ａ（図１参照）、読み出しＭＩＳＦＥＴＤＭ１（図１参照）、ＤＭ２（図１参照）、ｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４（図１参照）、および周辺回路領域に形成されるｎチャネル型ＭＩＳＦＥＴのそれぞれのソース、ドレインを構成している。また、ｎ＋型半導体領域１４はＭＩＳ容量素子ＰＭ１ｂ、ＰＭ２ｂのコントロールゲートｃｇを構成するためにも形成する。ｐ＋型半導体領域１５は、周辺回路領域に形成されるｐチャネル型ＭＩＳＦＥＴのソース、ドレインを構成する。
次に、図２６に示すように、基板１上にＣＶＤ法で膜厚１０ｎｍ程度以上の酸化シリコン膜（第２絶縁膜）９Ａを堆積する。続いて、図２７に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたドライエッチングにより、絶縁膜９Ａをパターニングする。それにより、絶縁膜９Ａをゲート電極７Ａ、７Ｂ、７Ｃ（図１０参照）、および抵抗素子７Ｒの上部および側部に残す。また、抵抗素子７Ｒ上の絶縁膜９Ａには、抵抗素子７Ｒに達する開口部９Ｂを形成する。ここで、開口部９Ｂは、抵抗素子７Ｒ表面に後の工程で形成されるシリサイド層１８を形成するために設けられている。すなわち、本実施の形態２においては、抵抗素子７Ｒ上に開口部９Ｂを設けるために形成される絶縁膜９Ａを形成する工程で、メモリセル領域のゲート電極７Ａ、７Ｂ上に絶縁膜９Ａを形成している。これにより、製造工程の簡略化を図れ、マスク枚数の増加を防ぐことができる。
次に、図２８に示すように、シリサイド層１８を形成する。このシリサイド層１８の形成方法は前述の実施の形態１と同様であり、まず、たとえば基板１上にスパッタリング法でＣｏ膜を堆積する。続いて、基板１を熱処理してＣｏ膜と周辺回路領域のゲート電極７Ｄとの界面、Ｃｏ膜と開口部９Ｂの底部の抵抗素子７Ｒとの界面、およびＣｏ膜と基板１との界面にシリサイド反応を生じさせた後、未反応のＣｏ膜をエッチングで除去する。これにより、ゲート電極７Ｄの表面と、開口部９Ｂの底部の抵抗素子７Ｒの表面と、ソース、ドレイン（ｎ＋型半導体領域１４、ｐ＋型半導体領域１５）の表面とにシリサイド層であるシリサイド層１８が形成される。ここまでの工程により、メモリセルに不揮発性記憶素子ＰＭ１（図１参照）、ＰＭ２（図１参照）を形成するＭＩＳＦＥＴＰＭ１ａ（図１参照）、ＰＭ２ａ（図１参照）、ＭＩＳ容量素子ＰＭ１ｂ（図１参照）、ＰＭ２ｂ（図１参照）、読み出しＭＩＳＦＥＴＤＭ１（図１参照）、ＤＭ２（図１参照）、およびｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４（図１参照）が形成され、周辺回路領域にｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャネル型ＭＩＳＦＥＴＱｎが形成される。
次に、図２９に示すように、基板１上にプラズマＣＶＤ法で窒化シリコン膜１９を堆積する。前述の実施の形態１と同様に、本実施の形態２においても、この窒化シリコン膜１９は、ＳｉＨ４とＮ２との混合ガスを成膜ガスとして用い、この成膜ガスをプラズマ分解することで成膜する手段を例示できる。
本実施の形態２においても、窒化シリコン膜１９とゲート電極７Ａ、７Ｂとの間に、窒化シリコン膜１９に比べて電荷をリークさせ難い（窒化シリコン膜１９に比べて絶縁性の高い）酸化シリコン膜から形成されたサイドウォールスペーサ１２もしくは絶縁膜９Ａが形成されている。また、ゲート電極７Ａ、７Ｂの側部においては、窒化シリコン膜１９とゲート電極７Ａ、７Ｂとの間にサイドウォールスペーサ１２および絶縁膜９Ａが積層された状態で配置されている。そのため、ゲート電極７Ａ、７Ｂに蓄積された電荷をリークをさせ難くできるので、本実施の形態２の不揮発性メモリのデータ保持特性が低下してしまうことをさらに確実に防ぐことが可能となる。すなわち、半導体装置の信頼性を向上することができる。
次に、図３０に示すように、基板１上に、たとえばＣＶＤ法で酸化シリコン膜２０を堆積し、続いて化学的機械研磨法で酸化シリコン膜２０の表面を平坦化する。続いて、図３１に示すように、フォトレジスト膜をマスクにして上記酸化シリコン膜２０をドライエッチングすることにより、ｎ＋型半導体領域１４、ｐ＋型半導体領域１５および抵抗素子７Ｒのそれぞれに達するコンタクトホール２１を形成する。このとき、窒化シリコン膜１９は酸化シリコン膜２０をエッチングする際のエッチングストッパ膜として機能する。続いて、そのコンタクトホール２１の内部に前記実施の形態１で示したプラグ２２（図１６および図１７参照）と同様のプラグ２２を形成する。次いで、酸化シリコン膜２０およびプラグ２２上に前記実施の形態１で示した配線２３（図１８および図１９参照）と同様の複数の配線２３を形成する。その後、前記実施の形態１において図２０を用いて説明した工程と同様の工程を経て本実施の形態２の半導体装置を製造する。
上記のような本実施の形態２によっても、前記実施の形態１と同様の効果を得ることができる。
また、上記の本実施の形態２によれば、メモリセル領域および周辺回路領域のＭＩＳＦＥＴのゲート電極を形成する工程で同時に抵抗素子も形成することができる。また、抵抗素子７Ｒ上に開口部９Ｂを設けるために形成される絶縁膜９Ａを形成する工程で、メモリセル領域のゲート電極７Ａ、７Ｂ上に絶縁膜９Ａを形成することができる。これらにより、製造工程の簡略化を図れ、マスク枚数の増加を防ぐことができる。
（実施の形態３）
次に、本実施の形態３の不揮発性メモリの構造について、図３２〜図５２を用いてその製造工程と共に説明する。図３２〜図５２で示す各断面図において、符号Ａを付した部分は対応する平面図Ａ−Ａ線に沿ったメモリセルの断面、符号Ｂを付した部分は対応する平面図Ｂ−Ｂ線に沿ったメモリセルの断面、その他の部分は周辺回路領域の一部の断面を示している。また、図３２〜図５２中に示す周辺回路領域では、周辺回路を構成するｎチャネル型ＭＩＳＦＥＴ、容量素子および抵抗素子が形成される。なお、周辺回路を構成するｐチャネル型ＭＩＳＦＥＴについては、ｎチャネル型ＭＩＳＦＥＴと導電型が逆になるだけで構造についてはほぼ同一となることから、本実施の形態３においては、各断面図においてそのｐチャネル型ＭＩＳＦＥＴが形成される領域の図示は省略する。
まず、前記実施の形態１において図３および図４を用いて説明した工程と同様の工程により素子分離溝２、ｐ型ウエル４およびｎ型ウエル５を形成する（図３２および図３３参照）。
次に、図３４に示すように、基板１を熱酸化してｐ型ウエル４およびｎ型ウエル５のそれぞれの表面に、たとえば酸化シリコンからなるゲート絶縁膜６を形成する。続いて、たとえばＣＶＤ法でゲート絶縁膜６上に導電膜として多結晶シリコン膜７を形成する。続いて、その多結晶シリコン膜７上に絶縁膜（第４絶縁膜）ＯＮＯを形成する。この絶縁膜ＯＮＯは、下層から膜厚５ｎｍ程度の酸化シリコン膜、膜厚２０ｎｍ程度の窒化シリコン膜、および膜厚５ｎｍ程度の酸化シリコン膜を順次堆積することで形成する。
次に、図３５に示すように、フォトレジスト膜をマスクとしたエッチングにより絶縁膜ＯＮＯおよび多結晶シリコン膜７をパターニングする。それにより、絶縁膜ＯＮＯおよび多結晶シリコン膜７は、メモリセル領域と周辺回路領域における容量素子が形成される領域とに残され、他の領域においては除去される。この時、周辺回路領域において容量素子が形成される領域に残された多結晶シリコン膜７は、その容量素子の下部電極（第１容量電極）ＫＤとなる。
次に、図３６に示すように、たとえばＣＶＤ法で基板１上に多結晶シリコン膜（第２導電性膜）７Ｓを堆積する。続いて、図３７に示すように、たとえばＣＶＤ法でその多結晶シリコン膜７Ｓ上に絶縁膜８を堆積する。
次に、図３８に示すように、フォトレジスト膜をマスクとしたエッチングによりキャップ膜となる絶縁膜８をパターニングする。続いて、このキャップ膜８をマスクにドライエッチングすることにより多結晶シリコン膜７Ｓをパターニングする。このとき、絶縁膜ＯＮＯがエッチングストッパとなる。それにより、絶縁膜８および多結晶シリコン膜７Ｓを後の工程でゲート電極が形成される領域と素子分離溝２（酸化シリコン膜３）上とに残す。この時、メモリセル領域に残された多結晶シリコン膜７Ｓは、不揮発性記憶素子ＰＭ１、ＰＭ２（図１参照）のコントロールゲート（第３電極）となる。また、周辺回路領域においては、多結晶シリコン膜７Ｓからなるゲート電極７Ｄと抵抗素子７Ｒと容量素子の上部電極（第２容量電極）ＪＤとが形成され、下部電極ＫＤおよび上部電極ＪＤを容量電極とし絶縁膜ＯＮＯを容量絶縁膜とする容量素子ＣＡＰＡが形成される。
次に、図３９および図４０に示すように、周辺回路領域をフォトレジスト膜ＲＥＳＩで覆い、このフォトレジスト膜ＲＥＳＩおよび絶縁膜８をマスクとして絶縁膜ＯＮＯおよび多結晶シリコン膜７をエッチングする。それにより、多結晶シリコン膜７、絶縁膜ＯＮＯおよび多結晶シリコン膜７Ｓからなるゲート電極７Ａ、７Ｂ、７Ｃを形成する。ここで、メモリセル領域の多結晶シリコン膜７Ｓは不揮発性記憶素子ＰＭ１、ＰＭ２のコントロールゲート電極を構成し、多結晶シリコン膜７は不揮発性記憶素子ＰＭ１、ＰＭ２の浮遊ゲート電極を構成している。
続いて、メモリセル領域において、たとえばｐ型ウエル４とｎ型ウエル５の一部とにｎ型の不純物としてリンまたはヒ素をイオン注入することによって、比較的低濃度のｎ−型半導体領域１０を形成する。
次に、図４１に示すように、メモリセル領域と周辺回路領域における抵抗素子７Ｒおよび容量素子ＣＡＰＡが形成される領域とをフォトレジスト膜ＲＥＳＩ２で覆い、周辺回路領域におけるたとえばｐ型ウエル４にｎ型の不純物としてリンまたはヒ素をイオン注入することによって、比較的低濃度のｎ−型半導体領域１０Ａを形成し、ｎ型ウエルにｐ型の不純物としてホウ素をイオン注入することによって、比較的低濃度のｐ−型半導体領域を形成する。
次に、図４２に示すように、基板１上にＣＶＤ法で酸化シリコン膜を堆積した後、その酸化シリコン膜および絶縁膜８を異方的にエッチングすることにより、ゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄ、抵抗素子７Ｒおよび容量素子ＣＡＰＡの側壁にサイドウォールスペーサ１２を形成する。また、このサイドウォールスペーサ１２は、素子分離溝２上に残されている多結晶シリコンパターンの側壁にも形成され、素子分離溝２上においては、その多結晶シリコンパターンおよびサイドウォールスペーサ１２からダミーパターンＤＰが形成される。このダミーパターンＤＰは、後の工程で基板１上の酸化シリコン膜をエッチングする際に、素子分離溝２内の酸化シリコン膜３がエッチングされてしまわないようにマスクとして機能する。
次に、図４３に示すように、基板１上にＣＶＤ法で膜厚２０ｎｍ〜３０ｎｍ程度の酸化シリコン膜を堆積することによって絶縁膜９Ｃを成膜する。続いて、図４４に示すように、ｐ型ウエル４とｎ型ウエル５の一部とにｎ型の不純物としてリンまたはヒ素をイオン注入することによって比較的高濃度のｎ＋型半導体領域１４を形成し、ｎ型ウエル５にｐ型の不純物としてホウ素をイオン注入することによって比較的高濃度のｐ＋型半導体領域１５を形成する。ｎ＋型半導体領域１４は、ＭＩＳＦＥＴＰＭ１ａ（図１参照）、ＰＭ２ａ（図１参照）、読み出しＭＩＳＦＥＴＤＭ１（図１参照）、ＤＭ２（図１参照）、ｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４（図１参照）、および周辺回路領域に形成されるｎチャネル型ＭＩＳＦＥＴのそれぞれのソース、ドレインを構成し、ｐ＋型半導体領域１５は、周辺回路領域に形成されるｐチャネル型ＭＩＳＦＥＴのソース、ドレインを構成する。
次に、図４５に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたドライエッチングにより、絶縁膜９Ｃをパターニングする。それにより、絶縁膜９Ｃを抵抗素子７Ｒ上に残す。また、抵抗素子７Ｒ上の絶縁膜９Ｃには、抵抗素子７Ｒに達する開口部９Ｂを形成する。
次に、図４６に示すように、たとえば基板１上にスパッタリング法でＣｏ膜を堆積する。続いて、基板１を熱処理してＣｏ膜と多結晶シリコン膜７Ｓおよびゲート電極７Ｄとの界面、Ｃｏ膜と開口部９Ｂの底部の抵抗素子７Ｒとの界面、容量素子ＣＡＰＡの下部電極である多結晶シリコン膜７とＣｏ膜との界面、およびＣｏ膜と基板１との界面にシリサイド反応を生じさせた後、未反応のＣｏ膜をエッチングで除去する。これにより、多結晶シリコン膜７Ｓおよびゲート電極７Ｄの表面と、開口部９Ｂの底部の抵抗素子７Ｒの表面と、容量素子ＣＡＰＡの下部電極の表面の一部と、ソース、ドレイン（ｎ＋型半導体領域１４、ｐ＋型半導体領域１５）の表面とにシリサイド層１８が形成される。ここまでの工程により、メモリセルに不揮発性記憶素子ＰＭ１（図１参照）、ＰＭ２（図１参照）を形成するＭＩＳＦＥＴＰＭ１ａ（図１参照）、ＰＭ２ａ（図１参照）、読み出しＭＩＳＦＥＴＤＭ１（図１参照）、ＤＭ２（図１参照）、およびｎチャンネル型ＭＩＳＦＥＴＴＲ１〜ＴＲ４（図１参照）が形成され、周辺回路領域にｐチャネル型ＭＩＳＦＥＴおよびｎチャネル型ＭＩＳＦＥＴＱｎが形成される。
次に、図４７に示すように、基板１上にプラズマＣＶＤ法で窒化シリコン膜１９を堆積する。本実施の形態３においても、この窒化シリコン膜１９は、ＳｉＨ４とＮ２との混合ガスを成膜ガスとして用い、この成膜ガスをプラズマ分解することで成膜する手段を例示できる。
次に、図４８に示すように、基板１上に、たとえばＣＶＤ法で酸化シリコン膜２０を堆積し、続いて化学的機械研磨法で酸化シリコン膜２０の表面を平坦化する。続いて、図４９および図５０に示すように、フォトレジスト膜をマスクにして上記酸化シリコン膜２０をドライエッチングすることにより、ｎ＋型半導体領域１４、ｐ＋型半導体領域１５、抵抗素子７Ｒおよび抵抗素子ＣＡＰＡ（上部電極および下部電極）のそれぞれに達するコンタクトホール２１を形成する。続いて、そのコンタクトホール２１の内部に前記実施の形態１で示したプラグ２２（図１６および図１７参照）と同様のプラグ２２を形成する。
次に、図５１および図５２に示すように、酸化シリコン膜２０およびプラグ２２上に前記実施の形態１で示した配線２３（図１８および図１９参照）と同様の複数の配線２３を形成する。その後、前記実施の形態１において図２０を用いて説明した工程と同様の工程を経て本実施の形態３の半導体装置を製造する。
このような本実施の形態３によれば、ＭＩＳＦＥＴを形成する工程で同時に抵抗素子および容量素子も形成することができる。
また、本実施の形態３によれば、メモリセル領域の浮遊ゲート（多結晶シリコン膜７）と窒化シリコン膜１９との間には、窒化シリコン膜１９よりも電荷がリークし難い膜（絶縁性の高い膜）である酸化シリコン膜（サイドウォールスペーサ１２）が存在しているため、前述の実施の形態１で示したような不揮発性メモリのデータ保持特性が低下してしまうことを防ぐことが可能となる。
上記の本実施の形態３では、多結晶シリコン膜７Ｓを含むゲート電極７Ａ、７Ｂ、７Ｃ、７Ｄ、抵抗素子７Ｒおよび容量素子ＣＡＰＡの下部電極を形成した場合について説明したが、図５３に示すように、多結晶シリコン膜７Ｓ上にＷＳｉ膜７Ｆを積層してこれらを形成してもよい。この場合、シリサイド層１８（たとえば、図１３参照）は省略してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態においては、被救済回路がＤＲＡＭの不良メモリセルである場合について説明したが、マイクロコンピュータ内蔵ＤＲＡＭのメモリセルまたはマイクロコンピュータ内蔵ＳＲＡＭのメモリセルであってもよい。また、ＬＣＤドライバの救済回路を構成することも可能である。
本発明の半導体装置およびその製造方法は、たとえば不揮発性メモリを有する半導体装置およびその製造工程に適用することができる。

Claims (5)

  1. 第１ゲート電極を有する不揮発性メモリセルを備えた半導体装置の製造方法
    であって、
    （ａ）半導体基板上に第１導電性膜を形成する工程、
    （ｂ）前記第１導電性膜上に第２絶縁膜を形成する工程、
    （ｃ）前記第２絶縁膜および前記第１導電性膜をパターニングして前記第１導電性膜から前記第１ゲート電極を形成し、前記第２絶縁膜を前記第１ゲート電極上に残す工程、
    （ｄ）前記（ｃ）工程後、前記第１ゲート電極および前記第２絶縁膜の側壁に第１絶縁膜を形成する工程、
    （ｅ）前記第１絶縁膜および前記第２絶縁膜の存在下で、前記半導体基板上に前記第１絶縁膜および前記第２絶縁膜とは異なるエッチング選択比を有する第３絶縁膜を形成する工程、
    を含み、
    前記（ｂ）工程は、
    （ｂ１）前記第２絶縁膜をパターニングし、ＭＩＳＦＥＴが形成される第１領域の前記第２絶縁膜を除去する工程、
    （ｂ２）前記（ｂ１）工程後、前記半導体基板上に第５絶縁膜を形成する工程、
    を含み、
    前記（ｃ）工程は、
    （ｃ１）前記第５絶縁膜、前記第２絶縁膜および前記第１導電性膜をパターニングして前記第１導電性膜から前記第１ゲート電極および前記ＭＩＳＦＥＴの第２ゲート電極を形成し、前記第５絶縁膜を前記第１ゲート電極および前記第２ゲート電極上に残す工程、
    を含み、
    前記（ｄ）工程は、
    （ｄ１）前記半導体基板上に前記第１絶縁膜を堆積する工程、
    （ｄ２）前記第１絶縁膜および前記第５絶縁膜を異方的にエッチングし、前記第１絶縁膜を前記第１ゲート電極、前記第２ゲート電極および前記第２絶縁膜の側壁に残し、前記第２ゲート電極上の前記第５絶縁膜を除去する工程、
    を含み、
    前記第１ゲート電極は、前記不揮発性メモリセルの浮遊ゲート電極を構成し、
    前記不揮発性メモリセルは、前記浮遊ゲート電極の蓄積電荷量に応じてデータを記憶し、
    前記第１絶縁膜及び第２絶縁膜は酸化シリコンを主成分とし、
    前記第３絶縁膜は、ＳｉＨ４とＮ２との混合ガスを用いたプラズマＣＶＤ法により形成された窒化シリコンを主成分とすることを特徴とする半導体装置の製造方法。
  2. 半導体基板の第１領域に第１ゲート電極を有する不揮発性メモリセルおよび前記半導体基板の第２領域に抵抗素子を備えた半導体装置の製造方法であって、
    （ａ）前記第１領域および第２領域上に第１導電性膜を形成する工程、
    （ｂ）前記第１導電性膜上に第６絶縁膜を形成する工程、
    （ｃ）前記第６絶縁膜および前記第１導電性膜をパターニングして、前記第１領域に前記第１ゲート電極を形成し、前記第６絶縁膜を前記第１ゲート電極上に残す工程であって、前記第２領域に前記抵抗素子を形成し、前記第６絶縁膜を前記抵抗素子上に残す工程、
    （ｄ）前記（ｃ）工程後、前記半導体基板上に第１絶縁膜を堆積する工程、
    （ｅ）前記第１絶縁膜および前記第６絶縁膜を異方的にエッチングし、前記第１絶縁膜を前記第１ゲート電極および前記抵抗素子の側壁に残し、前記第６絶縁膜を除去する工程、
    （ｆ）前記半導体基板に不純物をイオン注入し、前記第１領域にソースあるいはドレインとなる第１半導体領域を形成する工程、
    （ｇ）前記（ｆ）工程後、前記半導体基板上に第２絶縁膜を形成する工程、
    （ｈ）前記第２絶縁膜をパターニングし、前記第１領域の前記第１ゲート電極上および前記第１絶縁膜上に前記第２絶縁膜を残す工程であって、前記第２領域の前記抵抗素子上の一部を露出させる工程、
    （ｉ）第１半導体領域および前記抵抗素子上の露出した領域に、シリサイド層を形成する工程、
    （ｊ）前記半導体基板上に前記第１絶縁膜および前記第２絶縁膜とは異なるエッチング選択比を有する第３絶縁膜を形成する工程、
    を含み、
    前記第１ゲート電極は、前記不揮発性メモリセルの浮遊ゲート電極を構成し、
    前記不揮発性メモリセルは、前記浮遊ゲート電極の蓄積電荷量に応じてデータを記憶し、
    前記第１絶縁膜及び第２絶縁膜は酸化シリコンを主成分とし、
    前記第３絶縁膜は、ＳｉＨ４とＮ２との混合ガスを用いたプラズマＣＶＤ法により形成された窒化シリコンを主成分とすることを特徴とする半導体装置の製造方法。
  3. 第１ゲート電極および第３ゲート電極を有する不揮発性メモリセルと、第１容量電極および第２容量電極を有する容量素子とを備えた半導体装置の製造方法であって、
    （ａ）半導体基板上に第１導電性膜を形成する工程、
    （ｂ）前記第１導電性膜上に第４絶縁膜を形成する工程、
    （ｃ）前記第４絶縁膜および前記第１導電性膜をパターニングして前記第１導電性膜から前記第１容量電極を形成し、前記第４絶縁膜を前記第１容量電極上に残す工程、
    （ｄ）前記（ｃ）工程後、前記半導体基板上に第２導電性膜を形成する工程、
    （ｅ）前記第２導電性膜上に第２絶縁膜を形成する工程、
    （ｆ）前記第２絶縁膜および前記第２導電性膜をパターニングして前記第２導電性膜から前記第３ゲート電極および第２容量電極を形成し、前記第２絶縁膜を前記第３ゲート電極上および第２容量電極上に残す工程、
    （ｇ）前記（ｆ）工程後、前記第１容量電極以外の前記第１導電性膜および前記第１容量電極上以外の前記第４絶縁膜をパターニングし、前記第１導電性膜から前記第１ゲート電極を形成し、前記第４絶縁膜を前記第１ゲート電極上に残す工程、
    （ｈ）前記（ｇ）工程後、前記第１ゲート電極、前記第３ゲート電極、前記第１容量電極および前記第２容量電極の側壁に第１絶縁膜を形成する工程、
    （ｉ）前記第１絶縁膜および前記第２絶縁膜の存在下で、前記半導体基板上に前記第１絶縁膜および前記第２絶縁膜とは異なるエッチング選択比を有する第３絶縁膜を形成する工程、
    を含み、
    前記第１ゲート電極は、前記不揮発性メモリセルの浮遊ゲート電極を構成し、
    前記不揮発性メモリセルは、前記浮遊ゲート電極の蓄積電荷量に応じてデータを記憶し、
    前記第１絶縁膜及び第２絶縁膜は酸化シリコンを主成分とし、
    前記第３絶縁膜は、ＳｉＨ４とＮ２との混合ガスを用いたプラズマＣＶＤ法により形成された窒化シリコンを主成分とすることを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記（ｆ）工程時には、前記第２導電性膜からＭＩＳＦＥＴの第２ゲート電極が形成されることを特徴とする半導体装置の製造方法。
  5. 請求項３記載の半導体装置の製造方法において、
    前記（ｆ）工程時には、前記第２導電性膜から抵抗素子が形成されることを特徴とする半導体装置の製造方法。
JP2006512285A 2004-04-14 2005-03-17 半導体装置の製造方法 Active JP4977461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006512285A JP4977461B2 (ja) 2004-04-14 2005-03-17 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004119415 2004-04-14
JP2004119415 2004-04-14
PCT/JP2005/004750 WO2005101519A1 (ja) 2004-04-14 2005-03-17 半導体装置およびその製造方法
JP2006512285A JP4977461B2 (ja) 2004-04-14 2005-03-17 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011020290A Division JP5342573B2 (ja) 2004-04-14 2011-02-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005101519A1 JPWO2005101519A1 (ja) 2008-07-31
JP4977461B2 true JP4977461B2 (ja) 2012-07-18

Family

ID=35150262

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006512285A Active JP4977461B2 (ja) 2004-04-14 2005-03-17 半導体装置の製造方法
JP2011020290A Active JP5342573B2 (ja) 2004-04-14 2011-02-02 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011020290A Active JP5342573B2 (ja) 2004-04-14 2011-02-02 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7612402B2 (ja)
JP (2) JP4977461B2 (ja)
KR (1) KR101144380B1 (ja)
CN (1) CN1943037B (ja)
TW (2) TW200541082A (ja)
WO (1) WO2005101519A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541082A (en) * 2004-04-14 2005-12-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
JP4901325B2 (ja) * 2006-06-22 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2009016462A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置およびその製造方法
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
WO2010032594A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
BR112012022478B1 (pt) * 2010-03-10 2021-09-21 Probiodrug Ag Inibidores heterocíclicos de glutaminil ciclase (qc, ec 2.3.2.5), seu processo de preparação, e composição farmacêutica
JP2012164869A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP5847537B2 (ja) * 2011-10-28 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6026914B2 (ja) * 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108666312B (zh) * 2017-03-30 2021-05-04 联华电子股份有限公司 具有嵌入闪存存储器的动态随机存储器元件及其制作方法
CN107968090B (zh) * 2017-11-23 2019-02-12 长江存储科技有限责任公司 防止外围电路受损的方法及结构
US10756113B2 (en) 2017-11-23 2020-08-25 Yangtze Memory Technologies Co., Ltd. Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory
CN107946312B (zh) * 2017-11-23 2019-01-29 长江存储科技有限责任公司 防止外围电路受损的方法及结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083547B2 (ja) 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
JP3507761B2 (ja) * 1990-07-12 2004-03-15 株式会社ルネサステクノロジ 半導体集積回路装置
KR920006991A (ko) * 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
JP3231470B2 (ja) * 1993-03-31 2001-11-19 株式会社リコー 半導体装置
JP3869025B2 (ja) 1993-12-28 2007-01-17 聯華電子股▲ふん▼有限公司 半導体記憶装置の製造方法
KR0160182B1 (ko) 1993-12-28 1998-12-01 다나까 미노루 반도체 기억 장치 및 그 제조방법
JP3586965B2 (ja) 1996-04-22 2004-11-10 ソニー株式会社 半導体装置の製造方法
JPH1187664A (ja) 1997-04-28 1999-03-30 Nippon Steel Corp 半導体装置及びその製造方法
US5940735A (en) * 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films
KR19990021388A (ko) * 1997-08-30 1999-03-25 김영환 아날로그 반도체장치의 커패시터 제조방법
JP2001196327A (ja) 2000-01-06 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4733810B2 (ja) 2000-05-25 2011-07-27 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
US6555865B2 (en) * 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
JP2004055826A (ja) 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP2004079893A (ja) 2002-08-21 2004-03-11 Denso Corp 半導体装置及びその製造方法
JP2003249579A (ja) * 2003-02-10 2003-09-05 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR100634167B1 (ko) * 2004-02-06 2006-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
TW200541082A (en) * 2004-04-14 2005-12-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR101144380B1 (ko) 2012-05-10
US7678649B2 (en) 2010-03-16
TW200826300A (en) 2008-06-16
US7612402B2 (en) 2009-11-03
US20090093096A1 (en) 2009-04-09
JP2011124599A (ja) 2011-06-23
JPWO2005101519A1 (ja) 2008-07-31
JP5342573B2 (ja) 2013-11-13
TW200541082A (en) 2005-12-16
CN1943037B (zh) 2012-06-06
CN1943037A (zh) 2007-04-04
US20070210388A1 (en) 2007-09-13
WO2005101519A1 (ja) 2005-10-27
KR20060129089A (ko) 2006-12-14
TWI351766B (ja) 2011-11-01

Similar Documents

Publication Publication Date Title
JP4977461B2 (ja) 半導体装置の製造方法
JP4065572B2 (ja) 半導体装置
JP4800109B2 (ja) 半導体装置
US6903422B2 (en) Semiconductor integrated circuits, fabrication method for the same and semiconductor integrated circuit systems
JP4764461B2 (ja) 半導体装置
US7498220B2 (en) Methods of fabricating semiconductor memory devices including different dielectric layers for the cell transistors and refresh transistors thereof
US20060205132A1 (en) Scalable integrated logic and non-volatile memory
JP3587100B2 (ja) 不揮発性メモリトランジスタを含む半導体装置の製造方法
JP2006080247A (ja) 半導体装置
JP2010027835A (ja) 不揮発性記憶装置およびその製造方法
US6808951B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
KR100545971B1 (ko) 불휘발성 반도체 기억 장치
JP3107442B2 (ja) 不揮発性メモリ、その使用方法及びその製造方法
JP3173907B2 (ja) 不揮発性記憶素子およびその製造方法
US7838421B2 (en) Method of forming metal line of semiconductor device
JPH11121712A (ja) 半導体集積回路装置およびその製造方法
JP2006114925A (ja) 半導体装置の製造方法および半導体装置
WO2009096083A1 (ja) 浮遊ゲート型不揮発性メモリ装置及びその製造方法
JP2011096727A (ja) 半導体装置の製造方法
JP4316028B2 (ja) 半導体記憶装置、その製造方法及びそのデータ書き込み方法
JP3955610B2 (ja) 不揮発性半導体装置の製造方法
JP2005340297A (ja) 半導体装置およびその製造方法
JP2009277717A (ja) 半導体記憶装置およびその製造方法
JP2010109288A (ja) 半導体装置
JP2007042988A (ja) トランジスタ、及び、同トランジスタの製造方法、及び、不揮発性記憶素子、及び、同記不揮発性記憶素子を備えた半導体装置

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20061012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350