JP2001196327A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクト抵抗の低減と接合リークの抑制と
を実現しうる，シリサイド膜を備えた半導体装置及びそ
の製造方法を提供する。 【解決手段】 高濃度ソース・ドレイン拡散層１０ｂな
どの拡散層の上に、コバルトシリサイド膜１３などのシ
リサイド膜を形成した後、シリサイド膜の上にチタン膜
１４等の金属膜を形成する。基板上に、エッチストッパ
用のプラズマ窒化膜１５と層間絶縁膜１６とを形成した
後、シリサイド膜にくい込ませずに接続孔１７を開口す
る。シリサイド膜の膜減りを防止できるとともに、接続
孔の底部にチタンシリサイド膜を形成することで、コン
タクト抵抗を低減することができる。さらに、シリサイ
ド化工程の前に拡散層の上に残存する自然酸化膜をヘリ
ウムプラズマによる逆スパッタによって除去することに
より、拡散層の表面を平坦にでき、接合リークを抑制す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関わり、特に拡散層上にシリサイド膜を有
する半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】従来より、ＭＩＳＦＥＴを配置した半導
体装置において、ＭＩＳＦＥＴのソース・ドレイン領域
の表面部を自己整合的プロセスによってシリサイド化す
ることにより、ソース・ドレイン領域におけるシート抵
抗値の低減やコンタクト抵抗の低減を図るいわゆるサリ
サイド技術が知られている。

【０００３】図７（ａ）〜（ｄ）は、従来のサリサイド
技術におけるコンタクト形成工程を示す断面図である。
図７（ａ）に示す状態で、すでに、シリコン基板１１１
上に、酸化膜や酸窒化膜からなるゲート絶縁膜１１２ａ
と、ポリシリコン膜からなるゲート電極１１２ｂと、窒
化膜からなるゲート上保護膜１１２ｃと、酸化膜からな
るサイドウォール１１２ｄとにより構成される絶縁ゲー
ト１１２の形成が終了している。また、シリコン基板１
１１内には、ゲート電極１１２ｂの両側に位置する領域
に低濃度の不純物を導入してなる低濃度ソース・ドレイ
ン拡散層１１０ａと、この低濃度ソース・ドレイン領域
１１０ａに隣接する領域に高濃度の不純物を導入してな
る高濃度ソース・ドレイン拡散層１１０ｂとが形成され
ている。低濃度ソース・ドレイン拡散層１１０ａはゲー
ト電極１１２ｂに自己整合的に形成され、高濃度ソース
・ドレイン拡散層１１０ｂはゲート電極１１２ｂ及びサ
イドウォール１１２ｄに自己整合的に形成されている。
また、不純物は、ＰＭＩＳＦＥＴにおいてはボロン等の
Ｐ型不純物が、ＮＭＩＳＦＥＴにおいてはリン，ヒ素等
のＮ型不純物が用いられる。なお、ＭＩＳＦＥＴの種類
によっては、１種類のソース・ドレイン拡散層のみしか
設けられていない場合もある。

【０００４】次に、基板上に高融点金属（リフラクトリ
金属）例えばコバルト膜を堆積した後、ＲＴＡ(Rapid T
hermal Anneal ）法による高温処理により、コバルトと
基板上に露出している高濃度ソース・ドレイン拡散層１
１０ｂのシリコンとの反応を行なわせてコバルトシリサ
イド膜を形成し、その後、未反応コバルト膜の除去と結
晶構造を変えるためのＲＴＡ法による高温アニールとを
行なって、高濃度ソース・ドレイン拡散層１１０ｂの上
に低抵抗のコバルトシリサイド膜１１３を形成する。こ
のとき、コバルトシリサイド膜１１３の形成のためにフ
ォトリソグラフィー工程は不要であって、高濃度ソース
・ドレイン拡散層１１０ｂの上に自己整合的にコバルト
シリサイド膜１１３が形成される。

【０００５】次に、図７（ｂ）に示す工程で、基板上
に、エッチングストッパとして機能するプラズマ窒化膜
１１５と、シリコン酸化膜からなる層間絶縁膜１１６と
を形成する。

【０００６】次に、図７（ｃ）に示す工程で、フォトリ
ソグラフィー及びドライエッチングにより、層間絶縁膜
１１６を貫通してコバルトシリサイド膜１１３に到達す
る接続孔１１７を形成する。つまり、層間絶縁膜１１６
の上に、接続孔１１７の上方に開口を有するフォトレジ
スト膜（図示せず）を形成して、このフォトレジスト膜
をマスクとしてドライエッチングを行なう。その際、プ
ラズマ窒化膜１１５とコバルトシリサイド膜１１３との
エッチング選択比をそれほど大きくとれないので、コバ
ルシリサイド膜１１３の表面でエッチングを止めるのは
極めて困難である。その結果、接続孔１１７が、コバル
トシリサイド膜１１３のある深さまで形成されることに
なる。

【０００７】そして、図７（ｄ）に示す工程で、スパッ
タ法により、接続孔１１７の内壁面上に、メタルとして
のチタン膜１１９とバリアメタルとしての窒化チタン膜
１２０とを形成し、ＣＶＤ法によってタングステン膜１
２１を堆積した後に、ＣＭＰ法によって平坦化を行なう
とともに、タングステン膜１２１を接続孔内に埋め込
む。

【０００８】図８（ａ）〜（ｄ）は、従来のサリサイド
技術におけるコバルトシリサイド膜を形成する前の工程
を詳細に説明するための断面図である。まず、図８
（ａ）に示す工程で、シリコン基板１１１上に、酸化膜
や酸窒化膜からなるゲート絶縁膜１１２ａと、ポリシリ
コン膜からなるゲート電極１１２ｂと、窒化膜からなる
ゲート上保護膜１１２ｃと、酸化膜からなるサイドウォ
ール１１２ｄとにより構成される絶縁ゲート１１２とが
形成されている。また、シリコン基板１１１内には、ゲ
ート電極１１２ｂの両側に位置する領域に低濃度の不純
物を導入してなる低濃度ソース・ドレイン拡散層１１０
ａと、この低濃度ソース・ドレイン領域１１０ａに隣接
する領域に高濃度の不純物を導入してなる高濃度ソース
・ドレイン拡散層１１０ｂとが形成されている。図８
（ａ）に示す工程では、このとき、サイドウォール１１
２ｄを形成した後、高濃度ソース・ドレイン拡散層１１
０ｂを形成するための高濃度の不純物の導入，レジスト
アッシング及び表面洗浄によって自然酸化膜１３１が高
濃度ソース・ドレイン拡散層１１０ｂ上に不均一に形成
される。

【０００９】そこで、図８（ｂ）に示すように、コバル
ト膜の堆積前に、アルゴンプラズマによる逆スパッタを
行ない、アルゴンイオン１３０による物理的スパッタに
よって自然酸化膜１３１の除去を行なう。その結果、図
８（ｃ）に示すように、アルゴンプラズマによって自然
酸化膜を除去した後の高濃度ソース・ドレイン拡散層１
１０ｂにおいて、シリコン基板が逆スパッタによって部
分的にエッチングされて、サーフェイスラフネスが増大
した凸凹面１３４が形成される。そして、この状態で、
基板上に、真空中で連続してコバルト膜をスパッタ法で
堆積した後、熱処理によるシリサイド化と選択エッチン
グとアニールとを行なって、図８（ｄ）に示すように、
コバルトシリサイド膜１３６を形成する。このとき、サ
ーフェイスラフネスの悪化したコバルトシリサイド膜１
３６が形成される。

【００１０】図９（ａ）〜（ｃ）は、従来のサリサイド
技術におけるコバルトシリサイド膜を形成する際の手順
を詳細に示す断面図である。図９（ａ）に示す状態で、
シリコン基板１１１上に、酸化膜や酸窒化膜からなるゲ
ート絶縁膜１１２ａと、ポリシリコン膜からなるゲート
電極１１２ｂと、窒化膜からなるゲート上保護膜１１２
ｃと、酸化膜からなるサイドウォール１１２ｄとにより
構成される絶縁ゲート１１２が形成されている。また、
シリコン基板１１１内には、ゲート電極１１２ｂの両側
に位置する領域に低濃度の不純物を導入してなる低濃度
ソース・ドレイン拡散層１１０ａと、この低濃度ソース
・ドレイン領域１１０ａに隣接する領域に高濃度の不純
物を導入してなる高濃度ソース・ドレイン拡散層１１０
ｂとが形成されている。ここで、基板上に、スパッタ法
により、コバルト膜１４１を堆積する。このとき、特に
絶縁ゲート１１２間の高濃度ソース・ドレイン拡散層１
１０ｂにおいては、サイドウォール１１２ｄが左右から
せり出している。このような形状においては、スパッタ
により形成される膜のステップカバレジが悪くなる傾向
がある。そのために、コバルト膜１４１のうち、絶縁ゲ
ート１１２間の高濃度ソース・ドレイン拡散層１１０ｂ
上に位置する部分の厚みよりも絶縁ゲート１１２上に位
置する部分の厚みが約１０倍程度大きくなる傾向があ
る。つまり、所望の厚みのシリサイド膜を形成するのに
必要な厚みを有するコバルト膜１４１を形成しようとす
ると、絶縁ゲート１１２上に位置する部分の厚みが極め
て大きなコバルト膜を形成せざるを得ない。

【００１１】したがって、シリサイド化後の選択エッチ
ングでは、絶縁ゲート１１２の上に残っている未反応の
コバルト膜を除去するために、かなりのオーバーエッチ
ングが必要となる。その結果、図９（ｂ）に示すよう
に、サイドウォール１１２ｄがオーバーエッチングされ
て後退し、サイドウォール１１２ｄとコバルトシリサイ
ド膜１１３との間に間隙部Ｒａが発生する。次に、図９
（ｃ）に示すように、基板上に、プラズマ窒化膜１１５
を形成すると、サイドウォール１１２ｄとコバルトシリ
サイド膜１１３との間隙部Ｒａの上に、直接プラズマ窒
化膜１１５が入り込んでしまう。

【００１２】

【発明が解決しようとする課題】ここで、上記従来のサ
リサイド技術においては、上述のような処理方法によっ
て、以下のような不具合があった。

【００１３】図７（ｃ）に示す接続孔１１７を形成する
工程において、接続孔１１７の底部において、コバルト
シリサイド膜１１３が薄くなってしまい、コンタクト抵
抗の上昇や接合リークが発生するおそれがある。さら
に、図７（ｄ）に示す工程においても、接続孔１１７の
底部において、コバルトシリサイド膜１１３とタングス
テン膜１２１とによってチタン膜１１９と窒化チタン膜
１２０とが挟まれるために、コンタクト抵抗が高くなる
おそれがあった。

【００１４】また、図８（ｄ）に示す工程において、コ
バルトシリサイド膜１３６のサーフェイスラフネスが増
大すると、アグロメレーション等により接合リークが発
生するおそれがあった。

【００１５】さらに、図９（ｃ）に示す工程において、
間隙部Ｒａの上に直接プラズマ窒化膜１１５が形成され
るために、窒化膜からのストレスによって、高濃度ソー
ス・ドレイン拡散層１１０ｂにおける間隙部Ｒａの下方
に位置する領域に欠陥が生じることにより、接合リーク
が発生するおそれがあった。

【００１６】本発明の目的は、サリサイド技術を利用し
た半導体装置及びその製造方法において、上述のような
コンタクト抵抗の低下や接合リークの発生を抑制するこ
とにある。

【００１７】

【課題を解決するための手段】本発明の半導体装置は、
半導体領域を有する基板と、上記半導体領域内に設けら
れた拡散層と、上記拡散層の上に設けられたシリサイド
膜と、上記シリサイド膜の上に設けられた金属膜と、上
記基板の上に設けられた層間絶縁膜と、上記層間絶縁膜
を貫通して上記金属膜に到達する接続孔に埋め込まれた
金属プラグとを備えている。

【００１８】これにより、シリサイド膜の上に金属膜が
設けられているので、接続孔の底部において接続孔の下
端がシリサイド膜内に食い込むことに起因するシリサイ
ド膜の目減りが確実に回避される。よって、コンタクト
抵抗の増大を抑制することができる。

【００１９】上記シリサイド膜を、チタンシリサイド
膜，コバルトシリサイド膜及びニッケルシリサイド膜の
うちのいずれか１つとすることができる。

【００２０】上記接続孔の底部には、上記金属膜を構成
する金属がシリサイド化してなる第２のシリサイド膜が
埋め込まれていることにより、コンタクト抵抗をさらに
低減することができる。

【００２１】上記金属膜が、チタン，コバルト及びニッ
ケルのうちのいずれか１つを含むことが好ましい。

【００２２】本発明の第１の半導体装置の製造方法は、
半導体領域と、半導体領域の上に設けられたゲート電極
と、半導体領域のうちゲート電極の側方に位置する領域
に設けられた拡散層とを有する基板の上に、リフラクト
リ金属膜を形成する工程（ａ）と、熱処理を施して、上
記リフラクトリ金属膜のうち上記拡散層と接触する部分
をシリサイド化することにより、上記拡散層の上に自己
整合的にシリサイド膜を形成する工程（ｂ）と、上記リ
フラクトリ金属膜のうちシリサイド化された部分以外の
部分を除去する工程（ｃ）と、上記シリサイド膜の上に
金属膜を選択的に堆積する工程（ｄ）と、基板上に層間
絶縁膜を形成した後、層間絶縁膜に上記金属膜に到達す
る接続孔を開口する工程（ｅ）と、上記接続孔内に導体
材料を埋め込んで、導体プラグを形成する工程（ｆ）と
を含んでいる。

【００２３】この方法により、工程（ｅ）における接続
孔の形成時に、接続孔が層間絶縁膜を貫通した時点で
は、シリサイド膜ではなく金属膜と接触するので、接続
孔の形成を金属膜によって停止させることが容易とな
る。したがって、接続孔がシリサイド膜にくい込むこと
に起因するシリサイド膜の目減りを確実に回避でき、コ
ンタクト抵抗が十分小さい半導体装置を形成することが
できる。

【００２４】上記工程（ａ）では、上記リフラクトリ金
属膜として、チタン，コバルト及びニッケルのうちのい
ずれか１つを含む膜を形成することができる。

【００２５】上記ステップ（ｅ）の後で上記工程（ｆ）
の前に、上記接続孔内の上記金属膜の上に選択的に多結
晶シリコン膜を形成する工程をさらに含み、上記工程
（ｆ）では、上記導体材料を高温で堆積することによ
り、上記金属膜と上記多結晶シリコン膜とを反応させ
て、上記接続孔内に第２のシリサイド膜を形成すること
によって、導体プラグと拡散層との間に２つのシリサイ
ド膜が介在することになるので、コンタクト抵抗が非常
に小さい半導体装置が得られることになる。

【００２６】上記工程（ｄ）では、上記金属膜として、
チタン，コバルト及びニッケルのうちいずれか１つを含
む膜を形成することが好ましい。

【００２７】本発明の第２の半導体装置の製造方法は、
基板上に露出した拡散層の上にシリサイド膜を形成する
工程を少なくとも含む半導体装置の製造方法において、
上記シリサイド膜を形成する工程の前に、上記拡散層上
に不均一に残存する酸化膜をヘリウムを主成分とする混
合ガスから発生するプラズマで除去し、連続して基板上
に上記シリサイド膜を形成するための金属膜を形成する
方法である。

【００２８】この方法により、質量の小さいヘリウムイ
オンのスパッタによって不均一な酸化膜が除去されるの
で、拡散層を構成する半導体原子の逆スパッタに起因す
る拡散層のサーフェイスラフネスの増大が回避され、ほ
ぼ平坦な表面を有する拡散層が露出されることになる。
したがって、その後のシリサイド工程において、凹凸の
激しいシリサイド膜が形成されることによるアグロメレ
ーションの発生を抑制することができ、よって、接合リ
ークを低減することができる。

【００２９】上記混合ガスに水素が添加されていること
により、還元反応による酸素原子の除去が促進されるの
で、拡散層表面の平坦性をより高めることができる。

【００３０】上記混合ガスにおける水素の添加量は１０
％未満であることが好ましい。

【００３１】本発明の第３の半導体装置の製造方法は、
半導体領域と、半導体領域の上に設けられたゲート電極
及びその側面上のサイドウォールと、半導体領域のうち
ゲート電極の側方に位置する領域に設けられた拡散層と
を有する基板の上に、リフラクトリ金属膜を形成する工
程（ａ）と、熱処理を施して、上記リフラクトリ金属膜
のうち上記拡散層と接触する部分をシリサイド化するこ
とにより、上記拡散層の上に自己整合的にシリサイド膜
を形成する工程（ｂ）と、上記リフラクトリ金属膜のう
ちシリサイド化された部分以外の部分を除去する工程
（ｃ）とを含む半導体装置の製造方法において、上記工
程（ａ）では、指向性を高めたスパッタリング方法によ
り上記リフラクトリ金属膜を形成する方法である。

【００３２】この方法により、形成されるリフラクトリ
金属膜のステップカバレジが向上するので、リフラクト
リ金属膜の位置による厚みのばらつきが抑制される。し
たがって、リフラクトリ金属膜のうちゲート電極の上方
に位置する部分の厚みを従来ほど厚くしなくても所望の
厚みのシリサイド膜を形成するのに必要な厚みを得るこ
とできる。その結果、上記工程（ｃ）において除去する
必要があるリフラクトリ金属膜の厚みが薄くなり、エッ
チング時間の短縮によってサイドウォールの後退を抑制
することができる。よって、シリサイド膜とサイドウォ
ールとの間隙に窒化膜等が介在することによる欠陥の発
生を抑制することができる。したがって、窒化膜による
セルフアラインコンタクトの形成を可能としつつ、接合
リークの抑制を実現することができる。

【００３３】上記工程（ａ）では、ターゲットと基板の
間に、コリメータを挿入することで指向性を高めたコリ
メートスパッタ法、遠距離スパッタ法、イオン化メタル
スパッタ法などを用いることができる。

【００３４】上記リフラクトリ金属膜の材料が、チタ
ン，コバルト及びニッケルのうちのいずれか１つである
ことが好ましい。

【００３５】本発明の第４の半導体装置の製造方法は、
半導体領域と、半導体領域の上に設けられたゲート電極
と、半導体領域のうちゲート電極の側方に位置する領域
に設けられた拡散層とを有する基板の上に、リフラクト
リ金属膜を形成する工程（ａ）と、熱処理を施して、上
記リフラクトリ金属膜のうち上記拡散層と接触する部分
をシリサイド化することにより、上記拡散層の上に自己
整合的にシリサイド膜を形成する工程（ｂ）と、上記リ
フラクトリ金属膜のうちシリサイド化された部分以外の
部分を除去する工程（ｃ）と、上記シリサイド膜の上に
金属膜を選択的に堆積する工程（ｄ）と、基板上に層間
絶縁膜を形成した後、層間絶縁膜に上記金属膜に到達す
る接続孔を開口する工程（ｅ）と、上記接続孔内に導体
材料を埋め込んで、導体プラグを形成する工程（ｆ）と
を含む半導体装置の製造方法において、上記工程（ａ）
の前に、上記拡散層に不均一に残存する酸化膜をヘリウ
ムを主成分とする混合ガスから発生するプラズマにより
除去するとともに、上記工程（ａ）は、上記酸化膜を除
去した後に拡散層の表面を大気に晒さずに連続して上記
リフラクトリ金属膜を形成し、かつ、リフラクトリ金属
膜を指向性を高めたスパッタ方法で形成する方法であ
る。

【００３６】この方法により、上記第１〜第３の半導体
装置の製造方法による効果を合わせて得ることができ
る。

【００３７】上記混合ガスは、水素の添加量が１０％未
満であることが好ましく、上記工程（ａ）では、コリメ
ートスパッタ法、遠距離スパッタ法、イオン化メタルス
パッタ法を用いることが好ましい。

【００３８】上記工程（ａ）では、上記リフラクトリ金
属膜として、チタン，コバルト及びニッケルのうちいず
れか１つを含む膜を形成することが好ましい。

【００３９】

【発明の実施の形態】（第１の実施形態）図１（ａ）〜
（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第１の実施
形態における半導体装置の製造工程を示す断面図であ
る。このうち、図１（ａ）〜（ｄ）は、接続孔を形成す
るまでの工程を示し、図２（ａ）〜（ｄ）は、その後の
工程を示している。

【００４０】まず、図１（ａ）に示す工程では、シリコ
ン基板１１上に、厚みが約５ｎｍの酸化膜や酸窒化膜か
らなるゲート絶縁膜１２ａと、厚みが約１００ｎｍのポ
リシリコン膜からなるゲート電極１２ｂと、厚みが約２
００ｎｍの窒化膜からなるゲート上保護膜１２ｃと、厚
みが約７０ｎｍの酸化膜からなるサイドウォール１２ｄ
とにより構成される絶縁ゲート１２を形成する。また、
シリコン基板１１内に、ゲート電極１２ｂの両側に位置
する領域に低濃度の不純物を導入してなる低濃度ソース
・ドレイン拡散層１０ａと、この低濃度ソース・ドレイ
ン領域１０ａに隣接する領域に高濃度の不純物を導入し
てなる高濃度ソース・ドレイン拡散層１０ｂとを形成す
る。低濃度ソース・ドレイン拡散層１０ａはゲート電極
１２ｂに自己整合的に形成され、高濃度ソース・ドレイ
ン拡散層１０ｂはゲート電極１２ｂ及びサイドウォール
１２ｄに自己整合的に形成されている。また、不純物
は、ＰＭＩＳＦＥＴにおいてはボロン等のＰ型不純物
が、ＮＭＩＳＦＥＴにおいてはリン，ヒ素等のＮ型不純
物が用いられる。なお、ＭＩＳＦＥＴの種類によって
は、１種類のソース・ドレイン拡散層のみしか設けられ
ていない場合もあり、本発明はかかる場合にも適用しう
るものである。

【００４１】さらに、基板上に高融点金属（リフラクト
リ金属）例えばコバルト膜を堆積した後、ＲＴＡ法によ
る高温処理により、コバルトと基板上に露出している高
濃度ソース・ドレイン拡散層１０ｂのシリコンとの反応
を行なわせてコバルトシリサイド膜を形成し、その後、
未反応コバルト膜の除去とＲＴＡ法による高温アニール
とを行なって、高濃度ソース・ドレイン拡散層１０ｂの
上に、厚みが約２０ｎｍの低抵抗のコバルトシリサイド
膜１３を形成する。

【００４２】次に、図１（ｂ）に示す工程で、選択ＣＶ
Ｄ法により、コバルトシリサイド膜１３の上に、厚みが
約５ｎｍのチタン膜１４を選択的に堆積する。

【００４３】次に、図１（ｃ）に示す工程で、セルフア
ラインコンタクトを可能とするためのエッチングストッ
パ膜となる厚みが約５０ｎｍのプラズマ窒化膜１５と、
厚みが約６００ｎｍのシリコン酸化膜からなる層間絶縁
膜１６とを形成する。

【００４４】次に、図１（ｄ）に示す工程で、フォトリ
ソグラフィー及びドライエッチングにより、層間絶縁膜
１６を貫通してチタン膜１４に到達する接続孔１７を形
成する。つまり、層間絶縁膜１６の上に、接続孔１７の
上方に開口を有するフォトレジスト膜（図示せず）を形
成して、このフォトレジスト膜をマスクとしてドライエ
ッチングを行なう。その際、コバルトシリサイド膜１３
上にチタン膜１４を形成しているので、エッチングスト
ップ時を見極めやすくなり、下地であるコバルトシリサ
イド膜１３はエッチングされずに膜減りを防止できる。

【００４５】次に、図２（ａ）に示す工程で、フォトレ
ジスト膜を除去した後、選択ＣＶＤ法により、接続孔１
７内のチタン膜１４上に、厚みが約２０ｎｍの多結晶シ
リコン膜１８を堆積する。

【００４６】続いて、図２（ｂ）に示す工程で、スパッ
タ法により、コンタクトメタルとしての厚みが約５ｎｍ
のチタン膜１９と、バリアメタルとしての厚みが約１０
ｎｍの窒化チタン膜２０との積層膜を堆積する。つま
り、接続孔１７内には、チタン膜／多結晶シリコン膜／
チタン膜からなる積層膜が形成される。

【００４７】次に、図２（ｃ）に示す工程で、ＣＶＤ法
により、接続孔１７内も含めて基板の全面上に、タング
ステン膜２１を堆積する。このＣＶＤ処理の際のプロセ
ス温度が約５００℃であるために、接続孔１７内のチタ
ン膜／多結晶シリコン膜／チタン膜からなる積層膜がシ
リサイド化反応を起こし、自己整合的にチタンシリサイ
ド膜２２が形成される。

【００４８】その後、図２（ｄ）に示す工程で、ＣＭＰ
法により、基板表面の平坦化を行なうとともにタングス
テン膜２１を接続孔内に埋め込む。これにより、コンタ
クト部において、高濃度ソース・ドレイン拡散層１０ｂ
の上に形成されたコバルトシリサイド膜１３と、接続孔
の底部に形成されたチタンシリサイド膜２２とが直接接
触する。

【００４９】したがって、本実施形態によると、図２
（ｄ）に示すように、高濃度ソース・ドレイン拡散層１
０ｂの上に形成されたコバルトシリサイド膜１３と、接
続孔の底部に形成されたチタンシリサイド膜２２とが直
接接触していて、コバルトシリサイド膜１３は膜減りを
起こしていない。すなわち、図１（ｂ）に示す工程で、
コバルトシリサイド膜１３の上にチタン膜１４を形成し
ているので、図１（ｄ）に示す工程で、接続孔１７を形
成する際に、プラズマ窒化膜１５とチタン膜１４とのエ
ッチング選択比は大きく確保することができることか
ら、接続孔１７がコバルトシリサイド膜１３に達しない
ようにエッチングを停止させることが可能になる。した
がって、コバルトシリサイド膜１３のうち接続孔１７の
下方に位置する部分の膜減りを抑制することができる。
なお、特にシリサイド化をしない場合には、チタン膜に
代えてより低抵抗の金属膜を形成することも効果的であ
る。

【００５０】また、図２（ａ）に示す工程で、接続孔１
７底部のチタン膜１４の上に多結晶シリコン膜を選択的
に形成しておくことにより、その後のタングステン膜の
堆積時の高温処理を利用して、高濃度ソース・ドレイン
拡散層１０ｂの上のコバルトシリサイド膜１３とタング
ステン膜２１との間に、低抵抗のチタンシリサイド膜２
２を自己整合的に形成することができる。その結果、コ
ンタクト抵抗の低減とを実現することができる。

【００５１】なお、本実施形態においては、高濃度ソー
ス・ドレイン拡散層１０ｂ上にコバルトシリサイド膜１
３を、接続孔内にはチタンシリサイド膜１４をそれぞれ
形成したが、本発明はかかる実施形態に限定されるもの
ではなく、高濃度ソース・ドレイン拡散層１０ｂの上，
又は接続孔内のいずれにおいても、コバルトシリサイド
膜，チタンシリサイド膜，ニッケルシリサイド膜などの
各種シリサイド膜のうちから任意に選択したシリサイド
膜を設けることができ、いずれの場合においても、本実
施形態と同じ効果を発揮することができる。

【００５２】また、本実施形態においては、接続孔１７
の底部にチタンシリサイド膜２２を形成しているが、こ
のチタンシリサイド膜２２の形成は必ずしも必要ではな
い。例えば、図２（ａ）に示す工程における多結晶シリ
コン膜１８の形成を省略することで、接続孔１７の底部
にチタン膜１４及び１９と窒化チタン膜２０との積層膜
を形成することによっても、コバルトシリサイド膜１３
の目減りに起因するコンタクト抵抗の増大を抑制する効
果は得られる。ただし、接続孔１７の底部にチタンシリ
サイド膜２２を形成することで、コンタクト抵抗をより
積極的に低減することができるという著効を発揮するこ
とができる。

【００５３】（第２の実施形態）図３（ａ）〜（ｄ）
は、本発明の第２の実施形態における半導体装置の製造
工程を示す断面図である。

【００５４】まず、図３（ａ）に示す工程で、シリコン
基板１１上に、厚みが約５ｎｍの酸化膜や酸窒化膜から
なるゲート絶縁膜１２ａと、厚みが約１００ｎｍのポリ
シリコン膜からなるゲート電極１２ｂと、厚みが約２０
０ｎｍの窒化膜からなるゲート上保護膜１２ｃと、厚み
が約７０ｎｍの酸化膜からなるサイドウォール１２ｄと
により構成される絶縁ゲート１２を形成する。また、シ
リコン基板１１内に、ゲート電極１２ｂの両側に位置す
る領域に低濃度の不純物を導入してなる低濃度ソース・
ドレイン拡散層１０ａと、この低濃度ソース・ドレイン
領域１０ａに隣接する領域に高濃度の不純物を導入して
なる高濃度ソース・ドレイン拡散層１０ｂとを形成す
る。図３（ａ）は、このときの高濃度ソース・ドレイン
領域１０ｂ形成後の状態を示している。このとき、ゲー
ト上保護膜１２ｃ及びサイドウォール１２ｄをマスクに
高濃度の不純物を導入した後、アッシングや表面洗浄に
よって、高濃度ソース・ドレイン拡散層１０ｂ上には自
然酸化膜３１が不均一に形成される。

【００５５】そこで、図３（ｂ）に示すように、コバル
ト膜の堆積前に、５％の水素を添加したヘリウムガス
を、圧力が約１３．３Ｐａ（≒１００ｍTorr），電力が
約４００Ｗの条件でプラズマ化して、約６０秒間逆スパ
ッタを行ない、ヘリウムイオン３２の物理的スパッタ
と、水素イオン３３による還元反応とによって自然酸化
膜３１の除去を行なう。従来のように、アルゴンイオン
による物理的スパッタによって自然酸化膜の除去を行な
うのとは異なり、ヘリウムイオンはアルゴンイオンより
も質量が軽いので、シリコン基板１１が逆スパッタによ
り除去される量は極めて少ない。また、物理的スパッタ
のみによって自然酸化膜３１の除去を行なうのとは異な
り、水素イオン３３による還元反応という化学反応を利
用することで、シリコン基板１１の除去される量をより
低減することができる。その結果、図３（ｃ）に示す工
程で、自然酸化膜３１を除去した後において、シリコン
基板１１の高濃度ソース・ドレイン拡散層１０ｂは平坦
表面３５を有している。このとき、プラズマ条件は、チ
ャンバの形状に大きく依存することから、圧力が約０．
１３３３Ｐａ（≒１ｍTorr）〜６６．６５Ｐａ（５００
ｍＴｏｒｒ）、電力が１０Ｗ〜１０００Ｗの間の条件を
選択して最適化を行なうことで、平坦表面３５の形成を
実現することができる。

【００５６】また、ヘリウムガスにおける水素ガスの混
合割合は１０％未満であることが好ましい。水素ガスの
割合が過度に多くなると、シリコン基板１１を構成する
シリコン原子との反応によるエッチング作用が大きくな
るからである。

【００５７】次に、図３（ｄ）に示す工程で、スパッタ
リング法を用い、コバルト原子を真空中で連続搬送させ
て、高濃度ソース・ドレイン拡散層１０ｂの平坦表面３
５の上に、厚みが約５ｎｍのコバルト膜を形成した後、
４００℃〜９００℃の２ステップによる熱処理工程及び
ＳＰＭ洗浄／ＡＰＭ洗浄による選択エッチング工程を経
て、最終的に、高濃度ソース・ドレイン拡散層１０ｂの
上に厚みが約２０ｎｍのコバルトシリサイド膜３７を形
成する。

【００５８】本実施形態によれば、図３（ｂ）に示す工
程で、従来のアルゴンガスを用いたプラズマではなく、
水素ガスを添加したヘリウムガスを用いたプラズマによ
る逆スパッタリングを行なって、サイドウォール形成時
のドライエッチング後のシリコン酸化膜３１を除去する
ようにしたので、平坦表面３５を有する高濃度ソース・
ドレイン拡散層１０ｂの上に、コバルトシリサイド膜３
７を平坦に形成することができる。したがって、アグロ
メレーション等に起因する接合リークの発生を抑制する
ことができる。

【００５９】なお、本実施形態においては、高濃度ソー
ス・ドレイン拡散層１０ｂの上にコバルトシリサイド膜
３７を形成したが、本発明はかかる実施形態に限定され
るものではなく、コバルトシリサイド膜に代えて、チタ
ンシリサイド膜，ニッケルシリサイド膜等の他の種類の
シリサイド膜を設けた場合にも、本実施形態と同じ効果
を発揮することができる。

【００６０】（第３の実施形態）図４（ａ），（ｂ）
は、本発明の第３の実施形態における半導体装置の製造
工程を示す断面図である。

【００６１】まず、図４（ａ）に示す工程で、シリコン
基板１１上に、厚みが約５ｎｍの酸化膜や酸窒化膜から
なるゲート絶縁膜１２ａと、厚みが約１００ｎｍのポリ
シリコン膜からなるゲート電極１２ｂと、厚みが約２０
０ｎｍの窒化膜からなるゲート上保護膜１２ｃと、厚み
が約７０ｎｍの酸化膜からなるサイドウォール１２ｄと
により構成される絶縁ゲート１２を形成する。また、シ
リコン基板１１内に、ゲート電極１２ｂの両側に位置す
る領域に低濃度の不純物を導入してなる低濃度ソース・
ドレイン拡散層１０ａと、この低濃度ソース・ドレイン
領域１０ａに隣接する領域に高濃度の不純物を導入して
なる高濃度ソース・ドレイン拡散層１０ｂとを形成す
る。

【００６２】その後、高濃度ソース・ドレイン拡散層１
０ｂ上の自然酸化膜を除去した後、コリメートスパッタ
法により、高濃度ソース・ドレイン拡散層１０ｂの上に
厚みが約５ｎｍのコバルト膜４２を形成する。ここで用
いたコリメートスパッタ法は、スパッタされた原子がい
ろいろな方向に飛んでいく一般的なスパッタ法とは異な
り、ターゲットと基板との間に基板面に直交する方向に
並ぶ多数の薄い板（コリメータ，通常ハニカム状であ
る）を挿入して、横方向に飛行するスパッタされた原子
をコリメータに付着させて、基板面にほぼ垂直に飛行す
る原子のみを基板上に積み上げていく方法である。スパ
ッタ条件は、圧力が約０．２６６６Ｐａ（≒２ｍＴｏｒ
ｒ），電力が約１０００Ｗ，コバルトターゲット−シリ
コン基板間隔が約１００ｍｍ，シリコン基板温度が約１
００℃である。コリメートスパッタ法によって形成され
る膜のステップカバレジは、従来のスパッタ法によって
形成された膜の約５倍であるために、コバルト膜のうち
高濃度ソース・ドレイン拡散層１０ｂの上に位置する部
分以外の部分，つまり、絶縁ゲート１２上に位置する部
分の厚みを１０ｎｍ未満まで薄くすることができる。

【００６３】このとき、プラズマ条件は、チャンバの形
状に大きく依存することから、圧力が約０．１３３３Ｐ
ａ（≒１ｍTorr）〜１３．３３Ｐａ（１００ｍＴｏｒ
ｒ）、電力が１０Ｗ〜１５０００Ｗの間の条件を選択し
て最適化を行なうことで、ステップカバレジが良好とな
るコリメートスパッタを実現することができる。

【００６４】次に、図４（ｂ）に示す工程で、４００℃
〜９００℃の２ステップによる熱処理工程及びＳＰＭ洗
浄／ＡＰＭ洗浄による選択エッチング工程を経て、最終
的に、高濃度ソース・ドレイン拡散層１０ｂの上に厚み
が約２０ｎｍのコバルトシリサイド膜４５を形成する。

【００６５】本実施形態の製造方法によると、図４
（ａ）に示す工程においてコリメートスパッタ法によっ
てコバルト膜４２を形成するようにしているので、ステ
ップカバレジの改善によって、コバルト膜４２のうち絶
縁ゲート１２間に位置する部分（つまり、高濃度ソース
・ドレイン拡散層１０ｂ上の部分）の厚みと、絶縁ゲー
ト１２上に位置する部分の厚みとの差を極めて小さくで
きる。したがって、コバルト膜４２のうち絶縁ゲート１
２上に位置する部分の厚みが薄くても、所望の厚みのシ
リサイド膜を形成するのに必要な厚みを得ることでき
る。その結果、ＳＰＭ洗浄／ＡＰＭ洗浄による選択エッ
チング工程で除去する必要があるコバルト膜の厚みが薄
いことから、図４（ｂ）に示す工程におけるエッチング
時間を短縮することができ、サイドウォール１２ｄの後
退を抑制することができる。よって、コバルトシリサイ
ド膜４５とサイドウォール１２ｄとの間隙に窒化膜が介
在することによる欠陥の発生を抑制することができ、欠
陥に起因する接合リークの抑制を実現することができ
る。

【００６６】なお、本実施形態においては、指向性を高
めてステップカバレジを向上させるために、コリメート
スパッタ法によりコバルト膜を形成したが、他の指向性
を高めたスパッタ法を採用しても本実施形態と同程度又
はそれ以上の効果を得ることができる。例えば、遠距離
スパッタ法（ロングスロースパッタ法ともいう）ではス
テップカバレジが一般的なスパッタ法の５倍程度に向上
し、イオン化メタルスパッタ法ではステップカバレジが
一般的なスパッタ法の８倍程度に向上する。ただし、遠
距離スパッタ法とは、堆積しようとする膜を構成する物
質（この実施形態ではコバルト）を含むターゲットと基
板との間の距離を通常のスパッタ法よりも広くし、か
つ、プロセス圧力を通常のスパッタ法よりも低くするこ
とで、指向性を高めたスパッタ法をいう。また、イオン
化メタルスパッタ法とは、ターゲットからスパッタされ
た原子をイオン化させ、このイオン化された原子を、セ
ルフバイアスにより、あるいは基板（被加工物）を固定
するステージに印加されたバイアスにより加速すること
で、指向性を高めたスパッタ法をいう。

【００６７】なお、本実施形態においては、高濃度ソー
ス・ドレイン拡散層１０ｂの上にコバルトシリサイド膜
４５を形成したが、本発明はかかる実施形態に限定され
るものではなく、コバルトシリサイド膜に代えて、チタ
ンシリサイド膜，ニッケルシリサイド膜等の他の種類の
シリサイド膜を設けた場合にも、本実施形態と同じ効果
を発揮することができる。

【００６８】（第４の実施形態）図５（ａ）〜（ｄ）及
び図６（ａ），（ｂ）は、本発明の第４の実施形態につ
いての、拡散層上に高融点金属シリサイド膜を有する半
導体装置の製造工程を示す断面図である。

【００６９】まず、図５（ａ）に示す工程で、シリコン
基板１１上に、厚みが約５ｎｍの酸化膜や酸窒化膜から
なるゲート絶縁膜１２ａと、厚みが約１００ｎｍのポリ
シリコン膜からなるゲート電極１２ｂと、厚みが約２０
０ｎｍの窒化膜からなるゲート上保護膜１２ｃと、厚み
が約７０ｎｍの酸化膜からなるサイドウォール１２ｄと
により構成される絶縁ゲート１２を形成する。また、シ
リコン基板１１内に、ゲート電極１２ｂの両側に位置す
る領域に低濃度の不純物を導入してなる低濃度ソース・
ドレイン拡散層１０ａと、この低濃度ソース・ドレイン
領域１０ａに隣接する領域に高濃度の不純物を導入して
なる高濃度ソース・ドレイン拡散層１０ｂとを形成す
る。図５（ａ）は、このときの高濃度ソース・ドレイン
領域１０ｂ形成後の状態を示している。このとき、ゲー
ト上保護膜１２ｃ及びサイドウォール１２ｄをマスクに
高濃度の不純物を導入した後、アッシングや表面洗浄に
よって、高濃度ソース・ドレイン拡散層１０ｂ上には自
然酸化膜３１が不均一に形成される。

【００７０】そこで、図５（ｂ）に示すように、コバル
ト膜の堆積前に、５％の水素を添加したヘリウムガス
を、圧力が約１３．３Ｐａ（≒１００ｍTorr）電力が約
４００Ｗの条件でプラズマ化して、約６０秒間逆スパッ
タを行ない、ヘリウムイオン３２の物理的スパッタと、
水素イオン３３による還元反応とによって自然酸化膜３
１の除去を行なう。従来のように、アルゴンイオンによ
る物理的スパッタのみによって自然酸化膜の除去を行な
うのとは異なり、ヘリウムイオンはアルゴンイオンより
も質量が軽いので、シリコン基板１１が逆スパッタによ
り除去される量は極めて少なく、図５（ｃ）に示す工程
で、自然酸化膜３１を除去した後において、シリコン基
板１１の高濃度ソース・ドレイン拡散層１０ｂは平坦表
面３５を有している。このとき、プラズマ条件は、チャ
ンバの形状に大きく依存することから、圧力が約０．１
３３３Ｐａ（≒１ｍTorr）〜６６．６５Ｐａ（５００ｍ
Ｔｏｒｒ）、電力が１０Ｗ〜１０００Ｗの間の条件を選
択して最適化を行なうことで、平坦表面３５の形成を実
現することができる。

【００７１】次に、図５（ｄ）に示す工程で、スパッタ
リング法を用い、コバルト原子を真空中で連続搬送させ
て、高濃度ソース・ドレイン拡散層１０ｂの平坦表面３
５の上に、厚みが約５ｎｍのコバルト膜を形成する。こ
のとき、コリメートスパッタ法により、高濃度ソース・
ドレイン拡散層１０ｂの上に厚みが約５ｎｍのコバルト
膜４２を形成する。スパッタ条件は、圧力が約０．２６
６６Ｐａ（≒２ｍＴｏｒｒ），電力が約１０００Ｗ，コ
バルトターゲット−シリコン基板間隔が約１００ｍｍ，
シリコン基板温度が約１００℃である。コリメートスパ
ッタ法によって形成される膜のステップカバレジは、従
来のスパッタ法によって形成された膜の約５倍であるた
めに、コバルト膜のうち高濃度ソース・ドレイン拡散層
１０ｂの上に位置する部分以外の部分，つまり、絶縁ゲ
ート１２上に位置する部分の厚みを１０ｎｍ未満まで薄
くすることができる。

【００７２】このとき、プラズマ条件は、チャンバの形
状に大きく依存することから、圧力が約０．１３３３Ｐ
ａ（≒１ｍTorr）〜１３．３３Ｐａ（１００ｍＴｏｒ
ｒ）、電力が１０Ｗ〜１５０００Ｗの間の条件を選択し
て最適化を行なうことで、ステップカバレジが良好とな
るコリメートスパッタを実現することができる。

【００７３】次に、図６（ａ）に示す工程で、４００℃
〜９００℃の２ステップによる熱処理工程及びＳＰＭ洗
浄／ＡＰＭ洗浄による選択エッチング工程を経て、最終
的に、高濃度ソース・ドレイン拡散層１０ｂの上に厚み
が約２０ｎｍのコバルトシリサイド膜４５を形成する。
このとき、図５（ｄ）に示す工程においてコリメートス
パッタ法によってコバルト膜４２を形成するようにして
いるので、ステップカバレジの改善によって、コバルト
膜４２のうち絶縁ゲート１２間の高濃度ソース・ドレイ
ン拡散層１０ｂ上に位置する部分の厚みと、絶縁ゲート
１２上に位置する部分の厚みとの差を極めて小さくでき
る。したがって、ＳＰＭ洗浄／ＡＰＭ洗浄による選択エ
ッチング工程で除去する必要があるコバルト膜の厚みが
薄いことから、図６（ａ）に示す工程におけるエッチン
グ時間を短縮することができ、サイドウォール１２ｄの
後退を抑制することができる。

【００７４】次に、図６（ｂ）に示す工程で、第１の実
施形態における図１（ｂ）〜（ｄ）及び図２（ａ）〜
（ｄ）に示す工程と同じ工程を行なう。すなわち、選択
ＣＶＤ法により、コバルトシリサイド膜４５の上に、厚
みが約５ｎｍのチタン膜１４を選択的に堆積した後、セ
ルフアラインコンタクトを可能とするためのエッチング
ストッパ膜となる厚みが約５０ｎｍのプラズマ窒化膜１
５と、厚みが約６００ｎｍのシリコン酸化膜からなる層
間絶縁膜１６とを形成した後、選択ＣＶＤ法により、接
続孔１７内のチタン膜１４上に、厚みが約２０ｎｍの多
結晶シリコン膜を堆積する。続いて、スパッタ法によ
り、コンタクトメタルとしての厚みが約５ｎｍのチタン
膜１９と、バリアメタルとしての厚みが約１０ｎｍの窒
化チタン膜２０との積層膜を堆積する。さらに、ＣＶＤ
法により、接続孔１７内も含めて基板の全面上に、タン
グステン膜２１を堆積する。このＣＶＤ処理の際のプロ
セス温度が約５００℃であるために、接続孔１７内のチ
タン膜／多結晶シリコン膜／チタン膜からなる積層膜が
シリサイド化反応を起こし、自己整合的にチタンシリサ
イド膜２２が形成される。その後、ＣＭＰ法により、基
板表面の平坦化を行なうとともにタングステン膜２１を
接続孔内に埋め込む。これにより、コンタクト部におい
て、高濃度ソース・ドレイン拡散層１０ｂの上に形成さ
れたコバルトシリサイド膜４５と、接続孔の底部に形成
されたチタンシリサイド膜２２とが直接接触する。

【００７５】本実施形態の製造方法によると、上記各実
施形態の効果を併せて発揮することができる。

【００７６】すなわち、コバルトシリサイド膜４５は平
坦であり、かつ、コバルトシリサイド膜４５とサイドウ
ォール１２ｄとの間に間隙が発生するのを抑制すること
ができる。従って、欠陥やアグロメレーション等に起因
する接合リークを抑制することができる。

【００７７】また、接続孔１７の底部におけるコバルト
シリサイド膜４５の膜減りを抑制することができるの
で、コンタクト抵抗の増大を抑制できる、しかも、接続
孔１７の底部にチタンシリサイド膜２２を自己整合的に
形成しているので、コンタクト抵抗の低減を図ることが
できる。

【００７８】なお、本実施形態においても、上記第１〜
第３の実施形態において説明したとおりの変形を施すこ
とができる。つまり、高濃度ソース・ドレイン拡散層１
０ｂ，接続孔内のいずれにおいても、コバルトシリサイ
ド膜，チタンシリサイド膜，ニッケルシリサイド膜など
の各種シリサイド膜のうちから任意に選択したシリサイ
ド膜を設けることができ、いずれの場合においても、本
実施形態と同じ効果を発揮することができる。また、コ
バルト膜の形成の際に、コリメートスパッタ法に代え
て、遠距離スパッタ法（ロングスロースパッタ法）やイ
オン化メタルスパッタ法を採用することができる。

【００７９】（その他の実施形態）上記各実施形態にお
いては、ゲート電極１２ｂの上にゲート上保護膜１２ｃ
が形成されている状態で、サリサイド工程を行なうよう
にしているので、ゲート電極１２ｂの上部はシリサイド
化されていないが、ゲート上保護膜１２ｃが存在しない
状態でサリサイド工程を行なって、ゲート電極１２ｂの
上部をシリサイド化するようにしても、上記各実施形態
と同じ効果を得ることができる。

【００８０】また、本発明は、ＳＯＩ基板つまり絶縁性
基板の上に半導体領域を有する基板上のＭＯＳトランジ
スタを設けた半導体装置にも適用しうることはいうまで
もない。

【００８１】

【発明の効果】本発明によると、拡散層上にシリサイド
膜を設けた半導体装置又はその製造方法において、接続
孔の食い込みに起因するシリサイド膜の目減りや、拡散
層表面のサーフェイスラフネスの増大、サイドウォール
の後退などを抑制する手段を講じたので、コンタクト抵
抗の低減や接合リークの低減を図ることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に
おける製造工程のうちコバルトシリサイド膜を形成した
後、接続孔を形成するまでの工程を示す断面図である。

【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態に
おける製造工程のうち接続孔を形成した後の工程を示す
断面図である。

【図３】（ａ）〜（ｄ）は、本発明の第２の実施形態に
係るヘリウムプラズマによる逆スパッタなどの工程を示
す断面図である。

【図４】（ａ），（ｂ）は、本発明の第３の実施形態に
係る指向性を高めたコリメートスパッタによるコバルト
シリサイド膜を形成する工程などを示す断面図である。

【図５】（ａ）〜（ｄ）は、本発明の第４の実施形態に
係る製造工程のうちコバルト膜を堆積するまでの工程を
示す断面図である。

【図６】（ａ），（ｂ）は、本発明の第４の実施形態に
係る製造工程のうちコバルト膜を堆積した後の工程を示
す断面図である。

【図７】（ａ）〜（ｄ）は、従来のサリサイド技術にお
けるコンタクト形成工程を示す断面図である。

【図８】（ａ）〜（ｄ）は、従来のサリサイド技術にお
けるコバルトシリサイド膜を形成する前の工程を詳細に
説明するための断面図である。

【図９】（ａ）〜（ｃ）は、従来のサリサイド技術にお
けるコバルトシリサイド膜を形成する際の手順を詳細に
示す断面図である。

【符号の説明】

１０ａ 低濃度ソース・ドレイン拡散層 １０ｂ 高濃度ソース・ドレイン拡散層 １１ シリコン基板 １２ 絶縁ゲート １２ａ ゲート絶縁膜 １２ｂ ゲート電極 １２ｃ ゲート上保護膜 １２ｄ サイドウォール １３ コバルトシリサイド膜 １４ １９ チタン膜 １５ プラズマ窒化膜 １６ 酸化膜 １７ 接続孔 １８ 多結晶シリコン膜 ２０ 窒化チタン膜 ２１ タングステン膜 ２２ チタンシリサイド膜 ３０ アルゴンイオン ３１ 自然酸化膜 ３２ ヘリウムイオン ３３ 水素イオン ３５ 平坦表面 ３７ コバルトシリサイド膜 ４２ コバルト膜 ４５ コバルトシリサイド膜 Ｒａ 間隙部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB20 BB21 BB25 CC01 DD16 DD17 DD23 DD32 DD37 DD43 DD46 DD64 DD75 DD80 DD84 FF18 GG09 GG10 GG14 HH15 5F033 JJ19 JJ27 JJ33 KK25 KK27 NN06 NN07 NN12 PP07 PP09 PP15 PP22 PP33 QQ37 QQ48 QQ70 RR04 RR06 SS13 SS15 TT07 XX08

Claims (21)

【特許請求の範囲】
1. 【請求項１】 半導体領域を有する基板と、 上記半導体領域内に設けられた拡散層と、 上記拡散層の上に設けられたシリサイド膜と、 上記シリサイド膜の上に設けられた金属膜と、 上記基板の上に設けられた層間絶縁膜と、 上記層間絶縁膜を貫通して上記金属膜に到達する接続孔
   に埋め込まれた金属プラグとを備えている半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 上記シリサイド膜は、チタンシリサイド膜，コバルトシ
   リサイド膜及びニッケルシリサイド膜のうちのいずれか
   １つであることを特徴とする半導体装置。
3. 【請求項３】 請求項１又は２に記載の半導体装置にお
   いて、 上記接続孔の底部には、上記金属膜を構成する金属がシ
   リサイド化してなる第２のシリサイド膜が埋め込まれて
   いることを特徴とする半導体装置。
4. 【請求項４】 請求項３に記載の半導体装置において、 上記金属膜は、チタン，コバルト及びニッケルのうちの
   いずれか１つを含むことを特徴とする半導体装置。
5. 【請求項５】 半導体領域と、半導体領域の上に設けら
   れたゲート電極と、半導体領域のうちゲート電極の側方
   に位置する領域に設けられた拡散層とを有する基板の上
   に、リフラクトリ金属膜を形成する工程（ａ）と、 熱処理を施して、上記リフラクトリ金属膜のうち上記拡
   散層と接触する部分をシリサイド化することにより、上
   記拡散層の上に自己整合的にシリサイド膜を形成する工
   程（ｂ）と、 上記リフラクトリ金属膜のうちシリサイド化された部分
   以外の部分を除去する工程（ｃ）と、 上記シリサイド膜の上に金属膜を選択的に堆積する工程
   （ｄ）と、 基板上に層間絶縁膜を形成した後、層間絶縁膜に上記金
   属膜に到達する接続孔を開口する工程（ｅ）と、 上記接続孔内に導体材料を埋め込んで、導体プラグを形
   成する工程（ｆ）とを含む半導体装置の製造方法。
6. 【請求項６】 請求項５に記載の半導体装置の製造方法
   において、 上記工程（ａ）では、上記リフラクトリ金属膜として、
   チタン，コバルト及びニッケルのうちのいずれか１つを
   含む膜を形成することを特徴とする半導体装置の製造方
   法。
7. 【請求項７】 請求項５又は６に記載の半導体装置の製
   造方法において、 上記ステップ（ｅ）の後で上記工程（ｆ）の前に、上記
   接続孔内の上記金属膜の上に選択的に多結晶シリコン膜
   を形成する工程をさらに含み、 上記工程（ｆ）では、上記導体材料を高温で堆積するこ
   とにより、上記金属膜と上記多結晶シリコン膜とを反応
   させて、上記接続孔内に第２のシリサイド膜を形成する
   ことを特徴とする半導体装置の製造方法。
8. 【請求項８】 請求項７に記載の半導体装置の製造方法
   において、 上記工程（ｄ）では、上記金属膜として、チタン，コバ
   ルト及びニッケルのうちいずれか１つを含む膜を形成す
   ることを特徴とする半導体装置の製造方法。
9. 【請求項９】 基板上に露出した拡散層の上にシリサイ
   ド膜を形成する工程を少なくとも含む半導体装置の製造
   方法において、 上記シリサイド膜を形成する工程の前に、上記拡散層上
   に不均一に残存する酸化膜をヘリウムを主成分とする混
   合ガスから発生するプラズマで除去し、連続して基板上
   に上記シリサイド膜を形成するための金属膜を形成する
   ことを特徴とする半導体装置の製造方法。
10. 【請求項１０】 請求項９に記載の半導体装置の製造方
    法において、 上記混合ガスは、水素が添加されていることを特徴とす
    る半導体装置の製造方法。
11. 【請求項１１】 請求項１０に記載の半導体装置の製造
    方法において、 上記混合ガスにおける水素の添加量が１０％未満である
    ことを特徴とする半導体装置の製造方法。
12. 【請求項１２】 半導体領域と、半導体領域の上に設け
    られたゲート電極及びその側面上のサイドウォールと、
    半導体領域のうちゲート電極の側方に位置する領域に設
    けられた拡散層とを有する基板の上に、リフラクトリ金
    属膜を形成する工程（ａ）と、 熱処理を施して、上記リフラクトリ金属膜のうち上記拡
    散層と接触する部分をシリサイド化することにより、上
    記拡散層の上に自己整合的にシリサイド膜を形成する工
    程（ｂ）と、 上記リフラクトリ金属膜のうちシリサイド化された部分
    以外の部分を除去する工程（ｃ）とを含む半導体装置の
    製造方法において、 上記工程（ａ）では、指向性を高めたスパッタリング方
    法により上記リフラクトリ金属膜を形成することを特徴
    とする半導体装置の製造方法。
13. 【請求項１３】 請求項１２記載の半導体装置の製造方
    法において、 上記工程（ａ）では、ターゲットと基板の間に、コリメ
    ータを挿入することで指向性を高めたコリメートスパッ
    タ法を用いることを特徴とする半導体装置の製造方法。
14. 【請求項１４】 請求項１２記載の半導体装置の製造方
    法において、 上記工程（ａ）では、遠距離スパッタ法を用いることを
    特徴とする半導体装置の製造方法。
15. 【請求項１５】 請求項１２記載の半導体装置の製造方
    法において、 上記工程（ａ）では、スパッタされた原子をイオン化さ
    せ、そのイオン化された原子をバイアスによって加速さ
    せることで指向性を高めたイオン化メタルスパッタ法で
    あることを特徴とする半導体装置の製造方法。
16. 【請求項１６】 請求項１２〜１５のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記リフラクトリ金属膜の材料が、チタン，コバルト及
    びニッケルのうちのいずれか１つであることを特徴とす
    る半導体装置の製造方法。
17. 【請求項１７】 半導体領域と、半導体領域の上に設け
    られたゲート電極と、半導体領域のうちゲート電極の側
    方に位置する領域に設けられた拡散層とを有する基板の
    上に、リフラクトリ金属膜を形成する工程（ａ）と、 熱処理を施して、上記リフラクトリ金属膜のうち上記拡
    散層と接触する部分をシリサイド化することにより、上
    記拡散層の上に自己整合的にシリサイド膜を形成する工
    程（ｂ）と、 上記リフラクトリ金属膜のうちシリサイド化された部分
    以外の部分を除去する工程（ｃ）と、 上記シリサイド膜の上に金属膜を選択的に堆積する工程
    （ｄ）と、 基板上に層間絶縁膜を形成した後、層間絶縁膜に上記金
    属膜に到達する接続孔を開口する工程（ｅ）と、 上記接続孔内に導体材料を埋め込んで、導体プラグを形
    成する工程（ｆ）とを含む半導体装置の製造方法におい
    て、 上記工程（ａ）の前に、上記拡散層に不均一に残存する
    酸化膜をヘリウムを主成分とする混合ガスから発生する
    プラズマにより除去するとともに、 上記工程（ａ）は、上記酸化膜を除去した後に拡散層の
    表面を大気に晒さずに連続して上記リフラクトリ金属膜
    を形成し、かつ、リフラクトリ金属膜を指向性を高めた
    スパッタ方法で形成することを特徴とする半導体装置の
    製造方法。
18. 【請求項１８】 請求項１７に記載の半導体装置の製造
    方法において、 上記混合ガスは、水素の添加量が１０％未満であり、 上記工程（ａ）では、ターゲットと上記基板との間にコ
    リメータを挿入することで指向性を高めたコリメートス
    パッタ法を用いることを特徴とする半導体装置の製造方
    法。
19. 【請求項１９】 請求項１７に記載の半導体装置の製造
    方法において、 上記混合ガスは、水素の添加量が１０％未満であり、 上記工程（ａ）では、遠距離スパッタ法を用いることを
    特徴とする半導体装置の製造方法。
20. 【請求項２０】 請求項１７に記載の半導体装置の製造
    方法において、 上記混合ガスは、水素の添加量が１０％未満であり、 上記工程（ａ）では、ターゲットからスパッタされた原
    子をイオン化させ、イオン化された原子をバイアスによ
    って加速させることで指向性を高めた，イオン化メタル
    スパッタ法を用いることを特徴とする半導体装置の製造
    方法。
21. 【請求項２１】 請求項１７〜２０のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記工程（ａ）では、上記リフラクトリ金属膜として、
    チタン，コバルト及びニッケルのうちいずれか１つを含
    む膜を形成することを特徴とする半導体装置の製造方
    法。