JP4944373B2 - 遅延固定ループ回路 - Google Patents
遅延固定ループ回路 Download PDFInfo
- Publication number
- JP4944373B2 JP4944373B2 JP2004359563A JP2004359563A JP4944373B2 JP 4944373 B2 JP4944373 B2 JP 4944373B2 JP 2004359563 A JP2004359563 A JP 2004359563A JP 2004359563 A JP2004359563 A JP 2004359563A JP 4944373 B2 JP4944373 B2 JP 4944373B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock
- signal
- output signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 41
- 230000003111 delayed effect Effects 0.000 claims description 23
- 230000001934 delay Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- DSSYKIVIOFKYAU-XCBNKYQSSA-N (R)-camphor Chemical compound C1C[C@@]2(C)C(=O)C[C@@H]1C2(C)C DSSYKIVIOFKYAU-XCBNKYQSSA-N 0.000 description 1
- 241000723346 Cinnamomum camphora Species 0.000 description 1
- 229960000846 camphor Drugs 0.000 description 1
- 229930008380 camphor Natural products 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G19/00—Table service
- A47G19/22—Drinking vessels or saucers used for table service
- A47G19/2205—Drinking glasses or vessels
- A47G19/2222—Straw holders therefor
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G21/00—Table-ware
- A47G21/18—Drinking straws or the like
- A47G21/181—Drinking straws or the like combined with cutlery or other eating utensils
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Description
1.遅延固定ループ回路を広い周波数帯域で動作させるためには、遅延ライン102を構成する単位遅延回路の数を増加する必要がある。
2.単位遅延回路の数が増加すれば遅延ライン102が占める面積が大きくなる。
3.単位遅延回路の数が増加するほど消費電力が増加する。
また、前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より高い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より短い第2遅延時間遅延させた後に分周し、前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より長い第3遅延時間遅延させた後に分周することを特徴とする。
102、202 遅延ライン
103、203 クロックドライバ
104、204 データ出力ドライバ
105、109、205、209 クロック分周器
106、206 位相比較器
107、207 遅延制御部
108、208 レプリカ遅延部
210 クロック周期検出器
211 RC遅延選択部
301 イネーブル部
302〜305、411〜414、421〜424 遅延部
306〜310 検出ユニット
311 制御信号発生部
415、425 選択部
Claims (14)
- 外部クロック信号を受信するクロックバッファと、
前記クロックバッファの出力信号を受信して一定時間遅延させて出力する遅延選択部と、
前記遅延選択部の出力信号を受信して一定時間遅延させて出力する遅延ラインと、
前記クロックバッファの出力信号の周波数を1/n(nは、2以上の自然数)に分周する第1クロック分周器と、
前記遅延ラインの出力信号の周波数を1/nに分周する第2クロック分周器と、
前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、
前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、
前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部と、
前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して第1制御信号グループ及び第2制御信号グループを出力するクロック周期検出器とを備え、
前記第1制御信号グループは、前記外部クロック信号の周波数の属する範囲を反映した信号のグループであり、前記第1及び第2クロック分周器に入力されて、該第1及び第2クロック分周器に入力される信号を一定時間遅延させるのに使用され、
前記第2制御信号グループは、前記外部クロック信号の周期を反映した信号のグループであり、前記遅延選択部に入力されて、該遅延選択部の遅延時間を調整するのに使用されることを特徴とする遅延固定ループ回路。 - 前記クロック周期検出器が前記外部クロック信号の周期の長短を検出し、
前記クロック周期検出器で検出した前記外部クロック信号の周波数が第1周波数の範囲内にある場合、前記第1及び第2クロック分周器は、各々に入力される信号を第1遅延時間遅延させた後に分周することを特徴とする請求項1記載の遅延固定ループ回路。 - 前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より高い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より短い第2遅延時間遅延させた後に分周し、
前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より長い第3遅延時間遅延させた後に分周することを特徴とする請求項2記載の遅延固定ループ回路。 - 前記クロック周期検出器が前記外部クロック信号の周期の長短を検出し、
前記クロック周期検出器で検出した前記外部クロック信号の周波数が第1周波数の範囲より高いほど前記第2制御信号グループにより決定される前記遅延選択部の遅延時間はより長くなり、
前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低いほど前記第2制御信号グループにより決定される前記遅延選択部の遅延時間はより短くなることを特徴とする請求項1記載の遅延固定ループ回路。 - 外部クロック信号を受信するクロックバッファと、
前記クロックバッファの出力信号を受信し、前記外部クロック信号の周期を反映したクロック周期検出信号の入力に応じて粗遅延を行なって出力する遅延選択部と、
前記遅延選択部の出力信号を受信し、微細遅延を行なって出力する遅延ラインと、
前記クロックバッファの出力信号の周波数を分周する第1クロック分周器と、
前記遅延ラインの出力信号の周波数を分周する第2クロック分周器と、
前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、
前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、
前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部と、
前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して前記クロック周期検出信号を出力するクロック周期検出器とを備えることを特徴とする遅延固定ループ回路。 - 前記クロック周期検出器は、前記クロック周期検出信号及び所定のセッティング信号が入力され、前記第1及び第2クロック分周器の遅延時間を制御するための制御信号を出力する制御信号発生部を備えることを特徴とする請求項5記載の遅延固定ループ回路。
- 前記第1クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項6記載の遅延固定ループ回路。
- 前記第2クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項6記載の遅延固定ループ回路。
- 外部クロック信号を受信するクロックバッファと、
前記クロックバッファの出力信号を受信し、前記外部クロック信号の周期を反映したクロック周期検出信号の入力に応じて粗遅延を行なって出力する遅延選択部と、
前記遅延選択部の出力信号を受信し、微細遅延を行なって出力する遅延ラインと、
前記クロックバッファの出力信号の周波数を分周する第1クロック分周器と、
前記遅延ラインの出力信号の周波数を分周する第2クロック分周器と、
前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、
前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、
前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部と、
前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して前記クロック周期検出信号を出力するクロック周期検出器と、を備え、
前記遅延選択部が、
前記クロックバッファの出力信号から、遅延信号を生成する複数の遅延部と、
複数の前記遅延信号及び前記クロック周期検出信号を用いて、前記クロックバッファの出力信号を遅延させる複数の選択部と、を備えていることを特徴とする遅延固定ループ回路。 - 前記クロック周期検出器は、前記クロック周期検出信号及び所定のセッティング信号が入力され、前記第1及び第2クロック分周器の遅延時間を制御するための制御信号を出力する制御信号発生部を備えることを特徴とする請求項9記載の遅延固定ループ回路。
- 前記第1クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項10記載の遅延固定ループ回路。
- 前記第2クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項10記載の遅延固定ループ回路。
- 前記クロック周期検出器は、
前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信するイネーブル部と、
前記レプリカ遅延部の出力信号に応答して複数の遅延信号を出力する複数の遅延部と、
前記イネーブル部の出力信号及び複数の前記遅延部の出力信号の入力に応じて、前記クロック周期検出信号を出力する検出ユニットとをさらに備えることを特徴とする請求項10記載の遅延固定ループ回路。 - 前記遅延部は、RC回路を備えることを特徴とする請求項13記載の遅延固定ループ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-030572 | 2004-04-30 | ||
KR1020040030572A KR100541685B1 (ko) | 2004-04-30 | 2004-04-30 | 지연 동기 루프 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005318507A JP2005318507A (ja) | 2005-11-10 |
JP4944373B2 true JP4944373B2 (ja) | 2012-05-30 |
Family
ID=35186457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004359563A Active JP4944373B2 (ja) | 2004-04-30 | 2004-12-13 | 遅延固定ループ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7298189B2 (ja) |
JP (1) | JP4944373B2 (ja) |
KR (1) | KR100541685B1 (ja) |
TW (1) | TWI271931B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100688530B1 (ko) * | 2005-02-12 | 2007-03-02 | 삼성전자주식회사 | 동작속도 검출장치 및 동작속도 검출방법 |
US7994833B2 (en) * | 2005-09-28 | 2011-08-09 | Hynix Semiconductor Inc. | Delay locked loop for high speed semiconductor memory device |
KR100834400B1 (ko) * | 2005-09-28 | 2008-06-04 | 주식회사 하이닉스반도체 | Dram의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버 |
KR100766373B1 (ko) * | 2005-12-28 | 2007-10-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 클럭 발생장치 |
KR100656464B1 (ko) * | 2005-12-28 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 출력 인에이블 신호 생성장치 및 방법 |
KR100757921B1 (ko) * | 2006-03-07 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 dll 회로 및 클럭 지연 고정 방법 |
KR100801741B1 (ko) * | 2006-06-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 지연고정루프 |
KR100856070B1 (ko) | 2007-03-30 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
JP4772733B2 (ja) * | 2007-04-13 | 2011-09-14 | 株式会社東芝 | Dll回路 |
US20080303565A1 (en) * | 2007-06-08 | 2008-12-11 | Yen-Hsun Hsu | Dll circuit and related method for avoiding stuck state and harmonic locking utilizing a frequency divider and an inverter |
KR100937994B1 (ko) | 2007-12-26 | 2010-01-21 | 주식회사 하이닉스반도체 | 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로 |
US20090243659A1 (en) * | 2008-03-27 | 2009-10-01 | Praveen Mosalikanti | Method and device for detecting the absence of a periodic signal |
US20090243672A1 (en) * | 2008-03-31 | 2009-10-01 | Guneet Singh | Multi-pole delay element delay locked loop (dll) |
KR20100056156A (ko) * | 2008-11-19 | 2010-05-27 | 삼성전자주식회사 | 위상 동기 루프 회로, 위상 동기 루프 회로의 동작 방법, 및 위상 동기 루프 회로를 포함하는 반도체 메모리 장치 |
TWI439052B (zh) * | 2010-09-06 | 2014-05-21 | 鈺創科技股份有限公司 | 具動態加速追相功能之延遲鎖定迴路電路及方法 |
JP5600049B2 (ja) * | 2010-11-11 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
KR101382500B1 (ko) | 2013-01-18 | 2014-04-10 | 연세대학교 산학협력단 | 지연 고정 회로 및 클록 생성 방법 |
KR102047825B1 (ko) | 2013-03-06 | 2019-11-22 | 삼성전자 주식회사 | 분주 클록 생성 장치 및 분주 클록 생성 방법 |
KR101866832B1 (ko) * | 2016-11-29 | 2018-06-12 | 주식회사 티엘아이 | 넓은 범위의 지연 시간으로 조절되는 지연 회로와 이를 포함하는 동기 루프 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2800690B2 (ja) * | 1994-07-28 | 1998-09-21 | 日本電気株式会社 | 位相同期回路 |
JP2771464B2 (ja) * | 1994-09-29 | 1998-07-02 | 日本電気アイシーマイコンシステム株式会社 | ディジタルpll回路 |
JPH1032487A (ja) * | 1996-07-12 | 1998-02-03 | Nippon Steel Corp | タイミング信号発生回路 |
JP3481148B2 (ja) * | 1998-10-15 | 2003-12-22 | 富士通株式会社 | Dll回路を有する集積回路装置 |
JP3789628B2 (ja) * | 1998-01-16 | 2006-06-28 | 富士通株式会社 | 半導体装置 |
JP3789222B2 (ja) * | 1998-01-16 | 2006-06-21 | 富士通株式会社 | Dll回路及びそれを内蔵するメモリデバイス |
JP3993717B2 (ja) * | 1998-09-24 | 2007-10-17 | 富士通株式会社 | 半導体集積回路装置 |
JP4342654B2 (ja) * | 1999-10-12 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 遅延回路および半導体集積回路 |
US6731667B1 (en) * | 1999-11-18 | 2004-05-04 | Anapass Inc. | Zero-delay buffer circuit for a spread spectrum clock system and method therefor |
JP2001176207A (ja) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | 光ディスク装置 |
KR100321755B1 (ko) * | 1999-12-24 | 2002-02-02 | 박종섭 | 록킹 시간이 빠른 지연고정루프 |
JP3865191B2 (ja) * | 2000-02-21 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4446070B2 (ja) * | 2000-04-11 | 2010-04-07 | エルピーダメモリ株式会社 | Dll回路、それを使用する半導体装置及び遅延制御方法 |
JP3807593B2 (ja) * | 2000-07-24 | 2006-08-09 | 株式会社ルネサステクノロジ | クロック生成回路および制御方法並びに半導体記憶装置 |
US6492852B2 (en) * | 2001-03-30 | 2002-12-10 | International Business Machines Corporation | Pre-divider architecture for low power in a digital delay locked loop |
KR100437611B1 (ko) * | 2001-09-20 | 2004-06-30 | 주식회사 하이닉스반도체 | 혼합형 지연 록 루프 회로 |
-
2004
- 2004-04-30 KR KR1020040030572A patent/KR100541685B1/ko active IP Right Grant
- 2004-10-15 TW TW093131286A patent/TWI271931B/zh active
- 2004-10-15 US US10/965,985 patent/US7298189B2/en active Active
- 2004-12-13 JP JP2004359563A patent/JP4944373B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20050242854A1 (en) | 2005-11-03 |
KR20050105558A (ko) | 2005-11-04 |
US7298189B2 (en) | 2007-11-20 |
TWI271931B (en) | 2007-01-21 |
KR100541685B1 (ko) | 2006-01-10 |
JP2005318507A (ja) | 2005-11-10 |
TW200536274A (en) | 2005-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944373B2 (ja) | 遅延固定ループ回路 | |
US6593786B2 (en) | Register controlled DLL reducing current consumption | |
US6919745B2 (en) | Ring-resister controlled DLL with fine delay line and direct skew sensing detector | |
US7397880B2 (en) | Synchronization circuit and synchronization method | |
US6437619B2 (en) | Clock generation circuit, control method of clock generation circuit, clock reproducing circuit, semiconductor memory device, and dynamic random access memory | |
KR100811263B1 (ko) | 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로 | |
US7777543B2 (en) | Duty cycle correction circuit apparatus | |
US20070090867A1 (en) | Clock generation circuit and method of generating clock signals | |
US8536914B2 (en) | DLL including 2-phase delay line and duty correction circuit and duty correction method thereof | |
US10931289B2 (en) | DLL circuit having variable clock divider | |
US7612591B2 (en) | DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus | |
JP2002124873A (ja) | 半導体装置 | |
KR100695525B1 (ko) | 반도체 기억 소자의 지연 고정 루프 | |
US7230875B2 (en) | Delay locked loop for use in synchronous dynamic random access memory | |
US7076013B2 (en) | Clock synchronization device | |
US20040000934A1 (en) | Clock divider and method for dividing clock signal in DLL circuit | |
US7605624B2 (en) | Delay locked loop (DLL) circuit for generating clock signal for memory device | |
US6940325B2 (en) | DLL circuit | |
KR100400041B1 (ko) | 정밀한 위상 조절이 가능한 지연 동기 루프 및 위상 조절방법 | |
KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
KR100541684B1 (ko) | 지연 동기 루프 장치 | |
JP2006333472A (ja) | 遅延ロックループ、および、遅延鎖の設定方法 | |
KR100800139B1 (ko) | 디엘엘 장치 | |
JP2008022466A (ja) | クロック生成回路 | |
KR20080035365A (ko) | 지연고정루프회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100902 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4944373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |