JP4944373B2 - 遅延固定ループ回路 - Google Patents

遅延固定ループ回路 Download PDF

Info

Publication number
JP4944373B2
JP4944373B2 JP2004359563A JP2004359563A JP4944373B2 JP 4944373 B2 JP4944373 B2 JP 4944373B2 JP 2004359563 A JP2004359563 A JP 2004359563A JP 2004359563 A JP2004359563 A JP 2004359563A JP 4944373 B2 JP4944373 B2 JP 4944373B2
Authority
JP
Japan
Prior art keywords
delay
clock
signal
output signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004359563A
Other languages
English (en)
Other versions
JP2005318507A (ja
Inventor
龍 求 姜
ジュン 弦 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2005318507A publication Critical patent/JP2005318507A/ja
Application granted granted Critical
Publication of JP4944373B2 publication Critical patent/JP4944373B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00Table service
    • A47G19/22Drinking vessels or saucers used for table service
    • A47G19/2205Drinking glasses or vessels
    • A47G19/2222Straw holders therefor
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00Table-ware
    • A47G21/18Drinking straws or the like
    • A47G21/181Drinking straws or the like combined with cutlery or other eating utensils

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)

Description

本発明は、遅延固定ループ(Delay Locked Loop)回路に関し、特に、処理速度と面積を改善して広範囲の周波数で動作可能な遅延固定ループ回路に関する。
一般的に知られているように、半導体メモリ装置の場合、外部から印加されるクロック(外部クロック)の位相と内部クロックの位相とはいろいろの理由により相違することになる。例えば、外部クロックの位相は、半導体メモリ装置の内部に入力される該外部クロックを受信するクロック入力バッファ、及びラインローディング等により遅延される。また、外部クロックの位相は、ラインローディングや、内部のセルデータを半導体メモリ装置の外部へ出力するために該内部セルデータを受信するデータ出力バッファ、及び他のいろいろなロジック回路により遅延される。このように半導体メモリ装置の内部の回路により遅延された位相は、スキュー(skew)と呼ばれ、遅延固定ループ回路はこのような位相の遅延を補償する。
このような遅延固定ループ回路は、半導体メモリ装置の内部から外部に出力されるデータとクロックとの位相差がないように機能する。よって、遅延固定ループ回路により、半導体メモリ装置の内部で使用するクロックとチップセット(Chip−set)のクロックとが同期されて、セルデータがエラーなしに外部のチップセットに出力される。即ち、データの読取動作の場合、遅延固定ループ回路は、外部から入力されるクロックのタイミングを、外部のクロックに基づいて半導体メモリ装置内のセルから読み出されたデータがデータ出力バッファを通過するタイミングと同じにする。
特に、DDR SDRAMなどのような高速同期メモリ装置に使われる遅延固定ループ回路は、メモリ装置の動作周波数帯域を決定し、かつ、動作時間特性に重大な影響を及ぼすので、このような高速同期メモリ装置は、広い周波数帯域及び低ジッタ特性を有する高性能遅延固定ループ回路を備える。
図1は、一般的な遅延固定ループ回路の構成を示すブロック図である。
図1に示すように、遅延固定ループ回路は、外部クロック信号CLK、CLKBを受信するクロックバッファ101と、クロックバッファ101の出力信号RCK(rising clock)、またはFCK(falling clock)を受信する遅延ライン102と、クロックバッファ101の出力信号を分周するクロック分周器105と、遅延ライン102の出力信号IRCK、IFCKのうち、出力信号IRCKを分周するクロック分周器109と、クロック分周器109の出力信号を所定時間(tD1+tD2)遅延させるレプリカ遅延(Replica Delay)部108と、レプリカ遅延部108から出力される出力信号FBCLKの位相とクロック分周器105の出力信号REFCLKの位相とを比較する位相比較器106と、位相比較器106の出力信号を受信して遅延ライン102の遅延時間を制御する遅延制御部107と、遅延ライン102の出力信号IRCK、またはIFCKを受信するクロックドライバ103とを備える。また、クロックドライバ103の出力信号RCKDLL、またはFCKDLLにより、データ出力ドライバ104の動作が制御される。
図1において、CLKは外部クロック信号を示し、CLKBは反転された外部クロック信号を示しており、その位相はCLKの位相と反対である。
クロックバッファ101は、外部クロック信号CLK、CLKBを受信してクロックバッファの電圧レベルを半導体装置の内部で使われる電圧レベル(例えば、CMOSレベル)に変換させるバッファ回路である。
遅延ライン102は、クロックバッファ101の出力信号RCK、またはFCKを一定時間遅延させる回路である。一般的に、遅延ライン102は複数の単位遅延回路(unit delay circuit)を備え、遅延制御部107により遅延時間が制御される。
駆動能力が大きいクロックドライバ103は、遅延ライン102の出力信号IRCK、またはIFCKを受信してデータ出力ドライバ104を駆動させる駆動信号を生成するクロック駆動回路である。
データ出力ドライバ104は、クロックドライバ103の出力信号RCKDLL、又はFCKDLLに応答してデータを外部に出力する。
クロック分周器105は、クロックバッファ101から出力されるクロック信号RCK、又はFCKの周波数を1/nに分周して所定の基準クロックを生成する(一般的に、nは4、8、または、16などの整数である)。
クロック分周器109は、遅延ライン102の出力信号IRCKの周波数を分周する回路であって、一般的にクロック分周器105と同じ回路構成を有する。
レプリカ遅延部108は、クロックバッファ101の遅延時間tD1とデータ出力ドライバ104の遅延時間tD2を合せた遅延時間(tD1+tD2)を有する遅延回路である。
位相比較器106は、クロック分周器105の出力信号REFCLKの位相とレプリカ遅延部108の出力信号であるフィードバック信号FBCLKの位相とを比較する。即ち、位相比較器106は、2つの信号REFCLK、FBCLKの遅延時間差に応じて遅延制御部107を制御する。
遅延制御部107は、遅延ライン102の遅延時間を制御する。
なお、図1において、tCKは外部クロック信号CLKの周期を表す。また、クロックバッファ101の出力信号のRCK(Rising clock)信号は、外部クロック信号CLKに対応し、クロックバッファ101の出力信号のFCK(Falling clock)は、外部クロック信号CLKBに対応する。遅延ライン102の出力信号のIRCK(Internal rising clock)信号は、信号RCKの遅延信号であり、遅延ライン102の出力信号のIFCK(Internal falling clock)信号は信号FCKの遅延信号である。
図1において、クロック分周器105はクロックバッファ101の出力信号の中のRCKのみを受信する。また、クロック分周器109は遅延ライン102の出力信号の中のIRCKのみを受信する。
以下、図1に示した遅延固定ループ回路の基本的な動作を説明する。
位相比較器106は、クロック分周器105の出力信号REFCLKの位相とレプリカ遅延部108の出力信号FBCLKの位相とを比較して遅延制御部107に所定の信号を出力する。遅延制御部107は、遅延ライン102における遅延時間を調整して位相差が最小となるように、遅延ライン102を制御する。この制御過程は、位相差がなくなるまで繰返される。
しかしながら、図1に示した従来の遅延固定ループ回路は、次のような問題を有している。
1.遅延固定ループ回路を広い周波数帯域で動作させるためには、遅延ライン102を構成する単位遅延回路の数を増加する必要がある。
2.単位遅延回路の数が増加すれば遅延ライン102が占める面積が大きくなる。
3.単位遅延回路の数が増加するほど消費電力が増加する。
本発明は、これらの問題点を解決するために提案されたものであって、遅延ライン102の面積を減少させると共に、高速固定(Fast locking)機能を有する遅延固定ループ回路を提供することを目的とする。
また、本発明は、広い周波数帯域に適用できる遅延固定ループ回路を提供することを別の目的とする。
また、本発明は、外部クロック信号CLK、CLKBの周波数の高低(即ち、周期の長短)を検出する手段を備えることにより得られる高速固定機能を有する遅延固定ループ回路を提供することをさらなる別の目的とする。
上記の課題を解決するために、本発明の遅延固定ループ回路は、外部クロック信号を受信するクロックバッファと、前記クロックバッファの出力信号を受信して一定時間遅延させて出力する遅延選択部と、前記遅延選択部の出力信号を受信して一定時間遅延させて出力する遅延ラインと、前記クロックバッファの出力信号の周波数を1/n(nは、2以上の自然数)に分周する第1クロック分周器と、前記遅延ラインの出力信号の周波数を1/nに分周する第2クロック分周器と、前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御器と、前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して第1制御信号グループ及び第2制御信号グループを出力するクロック周期検出器とを備え、前記第1制御信号グループは、前記外部クロック信号の周波数の属する範囲を反映した信号のグループであり、前記第1及び第2クロック分周器に入力されて、該第1及び第2クロック分周器に入力される信号を一定時間遅延させるのに使用され、前記第2制御信号グループは、前記外部クロック信号の周期を反映した信号のグループであり、前記遅延選択部に入力されて、該遅延選択部の遅延時間を調整するのに使用されることを特徴とするものである。
また、本発明は、前記クロック周期検出器が前記外部クロック信号の周期の長短を検出し、前記クロック周期検出器で検出した前記外部クロック信号の周波数が第1周波数の範囲内にある場合、前記第1及び第2クロック分周器は、各々に入力される信号を第1遅延時間遅延させた後に分周することを特徴とする。
また、前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より高い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より短い第2遅延時間遅延させた後に分周し、前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より長い第3遅延時間遅延させた後に分周することを特徴とする。
また、前記クロック周期検出器が前記外部クロック信号の周期の長短を検出し、前記クロック周期検出器で検出した前記外部クロック信号の周波数が第1周波数の範囲より高いほど前記第2制御信号グループにより決定される前記遅延選択部の遅延時間はより長くなり、前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低いほど前記第2制御信号グループにより決定される前記遅延選択部の遅延時間はより短くなることを特徴とする。
また、本発明による遅延同期ループ回路は、外部クロック信号を受信するクロックバッファと、前記クロックバッファの出力信号を受信し、前記外部クロック信号の周期を反映したクロック周期検出信号の入力に応じて粗遅延を行なって出力する遅延選択部と、前記遅延選択部の出力信号を受信し、微細遅延を行なって出力する遅延ラインと、前記クロックバッファの出力信号の周波数を分周する第1クロック分周器と、前記遅延ラインの出力信号の周波数を分周する第2クロック分周器と、前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部とを備えるものである。
前記の構成において、本発明による遅延同期ループ回路は、前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して前記クロック周期検出信号を出力するクロック周期検出器を更に備えることを特徴とする。
また、前記クロック周期検出器は、前記クロック周期検出信号及び所定のセッティング信号が入力され、前記第1及び第2クロック分周器の遅延時間を制御するための制御信号を出力する制御信号発生部を備えることを特徴とする。
また、前記第1クロック分周器は、前記制御信号の入力に応じて遅延時間が決定されることを特徴とする。
また、前記第2クロック分周器は、前記制御信号の入力に応じて遅延時間が決定されることを特徴とする。
本発明の、上記及び他の目的、並びに特徴及び効果は、添付図面と併せた下記の詳細な説明により、明らかにされる。
本発明に係る遅延固定ループ回路によれば、短時間内に正常なDLL機能を遂行することが可能である。また、遅延ラインの面積を減少させることにより、高集積回路を実現することができる。さらに、本発明に係る遅延固定ループ回路は、広範囲の周波数に適合するように実現されているため、DDR2 SDRAMなどのような次世代メモリの高速周波数動作時に実用的に適用可能である。
以下、図面を参照しながら本発明の好ましい実施の形態について説明する。
図2は、本発明の実施の形態に係る遅延固定ループ回路の構成を示すブロック図である。
図2に示すように、本実施の形態に係る遅延固定ループ回路は、外部クロック信号CLK、CLKBを受信するクロックバッファ201と、クロックバッファ201の出力信号を受信してRC遅延(抵抗とキャパシタを用いた遅延)させるRC遅延選択部211と、RC遅延選択部211の出力信号RCKD、又はFCKDを受信する遅延ライン202と、クロックバッファ201の出力信号を分周するクロック分周器205と、遅延ライン202の出力信号IRCK、IFCKの中の出力信号IRCKを分周するクロック分周器209と、クロック分周器209の出力信号を所定時間(tD1+tD2)遅延させるレプリカ遅延部208と、レプリカ遅延部208から出力される出力信号FBCLKの位相とクロック分周器205の出力信号REFCLKの位相とを比較する位相比較器206と、位相比較器206の出力信号を受信して遅延ライン202の遅延時間を制御する遅延制御部207と、遅延ライン202の出力信号IRCK、又はIFCKを受信するクロックドライバ203と、前記クロック分周器205の出力信号及び前記レプリカ遅延部208の出力信号を受信して第1制御信号グループ及び第2制御信号グループを出力するクロック周期検出器210とを備える。クロックドライバ203の出力信号RCKDLL、 FCKDLLによりデータ出力ドライバ204の動作が制御される。
図2に示したクロックバッファ201、遅延ライン202、クロックドライバ203、データ出力ドライバ204、位相比較器206、遅延制御部207、及びレプリカ遅延部208の構造及び機能は、図1に示した同一名称のものと同一なため、重複の説明は省略する。
図2において、クロック分周器205にはクロックバッファ201の出力信号の中のRCK信号のみが入力される。該クロック分周器205に入力されるRCK信号は、クロック分周器205に入力される信号TCK<1:3>により一定時間遅延される。信号TCK<1:3>は、後述する図3のクロック周期検出器210から出力される信号である。
クロック分周器209には遅延ライン202の出力信号の中のIRCK信号のみが入力印加され、該IRCK信号は、クロック分周器209に入力される信号TCK<1:3>により一定時間遅延される。
図2の本実施の形態に係る遅延固定ループ回路は、更に外部クロック信号CLKの周期を検出するクロック周期検出器210を備える。クロック周期検出器210から出力される制御信号TCK<1:3>によりクロック分周器205、209に入力された信号は一定時間遅延された後に分周される。また、クロック周期検出器210から出力されるクロック周期検出信号DET<2:5>によりRC遅延選択部211の遅延時間が決定される。
以下、クロック周期検出器210について説明する。
図3は、図2に示したクロック周期検出器210の1実施の形態を示すブロック図である。本発明のクロック周期検出器210は、最初のDLL(Delay Locked Loop、以下DLLと称す)回路動作時のみに動作し、クロックの周期を検出して複数の検出信号DET<2:5>を出力する。
図3に示すように、クロック周期検出器210はイネーブル部301と、遅延部302、303、304、305と、検出ユニット306、307、308、309、310と、制御信号発生部311とを備える。
イネーブル部301は、検出ユニット306、307、308、309、310の動作をイネーブルさせる信号を出力する。図3に示すように、イネーブル部301はクロック分周器205の出力信号REFCLK及びレプリカ遅延部208の出力信号FBCLKを受信して出力端子REFCKIBを通じて DE<1>を出力する。
遅延部302は、レプリカ遅延部208の出力信号FBCLKを受信して一定時間遅延させた後、出力端子outを通じてDE<2>を出力する。
遅延部303は、遅延部302の出力信号DE<2>を受信して一定時間遅延させた後、出力端子outを通じてDE<3>を出力する。
遅延部304は、遅延部303の出力信号DE<3>を受信して一定時間遅延させた後、出力端子outを通じてDE<4>を出力する。
遅延部305は、遅延部304の出力信号DE<4>を受信して一定時間遅延させた後、出力端子outを通じてDE<5>を出力する。
遅延部302〜305の回路構成は同一で、各遅延部の具体的な回路の一例を図5に示している。
検出ユニット306は、イネーブル部301の出力信号DE<1>とクロック分周器205の出力信号REFCLKとを比較して検出信号DET<1>を出力する。
検出ユニット307は、イネーブル部301の出力信号DE<1>と遅延部302の出力信号DE<2>とを比較して検出信号DET<2>を出力する。
検出ユニット308は、イネーブル部301の出力信号DE<1>と遅延部303の出力信号DE<3>とを比較して検出信号DET<3>を出力する。
検出ユニット309は、イネーブル部301の出力信号DE<1>と遅延部304の出力信号DE<4>とを比較して検出信号DET<4>を出力する。
検出ユニット310は、イネーブル部301の出力信号DE<1>と遅延部305の出力信号DE<5>とを比較して検出信号DET<5>を出力する。
制御信号発生部311は、検出ユニット306〜310の出力信号DET<1:5>を受信してクロック分周器205、209を制御するための信号TCK<1:3>を出力する。図3において、信号TCKSETBは、制御信号発生部311の動作を制御するためのセッティング信号(setting signal)である。例えば、外部クロック信号CLKの周期が10〜20ns程度の場合にはTCK<1>がイネーブルされ、外部クロック信号CLKの周期が3.75〜10ns程度の場合にはTCK<2>がイネーブルされ、外部クロック信号CLKの周期が2〜3.75ns程度の場合にはTCK<3>がイネーブルされる。初期状態において、制御信号発生部311から出力される信号はTCK<2>に設定されている。
前述のように、制御信号発生部311の出力信号TCK<1:3>は、クロック分周器205、209に入力される信号を一定時間遅延させるのに使用される。例えば、TCK<1>がイネーブルされる場合、クロック分周器は入力される信号RCK、IRCKを3tCLK(tCLKは、CLKの周期)遅延させた後に分周し、TCK<2>がイネーブルされる場合には、クロック分周器は入力される信号RCK、IRCKを2tCLK遅延させた後に分周し、TCK<3>がイネーブルされる場合には、クロック分周器は入力される信号RCK、IRCKをtCLK遅延させた後に分周する。
即ち、前記クロック周期検出器で検出した外部クロック信号の周波数が第1周波数範囲(例えば、周期が3.75〜10ns)よりもい(例えば、周期が2〜3.75ns)場合には制御信号発生部311で出力されるTCK<3>がイネーブルされて、クロック分周器の遅延時間は短くなる(例えば、2tCLKからtCLKになる)。また、外部クロック信号の周波数が第1周波数範囲(例えば、周期が3.75〜10ns)よりもい(例えば、周期が10〜20ns)場合には制御信号発生部311で出力されるTCK<1>がイネーブルされて、クロック分周器の遅延時間は長くなる(例えば、2tCLKから3tCLKになる)。
なお、本明細書では、クロック分周器205、209の遅延周期が3つの場合を仮定してTCK<1:3>を生成する過程を説明したが、この遅延周期の数は、任意に変えることができる。
即ち、外部クロック信号の周波数が高い場合には遅延周期の数を増加させ、外部クロック信号の周波数が低い場合にはクロック分周器の遅延時間を短くする。
図4は、本発明の1実施の形態に係る図2のRC遅延選択部211の構成を示すブロック図である。
図4に示すように、遅延部411はRCK信号を受信して一定時間遅延させた後に出力する。ここで、RCK信号は図2に示しているクロックバッファ201の出力信号である。遅延部411は、検出信号DET<2>がイネーブルされる時に動作する。遅延部411の出力信号はRCKD<1>で表示される。
遅延部412は、遅延部411の出力信号を受信して一定時間遅延させた後に出力する。遅延部412は、検出信号DET<3>がイネーブルされる時に動作する。遅延部412の出力信号はRCKD<2>で表示される。
遅延部413は、遅延部412の出力信号を受信して一定時間遅延させた後に出力する。遅延部413は、検出信号DET<4>がイネーブルされる時に動作する。遅延部413の出力信号は、RCKD<3>で表示される。
遅延部414は、遅延部413の出力信号を受信して一定時間遅延させた後に出力する。遅延部414は、検出信号DET<5>がイネーブルされる時に動作する。遅延部414の出力信号は、RCKD<4>で表示される。
従って、複数のノードをまとめて表すノードaに出力される信号は、RCK信号を一定時間遅延させた後の信号RCKD<1:4>である。
第1選択部415は、ノードaを介して入力される信号RCKD<1:4>と、検出信号DET<2:5>と、クロックバッファ201の出力信号RCKとを組合せてRCKD信号を出力する回路である。
図4に示すように、遅延部421は、信号FCKを受信して一定時間遅延させた後に出力する。ここで、信号FCKは図2に示しているクロックバッファ201の出力信号である。遅延部421は、検出信号DET<2>がイネーブルされる時に動作する。遅延部421の出力信号は、FCKD<1>で表示される。
遅延部422は、遅延部421の出力信号を受信して一定時間遅延させた後に出力する。遅延部421は、検出信号DET<3>がイネーブルされる時に動作する。遅延部422の出力信号は、FCKD<2>で表示される。
遅延部423は、遅延部422の出力信号を受信して一定時間遅延させた後に出力する。遅延部423は、検出信号DET<4>がイネーブルされる時に動作する。遅延部423の出力信号は、FCKD<3>で表示される。
遅延部424は、遅延部423の出力信号を受信して一定時間遅延させた後に出力する。遅延部424は、検出信号DET<5>がイネーブルされる時に動作する。遅延部424の出力信号は、FCKD<4>で表示される。
従って、複数のノードをまとめて表すノードbに出力される信号は、FCK信号を一定時間遅延させた後の信号FCKD<1:4>である。
第2選択部425は、ノードbを介して入力される信号FCKD<1:4>と、検出信号DET<2:5>と、クロックバッファ201の出力信号FCKとを組合せてFCKD 信号を出力する回路である。
図4に示している遅延部は、直列接続した複数個のRC回路を備えることが一般的であり、特に図5の回路のように構成されることができる。この場合、外部クロック信号の周波数に応じてRC遅延回路の遅延時間が調整される。
図4から分かるように、RC遅延選択部211は、クロック周期検出器の出力信号DET<2:5>を使用してクロックバッファ201の出力信号RCK、FRCKを一定時間遅延させる回路である。即ち、RC遅延選択部211での遅延時間はクロック周期検出器210から出力される検出信号DET<2:5>により決定される。
上記したように、本発明のクロック周期検出器は、外部クロック信号の周期を検出した後、検出結果を用いて遅延ライン202に入力されるクロック信号の位相を予め変化させることにより、短時間内に位相比較器206で比較される2つの信号の位相を誤差範囲内で一致させる。即ち、本発明による遅延固定ループ回路は、クロック周期検出器211を用いて粗く遅延量(coarse delay)を調整し、その後、遅延ライン202を用いて微細に遅延量(fine delay)を調整することにその構成上の特徴がある。
図5に、図3に示した遅延部302〜305に用いられる遅延回路の一例を示す。図5に示したように、抵抗(resistor)R及びキャパシタ(capacitor)Cを用いて遅延時間を調整することが分かる。このように、抵抗及びキャパシタを用いることにより、PVT(Process、Voltage、Temperature)変動による遅延回路への影響を減らすことができるという利点がある。
上記で説明したように、本発明はクロック周期検出器を備えてクロックの周期を検出し、この検出情報を用いてRC遅延選択部はクロック信号の周期の長短により粗遅延(coarse delay)の調整を遂行し、微細遅延(fine delay)の調節は遅延ラインで遂行する。その結果、従来の技術と比較して、RC遅延選択部で概略的な遅延調節を行なうことにより、遅延ラインの構成に必要とする単位遅延素子の数を減少させ、 かつ、高速ロック(fast locking)を行うことができる。また、クロック分周器205、209の遅延時間がクロック周期検出器から出力される制御信号TCK<1:3>により決定されるとしたので、広範囲の周波数で動作可能な遅延固定ループ回路を実現することができる。
例示を目的に、上記のように本発明の好ましい実施の形態を説明したが、別項の特許請求の範囲により開示される本発明の技術的思想から逸脱しない範囲内で、当業者が上記の実施の形態に種々の変更を行うことが可能である。
従来の遅延固定ループ回路の構成を示すブロック図である。 本発明の好ましい実施の形態に係る遅延固定ループ回路の構成を示すブロック図である。 図2に示した遅延固定ループ回路におけるクロック周期検出器の内部構成を示すブロック図である。 図2に示した遅延固定ループ回路におけるRC遅延選択部211の内部構成を示すブロック図である。 図3に示した遅延部に使われる遅延回路の1構成例を示す図である。
符号の説明
101、201 クロックバッファ
102、202 遅延ライン
103、203 クロックドライバ
104、204 データ出力ドライバ
105、109、205、209 クロック分周器
106、206 位相比較器
107、207 遅延制御部
108、208 レプリカ遅延部
210 クロック周期検出器
211 RC遅延選択部
301 イネーブル部
302〜305、411〜414、421〜424 遅延部
306〜310 検出ユニット
311 制御信号発生部
415、425 選択部

Claims (14)

  1. 外部クロック信号を受信するクロックバッファと、
    前記クロックバッファの出力信号を受信して一定時間遅延させて出力する遅延選択部と、
    前記遅延選択部の出力信号を受信して一定時間遅延させて出力する遅延ラインと、
    前記クロックバッファの出力信号の周波数を1/n(nは、2以上の自然数)に分周する第1クロック分周器と、
    前記遅延ラインの出力信号の周波数を1/nに分周する第2クロック分周器と、
    前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、
    前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、
    前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部と、
    前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して第1制御信号グループ及び第2制御信号グループを出力するクロック周期検出器とを備え、
    前記第1制御信号グループは、前記外部クロック信号の周波数の属する範囲を反映した信号のグループであり、前記第1及び第2クロック分周器に入力されて、該第1及び第2クロック分周器に入力される信号を一定時間遅延させるのに使用され、
    前記第2制御信号グループは、前記外部クロック信号の周期を反映した信号のグループであり、前記遅延選択部に入力されて、該遅延選択部の遅延時間を調整するのに使用されることを特徴とする遅延固定ループ回路。
  2. 前記クロック周期検出器が前記外部クロック信号の周期の長短を検出し、
    前記クロック周期検出器で検出した前記外部クロック信号の周波数が第1周波数の範囲内にある場合、前記第1及び第2クロック分周器は、各々に入力される信号を第1遅延時間遅延させた後に分周することを特徴とする請求項1記載の遅延固定ループ回路。
  3. 前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より高い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より短い第2遅延時間遅延させた後に分周し、
    前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低い場合、前記第1及び第2クロック分周器は、各々に入力される信号を前記第1遅延時間より長い第3遅延時間遅延させた後に分周することを特徴とする請求項2記載の遅延固定ループ回路。
  4. 前記クロック周期検出器が前記外部クロック信号の周期の長短を検出し、
    前記クロック周期検出器で検出した前記外部クロック信号の周波数が第1周波数の範囲より高いほど前記第2制御信号グループにより決定される前記遅延選択部の遅延時間はより長くなり、
    前記クロック周期検出器で検出した前記外部クロック信号の周波数が前記第1周波数の範囲より低いほど前記第2制御信号グループにより決定される前記遅延選択部の遅延時間はより短くなることを特徴とする請求項1記載の遅延固定ループ回路。
  5. 外部クロック信号を受信するクロックバッファと、
    前記クロックバッファの出力信号を受信し、前記外部クロック信号の周期を反映したクロック周期検出信号の入力に応じて粗遅延を行なって出力する遅延選択部と、
    前記遅延選択部の出力信号を受信し、微細遅延を行なって出力する遅延ラインと、
    前記クロックバッファの出力信号の周波数を分周する第1クロック分周器と、
    前記遅延ラインの出力信号の周波数を分周する第2クロック分周器と、
    前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、
    前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、
    前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部と
    前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して前記クロック周期検出信号を出力するクロック周期検出器とを備えることを特徴とする遅延固定ループ回路。
  6. 前記クロック周期検出器は、前記クロック周期検出信号及び所定のセッティング信号が入力され、前記第1及び第2クロック分周器の遅延時間を制御するための制御信号を出力する制御信号発生部を備えることを特徴とする請求項記載の遅延固定ループ回路。
  7. 前記第1クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項記載の遅延固定ループ回路。
  8. 前記第2クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項記載の遅延固定ループ回路。
  9. 外部クロック信号を受信するクロックバッファと、
    前記クロックバッファの出力信号を受信し、前記外部クロック信号の周期を反映したクロック周期検出信号の入力に応じて粗遅延を行なって出力する遅延選択部と、
    前記遅延選択部の出力信号を受信し、微細遅延を行なって出力する遅延ラインと、
    前記クロックバッファの出力信号の周波数を分周する第1クロック分周器と、
    前記遅延ラインの出力信号の周波数を分周する第2クロック分周器と、
    前記第2クロック分周器の出力信号を一定時間遅延させるレプリカ遅延部と、
    前記第1クロック分周器の出力信号と前記レプリカ遅延部の出力信号との位相を比較する位相比較器と、
    前記位相比較器の出力信号に応じて前記遅延ラインの遅延時間を調整する遅延制御部と、
    前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信して前記クロック周期検出信号を出力するクロック周期検出器と、を備え、
    前記遅延選択部が、
    前記クロックバッファの出力信号から、遅延信号を生成する複数の遅延部と、
    複数の前記遅延信号及び前記クロック周期検出信号を用いて、前記クロックバッファの出力信号を遅延させる複数の選択部と、を備えていることを特徴とする遅延固定ループ回路。
  10. 前記クロック周期検出器は、前記クロック周期検出信号及び所定のセッティング信号が入力され、前記第1及び第2クロック分周器の遅延時間を制御するための制御信号を出力する制御信号発生部を備えることを特徴とする請求項記載の遅延固定ループ回路。
  11. 前記第1クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項1記載の遅延固定ループ回路。
  12. 前記第2クロック分周器は、入力される前記制御信号に応じて遅延時間が決定されることを特徴とする請求項1記載の遅延固定ループ回路。
  13. 前記クロック周期検出器は、
    前記第1クロック分周器の出力信号及び前記レプリカ遅延部の出力信号を受信するイネーブル部と、
    前記レプリカ遅延部の出力信号に応答して複数の遅延信号を出力する複数の遅延部と、
    前記イネーブル部の出力信号及び複数の前記遅延部の出力信号の入力に応じて、前記クロック周期検出信号を出力する検出ユニットとをさらに備えることを特徴とする請求項1記載の遅延固定ループ回路。
  14. 前記遅延部は、RC回路を備えることを特徴とする請求項1記載の遅延固定ループ回路。
JP2004359563A 2004-04-30 2004-12-13 遅延固定ループ回路 Active JP4944373B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-030572 2004-04-30
KR1020040030572A KR100541685B1 (ko) 2004-04-30 2004-04-30 지연 동기 루프 장치

Publications (2)

Publication Number Publication Date
JP2005318507A JP2005318507A (ja) 2005-11-10
JP4944373B2 true JP4944373B2 (ja) 2012-05-30

Family

ID=35186457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359563A Active JP4944373B2 (ja) 2004-04-30 2004-12-13 遅延固定ループ回路

Country Status (4)

Country Link
US (1) US7298189B2 (ja)
JP (1) JP4944373B2 (ja)
KR (1) KR100541685B1 (ja)
TW (1) TWI271931B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688530B1 (ko) * 2005-02-12 2007-03-02 삼성전자주식회사 동작속도 검출장치 및 동작속도 검출방법
US7994833B2 (en) * 2005-09-28 2011-08-09 Hynix Semiconductor Inc. Delay locked loop for high speed semiconductor memory device
KR100834400B1 (ko) * 2005-09-28 2008-06-04 주식회사 하이닉스반도체 Dram의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버
KR100766373B1 (ko) * 2005-12-28 2007-10-11 주식회사 하이닉스반도체 반도체 메모리의 클럭 발생장치
KR100656464B1 (ko) * 2005-12-28 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 출력 인에이블 신호 생성장치 및 방법
KR100757921B1 (ko) * 2006-03-07 2007-09-11 주식회사 하이닉스반도체 반도체 메모리 장치의 dll 회로 및 클럭 지연 고정 방법
KR100801741B1 (ko) * 2006-06-29 2008-02-11 주식회사 하이닉스반도체 지연고정루프
KR100856070B1 (ko) 2007-03-30 2008-09-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
JP4772733B2 (ja) * 2007-04-13 2011-09-14 株式会社東芝 Dll回路
US20080303565A1 (en) * 2007-06-08 2008-12-11 Yen-Hsun Hsu Dll circuit and related method for avoiding stuck state and harmonic locking utilizing a frequency divider and an inverter
KR100937994B1 (ko) 2007-12-26 2010-01-21 주식회사 하이닉스반도체 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로
US20090243659A1 (en) * 2008-03-27 2009-10-01 Praveen Mosalikanti Method and device for detecting the absence of a periodic signal
US20090243672A1 (en) * 2008-03-31 2009-10-01 Guneet Singh Multi-pole delay element delay locked loop (dll)
KR20100056156A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 위상 동기 루프 회로, 위상 동기 루프 회로의 동작 방법, 및 위상 동기 루프 회로를 포함하는 반도체 메모리 장치
TWI439052B (zh) * 2010-09-06 2014-05-21 鈺創科技股份有限公司 具動態加速追相功能之延遲鎖定迴路電路及方法
JP5600049B2 (ja) * 2010-11-11 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101382500B1 (ko) 2013-01-18 2014-04-10 연세대학교 산학협력단 지연 고정 회로 및 클록 생성 방법
KR102047825B1 (ko) 2013-03-06 2019-11-22 삼성전자 주식회사 분주 클록 생성 장치 및 분주 클록 생성 방법
KR101866832B1 (ko) * 2016-11-29 2018-06-12 주식회사 티엘아이 넓은 범위의 지연 시간으로 조절되는 지연 회로와 이를 포함하는 동기 루프

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800690B2 (ja) * 1994-07-28 1998-09-21 日本電気株式会社 位相同期回路
JP2771464B2 (ja) * 1994-09-29 1998-07-02 日本電気アイシーマイコンシステム株式会社 ディジタルpll回路
JPH1032487A (ja) * 1996-07-12 1998-02-03 Nippon Steel Corp タイミング信号発生回路
JP3481148B2 (ja) * 1998-10-15 2003-12-22 富士通株式会社 Dll回路を有する集積回路装置
JP3789628B2 (ja) * 1998-01-16 2006-06-28 富士通株式会社 半導体装置
JP3789222B2 (ja) * 1998-01-16 2006-06-21 富士通株式会社 Dll回路及びそれを内蔵するメモリデバイス
JP3993717B2 (ja) * 1998-09-24 2007-10-17 富士通株式会社 半導体集積回路装置
JP4342654B2 (ja) * 1999-10-12 2009-10-14 富士通マイクロエレクトロニクス株式会社 遅延回路および半導体集積回路
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
JP2001176207A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 光ディスク装置
KR100321755B1 (ko) * 1999-12-24 2002-02-02 박종섭 록킹 시간이 빠른 지연고정루프
JP3865191B2 (ja) * 2000-02-21 2007-01-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP4446070B2 (ja) * 2000-04-11 2010-04-07 エルピーダメモリ株式会社 Dll回路、それを使用する半導体装置及び遅延制御方法
JP3807593B2 (ja) * 2000-07-24 2006-08-09 株式会社ルネサステクノロジ クロック生成回路および制御方法並びに半導体記憶装置
US6492852B2 (en) * 2001-03-30 2002-12-10 International Business Machines Corporation Pre-divider architecture for low power in a digital delay locked loop
KR100437611B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 혼합형 지연 록 루프 회로

Also Published As

Publication number Publication date
US20050242854A1 (en) 2005-11-03
KR20050105558A (ko) 2005-11-04
US7298189B2 (en) 2007-11-20
TWI271931B (en) 2007-01-21
KR100541685B1 (ko) 2006-01-10
JP2005318507A (ja) 2005-11-10
TW200536274A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP4944373B2 (ja) 遅延固定ループ回路
US6593786B2 (en) Register controlled DLL reducing current consumption
US6919745B2 (en) Ring-resister controlled DLL with fine delay line and direct skew sensing detector
US7397880B2 (en) Synchronization circuit and synchronization method
US6437619B2 (en) Clock generation circuit, control method of clock generation circuit, clock reproducing circuit, semiconductor memory device, and dynamic random access memory
KR100811263B1 (ko) 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로
US7777543B2 (en) Duty cycle correction circuit apparatus
US20070090867A1 (en) Clock generation circuit and method of generating clock signals
US8536914B2 (en) DLL including 2-phase delay line and duty correction circuit and duty correction method thereof
US10931289B2 (en) DLL circuit having variable clock divider
US7612591B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
JP2002124873A (ja) 半導体装置
KR100695525B1 (ko) 반도체 기억 소자의 지연 고정 루프
US7230875B2 (en) Delay locked loop for use in synchronous dynamic random access memory
US7076013B2 (en) Clock synchronization device
US20040000934A1 (en) Clock divider and method for dividing clock signal in DLL circuit
US7605624B2 (en) Delay locked loop (DLL) circuit for generating clock signal for memory device
US6940325B2 (en) DLL circuit
KR100400041B1 (ko) 정밀한 위상 조절이 가능한 지연 동기 루프 및 위상 조절방법
KR100839499B1 (ko) 딜레이 제어 장치 및 방법
KR100541684B1 (ko) 지연 동기 루프 장치
JP2006333472A (ja) 遅延ロックループ、および、遅延鎖の設定方法
KR100800139B1 (ko) 디엘엘 장치
JP2008022466A (ja) クロック生成回路
KR20080035365A (ko) 지연고정루프회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120302

R150 Certificate of patent or registration of utility model

Ref document number: 4944373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250