JP4917311B2 - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP4917311B2
JP4917311B2 JP2005376244A JP2005376244A JP4917311B2 JP 4917311 B2 JP4917311 B2 JP 4917311B2 JP 2005376244 A JP2005376244 A JP 2005376244A JP 2005376244 A JP2005376244 A JP 2005376244A JP 4917311 B2 JP4917311 B2 JP 4917311B2
Authority
JP
Japan
Prior art keywords
polysilicon film
film
flash memory
doped polysilicon
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005376244A
Other languages
English (en)
Other versions
JP2006196891A (ja
Inventor
世卿 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006196891A publication Critical patent/JP2006196891A/ja
Application granted granted Critical
Publication of JP4917311B2 publication Critical patent/JP4917311B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

この発明は、フラッシュメモリ素子の製造方法に関し、特に、コントロールゲートとして作用するポリシリコン膜のリン濃度を増加させながらカップリング比を低めないため、プログラム速度を向上させることが可能なフラッシュメモリ素子の製造方法に関する。
フラッシュメモリ素子の単位セルは、半導体基板上の所定の領域に、トンネル酸化膜、フローティングゲート、誘電体膜およびコントロールゲートが積層されたゲートを形成し、ゲート両側の半導体基板にソースおよびドレインを形成することにより実現される。このようなフラッシュメモリセルは、フローティングゲートに対して電子を注入しまたは放出させてプログラム（記憶させる内容の書込み）動作または消去動作を行うが、プログラム動作は、ドレインの側部を介してホットキャリアを発生させ、ホットキャリアをトンネル酸化膜を介してフローティングゲートに注入して行う。また、消去動作は、ソースとフローティングゲート間またはバルクとフローティングゲート間の高い電界(high electric field)によって発生するＦＮトンネリング(F-N tunneling)現象を利用してフローティングゲート内の電子を放出させて行う。
このように、フラッシュメモリセルのプログラム動作または消去動作を行うためには、ゲートに高電圧を印加しなければならないが、この場合、低電圧駆動に多くの制約を受ける。これは、バイアスを直接フローティングゲートに印加することができず、コントロールゲートを介してのみ可能だからである。すなわち、コントロールゲートとフローティングゲートとの間に形成された誘電体膜によって電圧降下が発生するためである。このような電圧降下は、誘電体膜の厚さおよび接合面積などによって異なる。
一方、キャパシタンス(capacitance)の比率をカップリング比(coupling ratio)というが、カップリング比が「１」の場合、これはコントロールゲートに加えられたバイアスが電圧降下なしでそのままフローティングゲートに加えられることを意味し、カップリング比が小さいほど、フラッシュメモリセルを駆動させるためにコントロールゲートに印加されるバイアスはそれだけさらに高くなければならないことを意味する。フラッシュメモリセルのカップリング比は、誘電体膜の厚さ、誘電体膜とゲート間の接合面積、コントロールゲートとして用いられるポリシリコン膜のリンドープ濃度に多くの影響を受ける。
ところが、プログラム速度を向上させるために、コントロールゲートとして用いられるポリシリコン膜のリンドープ濃度を増加させると、以後の工程で誘電体膜の厚さが増加してプログラム時のカップリング比が減少するため、むしろプログラム速度を減少させる。
また、ポリシリコン膜のリン濃度を低めると、電子の空乏(depletion)域が発生し、カップリング比が変化してプログラム速度が減少する。したがって、コントロールゲートとして用いられるポリシリコン膜によるプログラム速度の向上は、新しい工程の導入を必要とする。
そこで、この発明の目的は、コントロールゲートとして用いられるポリシリコン膜のリン濃度を増加させながら、カップリング比を低めないようにして、プログラム速度を向上させることが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するために、この発明では、フローティングゲートおよび誘電体膜の形成された半導体基板上に非ドープポリシリコン膜（不純物がドープされていないポリシリコン層）を形成した後、窒素プラズマ処理を行い、高濃度ドープポリシリコン膜（不純物が高い濃度でドープされているポリシリコン層）を形成する。この際、窒素雰囲気中のプラズマ処理によって誘電体膜と非ドープポリシリコン膜との界面に窒素層が形成され、再酸化工程の際にリンと酸素の拡散速度を減らして誘電体膜の厚さの増加を防止することができる。また、高濃度ドープポリシリコン膜のリンが後続工程で非ドープポリシリコン膜に拡散して非ドープポリシリコン膜のリン濃度を増加させる。したがって、カップリング比を変化させないながら、コントロールゲートのドープ濃度を増加させてプログラム速度を向上させることができる。
また、この発明の一実施例に係るフラッシュメモリ素子の製造方法は、半導体基板上の所定の領域にトンネル酸化膜、フローティングゲートおよび誘電体膜を形成する段階と、そこまでの全体構造の上部に非ドープポリシリコン膜を形成した後、窒素プラズマ処理を施して前記非ドープポリシリコン膜と前記誘電体膜との間に窒素層を形成する段階と、そこまでの全体構造の上部に高濃度ドープポリシリコン膜を形成する段階と、後続の熱処理工程によって前記高濃度ドープポリシリコン膜の不純物を前記非ドープポリシリコン膜に拡散させて前記非ドープポリシリコン膜をドープポリシリコン膜に変化させる段階とを含んでなる。
また、前記誘電体膜は、酸化膜、窒化膜および酸化膜を積層して形成することができる。
また、前記高濃度ドープポリシリコン膜は、２．０Ｅ２０イオン／ｃｍ3のリン濃度を維持するのが好適である。
また、前記非ドープポリシリコン膜と前記高濃度ドープポリシリコン膜は、１：４〜１：７の厚さ比で形成するのが好適である。
この出願の発明によれば、フローティングゲートおよび誘電体膜の形成された半導体基板上に非ドープポリシリコン膜を形成した後、窒素プラズマ処理を施し、高濃度ドープポリシリコン膜を形成してコントロールゲートを形成することにより、窒素プラズマ処理によって誘電体膜と非ドープポリシリコン膜との界面に窒素層が形成されるようにして、再酸化工程の際にリンと酸素の拡散速度を減らして、誘電体膜の厚さの増加を防止することができるとともに、高濃度ドープポリシリコン膜のリンが後続工程で非ドープポリシリコン膜に拡散して非ドープポリシリコン膜のリン濃度を増加させることにより、カップリング比を変化させないながら、コントロールゲートのドーピング濃度を増加させて、プログラム速度を向上させることができる。
以下、添付図面を参照して、この発明の実施例を詳細に説明する。
図１ａ〜図１ｄは、この発明に係るフラッシュメモリ素子の製造方法を説明するために工程順に順次示した素子の断面図である。
図１ａを参照すると、所定の構造に形成された半導体基板１１上にトンネル酸化膜１２およびドープポリシリコン膜１３を形成した後、パターニングしてフローティングゲートを画定する。ドープポリシリコン膜１３の上部に、酸化膜１４ａ、窒化膜１４ｂおよび酸化膜１４ｃが積層されたいわゆるＯＮＯ構造の誘電体膜１４を形成する。誘電体膜１４上に非ドープポリシリコン膜１５を形成する。一方、誘電体膜１４上にドープポリシリコン膜を形成する場合、ゲートを画定するためのエッチング工程を行った後、再酸化工程の際に誘電体膜１４の酸化膜１４ｃとドープポリシリコン膜との界面のリン濃度によって酸化膜１４ｃの厚さが増加するが、非ドープポリシリコン膜１５を形成すると、誘電体膜１４との界面のリン濃度を減らすことができるため、誘電体膜１４の厚さ増加を防止することができる。
図１ｂを参照すると、非ドープポリシリコン膜１５に窒素プラズマ処理を施す。窒素プラズマ処理によって非ドープポリシリコン膜１５と誘電体膜１４の酸化膜１４ｃとの界面に窒素層１６を形成する。
図１ｃを参照すると、図１ｂの工程までの全体構造の上部に高濃度ドープポリシリコン膜１７を形成する。高濃度ドープポリシリコン膜１７は、２．０Ｅ２０イオン／ｃｍ3のリン濃度を維持し、非ドープポリシリコン膜１５と高濃度ドープポリシリコン膜１７は、１：４〜１：７の割合の厚さに形成する。ここに、表現「２．０Ｅ２０」は、「２．０×１０20」を意味する。
図１ｄを参照すると、以後のソースおよびドレインイオン注入後のアニール工程または各種熱処理工程の際に、高濃度ドープポリシリコン膜１７のリンが非ドープポリシリコン膜１５に拡散して非ドープポリシリコン膜１５をドープポリシリコン膜１８に変化させる。この際、非ドープポリシリコン膜１５と誘電体膜１４の酸化膜１４ｃとの界面に形成された窒素層１６によって、リンが酸化膜１４ｃにまで拡散することが防止されるとともに、逆に酸化膜１４ｃの酸素が非ドープポリシリコン膜１５に拡散することが防止される。
この発明の一実施例に係るフラッシュメモリ素子の製造方法における初期の工程段階での半導体素子の断面図である。 この発明の一実施例に係るフラッシュメモリ素子の製造方法における図１ａより後の工程での半導体素子の断面図である。 この発明の一実施例に係るフラッシュメモリ素子の製造方法における図１ｂより後の工程での半導体素子の断面図である。 この発明の一実施例に係るフラッシュメモリ素子の製造方法における図１ｃより後の工程での半導体素子の断面図である。
符号の説明
１１ … 半導体基板
１２ … トンネル酸化膜
１３ … ドープポリシリコン膜
１４ … 誘電体膜
１４ａ … 酸化膜
１４ｂ … 窒化膜
１４ｃ … 酸化膜
１５ … 非ドープポリシリコン膜
１６ … 窒素層
１７ … 高濃度ドープポリシリコン膜
１８ … ドープポリシリコン膜

Claims (4)

  1. 半導体基板上の所定の領域に、トンネル酸化膜、フローティングゲートおよび誘電体膜を形成する段階と、
    以上を形成した全体構造の上部に非ドープポリシリコン膜を形成した後、窒素プラズマ処理を施して前記非ドープポリシリコン膜と前記誘電体膜との間に窒素層を形成する段階と、
    以上を形成した全体構造の上部に高濃度ドープポリシリコン膜を形成する段階と、
    後続の熱処理工程によって前記高濃度ドープポリシリコン膜の不純物を前記非ドープポリシリコン膜に拡散させて前記非ドープポリシリコン膜をドープポリシリコン膜に変化させる段階と
    を含んでなるフラッシュメモリ素子の製造方法。
  2. 請求項１に記載のフラッシュメモリ素子の製造方法において、
    前記誘電体膜は、酸化膜、窒化膜および酸化膜を積層して形成する
    ことを特徴とする製造方法。
  3. 請求項１に記載のフラッシュメモリ素子の製造方法において、
    前記高濃度ドープポリシリコン膜は、２．０Ｅ２０イオン／ｃｍ3のリン濃度を維持する
    ことを特徴とする製造方法。
  4. 請求項１に記載のフラッシュメモリ素子の製造方法において、
    前記非ドープポリシリコン膜と前記高濃度ドープポリシリコン膜は、１：４〜１：７の厚さ比で形成する
    ことを特徴とする製造方法。
JP2005376244A 2005-01-13 2005-12-27 フラッシュメモリ素子の製造方法 Expired - Fee Related JP4917311B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050003319A KR100607346B1 (ko) 2005-01-13 2005-01-13 플래쉬 메모리 소자의 제조 방법
KR10-2005-0003319 2005-01-13

Publications (2)

Publication Number Publication Date
JP2006196891A JP2006196891A (ja) 2006-07-27
JP4917311B2 true JP4917311B2 (ja) 2012-04-18

Family

ID=36653788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005376244A Expired - Fee Related JP4917311B2 (ja) 2005-01-13 2005-12-27 フラッシュメモリ素子の製造方法

Country Status (4)

Country Link
US (1) US7449384B2 (ja)
JP (1) JP4917311B2 (ja)
KR (1) KR100607346B1 (ja)
CN (1) CN100378964C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090025780A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US9337047B2 (en) * 2007-09-17 2016-05-10 Infineon Technologies Ag Semiconductor device and method of making semiconductor device
KR100990534B1 (ko) 2008-05-29 2010-10-29 주식회사 동부하이텍 비휘발성 메모리 소자, 그 제조 방법 및 비휘발성 메모리소자가 내장된 평판 표시 장치의 제조 방법
US20110159674A1 (en) * 2009-12-30 2011-06-30 Hynix Semiconductor Inc. Method of Manufacturing Nonvolatile Memory Devices
KR101194884B1 (ko) * 2010-07-23 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
CN107331665B (zh) * 2016-04-27 2019-09-24 中芯国际集成电路制造(上海)有限公司 一种半导体结构的制作方法
CN112582259A (zh) * 2019-09-30 2021-03-30 扬州扬杰电子科技股份有限公司 一种新式的n型层磷掺杂工艺方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316348A (ja) * 1995-03-14 1996-11-29 Toshiba Corp 半導体装置およびその製造方法
JP3312102B2 (ja) * 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
US5837598A (en) * 1997-03-13 1998-11-17 Lsi Logic Corporation Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same
JP4342621B2 (ja) * 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置
JP2001015619A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置の製造方法
KR20030001911A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 이이피롬의 스택 게이트 전극 형성 방법
US6812515B2 (en) * 2001-11-26 2004-11-02 Hynix Semiconductor, Inc. Polysilicon layers structure and method of forming same
KR100426482B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US20030232507A1 (en) * 2002-06-12 2003-12-18 Macronix International Co., Ltd. Method for fabricating a semiconductor device having an ONO film
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
US6767791B1 (en) * 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Structure and method for suppressing oxide encroachment in a floating gate memory cell

Also Published As

Publication number Publication date
CN100378964C (zh) 2008-04-02
CN1832148A (zh) 2006-09-13
US20060154420A1 (en) 2006-07-13
KR100607346B1 (ko) 2006-07-31
JP2006196891A (ja) 2006-07-27
US7449384B2 (en) 2008-11-11
KR20060082946A (ko) 2006-07-20

Similar Documents

Publication Publication Date Title
US6486028B1 (en) Method of fabricating a nitride read-only-memory cell vertical structure
KR101618160B1 (ko) 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법
JP4885420B2 (ja) Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入
US7087955B2 (en) Semiconductor device and a method of manufacturing the same
KR100690925B1 (ko) 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
US7709315B2 (en) Semiconductor device and method of manufacturing the same
JP4917311B2 (ja) フラッシュメモリ素子の製造方法
JP2006114905A (ja) 不揮発性の半導体メモリ素子
TWI413261B (zh) 半導體裝置
US20090050953A1 (en) Non-volatile memory device and method for manufacturing the same
JP2008041832A (ja) 半導体装置およびその製造方法
US20040256657A1 (en) [flash memory cell structure and method of manufacturing and operating the memory cell]
JP2010282987A (ja) 半導体装置およびその製造方法
JP2005347679A (ja) 不揮発性半導体記憶装置の製造方法
KR100471165B1 (ko) 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법
JP2007311695A (ja) 半導体装置の製造方法
JP2010087046A (ja) 不揮発性半導体装置及び不揮発性半導体装置の製造方法
JP5161494B2 (ja) 半導体記憶装置
JP2009141248A (ja) 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
JP2008258286A (ja) 半導体装置及びその製造方法
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
JP2009065094A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2005026696A (ja) Ｅｅｐｒｏｍ素子およびその製造方法
CN109903797B (zh) 分栅快闪存储器的制造方法及分栅快闪存储器
US6908813B2 (en) Method of forming tiny silicon nitride spacer for flash EPROM by fully wet etching technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees