CN112582259A - 一种新式的n型层磷掺杂工艺方法 - Google Patents
一种新式的n型层磷掺杂工艺方法 Download PDFInfo
- Publication number
- CN112582259A CN112582259A CN201910940125.5A CN201910940125A CN112582259A CN 112582259 A CN112582259 A CN 112582259A CN 201910940125 A CN201910940125 A CN 201910940125A CN 112582259 A CN112582259 A CN 112582259A
- Authority
- CN
- China
- Prior art keywords
- phosphorus
- layer
- doping process
- novel
- process method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 229910052698 phosphorus Inorganic materials 0.000 title claims abstract description 56
- 239000011574 phosphorus Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 64
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 125000004437 phosphorous atom Chemical group 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
一种新式的N型层磷掺杂工艺方法。涉及半导体工艺领域,尤其涉及一种新式的N型层磷掺杂工艺方法。提供了一种加工简便,工艺扩散后表面浓度均匀性好的一种新式的N型层磷掺杂工艺方法。本发明在硅片表面制作了一层掺有磷的多晶硅薄膜层,再在含有磷元素的多晶硅层上沉积一层Si3N4层,保护含有磷元素的多晶硅层,在热处理下,该多晶硅薄膜层里的磷原子向硅体内扩散,达到了杂质扩散的目的。
Description
技术领域
本发明涉及半导体工艺领域,尤其涉及一种新式的N型层磷掺杂工艺方法。
背景技术
现有的磷掺杂工艺方法,采用N2携带POCL3,通过高温下POCL3分解出P2O5,再由P2O5与Si反应得到N型掺杂的磷杂质。反应方程式为:
5POCL3→PCL5+P2O5
4PCL5+5O2 →2P2O5+5CL2
2P2O5+5SI→SIO2+4P
POCL3进行磷掺杂工艺,存在以下缺点:
1.由于POCL3分解物具有,腐蚀性,硅片表面很容易被腐蚀。
2.高温下经过化学反应后得到磷含量不稳定,磷掺杂后均匀性差。
综上所述,该工艺扩散后表面浓度均匀性差,工艺稳定性差,过程复杂。
发明内容
本发明针对以上问题,提供了一种加工简便,工艺扩散后表面浓度均匀性好的一种新式的N型层磷掺杂工艺方法。
本发明的技术方案是:一种新式的N型层磷掺杂工艺方法,包括以下步骤:
1)、在Si表面沉积一层含有磷元素的多晶硅层;
2)、在含有磷元素的多晶硅层上沉积一层Si3N4层,保护含有磷元素的多晶硅层;
3)、将含有磷元素的多晶硅层和Si3N4保护层在一定温度、一定气氛下热处理一定时间,使得磷向Si扩散,形成N型层;
4)、后处理,即获得产品。
所述含磷元素的多晶硅层通过LPCVD炉制备。
步骤1)制备获得的含有磷元素的多晶硅层的厚度为0.6um-1.2um, RS为4-16欧姆/平方厘米。
步骤2)中沉积的Si3N4层厚度为0.1um-0.5um。
所述LPCVD炉沉积多晶硅层的加工温度为500度-600度,并通入PH3气体。
所述后处理为化学腐蚀或干法刻蚀除去含有磷的多晶硅层和Si3N4层。
本发明在硅片表面制作了一层掺有磷的多晶硅薄膜层,再在含有磷元素的多晶硅层上沉积一层Si3N4层,保护含有磷元素的多晶硅层,在热处理下,该多晶硅薄膜层里的磷原子向硅体内扩散,达到了杂质扩散的目的。
附图说明
图1是沉积含磷的多晶硅层和Si3N4保护层;
图2是磷元素向Si扩散后的结构示意图;
图中1是含磷的多晶硅层,2是Si3N4保护层,3是N型层。
具实施方式
本发明如图1-2所示,图中P1是硅片P型高阻层,一种新式的N型层4磷掺杂工艺方法,包括以下步骤:
1)、在Si表面沉积一层含有磷元素的多晶硅层1;
2)、在含有磷元素的多晶硅层上沉积一层Si3N4 保护层,保护含有磷元素的多晶硅层;Si3N4层是半导体厂常用工艺主要由SiH4和NH3气体制得,属于现有技术;
3)、将含有磷元素的多晶硅层和Si3N4保护层2在一定温度、一定气氛下热处理一定时间,使得磷向Si扩散,形成N型层;
4)、后处理,即获得产品。
所述含磷元素的多晶硅层通过LPCVD炉制备。
步骤1)制备获得的含有磷元素的多晶硅层的厚度为0.6um-1.2um, RS(方块电阻)为4-16欧姆/平方厘米。
步骤2)中沉积的Si3N4层厚度为0.1um-0.5um。
所述LPCVD炉沉积多晶硅层的加工温度为500度-600度,并通入PH3气体(气体的含量: 0.017L/min)。这时得到一层含有磷的多晶硅层,所用气体的热分解式为:
SiH4 →Si + 2H2;
2PH3→2P+3H2;
所得到的薄膜是含磷的多晶硅层1,可以当做磷扩散的杂质源。
所述后处理为化学腐蚀或干法刻蚀除去含有磷的多晶硅层和Si3N4层。这两种工艺都是本技术领域常用的技术手段。
对于本案所公开的内容,还有以下几点需要说明:
(1)、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构,其他结构可参考通常设计;
(2)、在不冲突的情况下,本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例;
以上,仅为本案所公开的具体实施方式,但本公开的保护范围并不局限于此,本案所公开的保护范围应以权利要求的保护范围为准。
Claims (6)
1.一种新式的N型层磷掺杂工艺方法,其特征在于,包括以下步骤:
1)、在Si表面沉积一层含有磷元素的多晶硅层;
2)、在含有磷元素的多晶硅层上沉积一层Si3N4层,保护含有磷元素的多晶硅层;
3)、将含有磷元素的多晶硅层和Si3N4保护层在一定温度、一定气氛下热处理一定时间,使得磷向Si扩散,形成N型层;
4)、后处理,即获得产品。
2.根据权利要求1所述的一种新式的N型层磷掺杂工艺方法,其特征在于,所述含磷元素的多晶硅层通过LPCVD炉制备。
3.根据权利要求1所述的一种新式的N型层磷掺杂工艺方法,其特征在于,步骤1)制备获得的含有磷元素的多晶硅层的厚度为0.6um-1.2um, RS为4-16欧姆/平方厘米。
4.根据权利要求1所述的一种新式的N型层磷掺杂工艺方法,其特征在于,步骤2)中沉积的Si3N4层厚度为0.1um-0.5um。
5.根据权利要求2所述的一种新式的N型层磷掺杂工艺方法,其特征在于,所述LPCVD炉沉积多晶硅层的加工温度为500度-600度,并通入PH3气体。
6.根据权利要求1所述的一种新式的N型层磷掺杂工艺方法,其特征在于,所述后处理为化学腐蚀或干法刻蚀除去含有磷的多晶硅层和Si3N4层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910940125.5A CN112582259A (zh) | 2019-09-30 | 2019-09-30 | 一种新式的n型层磷掺杂工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910940125.5A CN112582259A (zh) | 2019-09-30 | 2019-09-30 | 一种新式的n型层磷掺杂工艺方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112582259A true CN112582259A (zh) | 2021-03-30 |
Family
ID=75116551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910940125.5A Pending CN112582259A (zh) | 2019-09-30 | 2019-09-30 | 一种新式的n型层磷掺杂工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112582259A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56133837A (en) * | 1980-03-21 | 1981-10-20 | Nec Corp | Semiconductor device and manufacture therefor |
JPH0287565A (ja) * | 1988-07-14 | 1990-03-28 | Motorola Inc | シリコン基板への接触方法および半導体装置 |
JPH10163322A (ja) * | 1996-12-02 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2006228957A (ja) * | 2005-02-17 | 2006-08-31 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置及びその製造方法 |
CN1832148A (zh) * | 2005-01-13 | 2006-09-13 | 海力士半导体有限公司 | 制造闪存器件的方法 |
CN103811588A (zh) * | 2014-01-26 | 2014-05-21 | 晶澳太阳能有限公司 | 一种太阳能电池的双面扩散工艺 |
-
2019
- 2019-09-30 CN CN201910940125.5A patent/CN112582259A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56133837A (en) * | 1980-03-21 | 1981-10-20 | Nec Corp | Semiconductor device and manufacture therefor |
JPH0287565A (ja) * | 1988-07-14 | 1990-03-28 | Motorola Inc | シリコン基板への接触方法および半導体装置 |
JPH10163322A (ja) * | 1996-12-02 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
CN1832148A (zh) * | 2005-01-13 | 2006-09-13 | 海力士半导体有限公司 | 制造闪存器件的方法 |
JP2006228957A (ja) * | 2005-02-17 | 2006-08-31 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置及びその製造方法 |
CN103811588A (zh) * | 2014-01-26 | 2014-05-21 | 晶澳太阳能有限公司 | 一种太阳能电池的双面扩散工艺 |
Non-Patent Citations (1)
Title |
---|
李乃平: "《微电子器件工艺》", 31 August 1995, 武汉:华中理工大学出版社, pages: 142 - 143 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110164759B (zh) | 一种区域性分层沉积扩散工艺 | |
US7846762B2 (en) | Integrated emitter formation and passivation | |
US6749687B1 (en) | In situ growth of oxide and silicon layers | |
WO2007103598A3 (en) | Silicon photovoltaic cell junction formed from thin film doping source | |
US4217375A (en) | Deposition of doped silicon oxide films | |
KR102608805B1 (ko) | 컨포멀 도펀트 증착을 사용한 3d si 구조들의 컨포멀 도핑 | |
CN102197497A (zh) | 半导体组件制造方法、半导体组件及半导体组件制造设备 | |
JPS6293927A (ja) | 固体平板状拡散源の急速熱処理による半導体ウェ−ハのド−ピング方法 | |
Kurokawa | P‐Doped Polysilicon Film Growth Technology | |
JP2947828B2 (ja) | 半導体装置の製造方法 | |
US20110277682A1 (en) | Directional solid phase crystallization of thin amorphous silicon for solar cell applications | |
WO2018230301A1 (ja) | エピタキシャルウェーハの製造方法 | |
US6806173B1 (en) | Method for producing highly doped semiconductor components | |
CN112582499B (zh) | 一种适用于多主栅搭配大尺寸硅片的扩散工艺 | |
CN112582259A (zh) | 一种新式的n型层磷掺杂工艺方法 | |
KR20060093740A (ko) | 동일 챔버에서의 산화물층 및 실리콘층의 성장 | |
JPH0245326B2 (zh) | ||
CN106298486B (zh) | 半导体器件的制备方法 | |
JP2920546B2 (ja) | 同極ゲートmisトランジスタの製造方法 | |
JP2010056529A (ja) | 半導体装置の製造方法及び基板処理装置 | |
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
JP2727106B2 (ja) | 膜形成方法 | |
EP4174209A1 (en) | Method of forming a doped polysilicon layer | |
JP2928929B2 (ja) | 不純物ドーピング方法 | |
JPS626647B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |