JP4899751B2 - 半導体メモリおよび半導体メモリの試験方法 - Google Patents
半導体メモリおよび半導体メモリの試験方法 Download PDFInfo
- Publication number
- JP4899751B2 JP4899751B2 JP2006262756A JP2006262756A JP4899751B2 JP 4899751 B2 JP4899751 B2 JP 4899751B2 JP 2006262756 A JP2006262756 A JP 2006262756A JP 2006262756 A JP2006262756 A JP 2006262756A JP 4899751 B2 JP4899751 B2 JP 4899751B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- memory cell
- data
- memory
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
する。これにより、試験するメモリセルからビット線にデータが読み出されてから、対応するセンスアンプが増幅動作を開始するまでの時間間隔をメモリセルの位置に依存せず一定になる。この結果、各メモリセルの試験条件をメモリセルの位置に依存せず同一にできる。すなわち、メモリセルの動作マージンをメモリセルの位置に依存せず正しく評価できる。
WLを選択するために使用される。コラムアドレスCADは、ビット線BL、/BLを選択するために使用される。
に応じて選択的にオンされ、コラムアドレスCADに対応するビット線BL、/BLをリードアンプRAおよびライトアンプWAに接続する。コラムアドレスデコーダCDECは、データDQを入出力するビット線対BL、/BLを選択するために、コラムアドレスCADをデコードする。リードアンプRAは、読み出しアクセス動作時に、コラムスイッチCSWを介して出力される相補の読み出しデータを増幅する。ライトアンプWAは、書き込みアクセス動作時に、データバスDBを介して供給される相補の書き込みデータを増幅し、ビット線対BL、/BLに供給する。
が動作しないときに、プリチャージ電圧VPRに設定される。センスアンプ活性化信号NSAは、センスアンプSAが動作するときに低レベル電圧(例えば、接地電圧)に設定され、センスアンプSAが動作しないときに、プリチャージ電圧VPRに設定される。
は、データ端子DQを介して供給される書き込みデータDQの信号量を増幅する。それ以外の動作は、コラム選択信号CLZの活性化タイミングが読み出し動作に比べて早くなることを除き、読み出し動作と同じである。
を正しくに評価できる。
せず正しく評価できる。市場で不良になる可能性のあるメモリMEMを、試験工程で確実に不良化できるため、メモリMEMの信頼性を向上できる。
動作モードおよび試験モードの動作は、上述した図6、図7および図8と同じである。メモリMEMが出荷されるとき、試験端子LETSZは、例えば、接地線に接続される。このため、ユーザの使用環境で、メモリMEMが試験モードで動作することはない。
Claims (6)
- 複数のメモリセルと、
前記メモリセルに接続されたワード線と、
前記メモリセルにそれぞれ接続された複数のビット線と、
前記ワード線を駆動するために前記ワード線の一端に接続されたワードドライバと、
前記ビット線にそれぞれ接続された複数のセンスアンプと、
前記センスアンプにそれぞれ対応して配置され、前記センスアンプを共通のデータ線に接続するために、コラムアドレスに応じて選択的にオンされる複数のコラムスイッチと、
前記センスアンプを動作するためにセンスアンプ活性化信号を活性化するとともに、試験モード中に、試験するメモリセルからビット線にデータが読み出されてから、対応するセンスアンプが増幅動作を開始するまでの時間間隔をメモリセルの位置に依存せず一定にするために、前記ワード線が活性化されてから前記センスアンプ活性化信号が活性化されるまでの時間間隔を前記コラムアドレスに応じて変更するセンスアンプ制御回路とを備えていることを特徴とする半導体メモリ。 - 請求項1記載の半導体メモリにおいて、
前記センスアンプ制御回路は、
通常動作モード中に、前記ワードドライバから最も遠い位置に配置されたメモリセルからビット線にデータが読み出された後に前記センスアンプ活性化信号を活性化し、
前記試験モード中に、前記コラムアドレスにより選択されるメモリセルからビット線にデータが読み出されるタイミングに同期して前記センスアンプ活性化信号を活性化することを特徴とする半導体メモリ。 - 請求項2記載の半導体メモリにおいて、
前記各メモリセルは、ゲートが前記ワード線に接続され、ソース/ドレインの一方および他方が前記各ビット線および記憶ノードにそれぞれ接続された転送トランジスタを備え、
前記センスアンプ制御回路は、前記試験モード中に、前記コラムアドレスにより選択されるメモリセルの転送トランジスタが前記ワード線の活性化によりオンされてから前記センスアンプ活性化信号を活性化するまでの時間間隔を一定にすることを特徴とする半導体メモリ。 - 請求項1記載の半導体メモリにおいて、
半導体メモリの外部から書き換え可能であり、保持している値に応じて前記通常動作モードと前記試験モードとを互いに切り替えるためのモード設定部を備え、
前記センスアンプ制御回路は、モード設定部に保持された値に応じて、前記センスアンプ活性化信号の活性化タイミングを変更することを特徴とする半導体メモリ。 - 請求項1記載の半導体メモリにおいて、
試験信号を受ける試験端子を備え、
前記センスアンプ制御回路は、前記試験信号の値に応じて、前記センスアンプ活性化信号の活性化タイミングを変更することを特徴とする半導体メモリ。 - 半導体メモリの試験方法であって、
前記半導体メモリは、
複数のメモリセルと、
前記メモリセルに接続されたワード線と、
前記メモリセルにそれぞれ接続された複数のビット線と、
前記ワード線を駆動するために前記ワード線の一端に接続されたワードドライバと、
前記ビット線にそれぞれ接続された複数のセンスアンプと、
前記センスアンプにそれぞれ対応して配置され、前記センスアンプを共通のデータ線に接続するために、コラムアドレスに応じて選択的にオンされる複数のコラムスイッチと、
前記センスアンプを動作するためにセンスアンプ活性化信号を活性化するとともに、試験モード中に、試験するメモリセルからビット線にデータが読み出されてから、対応するセンスアンプが増幅動作を開始するまでの時間間隔をメモリセルの位置に依存せず一定にするために、前記ワード線が活性化されてから前記センスアンプ活性化信号が活性化されるまでの時間間隔を前記コラムアドレスに応じて変更するセンスアンプ制御回路とを備え、
前記試験モード中に、
前記ワード線を活性化し、試験するメモリセルにビット線を介してデータを書き込み、
前記ワード線を活性化し、試験するメモリセルからビット線にデータを読み出し、
前記センスアンプ制御回路により前記センスアンプ活性化信号を活性化し、ビット線上のデータの信号量を増幅し、
信号量が増幅されたデータの論理値が期待値と異なるときに前記半導体メモリの不良を検出することを特徴とする半導体メモリの試験方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262756A JP4899751B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体メモリおよび半導体メモリの試験方法 |
US11/896,229 US7558137B2 (en) | 2006-09-27 | 2007-08-30 | Semiconductor memory and testing method of same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262756A JP4899751B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体メモリおよび半導体メモリの試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008084427A JP2008084427A (ja) | 2008-04-10 |
JP4899751B2 true JP4899751B2 (ja) | 2012-03-21 |
Family
ID=39224770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262756A Expired - Fee Related JP4899751B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体メモリおよび半導体メモリの試験方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7558137B2 (ja) |
JP (1) | JP4899751B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5068035B2 (ja) * | 2006-05-11 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7768847B2 (en) * | 2008-04-09 | 2010-08-03 | Rambus Inc. | Programmable memory repair scheme |
JP2010027155A (ja) * | 2008-07-22 | 2010-02-04 | Sanyo Electric Co Ltd | 半導体記憶装置 |
KR101080209B1 (ko) * | 2010-09-30 | 2011-11-07 | 주식회사 하이닉스반도체 | 반도체 장치 |
JP7012175B1 (ja) * | 2021-02-04 | 2022-01-27 | 華邦電子股▲ふん▼有限公司 | 半導体記憶装置 |
CN115083471A (zh) * | 2021-03-10 | 2022-09-20 | 华邦电子股份有限公司 | 半导体存储装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758589B2 (ja) * | 1987-04-03 | 1995-06-21 | 三菱電機株式会社 | 半導体記憶装置 |
JPH05325569A (ja) * | 1992-05-27 | 1993-12-10 | Toshiba Corp | 半導体記憶装置 |
JP3260583B2 (ja) * | 1995-04-04 | 2002-02-25 | 株式会社東芝 | ダイナミック型半導体メモリおよびそのテスト方法 |
JPH11317098A (ja) | 1998-04-30 | 1999-11-16 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
JP2001195900A (ja) | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002025292A (ja) * | 2000-07-11 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
JP3815712B2 (ja) * | 2001-01-31 | 2006-08-30 | シャープ株式会社 | 半導体記憶装置およびそのウェハーテスト方法 |
KR100625391B1 (ko) * | 2004-07-14 | 2006-09-20 | 주식회사 하이닉스반도체 | 리프레쉬를 수행하는 반도체 메모리 장치 |
JP4517786B2 (ja) * | 2004-09-06 | 2010-08-04 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びセンスアンプの活性化信号の生成方法 |
JP2006331511A (ja) * | 2005-05-25 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその検査手法 |
-
2006
- 2006-09-27 JP JP2006262756A patent/JP4899751B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-30 US US11/896,229 patent/US7558137B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7558137B2 (en) | 2009-07-07 |
JP2008084427A (ja) | 2008-04-10 |
US20080074938A1 (en) | 2008-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4952137B2 (ja) | 半導体メモリおよびシステム | |
KR100757926B1 (ko) | 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법 | |
JP5131348B2 (ja) | 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法 | |
JP4065687B2 (ja) | 半導体メモリ装置 | |
JP2005332446A (ja) | 半導体メモリ | |
KR100324155B1 (ko) | 워드선다중선택가능한반도체기억장치및그시험방법 | |
JP5303985B2 (ja) | 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム | |
JP2007004953A (ja) | 半導体メモリ | |
JP5119795B2 (ja) | 半導体メモリ、半導体メモリのテスト方法およびシステム | |
JP4899751B2 (ja) | 半導体メモリおよび半導体メモリの試験方法 | |
JP5029205B2 (ja) | 半導体メモリ、半導体メモリのテスト方法およびシステム | |
JP4473943B2 (ja) | 半導体メモリおよびシステム | |
JP5115090B2 (ja) | 半導体メモリ、半導体メモリのテスト方法およびシステム | |
JP2007188556A (ja) | 半導体記憶装置及びそのテスト方法 | |
US20120262996A1 (en) | Device | |
JP4750526B2 (ja) | 半導体記憶装置 | |
JP2010055676A (ja) | 半導体メモリおよびメモリチップの製造方法 | |
KR20010102846A (ko) | 동기형 반도체 기억 장치 | |
JP2010287297A (ja) | 半導体メモリおよび半導体メモリの製造方法 | |
JP5205992B2 (ja) | 半導体メモリおよびメモリシステム | |
JP2007035171A (ja) | 半導体記憶装置およびその試験方法 | |
TW201447894A (zh) | 半導體裝置 | |
JP5157584B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法およびシステム | |
JP5375984B2 (ja) | 半導体メモリおよびメモリシステム | |
JP2009289305A (ja) | 半導体メモリ、半導体メモリのデータ読み出し方法およびメモリ制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4899751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |