JP2007188556A - 半導体記憶装置及びそのテスト方法 - Google Patents

半導体記憶装置及びそのテスト方法 Download PDF

Info

Publication number
JP2007188556A
JP2007188556A JP2006003671A JP2006003671A JP2007188556A JP 2007188556 A JP2007188556 A JP 2007188556A JP 2006003671 A JP2006003671 A JP 2006003671A JP 2006003671 A JP2006003671 A JP 2006003671A JP 2007188556 A JP2007188556 A JP 2007188556A
Authority
JP
Japan
Prior art keywords
bit line
equalizing
sense amplifier
memory cell
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006003671A
Other languages
English (en)
Other versions
JP4851189B2 (ja
Inventor
Mamoru Aoki
守 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006003671A priority Critical patent/JP4851189B2/ja
Priority to US11/616,452 priority patent/US7443748B2/en
Publication of JP2007188556A publication Critical patent/JP2007188556A/ja
Application granted granted Critical
Publication of JP4851189B2 publication Critical patent/JP4851189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4094Bit-line management or control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204Bit line control
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

【課題】ビット線に接続するイコライズ素子が複数ある場合にも、イコライズ素子の故障を検査工程で検出可能とする半導体記憶装置の提供。
【解決手段】同一のビット線対に接続され、制御信号PDLN、PDLFによってオン・オフ制御される2つのイコライズ素子を備えた半導体記憶装置であって、テスト時、プリチャージ期間に、一方の制御信号(例えばPDLN)をHIGHレベル、他方(PDLF)をLOWレベルとし、2つのイコライズ素子の活性化、非活性化を個別に制御することで、制御信号PDLNによってオン・オフ制御されるイコライズ素子が不良の場合等の故障を検出することができる。
【選択図】図5

Description

本発明は、半導体記憶装置に関し、特に、ダイナミックランダムアクセスメモリ(DRAM)とそのテスト方法に関する。
発明の背景技術として、センスアンプからみてビット線の遠端、近端にそれぞれイコライザを備えたDRAMの構成について、図1を参照して説明しておく(なお、図1は本発明の説明でも参照される)。図1は、DRAMにおいてメモリセルデータを増幅するセンスアンプの一般的な構成を示す図である。
図1を参照すると、信号DT、DBは、ビット線対の一方、他方である。SAP、SANは、センスアンプ20を活性/非活性するための制御信号、PDLF、PDLNは、ビット線DT、DBをイコライズするイコライザ(イコライズ素子)N3、N4をそれぞれオン/オフ制御するための制御信号である。WL1、WL2はワード線を示している。メモリセルアレイ10のメモリセルは、データを蓄積する容量(メモリキャパシタ)と、ワード線にゲートが接続されドレイン/ソースの一方がビット線に接続されドレイン/ソースの他方が容量に接続されたメモリセルトランジスタを備えている。イコライズ素子N3、N4は、ビット線対DT、DB間に接続され、ゲートがPDLF、PDLNにそれぞれ接続され、オン時に、ビット線対DT、DBを等電位とする。センスアンプ20は、SAPにソースが共通接続されたPMOSトランジスタP1、P2と、ドレインがPMOSトランジスタP1、P2のドレインにそれぞれ接続されたNMOSトランジスタN1、N2とを備えている。PMOSトランジスタP1及びNMOSトランジスタN1のゲートは共通接続され、PMOSトランジスタP2及びNMOSトランジスタN2のドレインの共通接続点に接続され、PMOSトランジスタP2及びNMOSトランジスタN2のゲートは共通接続され、PMOSトランジスタP1及びNMOSトランジスタN1のドレインの共通接続点に接続され、PMOSトランジスタP2及びNMOSトランジスタN2のドレインの共通接続点は、ビット線DTに接続され、PMOSトランジスタP1及びNMOSトランジスタN1のドレインの共通接続点は、ビット線DBに接続されている。PMOSトランジスタP1及びNMOSトランジスタN1は第1のCMOSインバータを構成し、PMOSトランジスタP2及びNMOSトランジスタN2は第2のCMOSインバータを構成し、第1のCMOSインバータの入力と出力が、第2のCMOSインバータの出力と入力にそれぞれ接続され、ラッチ回路(フリップフロップ)を構成している。
次に、図1の動作について、図4のタイミングチャートを参照して説明する。図4において、(A)は、クロック(及びコマンド)、(B)は、PDLN、PDLF、(C)は、ワード線1、2、(D)は、正常時のビット線DT、DB、(E)は、イコライズ素子に欠陥がある時のビット線DT、DBの波形をそれぞれ示している。以下では、一般的なシンクロナスDRAMを例として、アクティブコマンド(ACT)とプリチャージコマンド(PRE)がACT→PRE→ACTの順番にコマンド入力された場合について説明する。なお、図4において、ACTコマンドと次のPREコマンドの間には、READ/WRITEコマンドが入力されるが、説明を簡単とするため、図示しない。図5乃至図9でも同様とされる。
1回目のACTが入力される前は、プリチャージ状態にある。プリチャージ状態では、ワード線は全てLOWレベル、PDLF/PDLNはHIGHレベルとされ、NMOSトランジスタN3、N4はオンされ、ビット線DT/DBはイコライズ状態にある。尚、プリチャージ期間中には、SAPとSANの給電は止められ(SAP、SANはHIGH、LOWの中間レベル)、センスアンプ20は非活性状態とされ、その出力はオフ状態(フローティング状態)、ビット線と同電位とされる。
以下の説明では、1回目のACTコマンドが入力された場合について、ワード線1に対応した外部アドレスが入力されるものとする(ACTコマンド入力時、不図示のアドレス信号端子より、ROWアドレスが入力される)。ACTコマンドを受けると、ビット線のイコライズを解除するために、PDLF、PDLNは、HIGHレベルからLOWレベルに切り替えられる。
その後、選択ワード線1(WL1)が活性化されHIGHレベル(高電位)に設定され、選択ワード線1(WL1)にゲートが接続されているメモリセルトランジスタがオンし、メモリセルキャパシタの電荷により、オン状態のメモリセルトランジスタが接続するビット線DT/DB間に微小差電位が生じる。ここで、SAPをHIGHレベル、SANをLOWレベルに設定し、センスアンプ20を活性化させ、センスアンプ20による、ビット線DT/DB間の微小差電位の増幅を開始する。
その後、センスアンプ20によるビット線DT/DB間の電圧の増幅を続けていくと、ビット線DT/DBの電位は、SAP/SANレベルまで到達する。
次にPREコマンドを受けると、まず、選択ワード線1(WL1)を活性状態(HIGHレベル)から非活性状態(LOWレベル)とし、メモリセルトランジスタをオフする。ワード線1(WL1)をLOWレベルにした後、SAP/SANの給電を止め、センスアンプ20を非活性状態として、PDLF、PDLNをLOWレベルからHIGHレベルに切り替え、イコライズ素子N3、N4をオンさせ、ビット線対DT、DBのイコライズを開始する。
ビット線対DT、DBのイコライズ時間は、tRP(プリチャージコマンドから次のアクティブコマンドまでの時間)というDRAMの基本性能を決めるものである。このため、ビット線長が長いときは、図1のように、ビット線の遠端、近端にそれぞれイコライズ素子N3、N4を設置し、tRPをより高速にする手法が用いられる場合がある。
図1及び図4を参照して説明した半導体記憶装置においては、イコライズ素子N3、N4の一方になんらかの欠陥が生じ、例えば非導通又は高抵抗等になると、他方のイコライズ素子だけでイコライズが行われる(図4(E))。ところで、イコライズ素子が一つしかない場合、当該イコライズ素子が故障すると、イコライズが大幅に遅れるので、半導体記憶装置の検査工程で不良を検出することができる。
しかしながら、図1に示した構成のように、同一のビット線に接続するイコライズ素子N3、N4が2つある場合、これら2つのイコライズ素子の一方に欠陥があっても、他方でビット線のイコライズ動作が行われることになる。
この結果、イコライズ素子の不良があるにもかかわらず、tRPの悪化が軽減されてしまうことになる。そして、tRPの設定値に限界がある低速テスタによる検査工程等において、当該イコライズ不良による故障を検出することができない、という事態も起こり得る。
本発明は、本願発明者の上記知見に基づき創案されたものであって、その目的は、同一のビット線に接続するイコライズ素子が複数ある場合にも、イコライズ素子の故障を検査工程で検出可能とする半導体記憶装置及びそのテスト方法を提供することにある。
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
本発明の1つのアスペクトに係る半導体記憶装置は、ビット線に複数のイコライズ素子が接続されてなる半導体記憶装置であって、前記ビット線のイコライズ時に、前記複数のイコライズ素子を個別に、活性化、非活性化を制御する手段を備えている。
本発明においては、センスアンプに接続するビット線の近端側、遠端側にそれぞれ配設される第1及び第2のイコライズ素子を備え、プリチャージ期間に、前記第1及び第2のイコライズ素子は、それぞれ、個別に活性化、非活性化が制御される構成としてもよい。
本発明において、センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、前記第1のメモリセルアレイ側のビット線をイコライズする第1のイコライズ素子と、前記第2のメモリセルアレイ側のビット線をイコライズする第2のイコライズ素子と、を備え、プリチャージ期間に、前記第1及び第2のイコライズ素子は、それぞれ、個別に活性化、非活性化が制御される構成としてもよい。本発明において、テスト時、前記第1及び第2のイコライズ素子の一方を活性化、他方を非活性化する制御を行う。
本発明において、センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプのビット線に接続され、前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプのビット線に接続され、前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第1のイコライズ素子と、前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第2のイコライズ素子と、前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第3のイコライズ素子と、前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第4のイコライズ素子と、を備え、プリチャージ期間に、前記第1乃至第4のイコライズ素子はそれぞれ、個別に活性化、非活性化が制御される構成としてもよい。本発明において、テスト時、前記第1乃至第4のイコライズ素子の少なくとも1つを活性化、残りを非活性化する制御を行う構成としてもよい。
本発明の他のアスペクトに係る方法は、ビット線に複数のイコライズ素子が接続されてなる半導体記憶装置のテスト方法であって、前記ビット線のイコライズ時に、前記複数のイコライズ素子を、個別に、活性化、非活性化を制御する工程を含み、イコライズ動作不良を検出可能としてなる、ことを特徴とする。
本発明に係る方法において、前記半導体記憶装置は、センスアンプに接続するビット線の近端側、遠端側にそれぞれ配設される第1及び第2のイコライズ素子を備え、プリチャージ期間に、前記第1及び第2のイコライズ素子を、それぞれ、個別に活性化、非活性化させる。
本発明に係る方法においては、前記半導体記憶装置において、センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、前記第1のメモリセルアレイ側のビット線をイコライズする第1のイコライズ素子と、前記第2のメモリセルアレイ側のビット線をイコライズする第2のイコライズ素子と、を備え、プリチャージ期間に、前記第1及び第2のイコライズ素子を、それぞれ、個別に活性化、非活性化させるようにしてもよい。本発明に係る方法においては、好ましくは、前記第1及び第2のイコライズ素子の一方を活性化、他方を非活性化する制御を行う。
本発明に係る方法においては、前記半導体記憶装置において、センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプのビット線に接続され、前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプのビット線に接続され、前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第1のイコライズ素子と、前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第2のイコライズ素子と、前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第3のイコライズ素子と、前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第4のイコライズ素子と、を備え、プリチャージ期間に、前記第1乃至第4のイコライズ素子をそれぞれ、個別に活性化、非活性化させる。本発明に係る方法においては、好ましくは、前記第1乃至第4のイコライズ素子の少なくとも1つを活性化、残りを非活性化する制御を行う。
本発明に係る方法においては、検査装置の制御のもと、前記複数のイコライズ素子を、それぞれ、個別に活性化、非活性化させ、ビット線をプリチャージするコマンドから次のアクティブコマンドまでの時間tRPを検査する。
本発明によれば、複数のイコライズ素子を個別にオン・オフ制御することで、前記イコライズ用素子に欠陥があった場合に、不良の検出を可能としている。
上記した本発明についてさらに詳細に説述すべく添付図面を参照して説明する。本発明に係る半導体記憶装置は、同一のビット線対DT、DBに接続され、制御信号PDLF、PDLNでオン・オフ制御される2つのイコライズ素子N3、N4が接続されてなる半導体記憶装置であって、プリチャージ期間に、例えば制御信号PDLNをHIGH、PDLFをLOWとし、2つのイコライズ素子の活性化、非活性化を個別に制御する。これにより、制御信号PDLNでオン・オフ制御されるイコライズ素子N4が不良の場合等の故障を検出することができる。以下、いくつかの具体的な実施例に即して説明する。
図1、図4、図5を参照して、本発明の一実施例と構成、及び動作について説明する。以下では、動作については、通常動作(図4)、テストモード時の動作(図5)の順に説明する。
図1は、本発明が適用されるDRAM内のセンスアンプの構成を示している。前述したように、DT、DBはビット線対、WL1、WL2はワード線1、ワード線2、PDLF、PDLNはビット線対DT、DBをイコライズするイコライズ素子N3、N4を活性/非活性するための信号、SAP、SANはセンスアンプ20を活性/非活性するための信号である。以下では、メモリセルにはHIGH電荷が書き込まれているものとする。
また、図4は、前述したように、本発明の制御を行わない場合の通常動作時のタイミング波形を示す図である。プリチャージスタンバイ期間中は、PDLN、PDLFはHIGHレベルにあり、ある中間レベルでビット線DT、DBはイコライズして待機している。また、SAP、SANもその中間レベルにあり、センスアンプ20は非活性状態にある。ここで、ワード線1をアクセスするコマンド(ACT)が外部から入力されると、PDLF、PDLNはともにHIGHからLOWレベルになり、イコライズが解除される。イコライズ解除後、ワード線1がLOWレベルからHIGHレベルになり、メモリセルキャパシタCのHIGH電荷がビット線に放電され、ビット線対DT、DBに差電位が生ずる。
その後、SAPをHIGH、SANをLOWにすると、センスアンプ20が活性化され、センスアンプ20の増幅作用により、ビット線対DT、DBは、SAP、SANのレベルまで増幅される。
次に、プリチャージコマンド(PRE)が入力されると、まず選択ワード線1(WL1)がHIGHレベルからLOWレベルになり、選択ワード線1(WL1)に接続するメモリセルトランジスタがオフする。
その後、SAP、SANをオフし、センスアンプ20を非活性状態とし、PDLN、PDLFをHIGHレベルとしてビット線対DT、DBをイコライズする(図4の(D))。
ビット線対DT、DBのイコライズ速度はtRP(プリーチャージコマンドから次のアクティブコマンドまでの時間)というDRAMの基本性能を決める仕様である。前述したように、図1に示す例では、ビット線の遠端、近端でイコライズ素子N3、N4を設置し、tRPをより高速化している。
仮に、PDLNが接続しているイコライズ用の素子N4に非導通または高抵抗性の欠陥があるとすると、前述したように、ビット線対DT、DBのイコライズが遅れる(図4の(E))。
次に、図5を参照して、本実施例のテストモード時における動作について説明する。図5において(A)は、クロック(コマンド)、(B)は、PDLN、PDLF、(C)はワード線1、2、(D)は、正常時のビット線対DT、DB、(E)はイコライズ素子の欠陥時におけるビット線DT、DB波形である。
プリチャージスタンバイ期間中は、PDLNは、HIGH、PDLFはLOWにある。
ワード線1をアクセスするACTコマンドが外部から入力されると、PDLNはLOWになり、PDLFはLOWのままである。
続いて、選択ワード線1がLOWレベルからHIGHレベルとされ、メモリセルキャパシタのHIGH電荷がビット線に放電され、ビット線対DT、DBに差電位が生ずる。
その後、SAPをHIGH、SANをLOWレベルとしてセンスアンプ20を活性状態とすると、センスアンプ20の増幅作用により、ビット線対DT、DBはSAP、SANのレベルまで増幅される。
次にPREコマンドが入力されると、ワード線1がHIGHレベルからLOWレベルになりメモリセルトランジスタがオフする。
その後、SAP、SANをオフし、センスアンプ20を非活性状態として、PDLNをLOWレベルからHIGHレベルに設定し、PDLFはLOWレベルのままとする。このため、ビット線のイコライズはPDLNに接続するイコライズ素子N4のみで行われ、tRPが遅れるが、イコライズ動作は行われる(図5の(D))。
PDLN、PDLFの個別に制御させる機能を具備することで、図1のPDLNに接続しているイコライズ素子N4に非導通や高抵抗性の欠陥があった場合には、図5の(E)に示すように、ビット線対DT、DBはほとんどイコライズされなくなり、tRPの設定値がそれほど速くできない検査装置でも、容易に不良検出することができる。なお、PDLFに接続するイコライズ素子N3の欠陥を検出する場合には、PDLFとPDLNのテストモード時の動作を逆にすることで、PDLFに接続するイコライズ素子N3の欠陥を検出することができる。
本発明は、プリチャージ期間中に、通常は、ともに活性状態に設定される複数のイコライザを、テスト時には、個別に活性化、非活性化させるように制御するものである。
次に、図2、図6、図7を参照して、本発明の第2の実施例を説明する。図2は、本発明の第2の実施例の構成を示す図である。図6は、図2のシェアードセンスアンプの動作を説明するためのタイミングチャートである。図7は、本発明の第2の実施例におけるテストモード時における動作を説明するタイミングチャートである。
本発明は、図2に示すように、DRAMで一般的に用いられるシェアードセンスアンプに対しても適用することができる。図2において、TGL(メモリセルアレイ11用)、TGR(メモリセルアレイ12用)は、シェアードセンスアンプのトランスファーゲートを開閉するための信号である。TGLにゲートが接続するトランスファゲート(NMOSトランジスタ)N11、N12は、センスアンプ20に接続するビット線DT、DBと、メモリセルアレイ11側のビット線との導通、非導通を制御し、TGLにゲートが接続するトランスファゲート(NMOSトランジスタ)N13、N14は、センスアンプ20に接続するビット線DT、DBと、メモリセルアレイ12側のビット線との導通、非導通を制御する。センスアンプ(PMOSトランジスタP1、P2、NMOSトランジスタN1、N2)は、図1の構成と同一であり、SAP/SANにより、活性/非活性が制御される。
PDLL(メモリセルアレイ11用)はビット線のイコライズ素子N3をオン/オフするための信号であ、PDLR(メモリセルアレイ12用)は、ビット線のイコライズ素子N4をオン/オフするための信号である。
図6は、本発明の第2の実施例の動作を示す図である。図6において、(A)は、クロック、(B)は、TGL、TGR、(C)はPDLN、PDLF、(D)はワード線1、2、(E)は、正常時のビット線対DT、DB、(F)は欠陥時のビット線対DT、DB波形である。以下では、一般的なシンクロナスDRAMを例として、アクティブコマンド(ACT)とプリチャージコマンド(PRE)がACT→PRE→ACTの順番にコマンド入力された場合について説明する。
1回目のACTが入力される前は、プリチャージ状態にあり、プリチャージ状態では、ワード線は全てLOWレベル、PDLLとPDLRはHIGHレベル、TGLとTGRもHIGHレベルにあり、ビット線DT/DBは、イコライズ状態にある。なお、プリチャージ期間中は、SAPとSANの給電を止め、ビット線と同電位にプリチャージしている。
まず1回目のACTコマンドが入力された場合の各信号の動作について説明する。
1回目のACTコマンドのときワード線1(図2の左側メモリセルアレイ(CELL ARRAY1)内のワード線WL1)に対応した外部アドレスが入力されたものとする。
ACTコマンドを受けると、シェアードセンスアンプの非選択側(選択されたワード線が存在しない側)を遮断するために、TGRがHIGHからLOWレベルに切り替わる(図6(B))。
また、シェアードセンスアンプの選択側のビット線のイコライズを解除するために、PDLLがHIGHからLOWレベルに切り替わる。イコライズ素子N4はオフ状態となる。
その後、選択ワード線1(WL1)がLOWからHIGHレベルに切り替わり、ワード線1(WL1)に接続するメモリセルトランジスタが導通し、メモリセルキャパシタの電荷により、ビット線対DT、DB間に微小差電位が生じる。
ここで、SAPをHIGHレベル、SANをLOWレベルに切り替え、センスアンプ20を活性状態として、ビット線対DT、DB間の微小差電位の増幅を開始する。センスアンプ20による増幅を続けていくと、ビット線DT/DBはSAP/SANレベルまで到達する。
その後、PREコマンドを受けると、まず選択ワード線1(WL1)をHIGHからLOWに切り替えメモリセルトランジスタをオフする。選択ワード線をLOWレベルにした後、SAP/SANの給電を止め、PDLLをLOWからHIGHに切り替え、ビット線のイコライズを開始する。このとき、TGRもほぼ同時にLOWからHIGHに切り替える。
シェアードセンスアンプ方式では、非選択側のイコライズ素子もイコライズ作用を行うというメリットがある。しかしながら、製造過程等のなんらかの原因で、非導通のイコライズ素子が存在する場合、当該欠陥イコライズ素子を使用している部分では、tRPが遅くなり、スペックを満たさないものも出る。前述したように、このような不良は、tRPスペックの検査工程で検出されるべきものであるが、図2のような、シェアードセンスアンプにおいては、メモリセルアレイ11とメモリセルアレイ12の2箇所のイコライズ素子N3、N4でビット線のイコライズを行っているため、一方に欠陥があった場合でも、他方のイコライズ素子でビット線DT、DBのイコライズが行われる。このため、tRPの悪化が軽減されてしまい、tRPの設定値に限界がある低速テスタの工程などで検出できない(図6(F))。
そこで、本実施例においては、図7(C)のように、テストモードにおいて、非選択側のPDLRを、プルチャージ期間でも、非活性(LOWレベルのまま)にすることで、前記実施例と同様に、イコライズ時間を大幅に遅らせ、低速テスタでも不良検出が可能となる。
シェアードセンスアンプ方式では、通常動作時、アクティブ期間中は、PDLL、PDLRを独立に制御するが、プリチャージ期間中は、同時に活性化しており、独立に制御すことは行われていない(図6参照)。これに対して、本発明は、テストモード時において、プリチャージ時に、PDLL、PDLRを、図7(C)に示すように、独立に制御している。
本発明は、図3に示すようなシェアードセンスアンプにおいて、ビット線長が長くビット線の遠端、近端側にイコライズ素子を備える方式にも適用できる。図3は、本発明の第3の実施例の構成を示す図である。図8、図9は、本発明の第3の実施例の動作を説明するためのタイミングチャートである。
図3において、TGLは、メモリセルアレイ11用のトランスファーゲートN11、N12を開閉するための信号であり、TGRは、メモリセルアレイ12用のトランスファーゲートN13、N14を開閉するための信号である。PDLFLとPDLNLはイコライズ素子N5、N3をオン・オフ制御するための信号である。PDLFRとPDLNRはイコライズ素子N6、N4をオン・オフ制御するための信号である。
図8は、図3の回路の動作を説明するための図である。図8において、(A)は、クロック(とコマンド)、(B)は、TGL、TGR、(C)はPDLN、PDLF、(D)はワード線1、2、(E)は、正常時のビット線対DT、DB、(F)は、欠陥時のビット線対DT、DBの波形それぞれ示している。この例でも、一般的なシンクロナスDRAMを例として、アクティブコマンド(ACT)とプリチャージコマンド(PRE)がACT→PRE→ACTの順番にコマンド入力された場合に着目する。1回目のACTが入力される前は、プリチャージ状態にあり、プリチャージ状態では、ワード線は全てLOWレベル、PDLFL、PDLNL、PDLNR、PDLFRはHIGHレベル、TGLとTGRもHIGHレベルにあり、ビット線DT/DBはイコライズ状態にある。なお、プリチャージ期間中は、SAPとSANの給電を止め、センスアンプ20を非活性状態としてビット線と同電位にイコライズしている。
まず、1回目のACTコマンドが入力された場合の各信号の動作について説明する。1回目のACTコマンドのときワード線1(図3中の左側メモリセルアレイ(CELL ARRAY1)側内のあるワード線)に対応した外部アドレスが入力された場合について説明する。
ACTコマンドを受けると、シェアードセンスアンプの非選択側(選択されたワード線が存在しない側)を遮断するためにTGRがHIGHからLOWレベルに切り替わる。また、シェアードセンスアンプの選択側のビット線のイコライズを解除するためにPDLFLとPDLNLがHIGHからLOWレベルに切り替わる。その後、選択ワード線1(WL1)がLOWからHIGHレベルに切り替わり、メモリセルトランジスタが導通し、メモリセルキャパシタの電荷によりビット線対DT、DB間に微小差電位が生じる。ここで、SAPをHIGHレベル、SANをLOWレベルに切り替え、センスアンプ20を活性状態とし、センスアンプ20によるビット線対DT、DB間の微小差電位の増幅を開始する。センスアンプ20による増幅を続けていくと、ビット線対DT、DBは、SAP/SANレベルまで到達する。
次に、PREコマンドを受けると、まず選択ワード線をHIGHからLOWに切り替え、メモリセルトランジスタをオフする。ワード線をLOWレベルにした後、SAP/SANの給電を止め、センスアンプ20を非活性状態とし、PDLFLとPDLNLをLOWからHIGHに切り替え、ビット線のイコライズを開始する。このとき、TGRもほぼ同時にLOWからHIGHに切り替える。この方式では、イコライズで、計4箇所の素子がイコライズに作用する。しかしながら、上記実施例と同様に、製造過程などのなんらかの原因で、導通しないイコライズ用素子が存在してしまうこともある。このような欠陥がある場合、当該欠陥イコライズ素子を使用しているビット線のアクセスでは、tRPが遅くなり、仕様を満たさないものも出る。そして、このような不良はtRPスペックの検査工程で検出されるべきところ、残り3箇所のイコライズ素子でイコライズが働くため、もし一つに欠陥があったとしても、中途半端にイコライズが行われ、そのことでtRPの悪化が軽減されてしまい、tRPの設定値に限界がある低速テスタの工程などで検出できない問題が起こり得る(図8(F))。
そこで、本実施例では、図9(C)に示すように、テストモードで、非選択側のPDLNRとPDLFRならびに選択側のPDLFLをプリチャージ期間でも、非活性にすることで、PDLNLが接続されたイコライズ用素子に欠陥があった場合、イコライズ時間を大幅に遅らせ、低速テスタでも不良検出が可能となる。
なお、上記した例では、PDLNLでオン・オフされるイコライズ素子N3に欠陥がある場合について説明したが、他の3個のイコライズ素子N4、N5、N6についても、プリチャージ期間に全て独立に制御できるようにすることで、それぞれの接続しているイコライズ素子の欠陥検出が可能となる。
本発明は、DRAMのtRP(プリチャージコマンドから次のアクティブコマンドまでの時間)という仕様(スペック)の保証の検査、試験に利用することができる。例えば現在のDRAMのtRPのスペックは12ns以下というものがある。ところが、ウェハ検査工程の試験装置のtRP設定値限界があって、15ns以下は測定できない場合がある。このような場合、複数のイコライズ素子がありtRPの悪化が14nsあたりにきてしまうと検出できない。そこで、上記した本発明のテストモード機能により、プリチャージ期間に、イコライズ素子を個別にオン・オフさせることで、大幅にtRPを悪化させることができるので確実に不良検出することが可能となる。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみに制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の第1の実施例の構成を示す図である。 本発明の第2の実施例の構成を示す図である。 本発明の第3の実施例の構成を示す図である。 図1の動作を説明するための図である。 本発明の第1の実施例のテストモード時の動作を説明するための図である。 図2の動作を説明するための図である。 本発明の第2の実施例のテストモード時の動作を説明するための図である。 図3の動作を説明するための図である。 本発明の第3の実施例のテストモード時の動作を説明するための図である。
符号の説明
10、11、12 メモリセルアレイ
20 センスアンプ
DT、DB ビット線
N1、N2、NMOSトランジスタ
N3、N4、N5、N6 トランスファゲート
P1、P2 PMOSトランジスタ
PDLF、PDLN、PDLFL、PDLNL、PDLNR、PDLFR、 イコライズ制御信号
SAP、SAN センスアンプ制御信号
WL1、WL2 ワード線

Claims (14)

  1. ビット線に複数のイコライズ素子が接続されてなる半導体記憶装置であって、
    前記ビット線のイコライズ時に、前記複数のイコライズ素子を個別に、活性化、非活性化を制御する手段を備えている、ことを特徴とする半導体記憶装置。
  2. センスアンプに接続するビット線の近端側、遠端側にそれぞれ配設される第1及び第2のイコライズ素子を備え、
    プリチャージ期間に、前記第1及び第2のイコライズ素子は、それぞれ、個別に活性化、非活性化が制御される、ことを特徴とする請求項1記載の半導体記憶装置。
  3. センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、
    前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、
    前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、
    前記第1のメモリセルアレイ側のビット線をイコライズする第1のイコライズ素子と、
    前記第2のメモリセルアレイ側のビット線をイコライズする第2のイコライズ素子と、
    を備え、
    プリチャージ期間に、前記第1及び第2のイコライズ素子は、それぞれ、個別に活性化、非活性化が制御される、ことを特徴とする請求項1記載の半導体記憶装置。
  4. テスト時、前記第1及び第2のイコライズ素子の一方を活性化、他方を非活性化する制御を行う、ことを特徴とする請求項2又は3記載の半導体記憶装置。
  5. センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、
    前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプのビット線に接続され、
    前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプのビット線に接続され、
    前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第1のイコライズ素子と、
    前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第2のイコライズ素子と、
    前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第3のイコライズ素子と、
    前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第4のイコライズ素子と、
    を備え、
    プリチャージ期間に、前記第1乃至第4のイコライズ素子はそれぞれ、個別に活性化、非活性化が制御される、ことを特徴とする請求項1記載の半導体記憶装置。
  6. テスト時、前記第1乃至第4のイコライズ素子の少なくとも1つを活性化、残りを非活性化する制御を行う、ことを特徴とする請求項5記載の半導体記憶装置。
  7. 前記イコライズ素子は、ビット線対の間に接続され、制御端子に入力される制御信号によりオン・オフ制御されるスイッチ素子よりなり、前記スイッチ素子はオン時に、前記ビット線対をイコライズする、ことを特徴とする請求項1乃至6のいずれか一に記載の半導体記憶装置。
  8. ビット線に複数のイコライズ素子が接続されてなる半導体記憶装置のテスト方法であって、
    前記ビット線のイコライズ時に、前記複数のイコライズ素子を、個別に、活性化、非活性化を制御する工程を含み、イコライズ動作不良を検出可能としてなる、ことを特徴とする半導体記憶装置のテスト方法。
  9. 前記半導体記憶装置は、センスアンプに接続するビット線の近端側、遠端側にそれぞれ配設される第1及び第2のイコライズ素子を備え、
    プリチャージ期間に、前記第1及び第2のイコライズ素子を、それぞれ、個別に活性化、非活性化させる、ことを特徴とする請求項8記載の半導体記憶装置のテスト方法。
  10. 前記半導体記憶装置において、センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、
    前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、
    前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプ側のビット線に接続され、
    前記第1のメモリセルアレイ側のビット線をイコライズする第1のイコライズ素子と、
    前記第2のメモリセルアレイ側のビット線をイコライズする第2のイコライズ素子と、
    を備え、
    プリチャージ期間に、前記第1及び第2のイコライズ素子を、それぞれ、個別に活性化、非活性化させる、ことを特徴とする請求項8記載の半導体記憶装置のテスト方法。
  11. 前記第1及び第2のイコライズ素子の一方を活性化、他方を非活性化する制御を行う、ことを特徴とする請求項9又は10記載の半導体記憶装置のテスト方法。
  12. 前記半導体記憶装置において、センスアンプが、前記センスアンプを間にして対向配置される第1及び第2のメモリセルアレイで共有され、
    前記第1のメモリセルアレイ側のビット線は、第1のトランスファゲートを介して、前記センスアンプのビット線に接続され、
    前記第2のメモリセルアレイ側のビット線は、第2のトランスファゲートを介して、前記センスアンプのビット線に接続され、
    前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第1のイコライズ素子と、
    前記第1のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第2のイコライズ素子と、
    前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプ側に延在されるビット線をイコライズする第3のイコライズ素子と、
    前記第2のメモリセルアレイ側のビット線のうち、前記センスアンプと反対側に延在されるビット線をイコライズする第4のイコライズ素子と、
    を備え、
    プリチャージ期間に、前記第1乃至第4のイコライズ素子をそれぞれ、個別に活性化、非活性化させる、ことを特徴とする請求項8記載の半導体記憶装置のテスト方法。
  13. 前記第1乃至第4のイコライズ素子の少なくとも1つを活性化、残りを非活性化する制御を行う、ことを特徴とする請求項12記載の半導体記憶装置のテスト方法。
  14. 検査装置の制御のもと、前記複数のイコライズ素子を、それぞれ、個別に活性化、非活性化させ、ビット線をプリチャージするコマンドから次のアクティブコマンドまでの時間tRPを検査する、ことを特徴とする請求項8記載の半導体記憶装置のテスト方法。
JP2006003671A 2006-01-11 2006-01-11 半導体記憶装置及びそのテスト方法 Expired - Fee Related JP4851189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006003671A JP4851189B2 (ja) 2006-01-11 2006-01-11 半導体記憶装置及びそのテスト方法
US11/616,452 US7443748B2 (en) 2006-01-11 2006-12-27 Semiconductor memory device and method of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003671A JP4851189B2 (ja) 2006-01-11 2006-01-11 半導体記憶装置及びそのテスト方法

Publications (2)

Publication Number Publication Date
JP2007188556A true JP2007188556A (ja) 2007-07-26
JP4851189B2 JP4851189B2 (ja) 2012-01-11

Family

ID=38232607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003671A Expired - Fee Related JP4851189B2 (ja) 2006-01-11 2006-01-11 半導体記憶装置及びそのテスト方法

Country Status (2)

Country Link
US (1) US7443748B2 (ja)
JP (1) JP4851189B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833704B2 (ja) * 2006-03-24 2011-12-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5651292B2 (ja) * 2008-04-24 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体記憶装置及びそのテスト方法
KR100961205B1 (ko) * 2008-10-02 2010-06-09 주식회사 하이닉스반도체 반도체 메모리 장치
US10714187B2 (en) 2018-01-11 2020-07-14 Raymx Microelectronics Corp. Memory control device for estimating time interval and method thereof
TWI692691B (zh) * 2018-01-11 2020-05-01 大陸商合肥沛睿微電子股份有限公司 記憶體控制裝置與記憶體控制方法
US10522202B2 (en) * 2018-04-23 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and compensation method therein
US11170841B2 (en) * 2020-02-26 2021-11-09 Micron Technology, Inc. Apparatus with extended digit lines and methods for operating the same
CN116844618A (zh) 2022-03-23 2023-10-03 长鑫存储技术有限公司 存储器测试方法及装置、介质及设备
US11978504B2 (en) 2022-03-23 2024-05-07 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device
US11798617B2 (en) * 2022-03-23 2023-10-24 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100081A (ja) * 2001-06-30 2003-04-04 Samsung Electronics Co Ltd 半導体メモリ装置
JP2004095017A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd センスアンプ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640439B2 (ja) * 1986-02-17 1994-05-25 日本電気株式会社 半導体記憶装置
JP2805761B2 (ja) * 1988-08-29 1998-09-30 日本電気株式会社 スタティックメモリ
JP2876830B2 (ja) * 1991-06-27 1999-03-31 日本電気株式会社 半導体記憶装置
JP3241280B2 (ja) * 1996-11-19 2001-12-25 株式会社東芝 ダイナミック型半導体記憶装置
US5995426A (en) * 1997-11-04 1999-11-30 Micron Technology, Inc. Testing parameters of an electronic device
JP3863313B2 (ja) * 1999-03-19 2006-12-27 富士通株式会社 半導体記憶装置
DE10310570B3 (de) * 2003-03-11 2004-09-30 Infineon Technologies Ag Verfahren und Testschaltung zum Testen einer dynamischen Speicherschaltung
JP2005276348A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体記憶装置、及びプリチャージ制御方法
JP2005322380A (ja) * 2004-04-09 2005-11-17 Toshiba Corp 半導体記憶装置
KR100546415B1 (ko) * 2004-06-25 2006-01-26 삼성전자주식회사 메모리 장치의 파워 노이즈를 방지하는 직렬 웨이크 업 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100081A (ja) * 2001-06-30 2003-04-04 Samsung Electronics Co Ltd 半導体メモリ装置
JP2004095017A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd センスアンプ

Also Published As

Publication number Publication date
JP4851189B2 (ja) 2012-01-11
US7443748B2 (en) 2008-10-28
US20070159900A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
JP4851189B2 (ja) 半導体記憶装置及びそのテスト方法
US6535439B2 (en) Full stress open digit line memory device
US7656732B2 (en) Semiconductor storage device
US7636267B2 (en) Semiconductor memory device
US7321517B2 (en) Semiconductor memory device
KR20190068098A (ko) 다이나믹 랜덤 억세스 메모리 장치
JPH08279287A (ja) ダイナミック型半導体メモリおよびそのテスト方法
US20110141830A1 (en) Semiconductor memory device and method for operating the same
JP5651292B2 (ja) 半導体記憶装置及びそのテスト方法
JP5127435B2 (ja) 半導体記憶装置
US20140233334A1 (en) Semiconductor device and method of controlling the same
US7558137B2 (en) Semiconductor memory and testing method of same
US9455049B2 (en) Semiconductor memory device and method of testing the same
KR100838364B1 (ko) 반도체 메모리 장치의 감지증폭 인에이블 신호 생성회로
KR100366966B1 (ko) 공유 등화기 디램 감지 증폭기를 허용하는 부동 비트선타이머
US7460426B2 (en) Semiconductor memory device
KR20200131550A (ko) 반도체 장치의 데이터 감지 회로
US9384805B1 (en) Semiconductor memory device, semiconductor system and test method thereof
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
KR20140006287A (ko) 반도체 메모리 장치 및 그 테스트 방법
JP2011227969A (ja) 半導体集積回路及び不良ビットセル検出方法
KR20100083587A (ko) 반도체 메모리 장치
JP2007250060A (ja) 半導体記憶装置
KR100358151B1 (ko) 테스트 모드시 다수 셀에 대한 쓰기 동작 수행 방법 및 그를위한 반도체메모리장치
KR20150144994A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees