TWI692691B - 記憶體控制裝置與記憶體控制方法 - Google Patents

記憶體控制裝置與記憶體控制方法 Download PDF

Info

Publication number
TWI692691B
TWI692691B TW107101095A TW107101095A TWI692691B TW I692691 B TWI692691 B TW I692691B TW 107101095 A TW107101095 A TW 107101095A TW 107101095 A TW107101095 A TW 107101095A TW I692691 B TWI692691 B TW I692691B
Authority
TW
Taiwan
Prior art keywords
memory
controller
memory control
control device
period
Prior art date
Application number
TW107101095A
Other languages
English (en)
Other versions
TW201931141A (zh
Inventor
謝易霖
蕭景隆
陳政宇
林旺聖
Original Assignee
大陸商合肥沛睿微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥沛睿微電子股份有限公司 filed Critical 大陸商合肥沛睿微電子股份有限公司
Priority to TW107101095A priority Critical patent/TWI692691B/zh
Priority to US16/136,492 priority patent/US10566065B2/en
Publication of TW201931141A publication Critical patent/TW201931141A/zh
Priority to US16/679,476 priority patent/US10714187B2/en
Application granted granted Critical
Publication of TWI692691B publication Critical patent/TWI692691B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Abstract

一種記憶體控制裝置包含記憶體與控制器。記憶體包含複數個記憶區塊。控制器耦接記憶體並用以選擇該些記憶區塊之第一記憶區塊，並將資料寫入第一記憶區塊。當記憶體控制裝置關閉並重新運作時，控制器更用以讀取第一記憶區塊之電壓值分布以決定關閉期間，並根據關閉期間與初始時間決定參考時間。第一記憶區塊之電壓值分布對應於資料。

Description

記憶體控制裝置與記憶體控制方法
本案是有關於一種記憶體技術，且特別是有關於一種記憶體控制裝置與記憶體控制方法。
由於反及閘快閃記憶體(NAND flash memory)製程緣故，記憶體內部儲存的資料可能因長時間未連接上電源而發生錯誤。然而，在電源關閉的情況中，控制記憶體運作的控制器沒有參考時脈無法來記錄時間資訊，因此無從得知記憶體的關閉期間。若透過整合即時時脈(Real time clock，RTC)電路或使用外部即時時脈電路，則會增加成本與額外的備援待機電源(Standby power)。
本揭示內容之一態樣是一種記憶體控制裝置，其包含記憶體與控制器。記憶體包含複數個記憶區塊。控制器耦接記憶體並用以選擇該些記憶區塊之第一記憶區塊，並將資料寫入第一記憶區塊。當記憶體控制裝置關閉並重新運作時，控制器更用以讀取第一記憶區塊之電壓值分布以決定 關閉期間，並根據關閉期間與初始時間決定參考時間。第一記憶區塊之電壓值分布對應於資料。
本揭示內容之另一態樣是一種記憶體控制方法，用於記憶體控制裝置。記憶體控制方法包含以下步驟。藉由控制器，選擇記憶體內之複數個記憶區塊之第一記憶區塊，並將資料寫入第一記憶區塊。當記憶體控制裝置關閉並重新運作時，藉由控制器，讀取第一記憶區塊之對應於資料之電壓值分布以決定關閉期間，並根據關閉期間與初始時間決定參考時間。
綜上所述，無須整合額外電路或外部電路，控制器可根據選定的第一記憶區塊的電壓值分布，以決定關閉期間與記憶體控制裝置目前的參考時間。
100‧‧‧記憶體控制裝置
110‧‧‧記憶體
120‧‧‧控制器
B1~Bn‧‧‧記憶區塊
200‧‧‧記憶體控制方法
S201~S204‧‧‧步驟
300‧‧‧記憶體控制方法
S301~S306‧‧‧步驟
D1、D2‧‧‧電壓值分布
V1、V2‧‧‧電壓
△V‧‧‧電壓差
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本案一實施例繪示之記憶體控制裝置的示意圖；第2圖係根據本案一實施例繪示之記憶體控制方法流程圖；第3圖係根據本案一實施例繪示之記憶體控制方法流程圖；第4圖係根據本案一實施例繪示之第一記憶區塊的電壓值分布的示意圖；以及 第5圖係根據本案一實施例繪示之第一記憶區塊的電壓值分布的示意圖。
以下揭示提供許多不同實施例或例證用以實施本發明的特徵。本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而「耦接」或「連接」還可指二或多個元件相互操作或動作。
請參考第1圖與第2圖。第1圖係根據本案一實施例繪示之記憶體控制裝置100的示意圖。第2圖係根據本案一實施例繪示之記憶體控制方法200流程圖。記憶體控制方法200具有多個步驟S201~S204，其可應用於如第1圖所示的記憶體控制裝置100。然熟習本案之技藝者應瞭解到，在上述實施例中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。記憶體控制裝置100包含記憶體110與控制器120。記憶體110包含複數個記憶區塊(Memory block)B1~Bn，記憶區塊B1~Bn每一者可包含數個記憶單元(Cell)。記憶體110耦接控制器120。於一實施例中，記憶體110可以是反及閘快閃記憶體(NAND flash memory)。
於步驟S201，控制器120選擇記憶區塊B1~Bn的其中一個記憶區塊，並將資料寫入上述選定的記憶區塊。舉例而言，控制器120選擇記憶區塊B1，並且將資料寫入記憶區塊B1。須說明的是，上述寫入記憶區塊B1的資料可具有特定的資料型態，以使記憶區塊B1內部的記憶單元提升至特定電壓(亦即此時的電壓值分布為D1，如第4圖所示)。
或者，於另一實施例中，控制器120亦可選擇其他一或多個記憶區塊以供寫入資料，不限於記憶區塊B1。
於一實施例中，記憶體控制裝置100可應用於固態硬碟(Solid state disk，SSD)，控制器120可以是固態硬碟的控制器。控制器120可於固態硬碟的初始化程序當中將資料寫入記憶區塊B1，並由外部(例如連接的初始化系統)接收初始時間，並且控制器120可記錄初始時間於記憶體110內。
於步驟S202，記憶體控制裝置100關閉並重新運作。舉例而言，應用記憶體控制裝置100的固態硬碟可中斷與系統端(例如電腦)的連接，並經過一段時間之後再次與系統端連接。換言之，於上述過程中，記憶體控制裝置100亦經過關閉(亦即與系統端中斷連接)與重新運作(亦即再次連接系統端)的過程。
於步驟S203，當記憶體控制裝置100重新運作時，控制器120可讀取記憶區塊B1的電壓值分布以決定記憶體控制裝置100的關閉期間(亦即前次運作與本次運作之間的時間差)。須說明的是，於步驟S201寫入記憶體區塊B1 的資料在經過關閉一段時間之後可能有電壓值降低的情況發生，並且電壓值分布的變化關聯於記憶體控制裝置100的關閉期間。
舉例而言，如第5圖所示，記憶體區塊B1的電壓值分布由電壓值分布D1變化為電壓值分布D2，記憶區塊B1的記憶單元的電壓大約由電壓V1降低至電壓V2(亦即降低電壓差△V)。控制器120可根據讀取的記憶區塊B1的電壓值分布來決定記憶體控制裝置100的關閉期間。舉例而言，控制器120可根據記憶區塊B1的電壓值分布透過演算法計算出記憶體控制裝置100的關閉期間。舉另一例而言，控制器120可根據記憶區塊B1的電壓值分布透過查詢表來決定記憶體控制裝置100的關閉期間。
於步驟S204，控制器120根據關閉期間與初始時間決定參考時間。須說明的是，根據初始化程序接收的初始時間與決定出的關閉期間，控制器120可計算出固態硬碟目前的參考日期(亦即參考時間)。須說明的是，於記憶體控制裝置100關閉多次的情況中，控制器120可重覆步驟S202~S204決定記憶體控制裝置100的每次關閉期間，並根據初始時間來疊加所有關閉期間以計算出記憶體控制裝置100目前的參考日期(亦即參考時間)。
如此一來，無須整合額外電路或外部電路，控制器120可根據選定記憶區塊B1的電壓值分布，以決定關閉期間與記憶體控制裝置100目前的參考時間。
於一實施例中，控制器120更用以根據上述關 閉期間與時間門檻值，以決定是否抹除記憶區塊並將資料寫入記憶區塊B1。請參考第3圖，第3圖係根據本案一實施例繪示之記憶體控制方法300流程圖。記憶體控制方法300具有多個步驟S301~S306，其可應用於如第1圖所示的記憶體控制裝置100。然熟習本案之技藝者應瞭解到，在上述實施例中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
於步驟S301，控制器120將資料寫入記憶區塊B1，並記錄初始時間於記憶體110。如上述，舉例而言，控制器120可於固態硬碟的初始化程序內將資料寫入記憶區塊B1，並記錄初始時間於記憶體110。
步驟S302~S304類似於步驟S202~S204，此處不再重複敘述。
於步驟S305，控制器120判斷上述關閉期間是否大於時間門檻值(可依實際需求設計)。
當控制器120於步驟S305判斷關閉期間大於時間門檻值時，控制器120抹除記憶區塊B1，並將資料寫入記憶區塊B1(步驟S306)。須說明的是，若控制器120判斷關閉期間大於時間門檻值，表示寫入記憶區塊B1的資料電壓值可能已降得過低以致於無法準確地決定關閉期間。因此，控制器120可抹除記憶區塊B1內電壓值過低的資料，並將資料重新寫入記憶區塊B1以供於步驟S302~S303準確地判斷關閉期間。
反之，當控制器120於步驟S305判斷關閉期間 不大於時間門檻值時，表示寫入記憶區塊B1的資料仍可用來於步驟S302~S303準確地決定關閉期間。
如此一來，控制器120可透過適時更新資料的記憶區塊B1來準確地判斷應用記憶體控制裝置100的固態硬碟的目前參考時間。
或者，於另一實施例中，控制器120可於步驟S301中選擇記憶區塊B1~Bn當中數個記憶區塊，並將資料寫入選擇的數個記憶區塊。舉例而言，控制器120可於步驟S301中選擇記憶區塊B1~Bn當中八個記憶區塊，並將資料寫入選擇的八個記憶區塊。當每次記憶體控制裝置100關閉並重新運作(步驟S302)後，控制器120於步驟S303將上述八個記憶區塊其中一者抹除，將資料寫入被抹除的記憶區塊，並讀取上述八個記憶區塊當中其他記憶區塊的電壓值分布以決定記憶體控制裝置100的關閉期間。
須說明的是，控制器120可根據上述八個記憶區塊當中其他記憶區塊的電壓值分布所對應的關閉期間計算出關閉期間的運算值(例如關閉期間的平均值)，作為記憶體控制裝置100的關閉期間。如此一來，記憶體控制裝置100可確保每次重新運作時均至少有一個記憶區塊可用來準確地判斷關閉期間。
於一實施例中，控制器120更用以根據關閉期間以決定是否對記憶體110執行維護動作。舉例而言，當控制器120判斷關閉期間大於設定值(例如一年，但本揭示內容不以此為限)時，控制器120可對記憶體進行維護動作(例 如資料搬移、再充電等)以延長記憶體的壽命。
綜上所述，無須整合額外電路或外部電路，控制器120可根據選定記憶區塊B1的電壓值分布，以決定關閉期間與記憶體控制裝置100目前的參考時間。
雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧記憶體控制裝置
110‧‧‧記憶體
120‧‧‧控制器
B1~Bn‧‧‧記憶區塊

Claims (10)

  1. 一種記憶體控制裝置，包含：一記憶體，包含複數個記憶區塊；以及一控制器，耦接該記憶體並用以選擇該些記憶區塊之一第一記憶區塊，並將一資料寫入該第一記憶區塊，其中當該記憶體控制裝置關閉並重新運作時，該控制器更用以讀取該第一記憶區塊之電壓值分布以根據該電壓值分布的變化得出一降低電壓差以決定一關閉期間，並根據該關閉期間與一初始時間決定一參考時間，其中該第一記憶區塊之該電壓值分布對應於該資料。
  2. 如請求項1所述之記憶體控制裝置，其中該控制器更用以根據該關閉期間與一時間門檻值，以決定是否抹除該第一記憶區塊並將該資料寫入該第一記憶區塊。
  3. 如請求項1所述之記憶體控制裝置，其中該控制器更用以根據該關閉期間以決定是否對該記憶體執行一維護動作。
  4. 如請求項1所述之記憶體控制裝置，其中該控制器更用以將該關閉期間與該初始時間相加以計算出該參考時間。
  5. 如請求項1所述之記憶體控制裝置，其中 該控制器更用以當將該資料寫入該第一記憶區塊時，記錄該初始時間於該記憶體內。
  6. 一種記憶體控制方法，用於一記憶體控制裝置，該記憶體控制方法包含：藉由一控制器，選擇一記憶體內之複數個記憶區塊之一第一記憶區塊，並將一資料寫入該第一記憶區塊；當該記憶體控制裝置關閉並重新運作時，藉由該控制器，讀取該第一記憶區塊之對應於該資料之電壓值分布以根據該電壓值分布的變化得出一降低電壓差以決定一關閉期間，並根據該關閉期間與一初始時間決定一參考時間。
  7. 如請求項6所述之記憶體控制方法，更包含：藉由該控制器，根據該關閉期間與一時間門檻值，以決定是否抹除該第一記憶區塊並將該資料寫入該第一記憶區塊。
  8. 如請求項6所述之記憶體控制方法，更包含：藉由該控制器，根據該參考時間以決定是否對該記憶體執行一維護動作。
  9. 如請求項6所述之記憶體控制方法，其中根據該關閉期間與該初始時間決定該參考時間包含： 藉由該控制器，將該關閉期間與該初始時間相加以計算出該參考時間。
  10. 如請求項6所述之記憶體控制方法，更包含：當將該資料寫入該第一記憶區塊時，藉由該控制器，記錄該初始時間於該記憶體內。
TW107101095A 2018-01-11 2018-01-11 記憶體控制裝置與記憶體控制方法 TWI692691B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107101095A TWI692691B (zh) 2018-01-11 2018-01-11 記憶體控制裝置與記憶體控制方法
US16/136,492 US10566065B2 (en) 2018-01-11 2018-09-20 Memory control device and memory control method
US16/679,476 US10714187B2 (en) 2018-01-11 2019-11-11 Memory control device for estimating time interval and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107101095A TWI692691B (zh) 2018-01-11 2018-01-11 記憶體控制裝置與記憶體控制方法

Publications (2)

Publication Number Publication Date
TW201931141A TW201931141A (zh) 2019-08-01
TWI692691B true TWI692691B (zh) 2020-05-01

Family

ID=67159890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101095A TWI692691B (zh) 2018-01-11 2018-01-11 記憶體控制裝置與記憶體控制方法

Country Status (2)

Country Link
US (1) US10566065B2 (zh)
TW (1) TWI692691B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714187B2 (en) * 2018-01-11 2020-07-14 Raymx Microelectronics Corp. Memory control device for estimating time interval and method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100287314A1 (en) * 2006-09-18 2010-11-11 Sandisk Ltd. Storage device estimating a completion time for a storage operation
TWI380302B (zh) * 2006-11-30 2012-12-21 Toshiba Kk
TWI386808B (zh) * 2008-04-24 2013-02-21 Toshiba Kk 記憶系統
US20130159610A1 (en) * 2011-12-16 2013-06-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device related method of operation
CN104679441A (zh) * 2013-12-02 2015-06-03 群联电子股份有限公司 时间估测方法、存储器存储装置、存储器控制电路单元
TWI554886B (zh) * 2015-08-19 2016-10-21 群聯電子股份有限公司 資料保護方法、記憶體控制電路單元及記憶體儲存裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057125B2 (ja) * 1998-01-23 2008-03-05 株式会社ルネサステクノロジ 半導体記憶装置
JP4036554B2 (ja) * 1999-01-13 2008-01-23 富士通株式会社 半導体装置およびその試験方法、および半導体集積回路
TW535161B (en) * 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP4851189B2 (ja) * 2006-01-11 2012-01-11 エルピーダメモリ株式会社 半導体記憶装置及びそのテスト方法
CN201057625Y (zh) * 2006-11-17 2008-05-07 周建林 电性检知保护装置
US20130324803A1 (en) * 2009-01-23 2013-12-05 Reza S. Mohajer Veress needle with illuminated guidance and suturing capability
US8281181B2 (en) * 2009-09-30 2012-10-02 Cleversafe, Inc. Method and apparatus for selectively active dispersed storage memory device utilization
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9286986B2 (en) * 2012-08-13 2016-03-15 Phison Electronics Corp. Data writing method, and memory control circuit unit and memory storage apparatus using the same
KR102248276B1 (ko) * 2014-05-26 2021-05-07 삼성전자주식회사 스토리지 장치의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100287314A1 (en) * 2006-09-18 2010-11-11 Sandisk Ltd. Storage device estimating a completion time for a storage operation
TWI380302B (zh) * 2006-11-30 2012-12-21 Toshiba Kk
TWI386808B (zh) * 2008-04-24 2013-02-21 Toshiba Kk 記憶系統
US20130159610A1 (en) * 2011-12-16 2013-06-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device related method of operation
CN104679441A (zh) * 2013-12-02 2015-06-03 群联电子股份有限公司 时间估测方法、存储器存储装置、存储器控制电路单元
TWI554886B (zh) * 2015-08-19 2016-10-21 群聯電子股份有限公司 資料保護方法、記憶體控制電路單元及記憶體儲存裝置

Also Published As

Publication number Publication date
TW201931141A (zh) 2019-08-01
US10566065B2 (en) 2020-02-18
US20190214099A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
USRE47946E1 (en) Method for determining the exhaustion level of semiconductor memory
CN101794256B (zh) 非易失性存储器子系统及其存储器控制器
TWI431476B (zh) 操作一記憶體系統、一包含一主機與一記憶體系統之系統、及一或多個記憶體裝置與一主機之方法
US8452913B2 (en) Semiconductor memory device and method of processing data for erase operation of semiconductor memory device
JP5814335B2 (ja) 書込みの削減、及び不揮発性メモリの残り寿命の推定と表示
TWI428739B (zh) 記憶卡之壽命終點恢復及尺寸重整
US7903462B1 (en) E/P durability by using a sub-range of a full programming range
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
TW200933638A (en) System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
US20120084503A1 (en) Disk control apparatus, disk control method, and storage medium storing disk control program
WO2012157029A1 (en) Storage control apparatus and management method for semiconductor-type storage device
CN109256166A (zh) 闪存器的擦除方法及闪存器
TWI692691B (zh) 記憶體控制裝置與記憶體控制方法
US10650879B2 (en) Device and method for controlling refresh cycles of non-volatile memories
KR20090000192A (ko) 유효기간 및/ 또는 인듀어런스 데이터를 알려주는 전자시스템 및 그 방법
US20150058550A1 (en) Information recording apparatus that performs refresh of memory and control method therefor
CN110060723B (zh) 记忆体控制装置与记忆体控制方法
CN108052293A (zh) 一种存储器数据处理方法
US10714187B2 (en) Memory control device for estimating time interval and method thereof
JP2011210062A (ja) 記憶装置
TWI585586B (zh) Data acquisition device and method thereof
TWI515743B (zh) 復原數個記憶胞之陣列的方法、電子裝置及控制器
TW201824263A (zh) 儲存裝置及其讀取電壓設定方法
Janukowicz et al. IN THIS WHITE PAPER
JP2011138289A (ja) メモリカードドライブ