JP4728562B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP4728562B2 JP4728562B2 JP2003008792A JP2003008792A JP4728562B2 JP 4728562 B2 JP4728562 B2 JP 4728562B2 JP 2003008792 A JP2003008792 A JP 2003008792A JP 2003008792 A JP2003008792 A JP 2003008792A JP 4728562 B2 JP4728562 B2 JP 4728562B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- sense amplifier
- output
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000003491 array Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 7
- 230000009849 deactivation Effects 0.000 claims description 3
- 244000062793 Sorghum vulgare Species 0.000 claims 2
- 235000019713 millet Nutrition 0.000 claims 2
- 230000008054 signal transmission Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 238000013500 data storage Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100167439 Arabidopsis thaliana CLPC1 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、より詳細にはサブアレイ数に関係なく階層型入出力ライン構造を有する半導体メモリ装置に関する。
【０００２】
【従来の技術】
一般的に、半導体メモリ装置、例えばダイナミックランダムアクセス半導体メモリ装置（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルアレイ上でワードラインとビットラインとは互いに垂直に交差して配置され、ビットラインはスイッチング回路を介してデータが入出力される入出力ラインに連結される。そして、前記ビットラインとワードラインとの交差領域にデータを保存するメモリセルが配置される。このような半導体メモリ装置が大容量化されるにつれ、前記メモリセルに／からデータを書き込み／読出すべく制御する周辺回路は高集積化されている。
【０００３】
前記入出力ラインの高速動作のために、半導体メモリ装置に含まれた入出力ラインはローカル入出力ラインとグローバル入出力ラインとに分割される階層型入出力ライン構造を使用している。同様に、ワードラインに使われるポリシリコンの抵抗による信号遅延を減らすために、ワードラインをメインワードラインとサブワードラインとに分割して使用する階層型ワードライン構造も広く使われている。
【０００４】
従来はメモリセルアレイのマトリックス上で縦方向に配置されるサブアレイの数は１６であった。しかし、最近はデータ貯蔵容量を同一に保持しつつチップサイズを小さくするために、前記縦方向に配置されるサブアレイの数は１４または１２に減っている。
【０００５】
図１は従来技術による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。図１を参照すれば、従来の半導体メモリ装置１０は複数のサブアレイ１１を含むメモリセルアレイ、カラムデコーダ１２及びロウデコーダ１３を含む。前記サブアレイ１１は複数のメモリセルを含む。
【０００６】
前記メモリセルアレイはビットラインセンス増幅器領域１４とサブワードラインドライバ領域１５とにより９６（＝１２×８）のサブアレイ１１に分割される。それぞれのビットラインセンス増幅器領域１４は縦方向に反復的に設けられ、それぞれのサブワードラインドライバ領域１５は横方向に反復的に設けられる。ビットラインセンス増幅器領域１４にはビットラインセンス増幅器（図示せず）が配置され、サブワードラインドライバ領域１５にはサブワードラインを駆動するサブワードラインドライバ（図示せず）が配置される。
【０００７】
従来の半導体メモリ装置１０は階層型ワードライン構造を有する。すなわち、複数のメインワードラインＭＷＬ（Ｍａｉｎ Ｗｏｒｄ Ｌｉｎｅｓ：ＭＷＬ）は１２のサブアレイ上を縦方向に通過してロウデコーダ１３に連結され、メインワードラインＭＷＬに所定の駆動回路を介して連結される複数のサブワードライン（図示せず）はそれぞれのサブアレイ１１上に配置される。ロウデコーダ１３はロウアドレスに応答してメインワードラインＭＷＬを選択して活性化させる。メインワードラインＭＷＬはノーマルワードラインＮＷＬと呼ぶ。
【０００８】
複数のカラム選択ラインＣＳＬは８つのサブアレイ１１を横方向に通過してカラムデコーダ１２に連結される。カラムデコーダ１２はカラム選択ラインＣＳＬを選択して活性化させる。
【０００９】
従来の半導体メモリ装置１０は階層型入出力ライン構造を有する。縦方向に配置される３つのサブアレイ１１ごとにローカル入出力ライン対ＬＩＯが配置される。一般的に、ローカル入出力ライン対ＬＩＯは図１に示されたように４または４の倍数に分割される。ローカル入出力ライン対ＬＩＯはビットラインセンス増幅器領域１４とサブワードラインドライバ領域１５とが交差するコンジャンクション領域（例えばＡ領域）で分割されて縦方向に反復的に配置される。それぞれのビットラインセンス増幅器領域１４に配置されるローカル入出力ライン対ＬＩＯは互いに反対側に配置される２つのサブアレイ１１により共通に使われる。グローバル入出力ライン対ＧＩＯはスイッチング回路を介してローカル入出力ライン対ＬＩＯに連結され、縦方向に配置される３つのサブアレイ１１ごとにグローバル入出力ライン対ＧＩＯがサブワードラインドライバ領域上に反復的に配置される。前記スイッチング回路はそれぞれグローバル入出力ライン対ＧＩＯとローカル入出力ライン対ＬＩＯとの交差領域１６に配置される。
【００１０】
図２は図１に示されたローカル入出力ライン対が分割される部分（例えば図１のＡ部分）を詳細に示す図である。
サブアレイ１１はビットラインセンス増幅器領域ＢＬ Ｓ／Ａ及びサブワードラインドライバ領域ＳＷＤにより分割される。それぞれのサブアレイ１１上には複数のサブワードラインＳＷＬ及び複数のビットライン対ＢＬが互いに直交して配置される。そして、サブワードラインＳＷＬとビットライン対ＢＬとが交差する交差領域にメモリセルが配置される。サブワードラインＳＷＬを駆動するサブワードラインドライバ（図示せず）はサブワードラインドライバ領域ＳＷＤに配置され、ビットライン対ＢＬに連結されるビットラインセンス増幅器（図示せず）はビットラインセンス増幅器領域ＢＬ Ｓ／Ａに配置される。
【００１１】
ローカル入出力ライン対ＬＩＯはコンジャンクション領域ＣＯＮＪＵＮＣＴＩＯＮで分割され、ビットライン対ＢＬと直交してビットラインセンス増幅器領域ＢＬ Ｓ／Ａ上に配置される。コンジャンクション領域ＣＯＮＪＵＮＣＴＩＯＮには前記サブワードラインドライバ及び前記ビットラインセンス増幅器を制御する制御回路などが配置される。
【００１２】
【発明が解決しようとする課題】
ところで、メモリセルアレイのデータ貯蔵容量を同一に保持しつつチップサイズを小さくする場合（例えば、従来技術による半導体メモリ装置のサブアレイ１１よりデータ貯蔵容量が相対的に大きいサブアレイが縦方向に１０個配置されてチップサイズが小さくなる場合）、ローカル入出力ライン対ＬＩＯはコンジャンクション領域ＣＯＮＪＵＮＣＴＩＯＮではないビットラインセンス増幅器領域ＢＬ Ｓ／Ａで分割する必要がある。しかし、ビットラインセンス増幅器領域ＢＬ Ｓ／Ａはローカル入出力ライン対ＬＩＯを分割するための場所として面積が小さいので、ビットラインセンス増幅器領域ＢＬ Ｓ／Ａ上でローカル入出力ライン対を分割できず、階層型入出力ライン構造を具現し難いという問題点がある。
【００１３】
従って、本発明は、ビットラインセンス増幅器領域上でローカル入出力ライン対を分割してサブアレイ数に関係なく階層型入出力ライン構造を構成でき、かつチップサイズを小さくでき、しかもメモリセルアレイ、ビットラインセンス増幅器及びカラムデコーダの連続性を保持できる半導体メモリ装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の一形態による半導体メモリ装置は、サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、前記ビットラインセンス増幅器領域上に配置されるローカル入出力ラインと、前記サブワードラインドライバ領域上に配置されるグローバル入出力ラインとを備え、前記ローカル入出力ラインは前記ビットラインセンス増幅器領域上で分割される。
【００１５】
望ましい具体例によれば、前記ビットラインセンス増幅器領域には、ダミービットラインセンス増幅器を有し、前記ローカル入出力ラインの分割部が位置するダミービットラインセンス増幅器領域を含む。
さらに、前記ダミービットラインセンス増幅器領域は、カラム選択ライン信号に応じて、前記ダミービットラインセンス増幅器に連結されるダミービットラインと前記ローカル入出力ラインとを連結／分離する第１スイッチング回路をさらに備える。
さらに、前記第１スイッチング回路は、前記カラム選択ライン信号の非活性化に応じて、前記ダミービットラインセンス増幅器に連結される前記ダミービットラインと前記ローカル入出力ラインとを分離する。
さらに、前記非活性化されるカラム選択ライン信号の状態は論理ロー状態である。
さらに、前記ビットラインセンス増幅器領域に配置されるローカル入出力ラインは第１分割ローカル入出力ラインと第２分割ローカル入出力ラインとに分割され、前記第１分割ローカル入出力ラインは前記グローバル入出力ラインのうち第１グローバル入出力ラインに第２スイッチング回路を介して連結され、前記第２分割ローカル入出力ラインは前記グローバル入出力ラインのうち第２グローバル入出力ラインに第３スイッチング回路を介して連結される。
【００１６】
本発明の他の形態による半導体メモリ装置は、サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、前記それぞれのサブアレイ上に配置される複数のサブワードラインと、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交する複数のノーマルビットライン対と、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交して前記ノーマルビットライン対に平行すべく配置されるダミービットライン対と、このダミービットライン対に連結され、前記ビットラインセンス増幅器領域に配置されるダミービットラインセンス増幅器と、第１スイッチング回路を介して対応する前記それぞれのノーマルビットライン対と対応する前記ダミービットライン対に連結される複数のローカル入出力ライン対と、第２スイッチング回路を介して対応する前記それぞれのローカル入出力対に連結される複数のグローバル入出力ライン対とを備え、前記それぞれのローカル入出力ライン対は前記ダミービットラインセンス増幅器が配置された部分の前記ビットラインセンス増幅器領域上で分割されることを特徴とする。
【００１７】
本発明のさらに他の形態による半導体メモリ装置は、サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、前記それぞれのサブアレイ上に配置される複数のサブワードラインと、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交する複数のノーマルビットライン対と、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交して前記ノーマルビットライン対に平行すべく配置される複数のダミービットライン対と、このダミービットライン対に連結され、前記ビットラインセンス増幅器領域に配置されるダミービットラインセンス増幅器と、前記それぞれのノーマルビットライン対と対応する前記ダミービットライン対に連結される複数のローカル入出力ライン対と、このローカル入出力ライン対と前記ダミービットライン対とを連結／分離する第１スイッチング回路とを備え、前記それぞれのローカル入出力ライン対は前記ダミービットラインセンス増幅器が配置される部分のビットラインセンス増幅器領域上で第１分割ローカル入出力ライン対と第２分割ローカル入出力ライン対とに分割され、前記それぞれの第１スイッチング回路は一つのカラム選択ラインのカラム選択ライン信号により共通に制御されることを特徴とする。
【００１８】
本発明のさらに他の形態による半導体メモリ装置は、複数のサブアレイを含むメモリセルアレイと、前記サブアレイ間に設けられるビットラインセンス増幅器領域と、このビットラインセンス増幅器領域上に配置される第１分割ローカル入出力ラインとを備え、前記第１分割ローカル入出力ラインの一端部が前記ビットラインセンス増幅器領域に位置することを特徴とする。
【００１９】
このような本発明による半導体メモリ装置は、ビットラインセンス増幅器領域にローカル入出力ラインを分割できるダミービットラインセンス増幅器領域を設けて、ビットラインセンス増幅器領域でローカル入出力ラインを分割するようにしたので、サブアレイ数に関係なく階層型入出力ライン構造を構成できる。また、データ貯蔵容量が相対的に大きいサブアレイを縦方向に少ない数、配置してサブワードラインドライバ領域の数を減らすことが可能となるので、メモリセルアレイのデータ貯蔵容量を同一に保持したままチップサイズを小さくできる。また、本発明による半導体メモリ装置はノーマルビットラインに連結される構成要素とほとんど同じ構成要素に連結されるダミービットラインを含むことにより、メモリセルアレイ、ビットラインセンス増幅器及びカラムデコーダの連続性を保持できる。
【００２０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。ただし、下記の実施形態は例示的なものに過ぎず、本技術分野の当業者ならばこれから多様な変形及び均等な他の実施形態が可能であるという点を理解できる。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まるべきである。
【００２１】
図３は本発明の実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。図３を参照すれば、本発明の実施形態による半導体メモリ装置２０は、複数のサブアレイ２１を含むメモリセルアレイ、カラムデコーダ２２及びロウデコーダ２３を備える。前記サブアレイ２１のデータ貯蔵容量は図１に示されたサブアレイ１１のデータ貯蔵容量より相対的に大きい。
【００２２】
前記メモリセルアレイはビットラインセンス増幅器領域２４とサブワードラインドライバ領域２５とにより８０（＝１０×８）のサブアレイ２１に分割される。それぞれのビットラインセンス増幅器領域２４は縦方向に反復的に設けられ、それぞれのサブワードラインドライバ領域２５は横方向に反復的に設けられる。ビットラインセンス増幅器領域２４にはビットラインセンス増幅器（図示せず）が配置され、サブワードラインドライバ領域２５にはサブワードライン（図示せず）を駆動するサブワードラインドライバ（図示せず）が配置される。
【００２３】
本発明の実施形態による半導体メモリ装置２０は階層型ワードライン構造を有する。すなわち、複数のメインワードラインＭＷＬは１０のサブアレイ２１上を縦方向に通過してロウデコーダ２３に連結され、このメインワードラインＭＷＬに前記サブワードラインドライバを介して連結される複数のサブワードライン（図示せず）はそれぞれのサブアレイ２１上に配置される。ロウデコーダ２３はロウアドレスに応じてメインワードラインＭＷＬを選択して活性化させる。メインワードラインＭＷＬはノーマルワードラインＮＷＬと呼ぶ。
【００２４】
複数のカラム選択ラインＣＳＬは８つのサブアレイ２１を横方向に通過してカラムデコーダ２２に連結される。カラムデコーダ２２はカラム選択ラインＣＳＬを選択して活性化させる。
【００２５】
本発明の実施形態による半導体メモリ装置２０は階層型入出力ライン構造を有する。ローカル入出力ライン対ＬＩＯは、縦方向に配置される２．５のサブアレイ２１ごとに分割されてビットラインセンス増幅器領域２４上で縦方向に反復的に配置される。このようにしてそれぞれのビットラインセンス増幅器領域２４に配置されるローカル入出力ライン対ＬＩＯは、互いに反対側に配置される２つのサブアレイ２１により共通に使われる。グローバル入出力ライン対ＧＩＯはスイッチング回路（図示せず）を介してローカル入出力ライン対ＬＩＯに連結され、縦方向に配置される２．５のサブアレイ２１ごとにサブワードラインドライバ領域２５上に縦方向に反復的に配置される。前記スイッチング回路はそれぞれグローバル入出力ライン対ＧＩＯとローカル入出力ライン対ＬＩＯとの交差領域２６に配置される。
【００２６】
従って、本発明による半導体メモリ装置２０はビットラインセンス増幅器領域２４上でローカル入出力ライン対ＬＩＯを分割できるので、従来の半導体メモリ装置１０と実質的に同じデータ貯蔵容量を保持しつつもチップサイズを小さくできる。
【００２７】
図４は本発明の他の実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。図４を参照すれば、本発明の他の実施形態による半導体メモリ装置３０は複数のサブアレイ３１を含むメモリセルアレイ、カラムデコーダ３２及びロウデコーダ３３を備える。カラムデコーダ３２とロウデコーダ３３の機能は図３のカラムデコーダ２２とロウデコーダ２３の機能と同一である。
【００２８】
図４に示された本発明の他の実施形態による半導体メモリ装置３０は図３に示された本発明の一実施形態による半導体メモリ装置２０とほとんど同じ構成要素を含むので、違いがある部分についてだけ説明すれば次の通りである。本発明の他の実施形態による半導体メモリ装置３０のメモリセルアレイはビットラインセンス増幅器領域３４によってのみ分割され、サブワードラインドライバ領域３５は前記メモリセルアレイの外部に設けられるという点で図３に示された本発明の一実施形態による半導体メモリ装置２０と違いがある。従って、本発明の他の実施形態による半導体メモリ装置はサブワードラインドライバ領域の数を最小数に減らせるので、よりチップサイズを小さくできる。
【００２９】
図５は図３に示されたローカル入出力ライン対が分割される部分（例えば図３のＢ部分）を詳細に示す図である。
それぞれのサブアレイ２１上には複数のサブワードラインＳＷＬ及び複数のノーマルビットライン対ＢＬが互いに直交して配置される。そして、それぞれのサブワードラインＳＷＬとそれぞれのノーマルビットライン対ＢＬとが交差する交差領域にはメモリセルが配置される。ダミービットライン対ＤＢＬはノーマルビットライン対ＢＬと平行すべく配置される。それぞれのサブワードラインＳＷＬとそれぞれのダミービットライン対ＤＢＬとが交差する交差領域にもメモリセルが配置される。従って、本発明による半導体メモリ装置に含まれるメモリセルアレイの連続性は保持される。
【００３０】
ビットラインセンス増幅器領域２４（ビットラインセンス増幅器領域形成領域ともいえる）には、点線４０内に示されたビットラインセンス増幅器領域ＢＬ Ｓ／Ａとダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａとが形成される。
【００３１】
ローカル入出力ライン対ＬＩＯ，ＬＩＯＢはダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａ上で分割されて第１分割ローカル入出力ライン対及び第２分割ローカル入出力ライン対を形成する。第１分割ローカル入出力ライン対と第２分割ローカル入出力ライン対は、それぞれに対応するグローバル入出力ライン対ＧＩＯである第１グローバル入出力ライン対（図示せず）と第２グローバル入出力ライン対（図示せず）とに前記スイッチング回路を介して連結される。また、第１及び第２分割ローカル入出力ライン対はノーマルビットライン対ＢＬ及びダミービットライン対ＤＢＬに直交して配置される。
【００３２】
図６は図５に示されたローカル入出力ライン対が分割されるビットラインセンス増幅器領域２４を詳細に示す図である。図５に示されたローカル入出力ライン対ＬＩＯ，ＬＩＯＢを使用する構成は一つのカラム選択ライン当たり４つのビットライン対が対応する４ ｂｉｔ ｌｉｎｅ ｐａｉｒｓ／ＣＳＬ構成である。
【００３３】
図５の点線４０内の上のビットラインセンス増幅器領域ＢＬ／Ａに相当するビットラインセンス増幅器領域４１には、ＰＭＯＳトランジスタを含むＰＭＯＳ型センス増幅器、ＮＭＯＳトランジスタを含むＮＭＯＳ型センス増幅器、左右２つのイコールライジング回路、同じく左右２つの分離回路及び４つのカラム選択スイッチが配置される。
【００３４】
前記分離回路は分離信号ＰＩＳＯＩ，ＰＩＳＯＪにそれぞれ応じて、左側に配置されるビットライン対［ＢＬＬ＜０＞ＢＬＢＬ＜０＞］，［ＢＬＬ＜１＞，ＢＬＢＬ＜１＞］と右側に配置されるビットライン対［ＢＬＲ＜０＞，ＢＬＢＲ＜０＞］，［ＢＬＲ＜１＞，ＢＬＢＲ＜１＞］とを分離する。
【００３５】
前記イコールライジング回路はイコールライジング信号ＰＥＱＩＢ，ＰＥＱＪＢにそれぞれ応じて、ビットライン対の電圧を所定の電圧ＶＢＬで同一に設定する。
【００３６】
前記ＰＭＯＳ型センス増幅器は所定の電圧ＬＡに応じて、左側に配置されるそれぞれのビットライン対［ＢＬＬ＜０＞ＢＬＢＬ＜０＞］，［ＢＬＬ＜１＞，ＢＬＢＬ＜１＞］間の電圧差を増幅する。このＰＭＯＳ型センス増幅器に含まれる２つのＰＭＯＳトランジスタの基板には基板電圧ＶＩＮＴＡが印加される。前記ＮＭＯＳ型センス増幅器は前記電圧ＬＡの反転電圧ＬＡＢに応じて、右側に配置されるそれぞれのビットライン対［ＢＬＲ＜０＞，ＢＬＢＲ＜０＞］，［ＢＬＲ＜１＞，ＢＬＢＲ＜１＞］間の電圧差を増幅する。
【００３７】
前記それぞれのカラム選択スイッチはカラム選択ラインＣＳＬ＜０＞を活性化／非活性化させるカラム選択ライン信号に応じて、前記ビットライン対と前記ローカル入出力ライン対とを連結／分離する。このそれぞれのカラム選択スイッチはＮＭＯＳトランジスタを備える。
【００３８】
図５の点線４０内の下のビットラインセンス増幅器領域ＢＬＳ／Ａに相当するビットラインセンス増幅器領域４３に配置される構成要素も前記説明されたビットラインセンス増幅器領域４１の構成要素と同一である。ただし、ビットラインセンス増幅器領域４３に配置されるビットライン対及びカラム選択ラインの参照符号がそれぞれ［ＢＬＬ＜４＞，ＢＬＢＬ＜４＞］，［ＢＬＬ＜５＞，ＢＬＢＬ＜５＞］［ＢＬＲ＜４＞，ＢＬＢＲ＜４＞］，［ＢＬＲ＜５＞，ＢＬＢＲ＜５＞］及びＣＳＬ＜２＞という点で違いがある。
【００３９】
また、図５の点線４０内のダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａに相当するダミービットラインセンス増幅器領域４２にもビットラインセンス増幅器領域４１の構成要素と同じ構成要素が配置される。ただし、ダミービットラインセンス増幅器領域４２のそれぞれのカラム選択スイッチに連結されたカラム選択ラインＣＳＬ＜１＞は接地電圧ＶＳＳに連結されて非活性化状態を保持するという点と、ダミービットラインセンス増幅器領域４２に配置されるビットライン対及びカラム選択ラインの参照符号がそれぞれ［ＤＢＬＬ＜２＞，ＤＢＬＢＬ＜２＞］，［ＤＢＬＬ＜３＞，ＤＢＬＢＬ＜３＞］，［ＤＢＬＲ＜２＞，ＤＢＬＢＲ＜２＞］，［ＤＢＬＲ＜３＞，ＤＢＬＢＲ＜３＞］及びＣＳＬ＜１＞という点で違いがある。従って、本発明の半導体メモリ装置に含まれるビットラインセンス増幅器の連続性も保持される。
【００４０】
カラム選択ラインＣＳＬ＜１＞は本発明の実施形態による半導体メモリ装置に含まれたカラムデコーダ（図示せず）内で接地電圧ＶＳＳに連結されるが、それについての説明は図８を参照して記述される。また、図６に示されたＣ部分は図７を参照して説明される。
【００４１】
図７は図６に示されたローカル入出力ライン対が分割される部分Ｃを拡大して示す図である。図７を参照すれば、ローカル入出力ライン対［ＬＩＯ０，ＬＩＯＢ０］，［ＬＩＯ４，ＬＩＯＢ４］はそれぞれ図７に示された領域ＳＰＬＩＴ１とＳＰＬＩＴ２で縦方向に分割され、各一端部はダミービットラインセンス増幅器領域上に位置する。このように本発明の実施形態による半導体メモリ装置はローカル入出力ライン対を分割するために必要な面積を提供するダミービットラインセンス増幅器領域を含む。
【００４２】
図８は図３に示されたカラムデコーダ２２の具体例を示す図である。図８を参照すれば、本発明による半導体メモリ装置に含まれるカラムデコーダ２２はカラムデコーディング回路２２１及び駆動回路２２２ａ，２２２ｂを含む。それぞれの駆動回路２２２ａ，２２２ｂはヒューズＦ、ラッチ回路２２３、インバータＩＮＶ３及びＮＭＯＳトランジスタＭＮを備える。
【００４３】
ＮＭＯＳトランジスタＭＮは制御信号ＰＶＣＣＨＢに応じて、ノードＮの電圧レベルを接地電圧ＶＳＳにプルダウンさせる。制御信号ＰＶＣＣＨＢは本発明の実施形態による半導体メモリ装置に電源が印加された時、所定の時間論理ハイ状態に活性化されるパルスである。すなわち、制御信号ＰＶＣＣＨＢは本発明の半導体メモリ装置に電源が印加されたことを指示する信号である。
【００４４】
ラッチ回路２２３はクロスカップルされた２つのインバータＩＮＶ１，ＩＮＶ２を備える。ラッチ回路２２３は接地電圧ＶＳＳにプルダウンされたノードＮの電圧レベルをラッチする。インバータＩＮＶ３はラッチ回路２２３の出力信号を反転させ、カラム選択ラインＣＳＬ＜１＞を論理ロー状態に非活性化させる。
【００４５】
カラムデコーディング回路２２１はカラムアドレスＣＡｉをデコーディングし、デコーディングカラムアドレスＤＣＡ１をヒューズＦに伝達する。ヒューズＦはカラム選択ラインＣＳＬ＜１＞が論理ロー状態に保持されるべく切断され、カラムデコーディング回路２２１の出力信号がノードＮに伝えられることを遮断する。
【００４６】
また、カラムデコーディング回路２２１はカラムアドレスＣＡｉをデコーディングし、デコーディングカラムアドレスＤＣＡｊを発生させる。ここで、ｊは１を除外した０または自然数である。駆動回路２２２ａは前述された駆動回路２２２ｂの構成要素と同じ構成要素を含む。ただし、駆動回路２２２ａに含まれるヒューズＦは切断されない。従って、駆動回路２２２ａはデコーディングカラムアドレスＤＣＡｊに応じて、カラム選択ラインＣＳＬ＜ｉ＞を活性化させる。
従って、それぞれの駆動回路２２２ａ，２２２ｂは同じ構成要素を有するので、カラムデコーダ２２は連続性を保持する。
【００４７】
【発明の効果】
以上のように本発明による半導体メモリ装置は、ビットラインセンス増幅器領域にローカル入出力ラインを分割できるダミービットラインセンス増幅器領域を設けて、ビットラインセンス増幅器領域でローカル入出力ラインを分割するようにしたので、サブアレイ数に関係なく階層型入出力ライン構造を構成できる。また、データ貯蔵容量が相対的に大きいサブアレイを縦方向に少ない数、配置してサブワードラインドライバ領域の数を減らすことが可能となるので、メモリセルアレイのデータ貯蔵容量を同一に保持したままチップサイズを小さくできる。また、本発明による半導体メモリ装置はノーマルビットラインに連結される構成要素とほとんど同じ構成要素に連結されるダミービットラインを含むことにより、メモリセルアレイ、ビットラインセンス増幅器及びカラムデコーダの連続性を保持できる。
【図面の簡単な説明】
【図１】従来技術による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。
【図２】図１に示されたローカル入出力ライン対が分割される部分を詳細に示す図である。
【図３】本発明の一実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。
【図４】本発明の他の実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。
【図５】図３に示されたローカル入出力ライン対が分割される部分を詳細に示す図である。
【図６】図５に示されたローカル入出力ライン対が分割されるビットラインセンス増幅器領域を詳細に示す図である。
【図７】図６に示されたローカル入出力ライン対が分割される部分を拡大して示す図である。
【図８】図３に示されたカラムデコーダの具体例を示す図である。
【符号の説明】
２０ 半導体メモリ装置
２１ サブアレイ
２２ カラムデコーダ
２３ ロウデコーダ
２４ ビットラインセンス増幅器領域
２５ サブワードラインドライバ領域
２６ 交差領域
ＢＬ ノーマルビットライン対
ＤＢＬ ダミービットライン対
ＳＷＬ サブワードライン
ＢＬ Ｓ／Ａ ビットラインセンス増幅器領域
ＤＵＭＭＹ ＢＬ Ｓ／Ａ ダミービットラインセンス増幅器領域
ＬＩＯ，ＬＩＯＢ ローカル入出力ライン対
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、より詳細にはサブアレイ数に関係なく階層型入出力ライン構造を有する半導体メモリ装置に関する。
【０００２】
【従来の技術】
一般的に、半導体メモリ装置、例えばダイナミックランダムアクセス半導体メモリ装置（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルアレイ上でワードラインとビットラインとは互いに垂直に交差して配置され、ビットラインはスイッチング回路を介してデータが入出力される入出力ラインに連結される。そして、前記ビットラインとワードラインとの交差領域にデータを保存するメモリセルが配置される。このような半導体メモリ装置が大容量化されるにつれ、前記メモリセルに／からデータを書き込み／読出すべく制御する周辺回路は高集積化されている。
【０００３】
前記入出力ラインの高速動作のために、半導体メモリ装置に含まれた入出力ラインはローカル入出力ラインとグローバル入出力ラインとに分割される階層型入出力ライン構造を使用している。同様に、ワードラインに使われるポリシリコンの抵抗による信号遅延を減らすために、ワードラインをメインワードラインとサブワードラインとに分割して使用する階層型ワードライン構造も広く使われている。
【０００４】
従来はメモリセルアレイのマトリックス上で縦方向に配置されるサブアレイの数は１６であった。しかし、最近はデータ貯蔵容量を同一に保持しつつチップサイズを小さくするために、前記縦方向に配置されるサブアレイの数は１４または１２に減っている。
【０００５】
図１は従来技術による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。図１を参照すれば、従来の半導体メモリ装置１０は複数のサブアレイ１１を含むメモリセルアレイ、カラムデコーダ１２及びロウデコーダ１３を含む。前記サブアレイ１１は複数のメモリセルを含む。
【０００６】
前記メモリセルアレイはビットラインセンス増幅器領域１４とサブワードラインドライバ領域１５とにより９６（＝１２×８）のサブアレイ１１に分割される。それぞれのビットラインセンス増幅器領域１４は縦方向に反復的に設けられ、それぞれのサブワードラインドライバ領域１５は横方向に反復的に設けられる。ビットラインセンス増幅器領域１４にはビットラインセンス増幅器（図示せず）が配置され、サブワードラインドライバ領域１５にはサブワードラインを駆動するサブワードラインドライバ（図示せず）が配置される。
【０００７】
従来の半導体メモリ装置１０は階層型ワードライン構造を有する。すなわち、複数のメインワードラインＭＷＬ（Ｍａｉｎ Ｗｏｒｄ Ｌｉｎｅｓ：ＭＷＬ）は１２のサブアレイ上を縦方向に通過してロウデコーダ１３に連結され、メインワードラインＭＷＬに所定の駆動回路を介して連結される複数のサブワードライン（図示せず）はそれぞれのサブアレイ１１上に配置される。ロウデコーダ１３はロウアドレスに応答してメインワードラインＭＷＬを選択して活性化させる。メインワードラインＭＷＬはノーマルワードラインＮＷＬと呼ぶ。
【０００８】
複数のカラム選択ラインＣＳＬは８つのサブアレイ１１を横方向に通過してカラムデコーダ１２に連結される。カラムデコーダ１２はカラム選択ラインＣＳＬを選択して活性化させる。
【０００９】
従来の半導体メモリ装置１０は階層型入出力ライン構造を有する。縦方向に配置される３つのサブアレイ１１ごとにローカル入出力ライン対ＬＩＯが配置される。一般的に、ローカル入出力ライン対ＬＩＯは図１に示されたように４または４の倍数に分割される。ローカル入出力ライン対ＬＩＯはビットラインセンス増幅器領域１４とサブワードラインドライバ領域１５とが交差するコンジャンクション領域（例えばＡ領域）で分割されて縦方向に反復的に配置される。それぞれのビットラインセンス増幅器領域１４に配置されるローカル入出力ライン対ＬＩＯは互いに反対側に配置される２つのサブアレイ１１により共通に使われる。グローバル入出力ライン対ＧＩＯはスイッチング回路を介してローカル入出力ライン対ＬＩＯに連結され、縦方向に配置される３つのサブアレイ１１ごとにグローバル入出力ライン対ＧＩＯがサブワードラインドライバ領域上に反復的に配置される。前記スイッチング回路はそれぞれグローバル入出力ライン対ＧＩＯとローカル入出力ライン対ＬＩＯとの交差領域１６に配置される。
【００１０】
図２は図１に示されたローカル入出力ライン対が分割される部分（例えば図１のＡ部分）を詳細に示す図である。
サブアレイ１１はビットラインセンス増幅器領域ＢＬ Ｓ／Ａ及びサブワードラインドライバ領域ＳＷＤにより分割される。それぞれのサブアレイ１１上には複数のサブワードラインＳＷＬ及び複数のビットライン対ＢＬが互いに直交して配置される。そして、サブワードラインＳＷＬとビットライン対ＢＬとが交差する交差領域にメモリセルが配置される。サブワードラインＳＷＬを駆動するサブワードラインドライバ（図示せず）はサブワードラインドライバ領域ＳＷＤに配置され、ビットライン対ＢＬに連結されるビットラインセンス増幅器（図示せず）はビットラインセンス増幅器領域ＢＬ Ｓ／Ａに配置される。
【００１１】
ローカル入出力ライン対ＬＩＯはコンジャンクション領域ＣＯＮＪＵＮＣＴＩＯＮで分割され、ビットライン対ＢＬと直交してビットラインセンス増幅器領域ＢＬ Ｓ／Ａ上に配置される。コンジャンクション領域ＣＯＮＪＵＮＣＴＩＯＮには前記サブワードラインドライバ及び前記ビットラインセンス増幅器を制御する制御回路などが配置される。
【００１２】
【発明が解決しようとする課題】
ところで、メモリセルアレイのデータ貯蔵容量を同一に保持しつつチップサイズを小さくする場合（例えば、従来技術による半導体メモリ装置のサブアレイ１１よりデータ貯蔵容量が相対的に大きいサブアレイが縦方向に１０個配置されてチップサイズが小さくなる場合）、ローカル入出力ライン対ＬＩＯはコンジャンクション領域ＣＯＮＪＵＮＣＴＩＯＮではないビットラインセンス増幅器領域ＢＬ Ｓ／Ａで分割する必要がある。しかし、ビットラインセンス増幅器領域ＢＬ Ｓ／Ａはローカル入出力ライン対ＬＩＯを分割するための場所として面積が小さいので、ビットラインセンス増幅器領域ＢＬ Ｓ／Ａ上でローカル入出力ライン対を分割できず、階層型入出力ライン構造を具現し難いという問題点がある。
【００１３】
従って、本発明は、ビットラインセンス増幅器領域上でローカル入出力ライン対を分割してサブアレイ数に関係なく階層型入出力ライン構造を構成でき、かつチップサイズを小さくでき、しかもメモリセルアレイ、ビットラインセンス増幅器及びカラムデコーダの連続性を保持できる半導体メモリ装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の一形態による半導体メモリ装置は、サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、前記ビットラインセンス増幅器領域上に配置されるローカル入出力ラインと、前記サブワードラインドライバ領域上に配置されるグローバル入出力ラインとを備え、前記ローカル入出力ラインは前記ビットラインセンス増幅器領域上で分割される。
【００１５】
望ましい具体例によれば、前記ビットラインセンス増幅器領域には、ダミービットラインセンス増幅器を有し、前記ローカル入出力ラインの分割部が位置するダミービットラインセンス増幅器領域を含む。
さらに、前記ダミービットラインセンス増幅器領域は、カラム選択ライン信号に応じて、前記ダミービットラインセンス増幅器に連結されるダミービットラインと前記ローカル入出力ラインとを連結／分離する第１スイッチング回路をさらに備える。
さらに、前記第１スイッチング回路は、前記カラム選択ライン信号の非活性化に応じて、前記ダミービットラインセンス増幅器に連結される前記ダミービットラインと前記ローカル入出力ラインとを分離する。
さらに、前記非活性化されるカラム選択ライン信号の状態は論理ロー状態である。
さらに、前記ビットラインセンス増幅器領域に配置されるローカル入出力ラインは第１分割ローカル入出力ラインと第２分割ローカル入出力ラインとに分割され、前記第１分割ローカル入出力ラインは前記グローバル入出力ラインのうち第１グローバル入出力ラインに第２スイッチング回路を介して連結され、前記第２分割ローカル入出力ラインは前記グローバル入出力ラインのうち第２グローバル入出力ラインに第３スイッチング回路を介して連結される。
【００１６】
本発明の他の形態による半導体メモリ装置は、サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、前記それぞれのサブアレイ上に配置される複数のサブワードラインと、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交する複数のノーマルビットライン対と、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交して前記ノーマルビットライン対に平行すべく配置されるダミービットライン対と、このダミービットライン対に連結され、前記ビットラインセンス増幅器領域に配置されるダミービットラインセンス増幅器と、第１スイッチング回路を介して対応する前記それぞれのノーマルビットライン対と対応する前記ダミービットライン対に連結される複数のローカル入出力ライン対と、第２スイッチング回路を介して対応する前記それぞれのローカル入出力対に連結される複数のグローバル入出力ライン対とを備え、前記それぞれのローカル入出力ライン対は前記ダミービットラインセンス増幅器が配置された部分の前記ビットラインセンス増幅器領域上で分割されることを特徴とする。
【００１７】
本発明のさらに他の形態による半導体メモリ装置は、サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、前記それぞれのサブアレイ上に配置される複数のサブワードラインと、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交する複数のノーマルビットライン対と、前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交して前記ノーマルビットライン対に平行すべく配置される複数のダミービットライン対と、このダミービットライン対に連結され、前記ビットラインセンス増幅器領域に配置されるダミービットラインセンス増幅器と、前記それぞれのノーマルビットライン対と対応する前記ダミービットライン対に連結される複数のローカル入出力ライン対と、このローカル入出力ライン対と前記ダミービットライン対とを連結／分離する第１スイッチング回路とを備え、前記それぞれのローカル入出力ライン対は前記ダミービットラインセンス増幅器が配置される部分のビットラインセンス増幅器領域上で第１分割ローカル入出力ライン対と第２分割ローカル入出力ライン対とに分割され、前記それぞれの第１スイッチング回路は一つのカラム選択ラインのカラム選択ライン信号により共通に制御されることを特徴とする。
【００１８】
本発明のさらに他の形態による半導体メモリ装置は、複数のサブアレイを含むメモリセルアレイと、前記サブアレイ間に設けられるビットラインセンス増幅器領域と、このビットラインセンス増幅器領域上に配置される第１分割ローカル入出力ラインとを備え、前記第１分割ローカル入出力ラインの一端部が前記ビットラインセンス増幅器領域に位置することを特徴とする。
【００１９】
このような本発明による半導体メモリ装置は、ビットラインセンス増幅器領域にローカル入出力ラインを分割できるダミービットラインセンス増幅器領域を設けて、ビットラインセンス増幅器領域でローカル入出力ラインを分割するようにしたので、サブアレイ数に関係なく階層型入出力ライン構造を構成できる。また、データ貯蔵容量が相対的に大きいサブアレイを縦方向に少ない数、配置してサブワードラインドライバ領域の数を減らすことが可能となるので、メモリセルアレイのデータ貯蔵容量を同一に保持したままチップサイズを小さくできる。また、本発明による半導体メモリ装置はノーマルビットラインに連結される構成要素とほとんど同じ構成要素に連結されるダミービットラインを含むことにより、メモリセルアレイ、ビットラインセンス増幅器及びカラムデコーダの連続性を保持できる。
【００２０】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。ただし、下記の実施形態は例示的なものに過ぎず、本技術分野の当業者ならばこれから多様な変形及び均等な他の実施形態が可能であるという点を理解できる。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まるべきである。
【００２１】
図３は本発明の実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。図３を参照すれば、本発明の実施形態による半導体メモリ装置２０は、複数のサブアレイ２１を含むメモリセルアレイ、カラムデコーダ２２及びロウデコーダ２３を備える。前記サブアレイ２１のデータ貯蔵容量は図１に示されたサブアレイ１１のデータ貯蔵容量より相対的に大きい。
【００２２】
前記メモリセルアレイはビットラインセンス増幅器領域２４とサブワードラインドライバ領域２５とにより８０（＝１０×８）のサブアレイ２１に分割される。それぞれのビットラインセンス増幅器領域２４は縦方向に反復的に設けられ、それぞれのサブワードラインドライバ領域２５は横方向に反復的に設けられる。ビットラインセンス増幅器領域２４にはビットラインセンス増幅器（図示せず）が配置され、サブワードラインドライバ領域２５にはサブワードライン（図示せず）を駆動するサブワードラインドライバ（図示せず）が配置される。
【００２３】
本発明の実施形態による半導体メモリ装置２０は階層型ワードライン構造を有する。すなわち、複数のメインワードラインＭＷＬは１０のサブアレイ２１上を縦方向に通過してロウデコーダ２３に連結され、このメインワードラインＭＷＬに前記サブワードラインドライバを介して連結される複数のサブワードライン（図示せず）はそれぞれのサブアレイ２１上に配置される。ロウデコーダ２３はロウアドレスに応じてメインワードラインＭＷＬを選択して活性化させる。メインワードラインＭＷＬはノーマルワードラインＮＷＬと呼ぶ。
【００２４】
複数のカラム選択ラインＣＳＬは８つのサブアレイ２１を横方向に通過してカラムデコーダ２２に連結される。カラムデコーダ２２はカラム選択ラインＣＳＬを選択して活性化させる。
【００２５】
本発明の実施形態による半導体メモリ装置２０は階層型入出力ライン構造を有する。ローカル入出力ライン対ＬＩＯは、縦方向に配置される２．５のサブアレイ２１ごとに分割されてビットラインセンス増幅器領域２４上で縦方向に反復的に配置される。このようにしてそれぞれのビットラインセンス増幅器領域２４に配置されるローカル入出力ライン対ＬＩＯは、互いに反対側に配置される２つのサブアレイ２１により共通に使われる。グローバル入出力ライン対ＧＩＯはスイッチング回路（図示せず）を介してローカル入出力ライン対ＬＩＯに連結され、縦方向に配置される２．５のサブアレイ２１ごとにサブワードラインドライバ領域２５上に縦方向に反復的に配置される。前記スイッチング回路はそれぞれグローバル入出力ライン対ＧＩＯとローカル入出力ライン対ＬＩＯとの交差領域２６に配置される。
【００２６】
従って、本発明による半導体メモリ装置２０はビットラインセンス増幅器領域２４上でローカル入出力ライン対ＬＩＯを分割できるので、従来の半導体メモリ装置１０と実質的に同じデータ貯蔵容量を保持しつつもチップサイズを小さくできる。
【００２７】
図４は本発明の他の実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。図４を参照すれば、本発明の他の実施形態による半導体メモリ装置３０は複数のサブアレイ３１を含むメモリセルアレイ、カラムデコーダ３２及びロウデコーダ３３を備える。カラムデコーダ３２とロウデコーダ３３の機能は図３のカラムデコーダ２２とロウデコーダ２３の機能と同一である。
【００２８】
図４に示された本発明の他の実施形態による半導体メモリ装置３０は図３に示された本発明の一実施形態による半導体メモリ装置２０とほとんど同じ構成要素を含むので、違いがある部分についてだけ説明すれば次の通りである。本発明の他の実施形態による半導体メモリ装置３０のメモリセルアレイはビットラインセンス増幅器領域３４によってのみ分割され、サブワードラインドライバ領域３５は前記メモリセルアレイの外部に設けられるという点で図３に示された本発明の一実施形態による半導体メモリ装置２０と違いがある。従って、本発明の他の実施形態による半導体メモリ装置はサブワードラインドライバ領域の数を最小数に減らせるので、よりチップサイズを小さくできる。
【００２９】
図５は図３に示されたローカル入出力ライン対が分割される部分（例えば図３のＢ部分）を詳細に示す図である。
それぞれのサブアレイ２１上には複数のサブワードラインＳＷＬ及び複数のノーマルビットライン対ＢＬが互いに直交して配置される。そして、それぞれのサブワードラインＳＷＬとそれぞれのノーマルビットライン対ＢＬとが交差する交差領域にはメモリセルが配置される。ダミービットライン対ＤＢＬはノーマルビットライン対ＢＬと平行すべく配置される。それぞれのサブワードラインＳＷＬとそれぞれのダミービットライン対ＤＢＬとが交差する交差領域にもメモリセルが配置される。従って、本発明による半導体メモリ装置に含まれるメモリセルアレイの連続性は保持される。
【００３０】
ビットラインセンス増幅器領域２４（ビットラインセンス増幅器領域形成領域ともいえる）には、点線４０内に示されたビットラインセンス増幅器領域ＢＬ Ｓ／Ａとダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａとが形成される。
【００３１】
ローカル入出力ライン対ＬＩＯ，ＬＩＯＢはダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａ上で分割されて第１分割ローカル入出力ライン対及び第２分割ローカル入出力ライン対を形成する。第１分割ローカル入出力ライン対と第２分割ローカル入出力ライン対は、それぞれに対応するグローバル入出力ライン対ＧＩＯである第１グローバル入出力ライン対（図示せず）と第２グローバル入出力ライン対（図示せず）とに前記スイッチング回路を介して連結される。また、第１及び第２分割ローカル入出力ライン対はノーマルビットライン対ＢＬ及びダミービットライン対ＤＢＬに直交して配置される。
【００３２】
図６は図５に示されたローカル入出力ライン対が分割されるビットラインセンス増幅器領域２４を詳細に示す図である。図５に示されたローカル入出力ライン対ＬＩＯ，ＬＩＯＢを使用する構成は一つのカラム選択ライン当たり４つのビットライン対が対応する４ ｂｉｔ ｌｉｎｅ ｐａｉｒｓ／ＣＳＬ構成である。
【００３３】
図５の点線４０内の上のビットラインセンス増幅器領域ＢＬ／Ａに相当するビットラインセンス増幅器領域４１には、ＰＭＯＳトランジスタを含むＰＭＯＳ型センス増幅器、ＮＭＯＳトランジスタを含むＮＭＯＳ型センス増幅器、左右２つのイコールライジング回路、同じく左右２つの分離回路及び４つのカラム選択スイッチが配置される。
【００３４】
前記分離回路は分離信号ＰＩＳＯＩ，ＰＩＳＯＪにそれぞれ応じて、左側に配置されるビットライン対［ＢＬＬ＜０＞ＢＬＢＬ＜０＞］，［ＢＬＬ＜１＞，ＢＬＢＬ＜１＞］と右側に配置されるビットライン対［ＢＬＲ＜０＞，ＢＬＢＲ＜０＞］，［ＢＬＲ＜１＞，ＢＬＢＲ＜１＞］とを分離する。
【００３５】
前記イコールライジング回路はイコールライジング信号ＰＥＱＩＢ，ＰＥＱＪＢにそれぞれ応じて、ビットライン対の電圧を所定の電圧ＶＢＬで同一に設定する。
【００３６】
前記ＰＭＯＳ型センス増幅器は所定の電圧ＬＡに応じて、左側に配置されるそれぞれのビットライン対［ＢＬＬ＜０＞ＢＬＢＬ＜０＞］，［ＢＬＬ＜１＞，ＢＬＢＬ＜１＞］間の電圧差を増幅する。このＰＭＯＳ型センス増幅器に含まれる２つのＰＭＯＳトランジスタの基板には基板電圧ＶＩＮＴＡが印加される。前記ＮＭＯＳ型センス増幅器は前記電圧ＬＡの反転電圧ＬＡＢに応じて、右側に配置されるそれぞれのビットライン対［ＢＬＲ＜０＞，ＢＬＢＲ＜０＞］，［ＢＬＲ＜１＞，ＢＬＢＲ＜１＞］間の電圧差を増幅する。
【００３７】
前記それぞれのカラム選択スイッチはカラム選択ラインＣＳＬ＜０＞を活性化／非活性化させるカラム選択ライン信号に応じて、前記ビットライン対と前記ローカル入出力ライン対とを連結／分離する。このそれぞれのカラム選択スイッチはＮＭＯＳトランジスタを備える。
【００３８】
図５の点線４０内の下のビットラインセンス増幅器領域ＢＬＳ／Ａに相当するビットラインセンス増幅器領域４３に配置される構成要素も前記説明されたビットラインセンス増幅器領域４１の構成要素と同一である。ただし、ビットラインセンス増幅器領域４３に配置されるビットライン対及びカラム選択ラインの参照符号がそれぞれ［ＢＬＬ＜４＞，ＢＬＢＬ＜４＞］，［ＢＬＬ＜５＞，ＢＬＢＬ＜５＞］［ＢＬＲ＜４＞，ＢＬＢＲ＜４＞］，［ＢＬＲ＜５＞，ＢＬＢＲ＜５＞］及びＣＳＬ＜２＞という点で違いがある。
【００３９】
また、図５の点線４０内のダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａに相当するダミービットラインセンス増幅器領域４２にもビットラインセンス増幅器領域４１の構成要素と同じ構成要素が配置される。ただし、ダミービットラインセンス増幅器領域４２のそれぞれのカラム選択スイッチに連結されたカラム選択ラインＣＳＬ＜１＞は接地電圧ＶＳＳに連結されて非活性化状態を保持するという点と、ダミービットラインセンス増幅器領域４２に配置されるビットライン対及びカラム選択ラインの参照符号がそれぞれ［ＤＢＬＬ＜２＞，ＤＢＬＢＬ＜２＞］，［ＤＢＬＬ＜３＞，ＤＢＬＢＬ＜３＞］，［ＤＢＬＲ＜２＞，ＤＢＬＢＲ＜２＞］，［ＤＢＬＲ＜３＞，ＤＢＬＢＲ＜３＞］及びＣＳＬ＜１＞という点で違いがある。従って、本発明の半導体メモリ装置に含まれるビットラインセンス増幅器の連続性も保持される。
【００４０】
カラム選択ラインＣＳＬ＜１＞は本発明の実施形態による半導体メモリ装置に含まれたカラムデコーダ（図示せず）内で接地電圧ＶＳＳに連結されるが、それについての説明は図８を参照して記述される。また、図６に示されたＣ部分は図７を参照して説明される。
【００４１】
図７は図６に示されたローカル入出力ライン対が分割される部分Ｃを拡大して示す図である。図７を参照すれば、ローカル入出力ライン対［ＬＩＯ０，ＬＩＯＢ０］，［ＬＩＯ４，ＬＩＯＢ４］はそれぞれ図７に示された領域ＳＰＬＩＴ１とＳＰＬＩＴ２で縦方向に分割され、各一端部はダミービットラインセンス増幅器領域上に位置する。このように本発明の実施形態による半導体メモリ装置はローカル入出力ライン対を分割するために必要な面積を提供するダミービットラインセンス増幅器領域を含む。
【００４２】
図８は図３に示されたカラムデコーダ２２の具体例を示す図である。図８を参照すれば、本発明による半導体メモリ装置に含まれるカラムデコーダ２２はカラムデコーディング回路２２１及び駆動回路２２２ａ，２２２ｂを含む。それぞれの駆動回路２２２ａ，２２２ｂはヒューズＦ、ラッチ回路２２３、インバータＩＮＶ３及びＮＭＯＳトランジスタＭＮを備える。
【００４３】
ＮＭＯＳトランジスタＭＮは制御信号ＰＶＣＣＨＢに応じて、ノードＮの電圧レベルを接地電圧ＶＳＳにプルダウンさせる。制御信号ＰＶＣＣＨＢは本発明の実施形態による半導体メモリ装置に電源が印加された時、所定の時間論理ハイ状態に活性化されるパルスである。すなわち、制御信号ＰＶＣＣＨＢは本発明の半導体メモリ装置に電源が印加されたことを指示する信号である。
【００４４】
ラッチ回路２２３はクロスカップルされた２つのインバータＩＮＶ１，ＩＮＶ２を備える。ラッチ回路２２３は接地電圧ＶＳＳにプルダウンされたノードＮの電圧レベルをラッチする。インバータＩＮＶ３はラッチ回路２２３の出力信号を反転させ、カラム選択ラインＣＳＬ＜１＞を論理ロー状態に非活性化させる。
【００４５】
カラムデコーディング回路２２１はカラムアドレスＣＡｉをデコーディングし、デコーディングカラムアドレスＤＣＡ１をヒューズＦに伝達する。ヒューズＦはカラム選択ラインＣＳＬ＜１＞が論理ロー状態に保持されるべく切断され、カラムデコーディング回路２２１の出力信号がノードＮに伝えられることを遮断する。
【００４６】
また、カラムデコーディング回路２２１はカラムアドレスＣＡｉをデコーディングし、デコーディングカラムアドレスＤＣＡｊを発生させる。ここで、ｊは１を除外した０または自然数である。駆動回路２２２ａは前述された駆動回路２２２ｂの構成要素と同じ構成要素を含む。ただし、駆動回路２２２ａに含まれるヒューズＦは切断されない。従って、駆動回路２２２ａはデコーディングカラムアドレスＤＣＡｊに応じて、カラム選択ラインＣＳＬ＜ｉ＞を活性化させる。
従って、それぞれの駆動回路２２２ａ，２２２ｂは同じ構成要素を有するので、カラムデコーダ２２は連続性を保持する。
【００４７】
【発明の効果】
以上のように本発明による半導体メモリ装置は、ビットラインセンス増幅器領域にローカル入出力ラインを分割できるダミービットラインセンス増幅器領域を設けて、ビットラインセンス増幅器領域でローカル入出力ラインを分割するようにしたので、サブアレイ数に関係なく階層型入出力ライン構造を構成できる。また、データ貯蔵容量が相対的に大きいサブアレイを縦方向に少ない数、配置してサブワードラインドライバ領域の数を減らすことが可能となるので、メモリセルアレイのデータ貯蔵容量を同一に保持したままチップサイズを小さくできる。また、本発明による半導体メモリ装置はノーマルビットラインに連結される構成要素とほとんど同じ構成要素に連結されるダミービットラインを含むことにより、メモリセルアレイ、ビットラインセンス増幅器及びカラムデコーダの連続性を保持できる。
【図面の簡単な説明】
【図１】従来技術による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。
【図２】図１に示されたローカル入出力ライン対が分割される部分を詳細に示す図である。
【図３】本発明の一実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。
【図４】本発明の他の実施形態による階層型入出力ライン構造を有する半導体メモリ装置を示す概略的な構成図である。
【図５】図３に示されたローカル入出力ライン対が分割される部分を詳細に示す図である。
【図６】図５に示されたローカル入出力ライン対が分割されるビットラインセンス増幅器領域を詳細に示す図である。
【図７】図６に示されたローカル入出力ライン対が分割される部分を拡大して示す図である。
【図８】図３に示されたカラムデコーダの具体例を示す図である。
【符号の説明】
２０ 半導体メモリ装置
２１ サブアレイ
２２ カラムデコーダ
２３ ロウデコーダ
２４ ビットラインセンス増幅器領域
２５ サブワードラインドライバ領域
２６ 交差領域
ＢＬ ノーマルビットライン対
ＤＢＬ ダミービットライン対
ＳＷＬ サブワードライン
ＢＬ Ｓ／Ａ ビットラインセンス増幅器領域
ＤＵＭＭＹ ＢＬ Ｓ／Ａ ダミービットラインセンス増幅器領域
ＬＩＯ，ＬＩＯＢ ローカル入出力ライン対
Claims (21)
- サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、
前記ビットラインセンス増幅器領域上に配置されるローカル入出力ラインと、
前記サブワードラインドライバ領域上に配置されるグローバル入出力ラインとを備え、
前記ローカル入出力ラインは前記ビットラインセンス増幅器領域上のダミービットラインセンス増幅器領域で分割されることを特徴とする半導体メモリ装置。 - 前記ダミービットラインセンス増幅器領域には、
前記ローカル入出力ラインの分割部が位置し、
ダミービットラインセンス増幅器を含むことを特徴とする請求項１に記載の半導体メモリ装置。 - 前記ダミービットラインセンス増幅器領域は、
カラム選択ライン信号に応じて、前記ダミービットラインセンス増幅器に連結されるダミービットラインと前記ローカル入出力ラインとを連結／分離する第１スイッチング回路をさらに備えることを特徴とする請求項２に記載の半導体メモリ装置。 - 前記第１スイッチング回路は、
前記カラム選択ライン信号の非活性化に応じて、前記ダミービットラインセンス増幅器に連結される前記ダミービットラインと前記ローカル入出力ラインとを分離することを特徴とする請求項３に記載の半導体メモリ装置。 - 前記非活性化されるカラム選択ライン信号の状態は論理ロー状態であることを特徴とする請求項４に記載の半導体メモリ装置。
- 前記ビットラインセンス増幅器領域に配置されるローカル入出力ラインは第１分割ローカル入出力ラインと第２分割ローカル入出力ラインとに分割され、
前記第１分割ローカル入出力ラインは前記グローバル入出力ラインのうち第１グローバル入出力ラインに第２スイッチング回路を介して連結され、
前記第２分割ローカル入出力ラインは前記グローバル入出力ラインのうち第２グローバル入出力ラインに第３スイッチング回路を介して連結されることを特徴とする請求項５に記載の半導体メモリ装置。 - 前記半導体メモリ装置は、
前記論理ロー状態のカラム選択ライン信号を発生するカラムデコーダをさらに備えることを特徴とする請求項６に記載の半導体メモリ装置。 - 前記カラムデコーダは、
前記半導体メモリ装置に印加されるカラムアドレスをデコーディングするカラムデコーディング回路と、
切断されて前記カラムデコーディング回路から出力される信号の伝送を遮断するヒューズと、
前記ヒューズに連結されるノードと、
前記半導体メモリ装置に電源が印加されることを指示する制御信号に応じて、前記ノードの電圧レベルを接地電圧にプルダウンさせるトランジスタと、
前記ノードの電圧レベルをラッチするラッチ回路と、
前記ラッチ回路の出力信号を反転させて前記論理ロー状態のカラム選択ライン信号を発生するインバータとを備えることを特徴とする請求項７に記載の半導体メモリ装置。 - サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、
前記それぞれのサブアレイ上に配置される複数のサブワードラインと、
前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交する複数のノーマルビットライン対と、
前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交して前記ノーマルビットライン対に平行すべく配置されるダミービットライン対と、
前記ダミービットライン対に連結され、前記ビットラインセンス増幅器領域に配置されるダミービットラインセンス増幅器と、
第１スイッチング回路を介して対応する前記それぞれのノーマルビットライン対及び対応する前記ダミービットライン対に連結される複数のローカル入出力ライン対と、
第２スイッチング回路を介して対応する前記それぞれのローカル入出力ライン対に連結される複数のグローバル入出力ライン対とを備え、
前記それぞれのローカル入出力ライン対は、前記ビットラインセンス増幅器領域上の前記ダミービットラインセンス増幅器を有するダミービットラインセンス増幅器領域で分割されることを特徴とする半導体メモリ装置。 - 前記それぞれの第１スイッチング回路は、
カラム選択ライン信号の非活性化に応じて、前記ダミービットライン対を、該ダミービットライン対に対応するそれぞれのローカル入出力ライン対から分離することを特徴とする請求項９に記載の半導体メモリ装置。 - 前記非活性化されるカラム選択ライン信号の状態は論理ロー状態であることを特徴とする請求項１０に記載の半導体メモリ装置。
- 前記ダミービットラインセンス増幅器領域に配置される前記それぞれのローカル入出力ライン対は第１分割ローカル入出力ライン対と第２分割ローカル入出力ライン対とに分割され、
前記第１分割ローカル入出力ライン対は前記グローバル入出力ライン対のうち第１グローバル入出力ライン対に前記第２スイッチング回路のうち一つを介して連結され、
前記第２分割ローカル入出力ライン対は前記グローバル入出力ライン対のうち第２グローバル入出力ライン対に前記第２スイッチング回路のうち一つを介して連結されることを特徴とする請求項１１に記載の半導体メモリ装置。 - 前記半導体メモリ装置は、
前記論理ロー状態のカラム選択ライン信号を発生するカラムデコーダをさらに備えることを特徴とする請求項１２に記載の半導体メモリ装置。 - 前記カラムデコーダは、
前記半導体メモリ装置に印加されるカラムアドレスをデコーディングするカラムデコーディング回路と、
切断されて前記カラムデコーディング回路から出力される信号の伝送を遮断するヒューズと、
前記ヒューズに連結されるノードと、
前記半導体メモリ装置に電源が印加されることを指示する制御信号に応じて、前記ノードの電圧レベルを接地電圧にプルダウンさせるトランジスタと、
前記ノードの電圧レベルをラッチするラッチ回路と、
前記ラッチ回路の出力信号を反転させて前記論理ロー状態のカラム選択ライン信号を発生するインバータとを備えることを特徴とする請求項１３に記載の半導体メモリ装置。 - サブワードラインドライバ領域とビットラインセンス増幅器領域とにより複数のサブアレイに分割されるメモリセルアレイと、
前記それぞれのサブアレイ上に配置される複数のサブワードラインと、
前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交する複数のノーマルビットライン対と、
前記それぞれのサブアレイ上に配置され、前記それぞれのサブワードラインに直交して前記ノーマルビットライン対に平行すべく配置される複数のダミービットライン対と、
前記ダミービットライン対に連結され、前記ビットラインセンス増幅器領域に配置されるダミービットラインセンス増幅器と、
前記それぞれのノーマルビットライン対及び対応する前記ダミービットライン対に連結される複数のローカル入出力ライン対と、
前記ローカル入出力ライン対と前記ダミービットライン対とを連結／分離する第１スイッチング回路とを備え、
前記それぞれのローカル入出力ライン対は、前記ビットラインセンス増幅器領域上の前記ダミービットラインセンス増幅器を有するダミービットラインセンス増幅器領域で第１分割ローカル入出力ライン対と第２分割ローカル入出力ライン対とに分割され、
前記それぞれの第１スイッチング回路は一つのカラム選択ラインのカラム選択ライン信号により共通に制御されることを特徴とする半導体メモリ装置。 - 前記第１スイッチング回路のそれぞれは少なくとも２つのＮＭＯＳトランジスタを含むことを特徴とする請求項１５に記載の半導体メモリ装置。
- 前記第１分割ローカル入出力ライン対に連結されるダミービットライン対と前記第２分割ローカル入出力ライン対に連結されるダミービットライン対とは同じサブアレイ上に配置されることを特徴とする請求項１５に記載の半導体メモリ装置。
- 前記カラム選択ライン信号は前記第１スイッチング回路を非活性化させる論理ローレベルの信号であることを特徴とする請求項１５に記載の半導体メモリ装置。
- 複数のサブアレイを含むメモリセルアレイと、
前記サブアレイ間に設けられるビットラインセンス増幅器領域と、
前記ビットラインセンス増幅器領域上に配置される第１分割ローカル入出力ラインとを備え、
前記第１分割ローカル入出力ラインの一端部が前記ビットラインセンス増幅器領域上のダミービットラインセンス増幅器領域に位置することを特徴とする半導体メモリ装置。 - 前記半導体メモリ装置は第２分割ローカル入出力ラインをさらに備えることを特徴とする請求項１９に記載の半導体メモリ装置。
- 前記第２分割ローカル入出力ラインの一端部は前記ダミービットラインセンス増幅器領域に位置することを特徴とする請求項２０に記載の半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0002508A KR100408421B1 (ko) | 2002-01-16 | 2002-01-16 | 서브-어레이의 개수에 관계없이 계층형 입출력 라인구조를 가지는 반도체 메모리 장치 |
| KR2002-002508 | 2002-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218236A JP2003218236A (ja) | 2003-07-31 |
| JP4728562B2 true JP4728562B2 (ja) | 2011-07-20 |
Family
ID=19718519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003008792A Expired - Fee Related JP4728562B2 (ja) | 2002-01-16 | 2003-01-16 | 半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6870205B2 (ja) |
| JP (1) | JP4728562B2 (ja) |
| KR (1) | KR100408421B1 (ja) |
| DE (1) | DE10302346B4 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550631B1 (ko) * | 2003-05-29 | 2006-02-10 | 주식회사 하이닉스반도체 | 메모리 셀 데이터의 고속 액세스를 위한 메모리 장치 |
| JP4459527B2 (ja) * | 2002-12-18 | 2010-04-28 | パナソニック株式会社 | 半導体記憶装置 |
| KR100587639B1 (ko) * | 2003-05-30 | 2006-06-08 | 주식회사 하이닉스반도체 | 계층화된 출력배선의 감지증폭기 드라이버를 구비한반도체 메모리 소자 |
| KR100615577B1 (ko) * | 2004-09-10 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 신호 라인 배치 방법 |
| KR100689858B1 (ko) * | 2004-09-15 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치의 라인배치구조 |
| KR100625294B1 (ko) * | 2004-10-30 | 2006-09-18 | 주식회사 하이닉스반도체 | 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법 |
| US7705625B2 (en) * | 2005-07-08 | 2010-04-27 | Zmos Technology, Inc. | Source transistor configurations and control methods |
| KR100666181B1 (ko) * | 2005-12-27 | 2007-01-09 | 삼성전자주식회사 | 센스앰프 및 워드라인 드라이버 영역을 위한 면적을최소화하는 레이아웃을 가지는 반도체 메모리 장치 |
| US7515501B2 (en) * | 2007-05-24 | 2009-04-07 | Micron Technology, Inc. | Memory architecture having local column select lines |
| KR100878313B1 (ko) * | 2007-06-11 | 2009-01-14 | 주식회사 하이닉스반도체 | 데이터 입출력 라인 제어 회로 및 이를 포함하는 반도체집적 회로 |
| KR100873623B1 (ko) * | 2007-07-10 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| JP5458235B2 (ja) * | 2007-07-10 | 2014-04-02 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置、およびｌｉｏ分割方法 |
| KR101189011B1 (ko) | 2010-10-26 | 2012-10-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| JP5595575B2 (ja) * | 2013-10-30 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| US10365851B2 (en) | 2015-03-12 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for data movement |
| US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
| US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
| KR20180066600A (ko) | 2016-12-09 | 2018-06-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 신호 라인 레이아웃 구조 |
| US9805786B1 (en) | 2017-01-06 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods for a memory device with dual common data I/O lines |
| US10878890B1 (en) * | 2019-08-20 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Operation assist circuit, memory device and operation assist method |
| KR20220165972A (ko) | 2021-06-09 | 2022-12-16 | 삼성전자주식회사 | 글로벌 입출력 라인들의 로드 제어를 위한 반도체 메모리 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212774A (ja) * | 1990-07-02 | 1992-08-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3364810B2 (ja) * | 1993-09-14 | 2003-01-08 | 三菱電機株式会社 | 半導体記憶装置 |
| JP2875476B2 (ja) * | 1993-12-06 | 1999-03-31 | 松下電器産業株式会社 | 半導体メモリ装置 |
| KR0127240B1 (ko) * | 1994-04-30 | 1998-10-01 | 문정환 | 기억소자의 칼럼개시신호 발생장치 |
| JPH1040682A (ja) * | 1996-07-23 | 1998-02-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3161385B2 (ja) * | 1997-09-16 | 2001-04-25 | 日本電気株式会社 | 半導体記憶装置 |
| JPH11330414A (ja) * | 1998-05-14 | 1999-11-30 | Oki Electric Ind Co Ltd | 半導体メモリ装置 |
| JP2000182391A (ja) * | 1998-12-15 | 2000-06-30 | Hitachi Ltd | 半導体記憶装置 |
| JP4243389B2 (ja) * | 1999-08-27 | 2009-03-25 | エルピーダメモリ株式会社 | 半導体記憶装置と半導体装置 |
| JP4427847B2 (ja) * | 1999-11-04 | 2010-03-10 | エルピーダメモリ株式会社 | ダイナミック型ｒａｍと半導体装置 |
| JP3292191B2 (ja) * | 1999-12-20 | 2002-06-17 | 日本電気株式会社 | 半導体記憶装置 |
| US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
-
2002
- 2002-01-16 KR KR10-2002-0002508A patent/KR100408421B1/ko active IP Right Grant
-
2003
- 2003-01-07 US US10/337,693 patent/US6870205B2/en not_active Expired - Lifetime
- 2003-01-16 JP JP2003008792A patent/JP4728562B2/ja not_active Expired - Fee Related
- 2003-01-16 DE DE10302346A patent/DE10302346B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030132457A1 (en) | 2003-07-17 |
| US6870205B2 (en) | 2005-03-22 |
| DE10302346B4 (de) | 2011-06-30 |
| KR100408421B1 (ko) | 2003-12-03 |
| JP2003218236A (ja) | 2003-07-31 |
| DE10302346A1 (de) | 2003-08-14 |
| KR20030062086A (ko) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4728562B2 (ja) | 半導体メモリ装置 | |
| KR100316713B1 (ko) | 반도체 메모리 장치 및 이에 적합한 구동신호 발생기 | |
| CN112420094B (zh) | 共享晶体管的字线驱动器以及相关的存储器装置和系统 | |
| KR100297727B1 (ko) | 분리 제어라인의 큰 부하에 의한 스피드 손실을 방지할 수 있는반도체 메모리 장치 | |
| JP2005340367A (ja) | 半導体集積回路装置 | |
| JP2001006365A (ja) | 下位ワードライン駆動回路及びこれを利用した半導体メモリ装置 | |
| JPH09134592A (ja) | 半導体メモリ装置のサブワードラインデコーダ及びその半導体メモリ装置 | |
| JP2011175719A (ja) | 半導体装置 | |
| CN113113057B (zh) | 具有单端主i/o线的半导体装置 | |
| US12051460B2 (en) | Apparatuses and methods for single-ended sense amplifiers | |
| US5793664A (en) | Dynamic random access memory device | |
| US5448516A (en) | Semiconductor memory device suitable for high integration | |
| US6765842B2 (en) | Hole driver in semiconductor memory device | |
| US7817491B2 (en) | Bank control device and semiconductor device including the same | |
| JP2002025251A (ja) | 半導体記憶装置 | |
| US6717866B2 (en) | SRAM power-up system and method | |
| JPH10302472A (ja) | 半導体メモリ装置 | |
| US5943253A (en) | Semiconductor memory device with efficient layout | |
| JP2002343086A (ja) | 列クリアを用いてｒａｍに書き込む方法 | |
| TWI383395B (zh) | 半導體記憶體裝置 | |
| US7099206B2 (en) | High density bitline selection apparatus for semiconductor memory devices | |
| US10319419B2 (en) | Semiconductor memory device, and signal line layout structure thereof | |
| JP2007141441A (ja) | 集積回路装置 | |
| JP2004158519A (ja) | 半導体集積回路装置 | |
| JP3621250B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4728562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |