JP4688501B2 - 半導体デバイスのウェル領域 - Google Patents

半導体デバイスのウェル領域 Download PDF

Info

Publication number
JP4688501B2
JP4688501B2 JP2004565751A JP2004565751A JP4688501B2 JP 4688501 B2 JP4688501 B2 JP 4688501B2 JP 2004565751 A JP2004565751 A JP 2004565751A JP 2004565751 A JP2004565751 A JP 2004565751A JP 4688501 B2 JP4688501 B2 JP 4688501B2
Authority
JP
Japan
Prior art keywords
region
well
well region
semiconductor device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004565751A
Other languages
English (en)
Other versions
JP2006512774A (ja
JP2006512774A5 (ja
Inventor
ブール，ジェイムズ，ビー．
ペルハム，マイク
Original Assignee
インテレクチュアル ベンチャー ファンディング エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32654999&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4688501(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インテレクチュアル ベンチャー ファンディング エルエルシー filed Critical インテレクチュアル ベンチャー ファンディング エルエルシー
Publication of JP2006512774A publication Critical patent/JP2006512774A/ja
Publication of JP2006512774A5 publication Critical patent/JP2006512774A5/ja
Application granted granted Critical
Publication of JP4688501B2 publication Critical patent/JP4688501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

本発明は一般にＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）に関する。本発明は特にＭＯＳＦＥＴに基板バイアス電圧を送る分野に関する。本明細書は１つには表面ウェル領域内のＭＯＳＦＥＴ用に基板バイアス電圧を送るための斜めのディープウェル領域を開示する。１つには、本明細書は表面ウェル領域内のＭＯＳＦＥＴ用に特定の基板バイアス電圧を送るための斜めのディープウェル領域をも開示する。
半導体基板上に形成されたＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を有する半導体デバイスの物理的配置を作製することは難題である。物理的配置を作製するために膨大な時間と資源とが費やされる。しかし、新規の物理的配置が既存の物理的配置の相当部分を利用すれば、資源の消費を最小限に抑えることが可能である。例えば、基板バイアスがかからないＭＯＳＦＥＴを有する既存の物理的配置が使用され、新規の物理的設計のニーズに応じて修正されれば、基板バイアスがかかるＭＯＳＦＥＴを有する新規の物理的配置を作製する費用は少なくなろう。残念なことに、既存の物理的配置を修正するこのような工程には一般的には、半導体デバイスの表面上に基板バイアス電圧用の追加の経路層を形成する必要があり、既存の物理的配置が利用できる表面積のすべてではないにせよほとんどを使用するので重大な問題が生ずる。
表面ウェル領域内のＭＯＳＦＥＴ用に基板バイアス電圧を送るための斜めのディープウェル領域が提供され、説明される。
本明細書に組み込まれ、その一部を構成する添付図面は本発明の実施形態を図示し、発明の説明とともに本発明の原理を説明する役割を果たす。
ここで実施例が添付図面に示されている本発明の好適な実施形態を詳細に参照する。本発明は好適な実施形態に関連して説明されるが、本発明をそれらの実施形態に限定することを意図するものではないことが理解されよう。逆に、本発明は添付の請求項によって規定される本発明の趣旨および範囲内に含まれる代替、修正および等価の実施形態を包括することを意図するものである。さらに、本発明の下記の詳細な説明中、本発明を完全に理解するために多くの特定の細部が開示される。しかし、本発明をこれらの特定の細部なしで実施してもよいことが当業者には理解されよう。
本発明の下記の説明は、ｐ−形基板およびＮ−形ウェル工程が利用された場合にＮ−形ドーピングの導電性下地領域を経て表面のＮウェル内に形成されたｐＦＥＴ（すなわちｐ−形ＭＯＳＦＥＴ）に基板バイアス電圧を送ることに照準が当てられるが、本発明はｎ−形基板およびＰ−形ウェル工程が利用された場合にＰ−形ドーピングの導電性下地領域を経て表面のＰウェル内に形成されたｎＦＥＴ（すなわちｎ−形ＭＯＳＦＥＴ）に基板バイアス電圧を送ることにも等しく応用可能である。
図１は本発明の実施形態によりｐ−形基板およびＮ−ウェル工程が利用された場合にＮ−ウェル１０内に形成されたｐＦＥＴ５０（すなわちｐ−形ＭＯＳＦＥＴ）の上面図を示しており、ちなみにｐＦＥＴ５０はそのバルク／基板Ｂの端子に印加された基板バイアス電圧Ｖｎｗを有している。図１に示されているように、ｐＦＥＴ５０はゲートＧと、ドレンＤ（ｐ−形ドーピング）と、ソースＳ（ｐ−形ドーピング）と、バルク／基板Ｂの端子とを有している。特に、バルク／基板Ｂの端子はＮ−ウェル１０に結合されている。したがって、バルク／基板Ｂの端子に印加された電圧はＮ−ウェル１０によって受けられる。Ｎウェルは、ｎ−形ドーピングされている。ｎ−形ドーパントでドーピングされた半導体デバイスの領域は１つの種類の導電率を有し、一方、ｐ−形ドーパントでドーピングされた半導体デバイスの領域は別の種類の導電率を有している。典型的には、半導体デバイスの異なる領域で様々なドーパント濃度が利用される。
ｐＦＥＴ５０には性能に影響を及ぼすために基板バイアスがかけられる。基板バイアスがかからないと、ソースＳとバルク／基板Ｂの端子とは互いに結合される。基板バイアスがかかると、ソースＳとバルク／基板Ｂの端子とは互いに結合されない。基板バイアスによってソースＳとｐＦＥＴ５０のバルク／基板Ｂの端子との電位差の制御が可能になり、ｐＦＥＴ５０の電圧閾値レベルを電気的に調整することが可能になる。
基板バイアスがかかる場合、バルク／基板Ｂの端子は基板バイアス電圧Ｖｎｗを受ける。前述の通り、バルク／基板Ｂの端子はＮ−ウェル１０への接続をなす。したがって、基板バイアス電圧ＶｎｗはＮ−ウェル１０に印加される。
基板バイアス電圧Ｖｎｗを有するｐＦＥＴ５０をサポートするために半導体デバイス用にまったく新規の物理的配置を作製するのではなく、既存の物理的配置を修正することが可能である。特に、既存の物理的配置は、基板バイアス電圧ＶｎｗをＮ−ウェル１０に送るために斜めのディープＮ−ウェル領域を含んでいるが、斜めのディープＮ−ウェルはＮ−ウェルの下にある導電性下地ウェルである。それによって追加の経路用に多くの空いた表面積を有していない半導体デバイスの表面上に別の表面経路層を作製する必要がなくなる。
特に、基板バイアス電圧Ｖｎｗは表面金属層とは反対側の（導電性下地ウェル層である）１つまたはいくつかの斜めのディープＮ−ウェル領域内でＮ−ウェル内まで送られる。このアプローチの利点は、典型的には半導体デバイスの稠密にパッケージされた表面積には追加の金属経路層用の空間はわずかしか、またはまったくないが、半導体デバイスの表面の下のエリアは、一般に周波数応答が弱く、ウェルの抵抗がともすれば高いことによりウェルを経た信号の伝送が阻害されるので利用されない場合が多いことにある。本発明では、斜めのディープＮ−ウェル領域は信号を伝送するのではなく、基板バイアス電圧Ｖｎｗを保持し、配分する役割を果たす。
図２は本発明の実施形態による半導体デバイスの表面７０の下の（表面Ｎ−ウェルとしても知られている）Ｎ−ウェル１０と斜めのディープＮ−ウェル領域２０との相対的な位置を示している。Ｎ−ウェル１０は半導体デバイスの表面７０の下に形成され、Ｎ−形ドーピングされている。斜めのディープＮ−ウェル領域２０が基板バイアス電圧ＶｎｗをＮ−ウェルに送るための導電性下地経路層と同様の機能を果たすことが可能であるようにする下地の導電性境界２５を斜めのディープＮ−ウェル領域２０とＮ−ウェル１０とが共用するように、斜めのディープＮ−ウェル領域２０はＮ−ウェル１０の下に形成されている。すなわち、斜めのディープＮ−ウェル領域２０は下地の導電性境界２５に沿ってＮ−ウェル１０に接触する。さらに、斜めのディープＮ−ウェル領域２０は半導体デバイスの表面７０の下に埋設されている。斜めのディープＮ−ウェル領域２０はｎ−形ドーピングされている。ｎ−形基板およびＰ−ウェル工程が利用される場合には、Ｐ−形ドーピングの斜めのディープウェルは基板バイアス電圧を表面のＰ−ウェルに送るための導電性下地経路層として機能するように利用されることを理解されたい。
下地の導電性境界２５の寸法とサイズとがＮ−ウェル１０と斜めのディープＮ−ウェル領域２０との間の導電経路の抵抗値を決定する。下地の導電性境界２５のサイズが大きくなると、Ｎ−ウェル１０と斜めのディープＮ−ウェル領域２０との間の下地の導電経路の抵抗が低下して、抵抗値が低い導電経路が生成される。
本発明の一実施形態による複数のＮ−ウェル（例えばＮ−ウェル＿１およびＮ−ウェル＿２）および斜めのディープＮ−ウェル（ＤＤＮＷ）領域３１０の上面図が図３Ａに示されている。斜めのディープＮ−ウェル（ＤＤＮＷ）領域３１０は連続する平面層ではなく、パターン層である。図３Ａに示されているように、斜めのディープＮ−ウェル領域３１０は帯状の形状を有しており、半導体デバイスのＮ−ウェル＿１およびＮ−ウェル＿２の下にある。斜めのディープＮ−ウェル領域３１０、Ｎ−ウェル＿１およびＮ−ウェル＿２はＮ−形ドーピングされている。さらに、斜めのディープＮ−ウェル領域３１０の方位はＮ−ウェル＿１およびＮ−ウェル＿２に対して斜めであり、すなわち傾斜している。一実施形態では、斜めのディープＮウェル領域３１０はＮ−ウェル（例えばＮ−ウェル＿１またはＮ−ウェル＿２）と約４５°の角度をなしている。
斜めのディープＮ−ウェル領域３１０は他の構造を有することが可能であり、および複数の斜めのディープＮ−ウェル領域は様々な配置へとパターン化可能であることを理解されたい。例えば、斜めのディープＮ−ウェル領域３１０と平行に、斜めのディープＮ−ウェル領域３１０から離隔した位置に追加の斜めのディープＮ−ウェル領域を配置することが可能である。さらに、方位を約９０°回転させることによって、斜めのディープＮ−ウェル領域３１０の回転バージョンを作製可能である。その上、斜めのディープＮ−ウェル領域３１０と回転バージョンとをＮ−ウェル＿１およびＮ−ウェル＿２の下にＸパターン（または十字パターン）として配置することが可能である。
斜めのディープＮ−ウェル領域３１０は、ｐＦＥＴ３７０に基板バイアスがかかるように基板バイアス電圧ＶｎｗをＮ−ウェル＿１およびＮ−ウェル＿２に送る。したがって、Ｎ−ウェル＿１、Ｎ−ウェル＿２または斜めのディープＮ−ウェル領域３１０の上のような空いている表面積があればどこにでも基板バイアス電圧Ｖｎｗ用の接点を形成することが可能である。加えて、斜めのディープＮ−ウェル領域３１０によって、ｎＦＥＴ３８０が上に形成されるｐ−形領域またはｐ−ウェル領域３８５の孤立化を防止することにより、何らかの方法でｎＦＥＴ（ｎ−形ＭＯＳＦＥＴ）３８０に基板バイアスをかけることが可能になる。したがって斜めのディープＮ−ウェル領域３１０によって、ｐ−ウェル領域３８５と斜めのディープＮ−ウェル領域３１０の下に形成された下地層との間に導電経路を形成し得る。さらに、斜めのディープＮ−ウェル領域３１０の位置およびサイズはＮ−ウェル、およびｐ−形領域すなわちＰ−ウェルの分布に基づいているが、目標は抵抗値が低い導電経路を備えることにある。しかし、斜めのディープＮ−ウェル領域３１０の寸法およびサイズは斜めのディープＮ−ウェル領域３１０の下に形成されている下地層からｐ−形領域すなわちＰ−ウェルが隔離されることを防止するものである必要がある。
図３Ｂは本発明の実施形態による図３Ａの矢印３９９に沿った側面図を示している。図３Ｂに示されているように、Ｎ−ウェル＿１と斜めのディープＮ−ウェル領域３１０との間には下地の第１の導電性境界３９６がある。さらに、Ｎ−ウェル＿２と斜めのディープＮ−ウェル領域３１０との間には下地の第２の導電性境界３９７がある。基板バイアス電圧Ｖｎｗは下地の第１および第２の導電性境界３９６および３９７を経てＮ−ウェル＿１およびＮ−ウェル＿２に送られる。
図４は本発明の一実施形態による複数のＮ−ウェル（例えばＮ−ウェル＿１およびＮ−ウェル＿２）およびメッシュ構造を形成する複数の斜めのディープＮ−ウェル（ＤＤＮＷ）領域の上面図を示している。この図では、斜めのディープＮ−ウェル領域４１０Ａおよび４１０Ｂは斜めのディープＮ−ウェル領域４１２Ａ、４１２Ｂおよび４１２Ｃと直交している。このように、斜めのディープＮ−ウェル領域４１２Ａ、４１２Ｂ、４１２Ｃ、４１０Ａおよび４１０Ｂは基板バイアス電圧ＶｎｗをＮ−ウェル＿１およびＮ−ウェル＿２に送ってｐＦＥＴ４７０に基板バイアスがかかるようにするための下地メッシュ構造４９０を形成する。
メッシュ構造４９０の方位はＮ−ウェル＿１およびＮ−ウェル＿２の方位に対して斜めである。ある実施形態では、メッシュ構造４９０はＮ−ウェル（例えばＮ−ウェル＿１およびＮ−ウェル＿２）に対して約４５°回転されている。各々の斜めのディープＮ−ウェル領域４１２Ａ、４１２Ｂ、４１２Ｃ、４１０Ａおよび４１０Ｂは帯状の形状を有し、Ｎ−形ドーピングされ、半導体デバイスのＮ−ウェル＿１およびＮ−ウェル＿２の下にある。メッシュ構造４９０は他の構造を有していてもよいことが理解されよう。例えば、隣接する斜めのディープＮ−ウェル領域間のギャップ４４０Ａと４４０Ｂとのサイズは極めて小さくてもよい。さらに、斜めのディープＮ−ウェル領域とギャップエリア４３０との比率は変更し得る。
さらに、ｎＦＥＴ４８０が上に形成されるｐ−形領域すなわちＰ−ウェル領域４８５の、メッシュ構造４９０による孤立化を防止することによって、ｎＦＥＴ（ｎ−形ＭＯＳＦＥＴ）４８０に何らかの方法で基板バイアスをかけることが可能になる。斜めのディープＮ−ウェル領域の間の領域４８５はＰ−ウェル領域４８５の孤立化を防止し、Ｐ−ウェル領域４８５と、斜めのディープＮ−ウェル領域４１２Ａ、４１２Ｂ、４１２Ｃ、４１０Ａおよび４１０Ｂの下にある下地層との間の導電経路を可能にする。ある実施形態では、メッシュ構造４９０のエリアは斜めのディープＮ−ウェル領域とギャップエリア４３０との間で均等に分割される。
前述の通り、基板バイアス電圧Ｖｎｗ用の接点は例えばＮ−ウェル＿１およびＮ−ウェル＿２または斜めのディープＮ−ウェル領域４１２Ａ、４１２Ｂ、４１２Ｃ、４１０Ａおよび４１０Ｂの上のような空いた空間があればどこにでも形成可能である。さらに、メッシュ構造４９０の位置およびサイズはＮ−ウェル、およびｐ−形領域すなわちＰ−ウェルの分布に基づいているが、目標は抵抗値が低い導電経路を備えることにある。
しかし、メッシュ構造４９０のサイズは斜めのディープＮ−ウェル領域の下に形成されている下地層からｐ−形領域すなわちＰ−ウェル４８０が隔離されることを防止するものである必要がある。さらに、ギャップエリア４３０のサイズは、Ｐ−形領域すなわちＰ−ウェル４８５と、斜めのディープＮ−ウェル領域の下に形成された下地領域との間に抵抗値が低い導電経路が供給されるようなサイズであり、ちなみにギャップエリア４３０が大きいほどこの導電経路の抵抗値は低い。加えて、横方向の拡散および横の空乏はギャップエリア４３０をさらに縮小し、Ｐ−形領域すなわちＰ−ウェル４８５と、斜めのディープＮ−ウェル領域の下に形成された下地領域との間の前記導電経路をピンチオフする危険性がある。このような状況の解決方法として、隣接する斜めのディープＮ−ウェル領域の間のギャップ４４０Ａおよび４４０Ｂは、Ｐ−形領域すなわちＰ−ウェル４８５と、斜めのディープＮ−ウェル領域の下に形成された下地層との間の前記導電経路のピンチオフを回避するに充分に広く形成される。それでも、斜めのディープＮ−ウェル領域の数とサイズとが増大しても、Ｎ−ウェル領域と斜めのディープＮ−ウェル領域との間により大きく、多数の下地の導電性境界があるので、基板バイアス電圧Ｖｎｗを送るための導電経路の抵抗値は低下する。したがって、各々の設計状況にあって、ギャップエリア４３０と斜めのディープＮ−ウェル領域との兼合いの調整がなされる。
図５は本発明の実施形態による複数のＮ−ウェルとメッシュ構造を形成する複数の斜めのディープＮ−ウェル（ＤＤＮＷ）領域５１０とを有する物理的配置を示している。前述の通り、複数の斜めのディープＮ−ウェル（ＤＤＮＷ）領域５１０は、斜めのディープＮ−ウェル領域５１０の下に形成された下地層からＰ−形領域、すなわちＰ−ウェル５８０が隔離されずに基板バイアス電圧ＶｎｗをＮ−形ウェル５７０に送る下地メッシュ構造を形成する。
本発明の特定の実施形態の前述の説明は図示および説明目的でなされたものである。これらは網羅的であること、または本発明を開示された厳密な形態に限定することを意図するものではなく、上記の教示内容にかんがみて多くの修正と変形が可能である。実施形態は本発明の原理およびその実際の応用を最良に説明し、それによって他の当業者が本発明および意図された特定の用途に適する様々な実施形態および様々な修正を最良に利用することを可能にするために選択され、説明されたものである。本発明の範囲は添付の請求項およびそれらと等価の内容によって規定されることを意図するものである。
基板バイアス電圧Ｖｎｗがバルク／基板Ｂの端子に印加されるｐＦＥＴを示す、本発明の一実施形態によるＮ−ウェル内に形成されたｐＦＥＴの上面図である。 本発明の一実施形態による半導体デバイスの表面の下のＮ−ウェルおよび斜めのディープＮ−ウェル領域の相対的位置を示す図面である。 本発明の一実施形態による複数のＮ−ウェルおよび斜めのディープＮ−ウェル（ＤＤＮＷ）領域の上面図である。 本発明の一実施形態による図３Ａの矢印３３９に沿った側面図である。 本発明の一実施形態によるメッシュ構造を形成する複数のＮ−ウェルおよび複数の斜めのディープＮ−ウェル（ＤＤＮＷ）領域の上面図である。 本発明の一実施形態によるメッシュ構造を形成する複数のＮ−ウェルおよび複数の斜めのディープＮ−ウェル（ＤＤＮＷ）領域を有する物理的配置を示す図面である。

Claims (19)

  1. 表面を有する半導体デバイスであって、
    前記表面の下に形成された、第１の導電率の第１ウェル領域と、
    前記表面の下に形成された、前記第１の導電率の第２ウェル領域と、
    前記第１および第２ウェル領域の下に形成された、前記第１の導電率の導電性下地領域とを備え、
    前記導電性下地領域が、前記第１および第２ウェル領域に対して斜めに配置されて、前記第１ウェル領域と前記導電性下地領域との間に第１の導電性境界が形成され、そして、前記第２ウェル領域と前記導電性下地領域との間に第２の導電性境界が形成されて、前記第１ウェル領域と前記第２ウェル領域との間に下地の導電経路が設けられる
    ことを特徴とする半導体デバイス。
  2. 前記導電性下地領域がＮ−形ドーピングされ、前記第１および第２ウェル領域がＮ−形ドーピングされ、当該デバイスは、前記第１および第２ウェル領域の下に形成された、前記第１の導電率の第２の導電性下地領域をさらに備え、前記第２の導電性下地領域は、前記導電性下地領域と平行である、請求項１に記載の半導体デバイス。
  3. 表面を有する半導体デバイスであって、
    前記表面の下に形成された、第１の導電率の第１ウェル領域と、
    前記表面の下に形成された、前記第１の導電率の第２ウェル領域と、
    前記第１および第２のウェル領域の下に形成された、前記第１の導電率の複数の導電性下地領域とを備え、
    前記複数の導電性下地領域は下地メッシュ構造に構成され、そして、前記下地メッシュ構造は前記第１および第２のウェル領域に対して斜めに配置されて、前記第１ウェル領域と前記下地メッシュ構造との間に複数の第１の導電性境界が形成され、そして、前記第２ウェル領域と前記下地メッシュ構造との間に複数の第２の導電性境界が形成されて、前記第１ウェル領域と前記第２ウェル領域との間に複数の下地の導電経路が設けられる
    ことを特徴とする半導体デバイス。
  4. 前記下地メッシュ構造が、前記第１ウェル領域に対して４５°回転されており、そして／または、前記下地メッシュ構造が、前記第２ウェル領域に対して４５°回転されており、そして／または、前記下地メッシュ構造のエリアが、前記第１の導電率の前記導電性下地領域とギャップエリアとの間で均等に分割されている、請求項３に記載の半導体デバイス。
  5. 前記下地メッシュ構造の下に形成された、第２の導電率の第２下地層をさらに含み、隣接する平行な導電性下地領域の間のギャップは、前記表面と前記第２下地層との間の導電経路のピンチオフを防止するのに充分に広い、請求項３に記載の半導体デバイス。
  6. 表面を有する半導体デバイスであって、
    前記表面の下に形成された、第１の導電率の第１ウェル領域と、
    前記表面の下に形成された、前記第１の導電率の第２ウェル領域と、
    前記表面の下に形成された、第２の導電率の領域と、
    前記第１および第２のウェル領域および前記領域の下に形成された、前記第１の導電率の導電性下地領域とを備え、
    前記導電性下地領域が、前記第１および第２のウェル領域、並びに、前記領域に対して斜めに配置されて、前記第１ウェル領域と前記導電性下地領域との間に第１の導電性境界が形成され、そして、前記第２ウェル領域と前記導電性下地領域との間に第２の導電性境界が形成されて、前記領域を孤立させることを防止するように、前記第１ウェル領域と前記第２ウェル領域との間に下地の導電経路が設けられる
    ことを特徴とする半導体デバイス。
  7. 前記導電性下地領域がＮ−形ドーピングされている、請求項１、３または６に記載の半導体デバイス。
  8. 前記第１ウェル領域がＮ−形ドーピングされており、そして、前記第２ウェル領域がＮ−形ドーピングされている、請求項７に記載の半導体デバイス。
  9. 前記第１ウェル領域が、ｐ−形ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含み、そして、前記第２ウェル領域がｐ−形ＭＯＳＦＥＴを含む、請求項８に記載の半導体デバイス。
  10. 前記導電性下地領域がＮ−形ドーピングされており、前記第１ウェル領域および前記第２ウェル領域がＮ−形ドーピングされており、そして、前記第１ウェル領域および前記第２ウェル領域が、ｐ−形ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含んでおり、前記領域がＰ−形ドーピングされており、そして、前記領域がＮ−形ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含む、請求項１または６に記載の半導体デバイス。
  11. 前記導電性下地領域がＰ−形ドーピングされている、請求項１、３または６に記載の半導体デバイス。
  12. 前記第１ウェル領域がＰ−形ドーピングされており、そして、前記第２ウェル領域がＰ−形ドーピングされている、請求項１１に記載の半導体デバイス。
  13. 前記第１ウェル領域がＮ−形ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含み、そして、前記第２ウェル領域がＮ−形ＭＯＳＦＥＴを含む、請求項１２に記載の半導体デバイス。
  14. 前記導電性下地領域がＰ−形ドーピングされており、前記第１ウェル領域および前記第２ウェル領域の各々がＰ−形ドーピングされており、そして、前記第１ウェル領域および前記第２ウェル領域が、Ｎ−形ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含んでおり、前記領域がＮ−形ドーピングされており、そして、前記領域がＰ−形ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を含む、請求項１または６に記載の半導体デバイス。
  15. 前記導電性下地領域が帯状の形状を有する、請求項１、３または６に記載の半導体デバイス。
  16. 前記導電性下地領域が、前記第１および第２のウェル領域に基板バイアス電圧を送る、請求項１または６に記載の半導体デバイス。
  17. 前記下地メッシュ構造が、前記第１および第２のウェル領域に基板バイアス電圧を送る、請求項３に記載の半導体デバイス。
  18. 前記導電性下地領域と前記第１ウェル領域とが、４５°の角度を形成し、そして／または前記導電性下地領域と前記第２ウェル領域とが、４５°の角度を形成する、請求項１または６に記載の半導体デバイス。
  19. 前記導電性下地領域と前記領域とが、４５°の角度を形成する、請求項６に記載の半導体デバイス。
JP2004565751A 2002-12-31 2003-12-29 半導体デバイスのウェル領域 Expired - Fee Related JP4688501B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/334,272 2002-12-31
US10/334,272 US6936898B2 (en) 2002-12-31 2002-12-31 Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
PCT/US2003/041402 WO2004061967A2 (en) 2002-12-31 2003-12-29 Well regions of semiconductor devices

Publications (3)

Publication Number Publication Date
JP2006512774A JP2006512774A (ja) 2006-04-13
JP2006512774A5 JP2006512774A5 (ja) 2007-02-15
JP4688501B2 true JP4688501B2 (ja) 2011-05-25

Family

ID=32654999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565751A Expired - Fee Related JP4688501B2 (ja) 2002-12-31 2003-12-29 半導体デバイスのウェル領域

Country Status (5)

Country Link
US (9) US6936898B2 (ja)
JP (1) JP4688501B2 (ja)
CN (2) CN101604663B (ja)
AU (1) AU2003300399A1 (ja)
WO (1) WO2004061967A2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7323367B1 (en) 2002-12-31 2008-01-29 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US6998654B2 (en) * 2003-02-04 2006-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device
KR100536612B1 (ko) * 2003-10-09 2005-12-14 삼성전자주식회사 소프트 에러율 내성 및 래치업 내성을 증진시키기 위한 웰구조를 갖는 반도체 장치 및 그 제조 방법
US7174528B1 (en) 2003-10-10 2007-02-06 Transmeta Corporation Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7645673B1 (en) 2004-02-03 2010-01-12 Michael Pelham Method for generating a deep N-well pattern for an integrated circuit design
US7759740B1 (en) * 2004-03-23 2010-07-20 Masleid Robert P Deep well regions for routing body-bias voltage to mosfets in surface well regions having separation wells of p-type between the segmented deep n wells
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7313779B1 (en) 2004-10-12 2007-12-25 Transmeta Corporation Method and system for tiling a bias design to facilitate efficient design rule checking
JP2006140448A (ja) * 2004-10-14 2006-06-01 Nec Electronics Corp 半導体装置
US7211870B2 (en) * 2004-10-14 2007-05-01 Nec Electronics Corporation Semiconductor device
JP2006120852A (ja) * 2004-10-21 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7598573B2 (en) * 2004-11-16 2009-10-06 Robert Paul Masleid Systems and methods for voltage distribution via multiple epitaxial layers
US7667288B2 (en) * 2004-11-16 2010-02-23 Masleid Robert P Systems and methods for voltage distribution via epitaxial layers
JP2007005763A (ja) * 2005-05-26 2007-01-11 Fujitsu Ltd 半導体装置及びその製造方法及びに半導体装置の設計方法
US7730440B2 (en) * 2005-06-30 2010-06-01 Scott Pitkethly Clock signal distribution system and method
US7661086B1 (en) 2005-06-30 2010-02-09 Scott Pitkethly Enhanced clock signal flexible distribution system and method
US7217962B1 (en) * 2005-06-30 2007-05-15 Transmeta Corporation Wire mesh patterns for semiconductor devices
US7305647B1 (en) 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
US7462903B1 (en) * 2005-09-14 2008-12-09 Spansion Llc Methods for fabricating semiconductor devices and contacts to semiconductor devices
US7265041B2 (en) * 2005-12-19 2007-09-04 Micrel, Inc. Gate layouts for transistors
JP4777082B2 (ja) * 2006-02-13 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007214490A (ja) * 2006-02-13 2007-08-23 Fujitsu Ltd 半導体装置及びその製造方法
JP4819548B2 (ja) * 2006-03-30 2011-11-24 富士通セミコンダクター株式会社 半導体装置
US8451951B2 (en) * 2008-08-15 2013-05-28 Ntt Docomo, Inc. Channel classification and rate adaptation for SU-MIMO systems
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8742831B2 (en) * 2009-02-23 2014-06-03 Honeywell International Inc. Method for digital programmable optimization of mixed-signal circuits
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
KR101699033B1 (ko) * 2009-11-30 2017-01-24 에스케이하이닉스 주식회사 출력 드라이버
WO2013070971A2 (en) * 2011-11-09 2013-05-16 Skyworks Solutions, Inc. Field-effect transistor structures and related radio-frequency switches
JP5875355B2 (ja) * 2011-12-12 2016-03-02 ルネサスエレクトロニクス株式会社 回路シミュレーション方法
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
EP4115449A4 (en) * 2021-05-25 2023-08-02 Innoscience (Suzhou) Semiconductor Co., Ltd. BIDIRECTIONAL NITRIDE-BASED SEMICONDUCTOR SWITCHING DEVICE AND METHOD OF MANUFACTURE THEREOF
US11929399B2 (en) 2022-03-07 2024-03-12 Globalfoundries U.S. Inc. Deep nwell contact structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199993A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置
JP2000216347A (ja) * 1999-01-20 2000-08-04 Toshiba Corp Ｃｍｏｓ半導体装置
JP2002158293A (ja) * 2000-11-16 2002-05-31 Sharp Corp 半導体装置及び携帯電子機器
JP2002198439A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体装置および携帯電子機器
JP2002289698A (ja) * 2001-03-28 2002-10-04 Sharp Corp 半導体装置及びその製造方法と携帯電子機器
JP2003197759A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150366A (en) * 1976-09-01 1979-04-17 Motorola, Inc. Trim network for monolithic circuits and use in trimming a d/a converter
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
JPS6410656A (en) 1987-07-03 1989-01-13 Hitachi Ltd Complementary type semiconductor device
US5160816A (en) 1990-10-17 1992-11-03 Systems Development Group Two dimensional sound diffusor
US5081371A (en) * 1990-11-07 1992-01-14 U.S. Philips Corp. Integrated charge pump circuit with back bias voltage reduction
US5648288A (en) 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US5412239A (en) 1993-05-14 1995-05-02 Siliconix Incorporated Contact geometry for improved lateral MOSFET
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
US5355008A (en) 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JP2822881B2 (ja) * 1994-03-30 1998-11-11 日本電気株式会社 半導体集積回路装置
US5636129A (en) 1994-04-20 1997-06-03 Her; One-Hsiow A. Electrical routing through fixed sized module and variable sized channel grids
US5447786A (en) * 1994-05-25 1995-09-05 Auburn University Selective infrared line emitters
US5552333A (en) 1994-09-16 1996-09-03 Lsi Logic Corporation Method for designing low profile variable width input/output cells
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
US5781034A (en) * 1996-07-11 1998-07-14 Cypress Semiconductor Corporation Reduced output swing with p-channel pullup diode connected
US5939934A (en) * 1996-12-03 1999-08-17 Stmicroelectronics, Inc. Integrated circuit passively biasing transistor effective threshold voltage and related methods
US5913122A (en) 1997-01-27 1999-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
JP3886590B2 (ja) * 1997-03-12 2007-02-28 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6218895B1 (en) * 1997-06-20 2001-04-17 Intel Corporation Multiple well transistor circuits having forward body bias
US6593799B2 (en) * 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
EP0887932A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Control of the body voltage of a high voltage LDMOS
JP4128251B2 (ja) 1997-10-23 2008-07-30 富士通株式会社 配線密度予測方法およびセル配置装置
JP3269475B2 (ja) * 1998-02-16 2002-03-25 日本電気株式会社 半導体装置
US6091283A (en) 1998-02-24 2000-07-18 Sun Microsystems, Inc. Sub-threshold leakage tuning circuit
US6218708B1 (en) 1998-02-25 2001-04-17 Sun Microsystems, Inc. Back-biased MOS device and method
US6180998B1 (en) 1998-03-30 2001-01-30 Lsi Logic Corporation DRAM with built-in noise protection
JP3461443B2 (ja) 1998-04-07 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
US6048746A (en) 1998-06-08 2000-04-11 Sun Microsystems, Inc. Method for making die-compensated threshold tuning circuit
US6087892A (en) 1998-06-08 2000-07-11 Sun Microsystems, Inc. Target Ion/Ioff threshold tuning circuit and method
US6412102B1 (en) 1998-07-22 2002-06-25 Lsi Logic Corporation Wire routing optimization
US6169310B1 (en) * 1998-12-03 2001-01-02 National Semiconductor Corporation Electrostatic discharge protection device
US6498592B1 (en) 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
US6507944B1 (en) 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
US6249454B1 (en) 1999-09-15 2001-06-19 Taiwan Semiconductor Manufacturing Company Split-gate flash cell for virtual ground architecture
US6405358B1 (en) 1999-10-08 2002-06-11 Agilent Technologies, Inc. Method for estimating and displaying wiring congestion
JP3822009B2 (ja) 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
JP4068781B2 (ja) 2000-02-28 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置および半導体集積回路装置の製造方法
US6536028B1 (en) 2000-03-14 2003-03-18 Ammocore Technologies, Inc. Standard block architecture for integrated circuit design
JP3636345B2 (ja) * 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
KR100363327B1 (ko) * 2000-03-23 2002-11-30 삼성전자 주식회사 퓨즈 회로 및 그것의 프로그램 상태 검출 방법
JP2001274265A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
US6566720B2 (en) 2000-10-05 2003-05-20 United Memories, Inc. Base cell layout permitting rapid layout with minimum clock line capacitance on CMOS standard-cell and gate-array integrated circuits
US6303444B1 (en) 2000-10-19 2001-10-16 Sun Microsystems, Inc. Method for introducing an equivalent RC circuit in a MOS device using resistive wells
US6417720B1 (en) * 2000-12-28 2002-07-09 Intel Corporation High voltage sense circuit for programming of programmable devices
US6429726B1 (en) * 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6570810B2 (en) 2001-04-20 2003-05-27 Multi Level Memory Technology Contactless flash memory with buried diffusion bit/virtual ground lines
US6605981B2 (en) * 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6489224B1 (en) 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US7155698B1 (en) 2001-09-11 2006-12-26 The Regents Of The University Of California Method of locating areas in an image such as a photo mask layout that are sensitive to residual processing effects
US6621325B2 (en) 2001-09-18 2003-09-16 Xilinx, Inc. Structures and methods for selectively applying a well bias to portions of a programmable device
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6845495B2 (en) 2001-12-20 2005-01-18 Lsi Logic Corporation Multidirectional router
JP2003197792A (ja) 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置
KR100422393B1 (ko) * 2002-01-17 2004-03-11 한국전자통신연구원 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법
US6735110B1 (en) * 2002-04-17 2004-05-11 Xilinx, Inc. Memory cells enhanced for resistance to single event upset
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
JP4282051B2 (ja) 2002-07-22 2009-06-17 シャープ株式会社 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
US6772859B2 (en) 2002-09-26 2004-08-10 Rpg Diffusor Systems, Inc. Embodiments of aperiodic tiling of a single asymmetric diffusive base shape
US6744081B2 (en) 2002-10-30 2004-06-01 Lsi Logic Corporation Interleaved termination ring
US7334198B2 (en) 2002-12-31 2008-02-19 Transmeta Corporation Software controlled transistor body bias
US6936898B2 (en) 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7091574B2 (en) 2003-03-13 2006-08-15 International Business Machines Corporation Voltage island circuit placement
US7003748B1 (en) 2003-06-01 2006-02-21 Cadence Design Systems, Inc. Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
US7049699B1 (en) 2003-11-12 2006-05-23 Transmeta Corporation Low RC structures for routing body-bias voltage
US7049652B2 (en) 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
US7012461B1 (en) * 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7015741B2 (en) 2003-12-23 2006-03-21 Intel Corporation Adaptive body bias for clock skew compensation
US7859062B1 (en) * 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7174526B2 (en) 2004-07-30 2007-02-06 Lsi Logic Corporation Accurate density calculation with density views in layout databases
US7598573B2 (en) * 2004-11-16 2009-10-06 Robert Paul Masleid Systems and methods for voltage distribution via multiple epitaxial layers
US7302661B2 (en) 2005-06-14 2007-11-27 International Business Machines Corporation Efficient electromagnetic modeling of irregular metal planes
US7788613B2 (en) 2005-07-06 2010-08-31 Fujitsu Limited Border-enhanced sliding window scheme (SWS) for determining clock timing in a mesh-based clock architecture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199993A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置
JP2000216347A (ja) * 1999-01-20 2000-08-04 Toshiba Corp Ｃｍｏｓ半導体装置
JP2002158293A (ja) * 2000-11-16 2002-05-31 Sharp Corp 半導体装置及び携帯電子機器
JP2002198439A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体装置および携帯電子機器
JP2002289698A (ja) * 2001-03-28 2002-10-04 Sharp Corp 半導体装置及びその製造方法と携帯電子機器
JP2003197759A (ja) * 2001-12-27 2003-07-11 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US7098512B1 (en) 2006-08-29
CN1732571A (zh) 2006-02-08
US8415730B2 (en) 2013-04-09
WO2004061967A3 (en) 2004-09-16
US6936898B2 (en) 2005-08-30
AU2003300399A1 (en) 2004-07-29
US7332763B1 (en) 2008-02-19
CN101604663B (zh) 2011-08-03
US7863688B2 (en) 2011-01-04
US20040124475A1 (en) 2004-07-01
CN101604663A (zh) 2009-12-16
JP2006512774A (ja) 2006-04-13
US20080136499A1 (en) 2008-06-12
US7211478B1 (en) 2007-05-01
AU2003300399A8 (en) 2004-07-29
US20160163793A1 (en) 2016-06-09
US20170194421A9 (en) 2017-07-06
CN100502005C (zh) 2009-06-17
US20080135905A1 (en) 2008-06-12
US9251865B2 (en) 2016-02-02
WO2004061967A2 (en) 2004-07-22
US20100072575A1 (en) 2010-03-25
US7645664B1 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
JP4688501B2 (ja) 半導体デバイスのウェル領域
US10679945B2 (en) Body-bias voltage routing structures
KR101591517B1 (ko) 반도체 소자 및 이의 제조 방법
US7122867B2 (en) Triple well structure and method for manufacturing the same
US7049699B1 (en) Low RC structures for routing body-bias voltage
US7598573B2 (en) Systems and methods for voltage distribution via multiple epitaxial layers
JP2006140496A (ja) 多種動作電圧を有する集積回路絶縁用半導体構造
US20070145495A1 (en) Method of fabricating a MOSFET transistor having an anti-halo for modifying narrow width device performance
US7642615B2 (en) Semiconductor device with a noise prevention structure
JP2000236074A5 (ja)
US7323367B1 (en) Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
JP4819548B2 (ja) 半導体装置
US20040036131A1 (en) Electrostatic discharge protection devices having transistors with textured surfaces
US6160295A (en) CMOS device
JPH09260590A (ja) 半導体装置及び半導体装置の製造方法
JPH0461347A (ja) Ｍｉｓ型半導体装置
KR20000045475A (ko) 웰 바이어싱 트랜지스터 형성방법
KR20030002647A (ko) 에스램소자의 제조방법
KR20050067563A (ko) 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Ref document number: 4688501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees