JP4819548B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4819548B2
JP4819548B2 JP2006093275A JP2006093275A JP4819548B2 JP 4819548 B2 JP4819548 B2 JP 4819548B2 JP 2006093275 A JP2006093275 A JP 2006093275A JP 2006093275 A JP2006093275 A JP 2006093275A JP 4819548 B2 JP4819548 B2 JP 4819548B2
Authority
JP
Japan
Prior art keywords
region
well region
type
type well
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006093275A
Other languages
English (en)
Other versions
JP2007266551A (ja
Inventor
琢爾 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006093275A priority Critical patent/JP4819548B2/ja
Priority to US11/505,418 priority patent/US20070228481A1/en
Publication of JP2007266551A publication Critical patent/JP2007266551A/ja
Priority to US12/504,655 priority patent/US8084844B2/en
Application granted granted Critical
Publication of JP4819548B2 publication Critical patent/JP4819548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特にトリプルウェル構造を有する半導体装置に関する。
ＭＯＳトランジスタを用いた半導体装置においては、基板に印加されたＧＮＤ電位がノイズにより変動すると、それに応じて、ＭＯＳトランジスタが形成されているウェル領域のバックバイアス電位が変動し、それに応じてＭＯＳトランジスタのしきい値が変動する。その結果、半導体装置としての性能を充分に引き出すことができなくなる。
ノイズを低減させる方法として、例えば、Ｎ型ＭＯＳトランジスタを形成する際、Ｐ型半導体基板を用い、Ｐ型半導体基板内にＮ型ＭＯＳトランジスタが形成されたＰ型ウェル領域の周囲を、Ｎ型ウェル領域で取り囲む構造（トリプルウェル構造）が提案されている（例えば、特許文献１参照）。この方法によれば、半導体基板からのノイズを基板内部に形成されたＰＮ接合界面によって遮断することができる。
さらに、トリプルウェル構造を有する半導体装置においては、半導体装置の高集積化に伴い、Ｐ型ウェル領域にバックバイアス電圧を印加するためのコンタクト領域を、Ｐ型ウェル領域及びＮ型ウェル領域外に設ける構造が提案されている（例えば、特許文献２参照）。この構造においては、Ｐ型ウェル領域とコンタクト領域の導通を確保するためにＮ型ウェル領域に、孔状の導通領域を設ける構造が提案されている。
図１０（Ａ）はトリプルウェル構造を有する半導体装置の要部断面模式図の一例である。また図１０（Ｂ）はトリプルウェル構造を有する半導体装置の内部平面模式図の一例である。尚、図１０（Ａ）の要部断面模式図は、図１０（Ｂ）のＢ−Ｂの位置に対応し、図１０（Ｂ）は、図１０（Ａ）のＡ−Ａ断面図である。
図１０（Ａ）に示すように、Ｐ型Ｓｉ（シリコン）基板４内に、Ｐ型ウェル領域２が形成され、Ｐ型ウェル領域２の下層には、Ｐ型ウェル領域２を取り囲むようＮ型ウェル領域６が形成されている。Ｎ型ＭＯＳトランジスタ１は、そのＰ型ウェル領域２上に形成されている。また、図１０（Ｂ）に示すように、Ｎ型ウェル領域６には、孔状の導通領域３が形成されている。
このような構造によれば、図１０（Ａ）に示すＮ型ＭＯＳトランジスタ１が形成されたＰ型ウェル領域２が図１０（Ｂ）に示す孔状の導通領域３を介してＰ型Ｓｉ基板４と電気的に接続されるので、コンタクト領域５からのＶＢＢ（バックバイアス電圧）印加により、Ｎ型ＭＯＳトランジスタ１が形成されたＰ型ウェル領域２のバックバイアス電位を制御することができる。また、Ｎ型ＭＯＳトランジスタ１が形成されたＰ型ウェル領域２は、Ｎ型ウェル領域６で取り囲まれているので、Ｐ型Ｓｉ基板４からのノイズを遮断することができる。
特開平３−０３０４６８号公報 特開平１０−１９９９９３号公報
しかしながら、図１０（Ａ）、図１０（Ｂ）に示すトリプルウェル構造の半導体装置においては、Ｐ型Ｓｉ基板４からのＮ型ＭＯＳトランジスタ１への少数キャリア注入による影響を防ぐために、導通領域３がＮ型ウェル領域６の周辺に偏在されている。
このように導通領域３がＮ型ウェル領域６の周辺で偏在すると、Ｎ型ＭＯＳトランジスタ１の配置によっては、コンタクト領域５から導通領域３を介したＮ型ＭＯＳトランジスタ１までの経路に、長い部分と短い部分が存在してしまう。例えば、コンタクト領域５から図１０（Ａ）に示す導通領域３ａを介したＮ型ＭＯＳトランジスタ１ａまでの経路と、コンタクト領域５から導通領域３ｂを介したＮ型ＭＯＳトランジスタ１ｂまでの経路とでは、その経路の長さが異なる。その結果、導通領域３ｂを介したＮ型ＭＯＳトランジスタ１ｂまでの経路の寄生抵抗は、導通領域３ａを介したＮ型ＭＯＳトランジスタ１ａまでの経路のそれより高くなる。
このような寄生抵抗の高い経路が基板内部に存在すると、コンタクト領域５からＮ型ＭＯＳトランジスタ１が形成されるＰ型ウェル領域２にバックバイアスを給電しても、Ｐ型ウェル領域２のバックバイアス電位をＰ型ウェル領域全域にわたって充分均一に制御できず、その結果、バックバイアス電位を変動させながら動作させる回路での制御性がＮ型ＭＯＳトランジスタ１ａ，１ｂ，１ｃの間で不均一になる問題点や、Ｐ型Ｓｉ基板４からのノイズやＰ型ウェル領域２内で発生したノイズの影響を充分に低減させることができないという問題点があった。
本発明はこのような点に鑑みてなされたものであり、均一の制御性を確保しノイズの影響が抑えられる高性能の半導体装置を提供することを目的とする。
本発明では上記課題を解決するために、第１の導電型の半導体基板と、前記半導体基板の表面から内部に形成された第１の導電型の第１のウェル領域と、前記第１のウェル領域に形成された第１のトランジスタと、前記第１のウェル領域に形成され、前記第１のトランジスタより動作速度が高速である第２のトランジスタと、前記半導体基板に前記第１のウェル領域を取り囲むように形成された第２の導電型の第２のウェル領域と、前記第１のトランジスタの下に位置し、前記第２のウェル領域を貫通し、前記第１の導電型であり、第１の間隔で配置される複数の第１の導通領域と、前記第２のトランジスタの下に位置し、前記第２のウェル領域を貫通し、前記第１の導電型であり、前記第１の間隔よりも短い第２の間隔で配置される複数の第２の導通領域と、前記半導体基板の表面に形成され、前記第１の導通領域及び前記第２の導通領域を介して前記第１のウェル領域に電気的に接続するコンタクト領域と、を有することを特徴とする半導体装置が提供される。
本発明では、第１の導電型の半導体基板の内部に第１の導電型の第１のウェル領域を形成し、第１のウェル領域にトランジスタを形成し、第１のウェル領域を取り囲むように第２の導電型の第２のウェル領域を形成し、さらに第２のウェル領域に半導体基板からトランジスタまでの寄生抵抗が特定の位置で極端に高くならずにほぼ同等になるような第１の導電型の複数の導通領域を形成するようにした。
これにより、バックバイアスの制御性が第１のウェル内で均一に働き、基板や第１のウェル内からのノイズの影響を抑えられる高性能の半導体装置の実現が可能になる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
最初に、第１の実施の形態について説明する。
図１（Ａ）は第１の実施の形態の半導体装置の要部断面模式図である。また、図１（Ｂ）は第１の実施の形態の半導体装置の内部平面模式図である。尚、図１（Ａ）の要部断面模式図は、図１（Ｂ）のＢ−Ｂの位置に対応し、図１（Ｂ）は、図１（Ａ）のＡ−Ａ断面図である。
図１（Ａ）に示す半導体装置は、第１の導電型の半導体基板として、例えば、Ｐ型Ｓｉ基板１０が用いられている。素子分離領域１７で画定されたＰ型Ｓｉ基板１０内には、第１の導電型の第１のウェル領域としてのＰ型ウェル領域１１が形成されている。Ｐ型ウェル領域１１上には、第２の導電型の素子として、例えば、複数のＮ型ＭＯＳトランジスタ１４が形成されている。
Ｐ型Ｓｉ基板１０の内部には、Ｐ型ウェル領域１１を取り囲むように第２の導電型の第２のウェル領域としてのＮ型ウェル領域１３が形成されている。さらに、このＮ型ウェル領域１３は、コンタクト領域１２に接続され、このＮ型ウェル領域１３の電位は、コンタクト領域１２にバイアス（ＶＤＤ）を印加することで、その電位を制御できるようになっている。
このように、この半導体装置は、Ｐ型Ｓｉ基板１０内に、Ｐ型ウェル領域１１及びＮ型ウェル領域１３を有するトリプルウェル構造をしている。
そして、図１（Ａ）、図１（Ｂ）に示すように、Ｎ型ウェル領域１３の底部には、部分的にＰ型ウェル領域１１とＰ型Ｓｉ基板１０とを電気的に接続する導通領域１５が複数個形成されている。尚、図１（Ｂ）に示す点線ＰはＰ型ウェル領域１１の位置を示している。
導通領域１５は、Ｐ型ウェル領域１１の直下のＮ型ウェル領域１３の全体に渡って、隣り合う複数の導通領域１５同士が一定の間隔を隔てて蜂巣状に形成されている。
Ｐ型Ｓｉ基板１０表面には、Ｐ型ウェル領域１１に所定のバックバイアスを給電するためのコンタクト領域１６が導通領域１５を介して形成されている。導通領域１５の内部の材質は、例えばＰ型のＳｉである。導通領域１５の形成は、例えば、Ｐ型ウェル領域１１の直下のＮ型ウェル領域１３を、Ｎ型不純物イオンを高エネルギー注入する工程で作成する際、該当領域をレジストマスクで覆うことで実現できる。
上記のように導通領域１５はＰ型ウェル領域１１及びＰ型Ｓｉ基板１０と同一導電型であるので、Ｐ型ウェル領域１１とＰ型Ｓｉ基板１０は、電気的には良好にオーミック接続されている。
また、Ｎ型ウェル領域１３には、導通領域１５が蜂巣状に形成されているので、図１０（Ｂ）に示す導通領域３の配置に比べ、コンタクト領域１６から導通領域１５を介したＮ型ＭＯＳトランジスタ１４までの寄生抵抗がより低くなる。その結果、コンタクト領域１６にバックバイアスを印加した際、Ｐ型ウェル領域１１全域でバックバイアスが均一性よく給電される。それにより、Ｎ型ＭＯＳトランジスタ１４のバックバイアス電位がＰ型ウェル領域１１全域のどの位置に配置された場合においても均一性よく制御されるようになる。
尚、Ｐ型Ｓｉ基板１０からのＮ型ＭＯＳトランジスタ１４への少数キャリア注入による影響は、導通領域１５の径、個数、密度等を適宜調整することで、防ぐことができる。
次に、第２の実施の形態について説明する。
図２（Ａ）は第２の実施の形態の半導体装置の要部断面模式図である。また、図２（Ｂ）は第２の実施の形態の半導体装置の内部平面模式図である。
尚、図２（Ａ）、（Ｂ）では、図１（Ａ）、（Ｂ）に示した要素と同一の要素については、同一の符号を附し、その説明の詳細は省略する。
第２の実施の形態は、方眼状の導通領域１５の配置例である。
図２（Ｂ）に示すように、第２の実施の形態では、導通領域１５が、Ｐ型ウェル領域１１の直下のＮ型ウェル領域１３の全体に渡って、隣り合う複数の導通領域１５同士が一定の間隔を隔てて方眼状に形成されている。
従って、このような方眼状の配置においても、隣り合う複数の導通領域１５同士が一定の間隔を隔てて形成されているので、図１０（Ｂ）に示す導通領域３の配置に比べ、コンタクト領域１６から導通領域１５を介したＮ型ＭＯＳトランジスタ１４までの寄生抵抗がより低くなる。その結果、コンタクト領域１６にバックバイアスを印加した際、Ｐ型ウェル領域１１全域でバックバイアスが均一性よく給電される。それにより、Ｎ型ＭＯＳトランジスタ１４のバックバイアス電位がＰ型ウェル領域１１表面全域のどの位置に配置された場合においても均一性よく制御されるようになる。
ところで、この方眼状の配置では、複数の導通領域１５同士を一定の間隔を隔てて形成させる都合上、図２（Ｂ）に示す点線Ｐ枠内の縁部において、点線Ｐ枠内に導通領域１５を配置できない領域が生ずる場合がある（例えば、図２（Ｂ）に矢印Ｘで示した点線Ｐ枠内の縁部）。このような領域が生ずると、Ｐ型ウェル領域１１の周辺部における寄生抵抗が高くなる。
このような場合、点線Ｐ枠内の縁部においては、導通領域１５同士の間隔を短くして導通領域１５が点線Ｐ枠内の縁部に形成される。その実施の形態の例を図３に示す。
図３は第２の実施の形態の半導体装置の変形例を示した内部平面模式図である。図３に示すように点線Ｐ枠内の縁部においては、導通領域１５同士の間隔を一定の間隔より短くして導通領域１５が形成されている。即ち、導通領域１５は、Ｎ型ウェル領域１３の中央部に比べ、Ｎ型ウェル領域１３の縁部の一部又は全部で密に形成されている。
このように、点線Ｐ枠内の縁部では、導通領域１５同士の間隔を一定の間隔より短くして導通領域１５を形成させる。その結果、Ｐ型ウェル領域１１の周辺部における寄生抵抗が高くなることはない。
次に、第３の実施の形態について説明する。
図４（Ａ）は第３の実施の形態の半導体装置の要部断面模式図である。また、図４（Ｂ）は第３の実施の形態の半導体装置の内部平面模式図である。
尚、図４（Ａ）、（Ｂ）では、図１（Ａ）、（Ｂ）に示した要素と同一の要素については、同一の符号を附し、その説明の詳細は省略する。
第３の実施の形態は、図４（Ａ）に示すＰ型ウェル領域１１が図４（Ａ）の左から右に向かって帯状に形成されている場合の導通領域１５の配置例である。例えば、ＣＭＯＳ等をＰ型ウェル領域１１上に形成する場合、Ｐ型ウェル領域１１を、帯状にする場合がある。その帯状のＰ型ウェル領域１１の位置は図４（Ｂ）に点線Ｐで示されている。
図４（Ｂ）に示すように、Ｐ型ウェル領域１１が帯状に形成されている場合は、それに応じて点線Ｐ枠内に複数の導通領域１５が一定の間隔で周期的に形成されている。
このように、Ｐ型ウェル領域１１が帯状に形成している場合においても、その直下のＮ型ウェル領域１３に、複数の導通領域１５を一定の間隔で周期的に形成させることで、図１０（Ｂ）に示す導通領域３の配置に比べ、コンタクト領域１６から導通領域１５を介したＮ型ＭＯＳトランジスタ１４までの寄生抵抗がより低くなる。
その結果、コンタクト領域１６にバックバイアスを印加した際、帯状のＰ型ウェル領域１１全域でバックバイアスが均一性よく給電される。それにより、Ｎ型ＭＯＳトランジスタ１４のバックバイアス電位が帯状のＰ型ウェル領域１１全域のどの位置に配置された場合においても均一性よく制御されるようになる。
次に、第４の実施の形態について説明する。
図５（Ａ）は第４の実施の形態の半導体装置の要部断面模式図である。また、図５（Ｂ）は第４の実施の形態の半導体装置の内部平面模式図である。
尚、図５（Ａ）、（Ｂ）では、図１（Ａ）、（Ｂ）に示した要素と同一の要素については、同一の符号を附し、その説明の詳細は省略する。
第４の実施の形態は、回路のレイアウトの都合上、図５（Ａ）に示すＰ型ウェル領域１１が十字状に形成されている場合の導通領域１５の配置例である。その十字状に形成されているＰ型ウェル領域１１の位置は図５（Ｂ）に点線Ｐで示されている。
図５（Ｂ）に示すように、Ｐ型ウェル領域１１が十字状に形成されている場合は、点線Ｐ枠内の交差部分２０の中央部に導通領域１５が形成され、この導通領域１５を基準として、他の導通領域１５が点線Ｐ枠内で一定の間隔で周期的に形成されている。
このように、Ｐ型ウェル領域１１が回路のレイアウトの都合上、十字状に形成されている場合においても、その直下のＮ型ウェル領域１３に、複数の導通領域１５を一定の間隔で周期的に形成させることで、図１０（Ｂ）に示す導通領域３の配置に比べ、コンタクト領域１６から導通領域１５を介したＮ型ＭＯＳトランジスタ１４までの寄生抵抗が低くなる。
その結果、コンタクト領域１６にバックバイアスを印加した際、十字状のＰ型ウェル領域１１全域でバックバイアスが均一性よく給電される。それにより、Ｎ型ＭＯＳトランジスタ１４のバックバイアス電位が十字状のＰ型ウェル領域１１全域のどの位置に配置された場合においても均一性よく制御されるようになる。
次に、Ｐ型ウェル領域１１が回路のレイアウトの都合上、Ｔ字状、Ｌ字状に形成されている場合の実施の形態を次に示す。
図６（Ａ）は第４の実施の形態の半導体装置の変形例１を示した要部断面模式図である。図６（Ｂ）は第４の実施の形態の半導体装置の変形例１を示した内部平面模式図である。また図７（Ａ）は第４の実施の形態の半導体装置の変形例２を示した要部断面模式図である。図７（Ｂ）は第４の実施の形態の半導体装置の変形例２を示した内部平面模式図である。
図６（Ａ）、（Ｂ）に示すように、Ｐ型ウェル領域１１がＴ字状に形成されている場合は、点線Ｐ枠内の交差部分２０の中央部に導通領域１５が形成され、この導通領域１５を基準として、他の導通領域１５が点線Ｐ枠内で一定の間隔で周期的に形成されている。また、図７（Ａ）、（Ｂ）に示すように、Ｐ型ウェル領域１１がＬ字状に形成されている場合は、点線Ｐ枠内の交差部分２０の中央部に導通領域１５が形成され、この導通領域１５を基準として、他の導通領域１５が点線Ｐ枠内で一定の間隔で周期的に形成されている。
このように、Ｐ型ウェル領域１１が回路のレイアウトの都合上、Ｔ字状、Ｌ字状に形成されている場合においても、その直下のＮ型ウェル領域１３に、複数の導通領域１５を一定の間隔で周期的に形成させることで、図１０（Ｂ）に示す導通領域３の配置に比べ、コンタクト領域１６から導通領域１５を介したＮ型ＭＯＳトランジスタ１４までの寄生抵抗が低くなる。
その結果、コンタクト領域１６にバックバイアスを印加した際、図６（Ａ）、図７（Ａ）に示すＰ型ウェル領域１１全域でバックバイアスが均一性よく給電される。それにより、Ｎ型ＭＯＳトランジスタ１４のバックバイアス電位がＴ字状、Ｌ字状のＰ型ウェル領域１１全域のどの位置に配置された場合においても均一性よく制御されるようになる。
次に、第５の実施の形態について説明する。
図８（Ａ）は第５の実施の形態の半導体装置の要部断面模式図である。また、図８（Ｂ）は第５の実施の形態の半導体装置の内部平面模式図である。
尚、図８（Ａ）、（Ｂ）では、図１（Ａ）、（Ｂ）に示した要素と同一の要素については、同一の符号を附し、その説明の詳細は省略する。
第５の実施の形態は、図８（Ａ）に示すコンタクト領域１６とＰ型ウェル領域１１上に形成した、例えばＮ型ＭＯＳトランジスタ１４ａ、１４ｂ、１４ｃとの距離に差がある場合の導通領域１５の配置例である。Ｐ型ウェル領域１１の位置は図８（Ｂ）に点線Ｐで示されている。
図８（Ｂ）に示すように、例えばコンタクト領域１６から近いＮ型ＭＯＳトランジスタ１４ａの直下の部分のＮ型ウェル領域１３においては、隣り合う複数の導通領域１５同士の間隔を長くし、コンタクト領域１６から遠いＮ型ＭＯＳトランジスタ１４ｃの直下の部分のＮ型ウェル領域１３においては、隣り合う複数の導通領域１５同士の間隔を短くして、導通領域１５が配置されている。即ち、コンタクト領域１６と導通領域１５を介したＰ型ウェル領域１１までの寄生抵抗がコンタクト領域１６とＮ型ＭＯＳトランジスタ１４ａ、１４ｂ、１４ｃの間の距離が長くなるに従い、低くなる配置になっている。
その結果、コンタクト領域１６にバックバイアスを印加した際、Ｎ型ＭＯＳトランジスタ１４ａ、１４ｂ、１４ｃのバックバイアス電位が、コンタクト領域１６とＮ型ＭＯＳトランジスタ１４ａ、１４ｂ、１４ｃとの距離によることなく均一性よく制御されるようになる。
次に、第６の実施の形態について説明する。
図９（Ａ）は第６の実施の形態の半導体装置の要部断面模式図である。また、図９（Ｂ）は第６の実施の形態の半導体装置の内部平面模式図である。
尚、図９（Ａ）、（Ｂ）では、図１（Ａ）、（Ｂ）に示した要素と同一の要素については、同一の符号を附し、その説明の詳細は省略する。
第６の実施の形態は、図９（Ａ）に示すＰ型ウェル領域１１の表面に形成したそれぞれのＮ型ＭＯＳトランジスタ１４ｈ、１４ｌの動作速度に差がある場合の導通領域１５の配置例である。そのＰ型ウェル領域１１の位置は図９（Ｂ）に点線Ｐで示されている。さらに、高速のＮ型ＭＯＳトランジスタ１４ｈが形成されているＰ型ウェル領域１１の直下の部分を点線Ｐｈ、低速のＮ型ＭＯＳトランジスタ１４ｌが形成されているＰ型ウェル領域１１の直下の部分を点線Ｐｌで示す。
図９（Ｂ）に示すように、点線Ｐｈ枠内では、隣り合う複数の導通領域１５同士の間隔を短くし、点線Ｐｌ枠内では、隣り合う複数の導通領域１５同士の間隔を長くして、導通領域１５が形成されている。即ち、コンタクト領域１６と導通領域１５を介したＰ型ウェル領域１１までの寄生抵抗において、高速のＮ型ＭＯＳトランジスタ１４ｈが形成されているＰ型ウェル領域１１の直下の部分の寄生抵抗が、低速のＮ型ＭＯＳトランジスタ１４ｌが形成されているＰ型ウェル領域１１の直下の部分の寄生抵抗より低くなる配置になっている。
その結果、コンタクト領域１６にバックバイアスを印加した際、高速動作を要するＮ型ＭＯＳトランジスタ１４ｈでは、バックバイアス電位の高速な制御性が確保される。それと同時に、低速動作で構わないＮ型ＭＯＳトランジスタ１４ｌでは導通領域１５の密度が下がることにより基板側からのノイズを遮蔽する効果が高くなる。
尚、上記の実施の形態で説明した半導体装置については、複数個の導通領域１５をＮ型ウェル領域１３に設けたことにより基板内に多数のＰＮ接合界面を生じている。従って、このような半導体装置は、オンチップ・キャパシタを有した半導体装置に転用することもできる。
（Ａ）は第１の実施の形態の半導体装置の要部断面模式図である。（Ｂ）は第１の実施の形態の半導体装置の内部平面模式図である。 （Ａ）は第２の実施の形態の半導体装置の要部断面模式図である。（Ｂ）は第２の実施の形態の半導体装置の内部平面模式図である。 第２の実施の形態の半導体装置の変形例を示した内部平面模式図である。 （Ａ）は第３の実施の形態の半導体装置の要部断面模式図である。（Ｂ）は第３の実施の形態の半導体装置の内部平面模式図である。 （Ａ）は第４の実施の形態の半導体装置の要部断面模式図である。（Ｂ）は第４の実施の形態の半導体装置の内部平面模式図である。 （Ａ）は第４の実施の形態の半導体装置の変形例１を示した要部断面模式図である。（Ｂ）は第４の実施の形態の半導体装置の変形例１を示した内部平面模式図である。 （Ａ）は第４の実施の形態の半導体装置の変形例２を示した要部断面模式図である。（Ｂ）は第４の実施の形態の半導体装置の変形例２を示した内部平面模式図である。 （Ａ）は第５の実施の形態の半導体装置の要部断面模式図である。（Ｂ）は第５の実施の形態の半導体装置の内部平面模式図である。 （Ａ）は第６の実施の形態の半導体装置の要部断面模式図である。（Ｂ）は第６の実施の形態の半導体装置の内部平面模式図である。 （Ａ）はトリプルウェル構造を有する半導体装置の要部断面模式図の一例である。（Ｂ）はトリプルウェル構造を有する半導体装置の内部平面模式図の一例である。
符号の説明
１、１ａ、１ｂ、１ｃ、１４、１４ａ、１４ｂ、１４ｃ、１４ｈ、１４ｌ Ｎ型ＭＯＳトランジスタ
２、１１ Ｐ型ウェル領域
３、３ａ、３ｂ、１５ 導通領域
４、１０ Ｐ型Ｓｉ基板
５、１２、１６ コンタクト領域
６、１３ Ｎ型ウェル領域
１７ 素子分離領域
２０ 交差部分

Claims (1)

  1. 第１の導電型の半導体基板と、
    前記半導体基板の表面から内部に形成された第１の導電型の第１のウェル領域と、
    前記第１のウェル領域に形成された第１のトランジスタと、
    前記第１のウェル領域に形成され、前記第１のトランジスタより動作速度が高速である第２のトランジスタと、
    前記半導体基板に前記第１のウェル領域を取り囲むように形成された第２の導電型の第２のウェル領域と、
    前記第１のトランジスタの下に位置し、前記第２のウェル領域を貫通し、前記第１の導電型であり、第１の間隔で配置される複数の第１の導通領域と、
    前記第２のトランジスタの下に位置し、前記第２のウェル領域を貫通し、前記第１の導電型であり、前記第１の間隔よりも短い第２の間隔で配置される複数の第２の導通領域と、
    前記半導体基板の表面に形成され、前記第１の導通領域及び前記第２の導通領域を介して前記第１のウェル領域に電気的に接続するコンタクト領域と、
    を有することを特徴とする半導体装置。
JP2006093275A 2006-03-30 2006-03-30 半導体装置 Expired - Fee Related JP4819548B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006093275A JP4819548B2 (ja) 2006-03-30 2006-03-30 半導体装置
US11/505,418 US20070228481A1 (en) 2006-03-30 2006-08-17 Semiconductor device
US12/504,655 US8084844B2 (en) 2006-03-30 2009-07-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093275A JP4819548B2 (ja) 2006-03-30 2006-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2007266551A JP2007266551A (ja) 2007-10-11
JP4819548B2 true JP4819548B2 (ja) 2011-11-24

Family

ID=38557554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006093275A Expired - Fee Related JP4819548B2 (ja) 2006-03-30 2006-03-30 半導体装置

Country Status (2)

Country Link
US (2) US20070228481A1 (ja)
JP (1) JP4819548B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975329B1 (ko) * 2005-08-18 2010-08-12 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5537814B2 (ja) * 2009-01-06 2014-07-02 ラピスセミコンダクタ株式会社 半導体装置、及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206164A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体メモリ装置
JPH0330468A (ja) 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置
JPH04177874A (ja) * 1990-11-13 1992-06-25 Nec Corp 半導体メモリ用信号線回路
JP3144946B2 (ja) * 1993-04-08 2001-03-12 沖電気工業株式会社 半導体装置
JPH10199993A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置
US20040053439A1 (en) * 2002-09-17 2004-03-18 Infineon Technologies North America Corp. Method for producing low-resistance ohmic contacts between substrates and wells in CMOS integrated circuits
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US6891207B2 (en) * 2003-01-09 2005-05-10 International Business Machines Corporation Electrostatic discharge protection networks for triple well semiconductor devices
WO2004093192A1 (ja) * 2003-04-10 2004-10-28 Fujitsu Limited 半導体装置とその製造方法
US7759740B1 (en) * 2004-03-23 2010-07-20 Masleid Robert P Deep well regions for routing body-bias voltage to mosfets in surface well regions having separation wells of p-type between the segmented deep n wells
US7313779B1 (en) * 2004-10-12 2007-12-25 Transmeta Corporation Method and system for tiling a bias design to facilitate efficient design rule checking
JP2006245276A (ja) * 2005-03-03 2006-09-14 Toshiba Corp 半導体集積回路装置
JP4426996B2 (ja) * 2005-03-29 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2007005763A (ja) * 2005-05-26 2007-01-11 Fujitsu Ltd 半導体装置及びその製造方法及びに半導体装置の設計方法
KR100975329B1 (ko) * 2005-08-18 2010-08-12 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2007266551A (ja) 2007-10-11
US20090273039A1 (en) 2009-11-05
US8084844B2 (en) 2011-12-27
US20070228481A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US7211478B1 (en) Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7508696B2 (en) Decoupling capacitor for semiconductor integrated circuit device
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
US20070158748A1 (en) Resistor structure for ESD protection circuits
JP2010182727A (ja) 半導体装置
JP5079974B2 (ja) 半導体装置
JP2008010830A (ja) 半導体装置
JP2008078361A (ja) 半導体集積回路装置
KR19980024045A (ko) 반도체장치 및 그의 제조방법
JP2005340461A (ja) 半導体集積回路装置
US20200105900A1 (en) Gate-controlled bipolar junction transistor and operation method thereof
TWI536562B (zh) 高壓半導體元件及其製造方法
JP4819548B2 (ja) 半導体装置
US7256462B2 (en) Semiconductor device
JP4615229B2 (ja) 半導体装置
JP2007019413A (ja) 保護回路用半導体装置
JP2017034066A (ja) 半導体装置
JP2005317874A (ja) Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置
JP5401056B2 (ja) 半導体装置
JP5511370B2 (ja) 半導体装置
TWI655746B (zh) 二極體與二極體串電路
TWI565073B (zh) 主動元件及應用其之高壓半導體元件
US7608897B2 (en) Sub-surface region with diagonal gap regions
JP2002009277A (ja) オフセットゲート型電界効果トランジスタ及び半導体装置
JPH0319276A (ja) Ｃｍｏｓ型半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees