JP4341959B2 - 非揮発性プログラマブルロジック回路 - Google Patents
非揮発性プログラマブルロジック回路 Download PDFInfo
- Publication number
- JP4341959B2 JP4341959B2 JP2004048285A JP2004048285A JP4341959B2 JP 4341959 B2 JP4341959 B2 JP 4341959B2 JP 2004048285 A JP2004048285 A JP 2004048285A JP 2004048285 A JP2004048285 A JP 2004048285A JP 4341959 B2 JP4341959 B2 JP 4341959B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pull
- output
- logic circuit
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Description
さらに、前記の目的を達成するための本発明の非揮発性プログラマブルロジック回路は、非揮発性強誘電体キャパシタにプログラムされたコードに従い、入力信号のロジック状態を変更するため互いに逆位相を有する一対のロジック制御信号を発生する非揮発性強誘電体レジスタ;前記一対のロジック制御信号と前記入力信号を論理組合せる論理演算手段;及び前記論理演算手段から出力された信号に従い電源電圧又は接地電圧を出力するか、出力端子をフローティングする反転手段を含むことを特徴とする。
さらに、前記の目的を達成するための本発明の非揮発性プログラマブルロジック回路は、入力信号を非揮発性強誘電体キャパシタに格納する非揮発性強誘電体レジスタ;前記非揮発性強誘電体レジスタから出力された信号に従い電源電圧、又は接地電圧を出力するか、出力端子をフローティングする反転手段を含むことを特徴とする。
さらに、前記の目的を達成するための本発明の非揮発性プログラマブルロジック回路は、非揮発性強誘電体キャパシタにプログラムされたコードに従い、ロジック制御信号を発生する非揮発性強誘電体レジスタ;前記ロジック制御信号に従い、ソース端子と出力端子を選択的に連結するスイッチ手段を含むことを特徴とする。
さらに、前記の目的を達成するための本発明の非揮発性プログラマブルロジック回路は、クロック信号の状態に従い入力データを選択的に格納するフリップフロップ;非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記クロック信号を選択的に伝送する第1ロジック制御信号を発生する第1非揮発性強誘電体レジスタ;及び非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記フリップフロップをリセットさせる第2ロジック制御信号を発生する第2非揮発性強誘電体レジスタを含むことを特徴とする。
このような構成を有する図15cの実施例は、ロジック制御信号RE1〜RE8の状態に従い、ロジック入力信号X0、X1、X2を論理演算してロジック出力信号Yの値を決定する。
2…プルアップスイッチ
3、7…キャム(CAM:Content Addressable Memory)
4、5、8、9…スイッチイング部
6…プルダウンスイッチ
10…3状バッファ
11…論理演算部
12、14…インバータ部
13、15…出力制御部
16…論理演算部
17、20…入力制御部
18、21…出力駆動部
19、22…論理演算部
23…伝送スイッチ
24…スイッチ制御部
25…論理演算部
26…プルアップスイッチ
27…プルダウンスイッチ
28…ルックアップテーブル
29…FeRAMレジスタアレイ
30、31、32…伝送スイッチ
33…ラッチ制御部
34、35、37…ラッチ部
36…演算部
38…ロジック制御部
39、41、42…フリップフロップ部
40…演算部
43…プログラム命令処理部
44…プログラムレジスタ制御部
45…リセット回路部
46…プログラムレジスタアレイ
47…命令制御部
48…命令発生部
49、52…論理部
50、53…フリップフロップ部
51…オーバトグル感知部
52…論理部
54…遅延部
55…プルアップ駆動部
56…ライトイネーブル制御部
57…強誘電体キャパシタ部
58…プルダウン駆動部
Claims (58)
- 第1ロジック制御信号に従い、マッチラインを特定レベルにプリチャージするスイッチ手段;
前記マッチラインに各々並列連結され、同マッチラインの電圧レベルを変更する複数のキャム;
非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記第1ロジック制御信号を発生する第1非揮発性強誘電体レジスタを含み、
前記第1非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記第1非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項1に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項1に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチ手段は
前記第1ロジック制御信号に従い、前記マッチラインを電源電圧レベルにプルアップさせるプルアップ手段を含むことを特徴とする請求項1に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチ手段は
前記第1ロジック制御信号に従い、前記マッチラインを接地電圧レベルにプルダウンさせるプルダウン手段を含むことを特徴とする請求項1に記載の非揮発性プログラマブルロジック回路。 - 前記キャムは
前記マッチラインに各々並列に連結され、第2ロジック制御信号及びサーチバスから印加されるライン制御信号に従い、前記マッチラインの電圧レベルを変更させるスイッチブロック;及び
前記第1非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記第2ロジック制御信号を発生する第2非揮発性強誘電体レジスタを含むことを特徴とする請求項1に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチブロックは
ライン制御信号及び第2ロジック制御信号の状態に従い、前記マッチラインに接地電圧を選択的に連結する第1スイッチ手段;及び
前記ライン制御信号と逆位相を有する信号及び前記第2ロジック制御信号と逆位相を有する信号の状態に従い、前記マッチラインに接地電圧を選択的に連結する第2スイッチ手段を含むことを特徴とする請求項6に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチブロックは
ライン制御信号及び第2ロジック制御信号の状態に従い、前記マッチラインに電源電圧を選択的に連結する第3スイッチ手段;及び
前記ライン制御信号と逆位相を有する信号及び前記第2ロジック制御信号と逆位相を有する信号の状態に従い、前記マッチラインに電源電圧を選択的に連結する第4スイッチ手段を含むことを特徴とする請求項6に記載の非揮発性プログラマブルロジック回路。 - 入力信号の状態に従い電源電圧又は接地電圧のうちいずれか一つの電圧を選択的に出力する反転手段;
非揮発性強誘電体キャパシタにプログラムされたコードに従い、互いに逆位相を有する一対のロジック制御信号を発生する非揮発性強誘電体レジスタ;及び
前記一対のロジック制御信号の状態に従い、選択的に前記反転手段から出力された信号を出力するか、出力端子をフローティングさせる出力制御手段を含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項9に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項9に記載の非揮発性プログラマブルロジック回路。 - 前記出力制御手段は
前記一対のロジック制御信号とクロック信号を組合せる論理演算手段をさら含むことを特徴とする請求項9に記載の非揮発性プログラマブルロジック回路。 - 前記論理演算手段は
前記一対のロジック制御信号のうちいずれか一つと前記クロック信号を否定論理積するナンドゲート;及び
前記一対のロジック制御信号のうちの他の一つと、前記クロック信号と逆位相を有する信号を否定論理和するノアゲートを含むことを特徴とする請求項12に記載の非揮発性プログラマブルロジック回路。 - 非揮発性強誘電体キャパシタにプログラムされたコードに従い、互いに逆位相を有する一対のロジック制御信号を発生する非揮発性強誘電体レジスタ;
前記一対のロジック制御信号と前記入力信号を論理組合せる論理演算手段;及び
前記論理演算手段から出力された信号に従い電源電圧又は接地電圧を出力するか、出力端子をフローティングする反転手段を含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項14に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項14に記載の非揮発性プログラマブルロジック回路。 - 前記論理演算手段は、
前記一対のロジック制御信号のうちいずれか一つと前記入力信号を論理積するアンドゲート;及び
前記一対のロジック制御信号のうち他の一つと、前記入力信号を論理和するオアゲートを含むことを特徴とする請求項14に記載の非揮発性プログラマブルロジック回路。 - 前記反転手段は
前記アンドゲードから出力された信号に従い、前記出力端子を前記電源電圧にプルアップするプルアップ手段;及び
前記オアゲートから出力された信号に従い、前記出力端子を前記接地電圧にプルダウンするプルダウン手段を含むことを特徴とする請求項17に記載の非揮発性プログラマブルロジック回路。 - 入力信号を非揮発性強誘電体キャパシタに格納する非揮発性強誘電体レジスタ;及び
前記非揮発性強誘電体レジスタから出力された信号に従い電源電圧、又は接地電圧を出力するか、出力端子をフローティングする反転手段を含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出カ端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項19に記載の非揮発性プログラマブルロジック回路 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項19に記載の非揮発性プログラマブルロジック回路。 - クロック信号の状態に従い、前記非揮発性強誘電体レジスタから出力された信号を選択的に前記反転手段に出力する論理演算手段をさらに含むことを特徴とする請求項19に記載の非揮発性プログラマブルロジック回路。
- 前記論理演算手段は
前記クロック信号と前記非揮発性強誘電体レジスタから出力された信号を論理積するアンドゲート;及び
前記クロック信号と逆位相を有する信号と、前記非揮発性強誘電体レジスタから出力された信号を論理和するオアゲートを含むこと特徴とする請求項22に記載の非揮発性プログラマブルロジック回路。 - 前記反転手段は
前記アンドゲードから出力された信号に従い、前記出力端子を前記電源電圧にプルアップするプルアップ手段;及び
前記オアゲートから出力された信号に従い、前記出力端子を前記接地電圧にプルダウンするプルダウン手段を含むことを特徴とする請求項23に記載の非揮発性プログラマブルロジック回路。 - 非揮発性強誘電体キャパシタにプログラムされたコードに従い、ロジック制御信号を発生する非揮発性強誘電体レジスタ;及び
前記ロジック制御信号に従い、ソース端子と出力端子を選択的に連結するスイッチ手段を含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項25に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項25に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチ手段は
前記ロジック制御信号に従い、ローバスラインとカラムバスラインを選択的に連結することを特徴とする請求項25に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチ手段は
前記ロジック制御信号に従い、バスラインを電源電圧にプルアップするプルアップ手段であることを特徴とする請求項25に記載の非揮発性プログラマブルロジック回路。 - 前記スイッチ手段は
前記ロジック制御信号に従い、バスラインを接地電圧にプルダウンするプルダウン手段であることを特徴とする請求項25に記載の非揮発性プログラマブルロジック回路。 - クロック信号に従い、前記ロジック制御信号を前記スイッチ手段に選択的に伝送する伝送手段をさらに含むことを特徴とする請求項25に記載の非揮発性プログラマブルロジック回路。
- ロジック入力信号の状態に従い、複数の第1非揮発性強誘電体レジスタから出力された第1ロジック制御信号等を選択的に出力するルックアップテーブル;
非揮発性強誘電体キャパシタにプログラムされたコードに従い、第2ロジック制御信号を出力する第2非揮発性強誘電体レジスタ;及び
前記第2ロジック制御信号の状態に従い、前記ルックアップテーブルから出力された信号を選択的に伝送する第1伝送手段を含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項32に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項32に記載の非揮発性プログラマブルロジック回路。 - 前記ルックアップテーブルは
前記複数の第1ロジック制御信号に各々対応し、前記複数の入力信号のうち対応する入力信号の状態に従い、前記第1ロジック制御信号を選択的に伝送する複数の第2伝送手段;
前記複数の入力信号のうち対応する入力信号の状態に従い、特定個数の前記第2伝送手段等から出力された信号を選択的に伝送する階層的構造を有する複数の第3伝送手段を含むことを特徴とする請求項32に記載の非揮発性プログラマブルロジック回路。 - クロック信号の状態に従い入力データを選択的にラッチするラッチ手段;
非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記クロック信号を選択的に伝送する第1ロジック制御信号を発生する第1非揮発性強誘電体レジスタ;及び
非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記ラッチ手段をリセットさせる第2ロジック制御信号を発生する第2非揮発性強誘電体レジスタを含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項36に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項35に記載の非揮発性プログラマブルロジック回路。 - 前記第2非揮発性強誘電体レジスタは
前記ラッチ手段から出力されるデータを格納することを特徴とする請求項36に記載の非揮発性プログラマブルロジック回路。 - 前記入力データを組合せる論理演算手段をさらに含むことを特徴とする請求項36に記載の非揮発性プログラマブルロジック回路。
- クロック信号の状態に従い、入力データを選択的に格納するフリップフロップ;
非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記クロック信号を選択的に伝送する第1ロジック制御信号を発生する第1非揮発性強誘電体レジスタ;及び
非揮発性強誘電体キャパシタにプログラムされたコードに従い、前記フリップフロップをリセットさせる第2ロジック制御信号を発生する第2非揮発性強誘電体レジスタを含み、
前記非揮発性強誘電体レジスタは、
出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段を備えることを特徴とする非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは、
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項41に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は、
セルプレート入力手段と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項41に記載の非揮発性プログラマブルロジック回路。 - 前記第2非揮発性強誘電体レジスタは
前記フリップフロップから出力されるデータを格納することを特徴とする請求項42に記載の非揮発性プログラマブルロジック回路。 - 前記入力データを組合せる論理演算手段をさらに含むことを特徴とする請求項41に記載の非揮発性プログラマブルロジック回路。
- ライトイネーブル信号、チップイネーブル信号、出力イネーブル信号、及びリセト信号に従いプログラム命令をコーディングするための複数の命令信号を順次出力するプログラム命令処理ブロック;
前記複数の命令信号及びパワーアップ検出信号を利用し、ライト制御信号及びセルプレート信号を出力するプログラムレジスタ制御ブロック;及び
非揮発性強誘電体キャパシタを備える複数の非揮発性強誘電体レジスタを含み、前記ライト制御信号及び前記セルプレート信号に従い前記非揮発性強誘電体キャパシタをプログラムするプログラムレジスタアレイブロックを備え、
前記非揮発性強誘電体レジスタの各非揮発性強誘電体レジスタを、出力端子の間にラッチ構造に連結され、電源電圧を駆動するプルアップ駆動手段;
ライトイネーブル信号に従い入力されたデータを伝送するライトイネーブル制御手段;
セルプレート信号に従い前記出力端子の間に電圧差を発生させる格納手段;及び
前記出力端子の間にラッチ構造に連結され、接地電圧を駆動するプルダウン駆動手段により構成したことを特徴とする非揮発性プログラマブルロジック回路。 - パワーアップ時、前記リセット信号を発生するリセット回路をさらに備えることを特徴とする請求項46に記載の非揮発性プログラマブルロジック回路。
- 前記プログラム命令処理ブロックは
前記ライトイネーブル信号及び前記チップイネーブル信号の活性化時、前記出力イネーブル信号に同期して命令制御信号を発生する命令制御部;及び
前記ライトイネーブル信号及び前記チップイネーブル信号の活性化時、前記出力イネーブル信号に同期して前記命令制御信号を利用し、前記複数の多重命令信号を順次発生する多重命令発生部を備えることを特徴とする請求項46に記載の非揮発性プログラマブルロジック回路。 - 前記命令制御部は
前記ライトイネーブル信号及び前記チップイネーブル信号を論理演算する第1論理手段;及び
複数のフリップフロップを含み、前記出力イネーブル信号に同期して前記第1論理手段から出力された信号を利用し、前記命令制御信号を発生する命令制御信号発生手段を備えることを特徴とする請求項48に記載の非揮発性プログラマブルロジック回路。 - 前記命令制御部は
前記命令制御信号を利用し、前記出力イネーブル信号のオーバトグルを感知するオーバトグル感知手段をさらに備えることを特徴とする請求項49に記載の非揮発性プログラマブルロジック回路。 - 前記命令制御部は
前記オーバトグル感知手段から出力された信号と前記第1論理手段から出力された信号の状態に従い、前記リセット信号を選択的に伝送する第1伝送手段をさらに備えることを特徴とする請求項50に記載の非揮発性プログラマブルロジック回路。 - 前記命令制御部は
前記第1論理手段から出力された信号の状態に従い、前記出力イネーブル信号を選択的に伝送する第2伝送手段をさらに備えることを特徴とする請求項49に記載の非揮発性プログラマブルロジック回路。 - 前記多重命令発生部は
前記ライトイネーブル信号及び前記チップイネーブル信号を論理演算する第2論理手段;及び
複数のフリップフロップを含み、前記出力イネーブル信号に同期して前記第2論理手段から出力された信号を利用し、前記多重命令信号を順次発生する多重命令信号発生手段を備えることを特徴とする請求項46に記載の非揮発性プログラマブルロジック回路。 - 前記命令信号発生部は
前記第2論理手段から出力された信号の状態に従い、前記出力イネーブル信号を選択的に伝送する第3伝送手段をさらに備えることを特徴とする請求項53に記載の非揮発性プログラマブルロジック回路。 - 前記命令制御部は
前記第2論理手段から出力された信号の状態に従い、前記リセット信号を選択的に伝送する第4伝送手段をさらに備えることを特徴とする請求項53に記載の非揮発性プログラマブルロジック回路。 - 前記プログラム制御ブロックは
前記複数個の多重命令制御信号のうち対応する命令信号に従い入力データを伝送する伝送手段;
前記第1伝送手段により伝送されたデータを利用しパルス信号を発生するパルス発生器;
前記パルス発生器から出力された信号をバッファリングし前記ライトイネーブル信号を発生する第1バッファ;
前記パルス発生器から出力された信号と前記パワーアップ検出信号を論理組合せる論理演算手段;及び
前記論理演算手段から出力された信号をバッファリングし、前記セルプレート信号を発生する第2バッファを備えることを特徴とする請求項46に記載の非揮発性プログラマブルロジック回路。 - 前記非揮発性強誘電体レジスタは
プルアップイネーブル信号に従い、前記電源電圧を前記プルアップ駆動手段に選択的に伝送するプルアップ手段;及び
プルダウンイネーブル信号に従い、前記接地電圧を前記プルダウン駆動手段に選択的に伝送するプルダウン手段を備えることを特徴とする請求項46に記載の非揮発性プログラマブルロジック回路。 - 前記格納手段は
セルプレート入力端子と前記出力端子の間に連結された複数の第1非揮発性強誘電体キャパシタ;及び
前記出力端子と接地電圧の間に連結された複数の第2非揮発性強誘電体キャパシタを備えることを特徴とする請求項46に記載の非揮発性プログラマブルロジック回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0020767A KR100516693B1 (ko) | 2003-04-02 | 2003-04-02 | 불휘발성 프로그래머블 로직 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004312701A JP2004312701A (ja) | 2004-11-04 |
JP4341959B2 true JP4341959B2 (ja) | 2009-10-14 |
Family
ID=33095612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004048285A Expired - Fee Related JP4341959B2 (ja) | 2003-04-02 | 2004-02-24 | 非揮発性プログラマブルロジック回路 |
Country Status (3)
Country | Link |
---|---|
US (7) | US7428160B2 (ja) |
JP (1) | JP4341959B2 (ja) |
KR (1) | KR100516693B1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100516693B1 (ko) * | 2003-04-02 | 2005-09-22 | 주식회사 하이닉스반도체 | 불휘발성 프로그래머블 로직 회로 |
KR100672996B1 (ko) * | 2005-02-07 | 2007-01-24 | 삼성전자주식회사 | 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치 |
KR100682173B1 (ko) | 2005-05-30 | 2007-02-12 | 주식회사 하이닉스반도체 | 비휘발성 반도체 메모리 장치 |
KR100887499B1 (ko) * | 2007-11-30 | 2009-03-10 | 주식회사 현대오토넷 | 차량용 전자 제어 시스템에서 강유전체 메모리를 이용한동작 시간 카운터의 저장 오류 복구 방법 |
US8521979B2 (en) | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
KR100968888B1 (ko) | 2008-10-01 | 2010-07-09 | 한국전자통신연구원 | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 |
JP4512752B2 (ja) * | 2008-10-30 | 2010-07-28 | 独立行政法人産業技術総合研究所 | 再構成可能集積回路 |
JP5453850B2 (ja) * | 2009-03-06 | 2014-03-26 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
KR101745749B1 (ko) | 2010-01-20 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2012120110A (ja) * | 2010-12-03 | 2012-06-21 | Rohm Co Ltd | リコンフィギュラブルロジック装置 |
US8476927B2 (en) | 2011-04-29 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
KR101946360B1 (ko) | 2011-05-16 | 2019-02-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그래머블 로직 디바이스 |
US8581625B2 (en) | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
US8779799B2 (en) | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
JP5912844B2 (ja) * | 2011-05-31 | 2016-04-27 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
CN102361451B (zh) * | 2011-09-06 | 2013-10-02 | 北京时代民芯科技有限公司 | 一种fpga配置电路架构 |
JP6125850B2 (ja) * | 2012-02-09 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US8975917B2 (en) | 2012-03-01 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
KR101906966B1 (ko) | 2012-11-05 | 2018-12-07 | 삼성전자주식회사 | 논리 장치 및 이의 동작 방법 |
JP6254834B2 (ja) * | 2012-12-06 | 2017-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9577446B2 (en) * | 2012-12-13 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Power storage system and power storage device storing data for the identifying power storage device |
US8964496B2 (en) * | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US9583191B1 (en) | 2015-09-08 | 2017-02-28 | Cisco Technology, Inc. | CAM design for bit string lookup |
WO2018033834A1 (en) | 2016-08-19 | 2018-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for controlling power supply in semiconductor device |
US11908505B2 (en) * | 2020-01-24 | 2024-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric FET-based content addressable memory |
US11290111B1 (en) | 2021-05-21 | 2022-03-29 | Kepler Computing Inc. | Majority logic gate based and-or-invert logic gate with non-linear input capacitors |
US11705906B1 (en) | 2021-05-21 | 2023-07-18 | Kepler Computing Inc. | Majority logic gate having ferroelectric input capacitors and a pulsing scheme coupled to a conditioning logic |
US11664370B1 (en) | 2021-12-14 | 2023-05-30 | Kepler Corpating inc. | Multi-function paraelectric threshold gate with input based adaptive threshold |
US11705905B1 (en) | 2021-12-14 | 2023-07-18 | Kepler Computing, Inc. | Multi-function ferroelectric threshold gate with input based adaptive threshold |
US11757452B1 (en) | 2022-04-20 | 2023-09-12 | Kepler Computing Inc. | OR-and-invert logic based on a mix of majority or minority logic gate with non-linear input capacitors and other logic gates |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2006A (en) * | 1841-03-16 | Clamp for crimping leather | ||
US733377A (en) * | 1902-09-11 | 1903-07-14 | Godfrey Engel | Driving mechanism for centrifugal machines. |
JPH05314759A (ja) * | 1992-05-13 | 1993-11-26 | Olympus Optical Co Ltd | 強誘電体メモリ特性のシミュレーション装置 |
US5280203A (en) * | 1992-05-15 | 1994-01-18 | Altera Corporation | Look-ahead asynchronous register set/reset in programmable logic device |
JPH06318864A (ja) * | 1993-05-07 | 1994-11-15 | Toshiba Corp | フィールドプログラマブルゲートアレイ |
US5539279A (en) * | 1993-06-23 | 1996-07-23 | Hitachi, Ltd. | Ferroelectric memory |
US5399925A (en) * | 1993-08-02 | 1995-03-21 | Xilinx, Inc. | High-speed tristate inverter |
US5491429A (en) * | 1994-09-16 | 1996-02-13 | At&T Global Information Solutions Company | Apparatus for reducing current consumption in a CMOS inverter circuit |
US5557255A (en) | 1994-10-06 | 1996-09-17 | Adams; Steven M. | Antitheft device for a vehicle and method of installing the same |
US5557225A (en) * | 1994-12-30 | 1996-09-17 | Intel Corporation | Pulsed flip-flop circuit |
JP3518936B2 (ja) * | 1995-08-23 | 2004-04-12 | ローム株式会社 | プログラム可能な機能装置 |
JPH0974351A (ja) | 1995-09-05 | 1997-03-18 | Nippon Telegr & Teleph Corp <Ntt> | プログラマブル回路装置 |
US5767718A (en) * | 1996-09-04 | 1998-06-16 | Etron Technology, Inc. | High speed conditional synchronous one shot circuit |
JP3728829B2 (ja) * | 1996-10-11 | 2005-12-21 | 株式会社ニコン | 荷電粒子線投影装置 |
US5898317A (en) * | 1996-12-23 | 1999-04-27 | Motorola, Inc. | Configurable monolithic semiconductor circuit and method for configuring |
US6260172B1 (en) * | 1997-09-05 | 2001-07-10 | Nippon Steel Corporation | Semiconductor device with logic rewriting and security protection function |
US6067244A (en) | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
KR100268908B1 (ko) * | 1998-04-22 | 2000-10-16 | 김영환 | 에스더블유엘(swl) 강유전체 메모리 장치 및 그 구동회로 |
KR100259145B1 (ko) | 1997-12-16 | 2000-08-01 | 윤종용 | 전기충격기 |
JP3849956B2 (ja) * | 1998-01-08 | 2006-11-22 | 松下電器産業株式会社 | プログラマブル集積回路 |
US6246259B1 (en) | 1998-02-23 | 2001-06-12 | Xilinx, Inc. | High-speed programmable logic architecture having active CMOS device drivers |
US6157979A (en) * | 1998-03-14 | 2000-12-05 | Advanced Technology Materials, Inc. | Programmable controlling device with non-volatile ferroelectric state-machines for restarting processor when power is restored with execution states retained in said non-volatile state-machines on power down |
US6272594B1 (en) | 1998-07-31 | 2001-08-07 | Hewlett-Packard Company | Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes |
JP3606543B2 (ja) | 1998-09-02 | 2005-01-05 | ローム株式会社 | 強誘電体を用いた順序回路およびこれを用いた半導体装置 |
US6191607B1 (en) | 1998-09-16 | 2001-02-20 | Cypress Semiconductor Corporation | Programmable bus hold circuit and method of using the same |
US6363439B1 (en) | 1998-12-07 | 2002-03-26 | Compaq Computer Corporation | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system |
US6150838A (en) * | 1999-02-25 | 2000-11-21 | Xilinx, Inc. | FPGA configurable logic block with multi-purpose logic/memory circuit |
JP3425100B2 (ja) * | 1999-03-08 | 2003-07-07 | 松下電器産業株式会社 | フィールドプログラマブルゲートアレイおよびその製造方法 |
JP3319437B2 (ja) | 1999-06-04 | 2002-09-03 | ソニー株式会社 | 強誘電体メモリおよびそのアクセス方法 |
US6166939A (en) * | 1999-07-12 | 2000-12-26 | Net Logic Microsystems | Method and apparatus for selective match line pre-charging in a content addressable memory |
US20020000858A1 (en) | 1999-10-14 | 2002-01-03 | Shih-Lien L. Lu | Flip-flop circuit |
KR100516693B1 (ko) | 2003-04-02 | 2005-09-22 | 주식회사 하이닉스반도체 | 불휘발성 프로그래머블 로직 회로 |
US20030113286A1 (en) * | 2000-04-07 | 2003-06-19 | The Procter & Gamble Company | Hair colouring and conditioning compositions |
JP2002358791A (ja) | 2001-05-30 | 2002-12-13 | Fujitsu Ltd | 連想記憶装置及びプリチャージ方法 |
JP4749600B2 (ja) | 2001-05-30 | 2011-08-17 | 富士通セミコンダクター株式会社 | エントリデータの入れ替えを高速化したコンテンツ・アドレッサブル・メモリ |
JP2002368092A (ja) * | 2001-06-12 | 2002-12-20 | Matsushita Electric Ind Co Ltd | プログラマブル論理回路 |
US6760249B2 (en) * | 2001-06-21 | 2004-07-06 | Pien Chien | Content addressable memory device capable of comparing data bit with storage data bit |
US6822886B2 (en) * | 2001-09-24 | 2004-11-23 | Micron Technology, Inc. | Reducing signal swing in a match detection circuit |
US6717876B2 (en) * | 2001-12-28 | 2004-04-06 | Mosaid Technologies Incorporated | Matchline sensing for content addressable memories |
US6924663B2 (en) * | 2001-12-28 | 2005-08-02 | Fujitsu Limited | Programmable logic device with ferroelectric configuration memories |
JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
KR100435804B1 (ko) * | 2002-06-28 | 2004-06-10 | 삼성전자주식회사 | 터너리 내용 주소화 메모리 장치 |
US6992503B2 (en) * | 2002-07-08 | 2006-01-31 | Viciciv Technology | Programmable devices with convertibility to customizable devices |
US7050323B2 (en) * | 2002-08-29 | 2006-05-23 | Texas Instruments Incorporated | Ferroelectric memory |
US6804133B1 (en) * | 2002-08-30 | 2004-10-12 | Netlogic Microsystems, Inc. | Selective match line control circuit for content addressable memory array |
JP2004110887A (ja) | 2002-09-13 | 2004-04-08 | Nec Micro Systems Ltd | 半導体装置のデータ読出回路およびデータ読出方法 |
JP2004153700A (ja) | 2002-10-31 | 2004-05-27 | Seiko Epson Corp | フィールド・プログラマブル・ゲート・アレイおよびその使用方法 |
US6707702B1 (en) * | 2002-11-13 | 2004-03-16 | Texas Instruments Incorporated | Volatile memory with non-volatile ferroelectric capacitors |
KR100492774B1 (ko) * | 2002-12-24 | 2005-06-07 | 주식회사 하이닉스반도체 | 라이트 보호 영역을 구비한 비휘발성 메모리 장치 |
KR100506448B1 (ko) * | 2002-12-27 | 2005-08-08 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 인터리브 제어 장치 |
KR100507367B1 (ko) | 2003-01-24 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 직렬 버스 제어 장치 |
KR100506450B1 (ko) | 2003-01-24 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치 |
US6768338B1 (en) | 2003-01-30 | 2004-07-27 | Xilinx, Inc. | PLD lookup table including transistors of more than one oxide thickness |
KR100483028B1 (ko) * | 2003-03-19 | 2005-04-15 | 주식회사 하이닉스반도체 | 강유전체 메모리 셀 및 이를 이용한 메모리 장치 |
US6975152B1 (en) | 2003-04-22 | 2005-12-13 | Advanced Micro Devices, Inc. | Flip flop supporting glitchless operation on a one-hot bus and method |
KR100546172B1 (ko) | 2003-05-23 | 2006-01-24 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 레지스터를 이용한 입출력 바이트 제어장치 |
KR100506459B1 (ko) * | 2003-09-08 | 2005-08-05 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
US7317264B2 (en) | 2003-11-25 | 2008-01-08 | Eaton Corporation | Method and apparatus to independently control contactors in a multiple contactor configuration |
US7176716B2 (en) * | 2003-12-24 | 2007-02-13 | Viciciv Technology | Look-up table structure with embedded carry logic |
US6956399B1 (en) * | 2004-02-05 | 2005-10-18 | Xilinx, Inc. | High-speed lookup table circuits and methods for programmable logic devices |
US7183825B2 (en) | 2004-04-06 | 2007-02-27 | Freescale Semiconductor, Inc. | State retention within a data processing system |
WO2006026645A2 (en) | 2004-08-30 | 2006-03-09 | Silicon Storage Technology, Inc. | Systems and methods for providing nonvolatile memory management in wireless phones |
US7116131B1 (en) * | 2004-09-15 | 2006-10-03 | Xilinx, Inc. | High performance programmable logic devices utilizing dynamic circuitry |
JP4713143B2 (ja) * | 2004-12-15 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US7129748B1 (en) * | 2004-12-29 | 2006-10-31 | Actel Corporation | Non-volatile look-up table for an FPGA |
JP4667888B2 (ja) * | 2005-02-01 | 2011-04-13 | パナソニック株式会社 | 半導体記憶装置 |
JP2007208483A (ja) | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 出力回路 |
US7405606B2 (en) * | 2006-04-03 | 2008-07-29 | Intellectual Ventures Fund 27 Llc | D flip-flop |
GB0622833D0 (en) * | 2006-11-16 | 2006-12-27 | Goodrich Control Sys Ltd | Fuel system and ecology valve for use therein |
US7791952B2 (en) * | 2007-01-30 | 2010-09-07 | Micron Technology, Inc. | Memory device architectures and operation |
US7583121B2 (en) | 2007-08-30 | 2009-09-01 | Freescale Semiconductor, Inc. | Flip-flop having logic state retention during a power down mode and method therefor |
KR101314083B1 (ko) | 2007-11-06 | 2013-10-02 | 삼성전자주식회사 | 테스트 입력을 갖는 플립-플롭 회로 |
KR100956774B1 (ko) * | 2007-12-28 | 2010-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로 및 그 제어 방법 |
-
2003
- 2003-04-02 KR KR10-2003-0020767A patent/KR100516693B1/ko not_active IP Right Cessation
- 2003-12-18 US US10/737,758 patent/US7428160B2/en active Active
-
2004
- 2004-02-24 JP JP2004048285A patent/JP4341959B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-26 US US12/198,800 patent/US7750678B2/en not_active Expired - Lifetime
- 2008-08-26 US US12/198,807 patent/US7859303B2/en not_active Expired - Lifetime
- 2008-08-26 US US12/198,823 patent/US7768313B2/en not_active Expired - Lifetime
- 2008-08-26 US US12/198,814 patent/US7750671B2/en not_active Expired - Lifetime
- 2008-08-26 US US12/198,826 patent/US7782085B2/en not_active Expired - Lifetime
- 2008-08-26 US US12/198,819 patent/US7924058B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100516693B1 (ko) | 2005-09-22 |
US20090058460A1 (en) | 2009-03-05 |
US7750671B2 (en) | 2010-07-06 |
JP2004312701A (ja) | 2004-11-04 |
US7428160B2 (en) | 2008-09-23 |
US20040196680A1 (en) | 2004-10-07 |
US7768313B2 (en) | 2010-08-03 |
US7750678B2 (en) | 2010-07-06 |
US7859303B2 (en) | 2010-12-28 |
US20090066364A1 (en) | 2009-03-12 |
US20090091967A1 (en) | 2009-04-09 |
KR20040085914A (ko) | 2004-10-08 |
US7782085B2 (en) | 2010-08-24 |
US20090094434A1 (en) | 2009-04-09 |
US20090091965A1 (en) | 2009-04-09 |
US20090091966A1 (en) | 2009-04-09 |
US7924058B2 (en) | 2011-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4341959B2 (ja) | 非揮発性プログラマブルロジック回路 | |
US7154764B2 (en) | Method of controlling a bit line for a content addressable memory | |
JP4505239B2 (ja) | 半導体メモリ装置 | |
JP4790988B2 (ja) | 不揮発性強誘電体メモリを利用したテストモード制御装置 | |
JP4582757B2 (ja) | 不揮発性強誘電体メモリを利用したインタリーブ制御装置 | |
US7170773B2 (en) | Nonvolatile ferroelectric memory device having a multi-bit control function | |
KR100506458B1 (ko) | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 | |
JP4750368B2 (ja) | 不揮発性強誘電体メモリ及びその制御装置 | |
JP4673566B2 (ja) | マルチビット制御機能を有する不揮発性強誘電体メモリ装置 | |
JP2004227565A (ja) | 不揮発性強誘電体メモリを利用した直列バス制御装置 | |
KR100546172B1 (ko) | 불휘발성 강유전체 레지스터를 이용한 입출력 바이트 제어장치 | |
EP1460640A2 (en) | A content addressable memory (CAM) architecture providing improved speed | |
KR100492780B1 (ko) | 타이밍 레퍼런스 센싱기능을 갖는 레지스터 어레이, 그어레이를 사용하는 불휘발성 강유전체 메모리 장치 및타이밍 레퍼런스를 이용한 데이터 센싱 방법 | |
JP2005011486A (ja) | タイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法 | |
KR100576489B1 (ko) | 센싱타임 제어가 가능한 반도체 메모리 장치 | |
KR20050054190A (ko) | 데이터버스 풀다운 센싱기능을 갖는 센스앰프 어레이 및불휘발성 강유전체 메모리 장치, 그리고 데이터버스풀다운 센싱기능을 이용한 데이터 센싱 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080813 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080916 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |