JP4098410B2 - 送受信兼用のレジスターを持つ直列インターフェース装置 - Google Patents
送受信兼用のレジスターを持つ直列インターフェース装置 Download PDFInfo
- Publication number
- JP4098410B2 JP4098410B2 JP23197398A JP23197398A JP4098410B2 JP 4098410 B2 JP4098410 B2 JP 4098410B2 JP 23197398 A JP23197398 A JP 23197398A JP 23197398 A JP23197398 A JP 23197398A JP 4098410 B2 JP4098410 B2 JP 4098410B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- transmission
- serial
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
Description
【０００１】
【発明の属する技術分野】
本発明は直列インターフェース装置（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ；ＳＩＵ）に関するものであり、具体的には同一なシフトレジスター（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を利用してデータ受信が可能な直列インターフェース装置に関するものである。
【０００２】
【従来の技術】
直列インターフェース装置（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ；ＳＩＵ）というのは、互いに違う装置間に直列のデータを送受信するためのインターフェース装置である。直列インターフェース装置の使用例としてはＣＯＤＥＣ（ＣＯｄｅｒーＤＥＣｏｄｅｒ）のインターフェースがある。
【０００３】
図１は従来の直列インターフェース装置がＤＳＰとＣＯＤＥＣ間に使用された例を示す図面であり、図２は従来の直列インターフェース装置の内部構成を詳細に示す図面である。
【０００４】
図１に図示されたように、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１００とＣＯＤＥＣ３００間に直列インターフェース装置２００が位置して相互間にデータ送受信のためのインターフェースを遂行する。
【０００５】
直列インターフェース装置２００はＣＯＤＥＣ３００から直列データ（ｓｅｒｉａｌ ｄａｔａ）を受信し、これを並列データ（ｐａｒａｌｌｅｌ ｄａｔａ）に変換してデータバス１３０を通じてＤＳＰ１００に提供する。又、直列インターフェース装置２００はＤＳＰ１００からデータバス１３０を通じて提供された並列データを直列データに変換してＣＯＤＥＣ３００に伝送する。そして、データ送受信が完了される毎始点ごとにインターラプト信号（ＣＩＮＴ）を発生してＤＳＰ１００に提供するので、ＤＳＰ１００はこれを認識させる。
【０００６】
一方、ＤＳＰ１００は選択部１１０に直列インターフェース装置２００を選択するための複数の制御信号を出力する。選択部１１０はＤＳＰ１００から選択信号を提供してもらって、これをデコード（ｄｅｃｏｄｅ）して制御バス１２０を通じて選択制御信号１１１を出力して該当される装置を選択するようになる。
【０００７】
従って、ＤＳＰ１００が直列インターフェース装置２００を選択するための選択信号を出力すると、選択部１１０は直列インターフェース装置２００に該当される複数の制御信号を出力するので、直列インターフェース装置２００は動作ができるようになる。
【０００８】
そして、直列インターフェース装置２００がＣＯＤＥＣ３００とデータ送受信する時にはＣＯＤＥＣ３００からフレーム同期信号（Ｆｒａｍｅ Ｓｙｎｃ Ｓｉｇｎａｌ；Ｆｓｙｎｃ）とシフトクロック（Ｓｈｉｆｔ Ｃｌｏｃｋ；Ｓｆｔｃｌｋ）を含む複数の制御信号を提供してもらってこれに依拠してデータ送受信動作を遂行する。
【０００９】
前記のような直列インターフェース装置２００はインターフェースのための複数のレジスターを具備しているし、データビット数によりレジスターのビット数が決定される。添付図面図２に従来の直列インターフェース装置の詳細回路図を図示した。
【００１０】
図２に図示されたように、従来の直列インターフェース装置２００は、大きく分けて、受信シフトレジスター（Ｒｅｃｅｉｖｅ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ；ＲＸＳＲ）２１０と、受信目的レジスター（Ｒｅｃｅｉｖｅ Ｄｅｓｔｉｎａｔｉｏｎ Ｒｅｇｉｓｔｅｒ；ＲＸＤＲ）２２０と、伝送目的レジスター（Ｔｒａｎｓｍｉｔ Ｄｅｓｔｉｎａｔｉｏｎ Ｒｅｇｉｓｔｅｒ；ＴＸＤＲ）２３０と、伝送シフトレジスター（Ｔｒａｎｓｍｉｔ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ；ＴＸＳＲ）２４０と、制御信号発生部２５０とを含んでいる。
【００１１】
受信シフトレジスター２１０は外部から直列データを受信し、受信完了する時、これを受信目的レジスター２２０に提供しなければならない。受信目的レジスター２２０は読出制御信号ｒｄ＿ｒｘｄの入力に応答して受信完了されたデータをデータバス１３０を通じてＤＳＰ１００に提供する。
【００１２】
伝送目的レジスター２３０は書込制御信号ｗｒ＿ｔｘｄの入力に応答してデータバス１３０を通じてＤＳＰ１００からデータを入力してもらい、これは伝送シフトレジスター２４０に提供される。伝送シフトレジスター２４０は直列にデータを出力するようになる。
【００１３】
そして、制御信号発生部２５０はクロック信号ＣＬＫ、シフトクロックＳｆｔｃｌｋ、フレーム同期信号Ｆｓｙｎｃを提供してもらって該当される制御信号を該当レジスターに提供する。
【００１４】
【発明が解決しようとする課題】
ところで、以上のような従来の直列インターフェース装置はインターフェースするようになる装置間に互いに別のクロックを使用する原因により送受信による各々のレジスターを使用しなればならない。それで、送信と受信による各々のレジスターを使用しなければならないので、直列インターフェース装置の大きさが増加される問題点があった。
【００１５】
その上、処理されるデータビット数が増加される場合にはこれにより該当レジスターのビット数も増加するようになり、直列インターフェース装置の大きさがより増加される問題点があった。
【００１６】
万一、データ送受信のために各々使用されたシフトレジスターを単一なシフトレジスターに代替し、この単一シフトレジスターを使用して直列データの送受信ができると、直列インターフェース装置の大きさを減少させることができる。又、処理されるデータビット数が増加しても該当されるデータビットに適合した単一シフトレジスターを使用すればよいので、直列インターフェース装置の大きさの増加は微少するようになる。
【００１７】
従って、本発明の目的は上述した諸般問題点を解決するために提案されたものであり、直列データの送受信が可能な送受信兼用のレジスターを具備した直列インターフェース装置を提供することである。
【００１８】
【課題を解決するための手段】
上述したような本発明の目的を達成するための本発明の特徴によると、第１装置及び第２装置の二つの装置間に直列データを送受信する直列インターフェース装置は、（ａ）書込制御信号ｗｒ＿ｔｘｄの入力に応答して前記第１装置よりデータバスを介してデータ伝送のための伝送データが貯蔵される伝送目的レジスターと、（ｂ）データ伝送する時、前記伝送目的レジスターより前記伝送データを提供してもらって、データ伝送のための同期信号であるシフトクロックＳｆｔｃｌｋに同期して前記伝送データを出力し、同時に前記第２装置より受信データを入力してもらう直列入出力レジスターと、（ｃ）前記シフトクロックＳｆｔｃｌｋに同期して前記直列入出力レジスターより前記伝送データを提供してらって、伝送する伝送レジスターと、（ｄ）伝送データの直列伝送完了及び受信データの直列受信完了する時に前記直列入出力レジスターから受信データを提供してもらって貯蔵し、読出制御信号ｒｄ＿ｒｘｄの入力に応答して前記受信データをデータバスを介して前記第１装置に出力する受信目的レジスターと、（ｅ）直列データの送受信動作による複数の諸般制御信号を発生する制御信号発生部を含み、前記伝送データの直列伝送完了及び受信データの直列受信完了する時に前記直列入出力レジスターから受信データが前記受信目的レジスターに提供された後、前記伝送目的レジスターに貯蔵された伝送データが前記直列入出力レジスターに提供され、
前記制御信号発生部は（ａ）単位データを区分するためのフレーム同期信号Ｆｓｙｎｃを入力してもらい、前記シフトクロックＳｆｔｃｌｋの入力に同期して半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃを出力する半フレーム同期信号発生部と、（ｂ）前記半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃの入力によって、イネーブルされて入力されるクロック信号ＣＬＫをカウントし、各カウント結果により第１レジスター制御信号ｌｄｒｄ、第２レジスター制御信号ｌｄｔｓの順に、第１レジスター制御信号ｌｄｒｄ及び第２レジスター制御信号ｌｄｔｓを順次、出力するレジスター制御信号発生部と、前記シフトクロックＳｆｔｃｌｋを入力してもらって、カウントして単位データ送受信の完了によるインターラプト信号ＣＩＮＴを出力するインターラプト発生部を含み、直列入出力レジスターに受信された受信データが、前記第１レジスター制御信号ｌｄｒｄの出力により前記受信目的レジスターに提供され、前記伝送目的レジスターに貯蔵された伝送データが、前記第２レジスター制御信号ｌｄｔｓの出力により前記直列入出力レジスターに提供されることを特徴とする。
【００１９】
この実施例において、直列入出力レジスターはシフトレジスターである。
【００２０】
この実施例において、伝送レジスターは１ビットレジスターである。
【００２２】
この実施例において、半フレーム同期信号発生部は、（ａ）シフトクロックに同期してフレーム同期信号を入力してもらって、出力するレジスターと、（ｂ）レジスターの出力とクロック信号とを論理積（ＡＮＤ）演算してその演算結果を半フレーム同期信号として出力する論理回路を含む。
【００２３】
この実施例において、インターラプト発生部は単位データに対応されたビット数を持つカウンターで構成される。
【００２４】
この実施例において、レジスター制御信号発生部は単位データに対応されたビット数を持つカウンターで構成される。
【００２５】
この実施例において、直列インターフェース装置は単一チップで形成される。
【００２６】
以上のような本発明によると、直列入出力レジスターは伝送目的レジスターから伝送データを提供してもらって、伝送レジスターに１ビットずつ出力してデータを伝送し、データ伝送と同時に直列入出力レジスターは受信データを１ビットずつ入力してもらう。伝送データの伝送が完了されると、これと同時に受信データの受信も完了され、つづいて、直列入出力レジスターに受信されたデータは受信目的レジスターで提供され、該当装置に提供される。
【００２７】
【発明の実施の形態】
以下、本発明による実施形態を添付された図面を参照して詳細に説明する。
【００２８】
図３は本発明の実施形態による送受信兼用のレジスターを持つ直列インターフェース装置の詳細回路図である。
【００２９】
図３に図示されたように、本発明による新規な直列インターフェース装置４００は大きくは受信目的レジスター４１０と、伝送目的レジスター４２０と、直列入出力レジスター４３０と、伝送レジスター４４０と、制御信号発生部４５０を含んで構成される。
【００３０】
各レジスターは単位データビット数に対応されたビット数を持つレジスターである。要するに、単位データが８ビットの場合、各々８ビットレジスターで構成され、単位データが１６ビットである場合、１６ビットレジスターで構成される。特に、直列入出力レジスター４３０は直列入出力のためにシフトレジスターで構成され、伝送レジスター４４０は１ビットレジスターで構成される。
【００３１】
前記のように構成された直列インターフェース装置４００は二つの装置間にデータ送受信によるインターフェースを遂行する。データ送受信する時に二つの装置中、第１装置により書込制御信号ｗｒ＿ｔｘｄ、読出制御信号ｒｄ＿ｒｘｄ及び直列インターフェース装置をイネーブルさせるための選択信号を提供してもらうようになる。そして、第２装置により直列データ送受信によるフレーム同期信号Ｆｓｙｎｃ、シフトクロック（Ｓｆｔｃｌｋ）を提供してもらうようになる。そして、直列インターフェース装置４００が搭載されるシステムから該当クロック信号ＣＬＫを提供してもらうようになる。
【００３２】
前記のようないろいろな信号の入力に応答して直列インターフェース装置４００が動作するようになり、各単位データ、要するに、８ビット、１６ビット、３２ビット、、、等の段位データの伝送が完了される始点で該当装置に単位データの送受信が完了されたことを知らせるためのインターラプト信号ＣＩＮＴを出力するようになる。
【００３３】
再び、図３を参照してより具体的に各構成部分の動作を説明すると、次のようである。
【００３４】
まず、伝送目的レジスター４２０は書込制御信号ｗｒ＿ｔｘｄの入力に応答して該当伝送データを提供してもらって貯蔵する。伝送目的レジスター４２０は制御信号発生部４５０で提供される第１レジスター制御信号ｌｄｔｓの入力に応答して貯蔵された伝送データを直列入出力レジスター４３０に提供するようになる。
【００３５】
つづいて、直列入出力レジスター４３０は伝送データをシフトクロック（Ｓｈｆｃｌｋ）のネガティブエッジ（ｎｅｇａｔｉｖｅ ｅｄｇｅ）で伝送レジスター４４０に１ビットずつシフトして出力し、これと同時にデータ受信ラインＤＲＸから受信データを入力してもらう。つづいて、伝送レジスター４４０はシフトクロック（Ｓｈｆｃｌｋ）のポジティブエッジ（ｐｏｓｉｔｉｖｅ ｅｄｇｅ）で入力してもらう１ビットデータをデータ送信ラインＤＴＸに出力するようになる。
【００３６】
前記のようなデータの直列送受信の動作による直列インターフェース装置４００の各部分の動作によるタイミング図が添付図面図５に図示されている。
【００３７】
図５に図示されたタイミング図の場合は単位データが８ビットの場合を図示したものである。例えば、直列入出力レジスター４３０は８ビットの伝送データを各々１ビットずつシフトクロック（Ｓｈｆｃｌｋ）のネガティブエッジで同期して１ビットずつ伝送レジスター４４０に提供する。同時に１ビットずつ受信データを入力してもらって、シフトするようになる。そして、伝送レジスター４４０は提供してもらう１ビットのデータをシフトクロック（Ｓｈｆｃｌｋ）のポジティブエッジで出力するようになる。このように、直列入出力レジスター４３０がシフトクロック（Ｓｈｆｃｌｋ）に同期してシフト動作を遂行して８ビットデータの送受信を完了するようになる。
【００３８】
この時、制御信号発生部４５０はまず、受信目的レジスター４１０に第２レジスター制御信号ｌｄｒｄを出力して、直列入出力レジスター４３０に受信完了された８ビットの受信データを入力してもらうようにする。続いて、第１レジスター制御信号ｌｄｔｓを送信目的レジスター４２０に出力して、送信目的レジスター４２０に貯蔵された伝送データが直列入出力レジスター４３０に提供されるようにする。このように、８ビットデータの送信が完了されると、制御信号発生部４５０はインターラプト信号ＣＩＮＴを該当装置に出力してデータ送受信完了されたこをを知らせるようになる。従って、該当装置は受信目的レジスター４１０に読出制御信号ｒｄ＿ｒｘｄを入力して受信されたデータを読出するようになる。
【００３９】
一方、制御信号発生部４５０はクロック信号ＣＬＫ、フレーム同期信号Ｆｓｙｎｃ、シフトクロック（Ｓｈｆｃｌｋ）を提供してもらい、これに応答して第１、第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄ及びインターラプト信号ＣＩＮＴを発生するようになる。このような、制御信号発生部４５０を構成した一例として詳細回路図が添付図面図４に図示されている。
【００４０】
図４に図示されたように、制御信号発生部４５０は大きく半フレーム同期信号発生部４５３と、レジスター制御信号発生部４５５と、インターラプト発生部４５４で構成される。
【００４１】
半フレーム同期信号発生部４５３はシフトクロック（Ｓｈｔｃｌｋ）に同期してフレーム同期信号Ｆｓｙｎｃを入力してもらって出力する１ビットのレジスター４５１と、レジスター４５１の出力と、フレーム同期信号Ｆｓｙｎｃを論理積（ＡＮＤ）してその結果を半フレーム同期信号（Ｈｌｆ＿Ｆｓｙｎｃ）に出力する論理回路４５２を含んで構成される。レジスター４５１はフリップフロップ（ｆｌｉｐ−ｆｌｏｐ）で構成ができるし、論理回路４５２はアンドゲート（ＡＮＤ ｇａｔｅ）で構成できる。
【００４２】
インターラプト発生部４５４は単位データのビット数に対応されたカウンターで構成可能である。要するに、単位データが８ビットであると、３ビットカウンターに、１６ビットの場合、４ビットカウンターで構成可能である。それで、単位データが８ビットである場合、シフトクロックＳｈｆｃｌｋが八回入力されると、インターラプト信号ＣＩＮＴを出力するようになる。
【００４３】
そして、レジスター制御信号発生部４５５は半フレーム同期信号（Ｈｌｆ＿Ｆｓｙｎｃ）の入力により、イネーブルされ、入力されるクロック信号ＣＬＫをカウンターし、各カウンター結果により第１及び第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄ中、該当信号を出力するようになる。レジスター制御信号発生部４５５はカウンターで構成ができるし、インターラプト発生部４５４を構成するカウンターと同一なビット数を持つカウンターを使用して構成が可能である。特に、レジスター制御信号発生部４５５はイネーブルされる区間で順次的に第１及び第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄを発生するようになる。要するに、第２レジスター制御信号ｌｄｒｄは入力されるクロック信号ＣＬＫの２，３，４番目クロック区間で発生され、第１レジスター制御信号ｌｄｔｓは入力されるクロック信号ＣＬＫの４，５，６番目クロック区間で発生される。
【００４４】
図５に図示されたように、第１及び第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄはフレーム同期信号Ｆｓｙｎｃと、半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃが有効な区間で発生される。従って、直列入出力レジスター４３０に受信された受信データが受信目的レジスター４１０に提供され、つづいて、送信目的レジスター４２０に貯蔵された伝送データが直列入出力レジスター４３０に提供される。
【００４５】
以上のように、直列インターフェース装置４００は直列入出力レジスター４３０を利用してデータ送信動作を遂行しながら、同時にデータの受信動作も遂行することができるようになる。
【００４６】
【発明の効果】
以上のような本発明によると、単一のシフトレジスターを使用してデータ送受信動作を遂行するようになるので、直列インターフェース装置に具備されるレジスターの大きさを減少させる効果がある。その上に処理されるデータの基本単位が８ビット、１６ビット、３２ビット、、、等で増加される場合に従来の直列インターフェース装置は送受信による各々のシフトレジスターを使用しなければならないので、直列インターフェース装置に具備されるレジスターの大きさが急激に増加されたが、本発明によると、このような問題点を最小化されることができるようになる効果がある。
【図面の簡単な説明】
【図１】 従来の直列インターフェース装置がＣＯＤＥＣインターフェースに使われた例を示す図面である。
【図２】 従来の直列インターフェース装置の内部構成を詳細に示す図面である。
【図３】 本発明の実施形態による送受信兼用のレジスターを持つ直列インターフェース装置の詳細回路図である。
【図４】 図３に図示された制御信号発生部の一例としての詳細回路図である。
【図５】 本発明の直列インターフェース装置の動作による重要部分のタイミング図である。
【符号の説明】
１００：ＤＳＰ
１１０：選択部
１２０：制御バス
１３０：データバス
２００：直列インターフェース装置
３００：ＣＯＤＥＣ
【発明の属する技術分野】
本発明は直列インターフェース装置（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ；ＳＩＵ）に関するものであり、具体的には同一なシフトレジスター（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を利用してデータ受信が可能な直列インターフェース装置に関するものである。
【０００２】
【従来の技術】
直列インターフェース装置（Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ；ＳＩＵ）というのは、互いに違う装置間に直列のデータを送受信するためのインターフェース装置である。直列インターフェース装置の使用例としてはＣＯＤＥＣ（ＣＯｄｅｒーＤＥＣｏｄｅｒ）のインターフェースがある。
【０００３】
図１は従来の直列インターフェース装置がＤＳＰとＣＯＤＥＣ間に使用された例を示す図面であり、図２は従来の直列インターフェース装置の内部構成を詳細に示す図面である。
【０００４】
図１に図示されたように、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１００とＣＯＤＥＣ３００間に直列インターフェース装置２００が位置して相互間にデータ送受信のためのインターフェースを遂行する。
【０００５】
直列インターフェース装置２００はＣＯＤＥＣ３００から直列データ（ｓｅｒｉａｌ ｄａｔａ）を受信し、これを並列データ（ｐａｒａｌｌｅｌ ｄａｔａ）に変換してデータバス１３０を通じてＤＳＰ１００に提供する。又、直列インターフェース装置２００はＤＳＰ１００からデータバス１３０を通じて提供された並列データを直列データに変換してＣＯＤＥＣ３００に伝送する。そして、データ送受信が完了される毎始点ごとにインターラプト信号（ＣＩＮＴ）を発生してＤＳＰ１００に提供するので、ＤＳＰ１００はこれを認識させる。
【０００６】
一方、ＤＳＰ１００は選択部１１０に直列インターフェース装置２００を選択するための複数の制御信号を出力する。選択部１１０はＤＳＰ１００から選択信号を提供してもらって、これをデコード（ｄｅｃｏｄｅ）して制御バス１２０を通じて選択制御信号１１１を出力して該当される装置を選択するようになる。
【０００７】
従って、ＤＳＰ１００が直列インターフェース装置２００を選択するための選択信号を出力すると、選択部１１０は直列インターフェース装置２００に該当される複数の制御信号を出力するので、直列インターフェース装置２００は動作ができるようになる。
【０００８】
そして、直列インターフェース装置２００がＣＯＤＥＣ３００とデータ送受信する時にはＣＯＤＥＣ３００からフレーム同期信号（Ｆｒａｍｅ Ｓｙｎｃ Ｓｉｇｎａｌ；Ｆｓｙｎｃ）とシフトクロック（Ｓｈｉｆｔ Ｃｌｏｃｋ；Ｓｆｔｃｌｋ）を含む複数の制御信号を提供してもらってこれに依拠してデータ送受信動作を遂行する。
【０００９】
前記のような直列インターフェース装置２００はインターフェースのための複数のレジスターを具備しているし、データビット数によりレジスターのビット数が決定される。添付図面図２に従来の直列インターフェース装置の詳細回路図を図示した。
【００１０】
図２に図示されたように、従来の直列インターフェース装置２００は、大きく分けて、受信シフトレジスター（Ｒｅｃｅｉｖｅ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ；ＲＸＳＲ）２１０と、受信目的レジスター（Ｒｅｃｅｉｖｅ Ｄｅｓｔｉｎａｔｉｏｎ Ｒｅｇｉｓｔｅｒ；ＲＸＤＲ）２２０と、伝送目的レジスター（Ｔｒａｎｓｍｉｔ Ｄｅｓｔｉｎａｔｉｏｎ Ｒｅｇｉｓｔｅｒ；ＴＸＤＲ）２３０と、伝送シフトレジスター（Ｔｒａｎｓｍｉｔ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ；ＴＸＳＲ）２４０と、制御信号発生部２５０とを含んでいる。
【００１１】
受信シフトレジスター２１０は外部から直列データを受信し、受信完了する時、これを受信目的レジスター２２０に提供しなければならない。受信目的レジスター２２０は読出制御信号ｒｄ＿ｒｘｄの入力に応答して受信完了されたデータをデータバス１３０を通じてＤＳＰ１００に提供する。
【００１２】
伝送目的レジスター２３０は書込制御信号ｗｒ＿ｔｘｄの入力に応答してデータバス１３０を通じてＤＳＰ１００からデータを入力してもらい、これは伝送シフトレジスター２４０に提供される。伝送シフトレジスター２４０は直列にデータを出力するようになる。
【００１３】
そして、制御信号発生部２５０はクロック信号ＣＬＫ、シフトクロックＳｆｔｃｌｋ、フレーム同期信号Ｆｓｙｎｃを提供してもらって該当される制御信号を該当レジスターに提供する。
【００１４】
【発明が解決しようとする課題】
ところで、以上のような従来の直列インターフェース装置はインターフェースするようになる装置間に互いに別のクロックを使用する原因により送受信による各々のレジスターを使用しなればならない。それで、送信と受信による各々のレジスターを使用しなければならないので、直列インターフェース装置の大きさが増加される問題点があった。
【００１５】
その上、処理されるデータビット数が増加される場合にはこれにより該当レジスターのビット数も増加するようになり、直列インターフェース装置の大きさがより増加される問題点があった。
【００１６】
万一、データ送受信のために各々使用されたシフトレジスターを単一なシフトレジスターに代替し、この単一シフトレジスターを使用して直列データの送受信ができると、直列インターフェース装置の大きさを減少させることができる。又、処理されるデータビット数が増加しても該当されるデータビットに適合した単一シフトレジスターを使用すればよいので、直列インターフェース装置の大きさの増加は微少するようになる。
【００１７】
従って、本発明の目的は上述した諸般問題点を解決するために提案されたものであり、直列データの送受信が可能な送受信兼用のレジスターを具備した直列インターフェース装置を提供することである。
【００１８】
【課題を解決するための手段】
上述したような本発明の目的を達成するための本発明の特徴によると、第１装置及び第２装置の二つの装置間に直列データを送受信する直列インターフェース装置は、（ａ）書込制御信号ｗｒ＿ｔｘｄの入力に応答して前記第１装置よりデータバスを介してデータ伝送のための伝送データが貯蔵される伝送目的レジスターと、（ｂ）データ伝送する時、前記伝送目的レジスターより前記伝送データを提供してもらって、データ伝送のための同期信号であるシフトクロックＳｆｔｃｌｋに同期して前記伝送データを出力し、同時に前記第２装置より受信データを入力してもらう直列入出力レジスターと、（ｃ）前記シフトクロックＳｆｔｃｌｋに同期して前記直列入出力レジスターより前記伝送データを提供してらって、伝送する伝送レジスターと、（ｄ）伝送データの直列伝送完了及び受信データの直列受信完了する時に前記直列入出力レジスターから受信データを提供してもらって貯蔵し、読出制御信号ｒｄ＿ｒｘｄの入力に応答して前記受信データをデータバスを介して前記第１装置に出力する受信目的レジスターと、（ｅ）直列データの送受信動作による複数の諸般制御信号を発生する制御信号発生部を含み、前記伝送データの直列伝送完了及び受信データの直列受信完了する時に前記直列入出力レジスターから受信データが前記受信目的レジスターに提供された後、前記伝送目的レジスターに貯蔵された伝送データが前記直列入出力レジスターに提供され、
前記制御信号発生部は（ａ）単位データを区分するためのフレーム同期信号Ｆｓｙｎｃを入力してもらい、前記シフトクロックＳｆｔｃｌｋの入力に同期して半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃを出力する半フレーム同期信号発生部と、（ｂ）前記半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃの入力によって、イネーブルされて入力されるクロック信号ＣＬＫをカウントし、各カウント結果により第１レジスター制御信号ｌｄｒｄ、第２レジスター制御信号ｌｄｔｓの順に、第１レジスター制御信号ｌｄｒｄ及び第２レジスター制御信号ｌｄｔｓを順次、出力するレジスター制御信号発生部と、前記シフトクロックＳｆｔｃｌｋを入力してもらって、カウントして単位データ送受信の完了によるインターラプト信号ＣＩＮＴを出力するインターラプト発生部を含み、直列入出力レジスターに受信された受信データが、前記第１レジスター制御信号ｌｄｒｄの出力により前記受信目的レジスターに提供され、前記伝送目的レジスターに貯蔵された伝送データが、前記第２レジスター制御信号ｌｄｔｓの出力により前記直列入出力レジスターに提供されることを特徴とする。
【００１９】
この実施例において、直列入出力レジスターはシフトレジスターである。
【００２０】
この実施例において、伝送レジスターは１ビットレジスターである。
【００２２】
この実施例において、半フレーム同期信号発生部は、（ａ）シフトクロックに同期してフレーム同期信号を入力してもらって、出力するレジスターと、（ｂ）レジスターの出力とクロック信号とを論理積（ＡＮＤ）演算してその演算結果を半フレーム同期信号として出力する論理回路を含む。
【００２３】
この実施例において、インターラプト発生部は単位データに対応されたビット数を持つカウンターで構成される。
【００２４】
この実施例において、レジスター制御信号発生部は単位データに対応されたビット数を持つカウンターで構成される。
【００２５】
この実施例において、直列インターフェース装置は単一チップで形成される。
【００２６】
以上のような本発明によると、直列入出力レジスターは伝送目的レジスターから伝送データを提供してもらって、伝送レジスターに１ビットずつ出力してデータを伝送し、データ伝送と同時に直列入出力レジスターは受信データを１ビットずつ入力してもらう。伝送データの伝送が完了されると、これと同時に受信データの受信も完了され、つづいて、直列入出力レジスターに受信されたデータは受信目的レジスターで提供され、該当装置に提供される。
【００２７】
【発明の実施の形態】
以下、本発明による実施形態を添付された図面を参照して詳細に説明する。
【００２８】
図３は本発明の実施形態による送受信兼用のレジスターを持つ直列インターフェース装置の詳細回路図である。
【００２９】
図３に図示されたように、本発明による新規な直列インターフェース装置４００は大きくは受信目的レジスター４１０と、伝送目的レジスター４２０と、直列入出力レジスター４３０と、伝送レジスター４４０と、制御信号発生部４５０を含んで構成される。
【００３０】
各レジスターは単位データビット数に対応されたビット数を持つレジスターである。要するに、単位データが８ビットの場合、各々８ビットレジスターで構成され、単位データが１６ビットである場合、１６ビットレジスターで構成される。特に、直列入出力レジスター４３０は直列入出力のためにシフトレジスターで構成され、伝送レジスター４４０は１ビットレジスターで構成される。
【００３１】
前記のように構成された直列インターフェース装置４００は二つの装置間にデータ送受信によるインターフェースを遂行する。データ送受信する時に二つの装置中、第１装置により書込制御信号ｗｒ＿ｔｘｄ、読出制御信号ｒｄ＿ｒｘｄ及び直列インターフェース装置をイネーブルさせるための選択信号を提供してもらうようになる。そして、第２装置により直列データ送受信によるフレーム同期信号Ｆｓｙｎｃ、シフトクロック（Ｓｆｔｃｌｋ）を提供してもらうようになる。そして、直列インターフェース装置４００が搭載されるシステムから該当クロック信号ＣＬＫを提供してもらうようになる。
【００３２】
前記のようないろいろな信号の入力に応答して直列インターフェース装置４００が動作するようになり、各単位データ、要するに、８ビット、１６ビット、３２ビット、、、等の段位データの伝送が完了される始点で該当装置に単位データの送受信が完了されたことを知らせるためのインターラプト信号ＣＩＮＴを出力するようになる。
【００３３】
再び、図３を参照してより具体的に各構成部分の動作を説明すると、次のようである。
【００３４】
まず、伝送目的レジスター４２０は書込制御信号ｗｒ＿ｔｘｄの入力に応答して該当伝送データを提供してもらって貯蔵する。伝送目的レジスター４２０は制御信号発生部４５０で提供される第１レジスター制御信号ｌｄｔｓの入力に応答して貯蔵された伝送データを直列入出力レジスター４３０に提供するようになる。
【００３５】
つづいて、直列入出力レジスター４３０は伝送データをシフトクロック（Ｓｈｆｃｌｋ）のネガティブエッジ（ｎｅｇａｔｉｖｅ ｅｄｇｅ）で伝送レジスター４４０に１ビットずつシフトして出力し、これと同時にデータ受信ラインＤＲＸから受信データを入力してもらう。つづいて、伝送レジスター４４０はシフトクロック（Ｓｈｆｃｌｋ）のポジティブエッジ（ｐｏｓｉｔｉｖｅ ｅｄｇｅ）で入力してもらう１ビットデータをデータ送信ラインＤＴＸに出力するようになる。
【００３６】
前記のようなデータの直列送受信の動作による直列インターフェース装置４００の各部分の動作によるタイミング図が添付図面図５に図示されている。
【００３７】
図５に図示されたタイミング図の場合は単位データが８ビットの場合を図示したものである。例えば、直列入出力レジスター４３０は８ビットの伝送データを各々１ビットずつシフトクロック（Ｓｈｆｃｌｋ）のネガティブエッジで同期して１ビットずつ伝送レジスター４４０に提供する。同時に１ビットずつ受信データを入力してもらって、シフトするようになる。そして、伝送レジスター４４０は提供してもらう１ビットのデータをシフトクロック（Ｓｈｆｃｌｋ）のポジティブエッジで出力するようになる。このように、直列入出力レジスター４３０がシフトクロック（Ｓｈｆｃｌｋ）に同期してシフト動作を遂行して８ビットデータの送受信を完了するようになる。
【００３８】
この時、制御信号発生部４５０はまず、受信目的レジスター４１０に第２レジスター制御信号ｌｄｒｄを出力して、直列入出力レジスター４３０に受信完了された８ビットの受信データを入力してもらうようにする。続いて、第１レジスター制御信号ｌｄｔｓを送信目的レジスター４２０に出力して、送信目的レジスター４２０に貯蔵された伝送データが直列入出力レジスター４３０に提供されるようにする。このように、８ビットデータの送信が完了されると、制御信号発生部４５０はインターラプト信号ＣＩＮＴを該当装置に出力してデータ送受信完了されたこをを知らせるようになる。従って、該当装置は受信目的レジスター４１０に読出制御信号ｒｄ＿ｒｘｄを入力して受信されたデータを読出するようになる。
【００３９】
一方、制御信号発生部４５０はクロック信号ＣＬＫ、フレーム同期信号Ｆｓｙｎｃ、シフトクロック（Ｓｈｆｃｌｋ）を提供してもらい、これに応答して第１、第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄ及びインターラプト信号ＣＩＮＴを発生するようになる。このような、制御信号発生部４５０を構成した一例として詳細回路図が添付図面図４に図示されている。
【００４０】
図４に図示されたように、制御信号発生部４５０は大きく半フレーム同期信号発生部４５３と、レジスター制御信号発生部４５５と、インターラプト発生部４５４で構成される。
【００４１】
半フレーム同期信号発生部４５３はシフトクロック（Ｓｈｔｃｌｋ）に同期してフレーム同期信号Ｆｓｙｎｃを入力してもらって出力する１ビットのレジスター４５１と、レジスター４５１の出力と、フレーム同期信号Ｆｓｙｎｃを論理積（ＡＮＤ）してその結果を半フレーム同期信号（Ｈｌｆ＿Ｆｓｙｎｃ）に出力する論理回路４５２を含んで構成される。レジスター４５１はフリップフロップ（ｆｌｉｐ−ｆｌｏｐ）で構成ができるし、論理回路４５２はアンドゲート（ＡＮＤ ｇａｔｅ）で構成できる。
【００４２】
インターラプト発生部４５４は単位データのビット数に対応されたカウンターで構成可能である。要するに、単位データが８ビットであると、３ビットカウンターに、１６ビットの場合、４ビットカウンターで構成可能である。それで、単位データが８ビットである場合、シフトクロックＳｈｆｃｌｋが八回入力されると、インターラプト信号ＣＩＮＴを出力するようになる。
【００４３】
そして、レジスター制御信号発生部４５５は半フレーム同期信号（Ｈｌｆ＿Ｆｓｙｎｃ）の入力により、イネーブルされ、入力されるクロック信号ＣＬＫをカウンターし、各カウンター結果により第１及び第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄ中、該当信号を出力するようになる。レジスター制御信号発生部４５５はカウンターで構成ができるし、インターラプト発生部４５４を構成するカウンターと同一なビット数を持つカウンターを使用して構成が可能である。特に、レジスター制御信号発生部４５５はイネーブルされる区間で順次的に第１及び第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄを発生するようになる。要するに、第２レジスター制御信号ｌｄｒｄは入力されるクロック信号ＣＬＫの２，３，４番目クロック区間で発生され、第１レジスター制御信号ｌｄｔｓは入力されるクロック信号ＣＬＫの４，５，６番目クロック区間で発生される。
【００４４】
図５に図示されたように、第１及び第２レジスター制御信号ｌｄｔｓ、ｌｄｒｄはフレーム同期信号Ｆｓｙｎｃと、半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃが有効な区間で発生される。従って、直列入出力レジスター４３０に受信された受信データが受信目的レジスター４１０に提供され、つづいて、送信目的レジスター４２０に貯蔵された伝送データが直列入出力レジスター４３０に提供される。
【００４５】
以上のように、直列インターフェース装置４００は直列入出力レジスター４３０を利用してデータ送信動作を遂行しながら、同時にデータの受信動作も遂行することができるようになる。
【００４６】
【発明の効果】
以上のような本発明によると、単一のシフトレジスターを使用してデータ送受信動作を遂行するようになるので、直列インターフェース装置に具備されるレジスターの大きさを減少させる効果がある。その上に処理されるデータの基本単位が８ビット、１６ビット、３２ビット、、、等で増加される場合に従来の直列インターフェース装置は送受信による各々のシフトレジスターを使用しなければならないので、直列インターフェース装置に具備されるレジスターの大きさが急激に増加されたが、本発明によると、このような問題点を最小化されることができるようになる効果がある。
【図面の簡単な説明】
【図１】 従来の直列インターフェース装置がＣＯＤＥＣインターフェースに使われた例を示す図面である。
【図２】 従来の直列インターフェース装置の内部構成を詳細に示す図面である。
【図３】 本発明の実施形態による送受信兼用のレジスターを持つ直列インターフェース装置の詳細回路図である。
【図４】 図３に図示された制御信号発生部の一例としての詳細回路図である。
【図５】 本発明の直列インターフェース装置の動作による重要部分のタイミング図である。
【符号の説明】
１００：ＤＳＰ
１１０：選択部
１２０：制御バス
１３０：データバス
２００：直列インターフェース装置
３００：ＣＯＤＥＣ
Claims (7)
- 第１装置及び第２装置の二つの装置間に直列データを送受信する直列インターフェース装置において、（ａ）書込制御信号ｗｒ＿ｔｘｄの入力に応答して前記第１装置よりデータバスを介してデータ伝送のための伝送データが貯蔵される伝送目的レジスターと、（ｂ）データ伝送する時、前記伝送目的レジスターより前記伝送データを提供してもらって、データ伝送のための同期信号であるシフトクロックＳｆｔｃｌｋに同期して前記伝送データを出力し、同時に前記第２装置より受信データを入力してもらう直列入出力レジスターと、（ｃ）前記シフトクロックＳｆｔｃｌｋに同期して前記直列入出力レジスターより前記伝送データを提供してらって、伝送する伝送レジスターと、（ｄ）伝送データの直列伝送完了及び受信データの直列受信完了する時に前記直列入出力レジスターから受信データを提供してもらって貯蔵し、読出制御信号ｒｄ＿ｒｘｄの入力に応答して前記受信データをデータバスを介して前記第１装置に出力する受信目的レジスターと、（ｅ）直列データの送受信動作による複数の諸般制御信号を発生する制御信号発生部を含み、前記伝送データの直列伝送完了及び受信データの直列受信完了する時に前記直列入出力レジスターから受信データが前記受信目的レジスターに提供された後、前記伝送目的レジスターに貯蔵された伝送データが前記直列入出力レジスターに提供され、
前記制御信号発生部は（ａ）単位データを区分するためのフレーム同期信号Ｆｓｙｎｃを入力してもらい、前記シフトクロックＳｆｔｃｌｋの入力に同期して半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃを出力する半フレーム同期信号発生部と、（ｂ）前記半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃの入力によって、イネーブルされて入力されるクロック信号ＣＬＫをカウントし、各カウント結果により第１レジスター制御信号ｌｄｒｄ、第２レジスター制御信号ｌｄｔｓの順に、第１レジスター制御信号ｌｄｒｄ及び第２レジスター制御信号ｌｄｔｓを順次、出力するレジスター制御信号発生部と、前記シフトクロックＳｆｔｃｌｋを入力してもらって、カウントして単位データ送受信の完了によるインターラプト信号ＣＩＮＴを出力するインターラプト発生部を含み、直列入出力レジスターに受信された受信データが、前記第１レジスター制御信号ｌｄｒｄの出力により前記受信目的レジスターに提供され、前記伝送目的レジスターに貯蔵された伝送データが、前記第２レジスター制御信号ｌｄｔｓの出力により前記直列入出力レジスターに提供されることを特徴とする送受信兼用のレジスターを持つ直列インターフェース装置。 - 前記直列入出力レジスターはシフトレジスターであることを特徴とする請求項１に記載の送受信兼用のレジスターを持つ直列インターフェース装置。
- 前記伝送レジスターは１ビットレジスターであることを特徴とする請求項１に記載の送受信兼用のレジスターを持つ直列インターフェース装置。
- 前記半フレーム同期信号発生部は、（ａ）前記シフトクロックＳｈｔｃｌｋに同期して前記フレーム同期信号Ｆｓｙｎｃを入力してもらって、出力するレジスターと、（ｂ）前記レジスターの出力と前記フレーム同期信号Ｆｓｙｎｃとを論理積（ＡＮＤ）演算してその演算結果を前記半フレーム同期信号Ｈｌｆ＿Ｆｓｙｎｃとして出力する論理回路を含むことを特徴とする請求項１に記載の送受信兼用のレジスターを持つ直列インターフェース装置。
- 前記インターラプト発生部は単位データに対応されたビット数を持つカウンターで構成されることを特徴とする請求項項１に記載の送受信兼用のレジスターを持つ直列インターフェース装置。
- 前記レジスター制御信号発生部は単位データに対応されたビット数を持つカウンターで構成されることを特徴とする請求項１に記載の送受信兼用のレジスターを持つ直列インターフェース装置。
- 前記直列インターフェース装置は単一チップで形成されることを特徴とする請求項１に記載の送受信兼用のレジスターを持つ直列インターフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970041292A KR100240873B1 (ko) | 1997-08-26 | 1997-08-26 | 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치 |
| KR199741292 | 1997-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149445A JPH11149445A (ja) | 1999-06-02 |
| JP4098410B2 true JP4098410B2 (ja) | 2008-06-11 |
Family
ID=19518740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23197398A Expired - Fee Related JP4098410B2 (ja) | 1997-08-26 | 1998-08-18 | 送受信兼用のレジスターを持つ直列インターフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6658582B1 (ja) |
| JP (1) | JP4098410B2 (ja) |
| KR (1) | KR100240873B1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7200767B2 (en) * | 2002-12-27 | 2007-04-03 | Texas Instruments Incorporated | Maintaining synchronization of multiple data channels with a common clock signal |
| US7167997B1 (en) * | 2004-01-29 | 2007-01-23 | Integrated Device Technology, Inc. | Apparatus and method for limiting data transmission rates |
| CN1926799B (zh) * | 2004-03-01 | 2011-01-19 | Nxp股份有限公司 | 包括相互异步电路模块的电路 |
| AR048709A1 (es) * | 2004-04-26 | 2006-05-17 | Cp Kelco Aps | Composicion dermoprotectora para controlar la alcalinidad y uso de la misma |
| US7747833B2 (en) | 2005-09-30 | 2010-06-29 | Mosaid Technologies Incorporated | Independent link and bank selection |
| JP5193045B2 (ja) | 2005-09-30 | 2013-05-08 | モサイド・テクノロジーズ・インコーポレーテッド | 出力制御部を備えたメモリ |
| US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
| US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| US8069328B2 (en) | 2006-03-28 | 2011-11-29 | Mosaid Technologies Incorporated | Daisy chain cascade configuration recognition technique |
| US8364861B2 (en) | 2006-03-28 | 2013-01-29 | Mosaid Technologies Incorporated | Asynchronous ID generation |
| US8335868B2 (en) * | 2006-03-28 | 2012-12-18 | Mosaid Technologies Incorporated | Apparatus and method for establishing device identifiers for serially interconnected devices |
| US7551492B2 (en) | 2006-03-29 | 2009-06-23 | Mosaid Technologies, Inc. | Non-volatile semiconductor memory with page erase |
| ES2498096T3 (es) * | 2006-03-31 | 2014-09-24 | Mosaid Technologies Incorporated | Esquema de control de sistema de memoria Flash |
| EP2487794A3 (en) * | 2006-08-22 | 2013-02-13 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
| US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
| US8700818B2 (en) | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
| US7817470B2 (en) * | 2006-11-27 | 2010-10-19 | Mosaid Technologies Incorporated | Non-volatile memory serial core architecture |
| US8271758B2 (en) | 2006-12-06 | 2012-09-18 | Mosaid Technologies Incorporated | Apparatus and method for producing IDS for interconnected devices of mixed type |
| US7853727B2 (en) | 2006-12-06 | 2010-12-14 | Mosaid Technologies Incorporated | Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection |
| US8331361B2 (en) | 2006-12-06 | 2012-12-11 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
| US7818464B2 (en) * | 2006-12-06 | 2010-10-19 | Mosaid Technologies Incorporated | Apparatus and method for capturing serial input data |
| US8010709B2 (en) * | 2006-12-06 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
| US7529149B2 (en) * | 2006-12-12 | 2009-05-05 | Mosaid Technologies Incorporated | Memory system and method with serial and parallel modes |
| US8984249B2 (en) * | 2006-12-20 | 2015-03-17 | Novachips Canada Inc. | ID generation apparatus and method for serially interconnected devices |
| US8010710B2 (en) * | 2007-02-13 | 2011-08-30 | Mosaid Technologies Incorporated | Apparatus and method for identifying device type of serially interconnected devices |
| KR101494023B1 (ko) * | 2007-02-16 | 2015-02-16 | 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 | 반도체 장치 및 상호접속된 장치들을 갖는 시스템에서의 전력 소비를 감소시키는 방법 |
| US8086785B2 (en) * | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
| US7796462B2 (en) | 2007-02-22 | 2010-09-14 | Mosaid Technologies Incorporated | Data flow control in multiple independent port |
| WO2008101316A1 (en) * | 2007-02-22 | 2008-08-28 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
| US7913128B2 (en) * | 2007-11-23 | 2011-03-22 | Mosaid Technologies Incorporated | Data channel test apparatus and method thereof |
| US7983099B2 (en) | 2007-12-20 | 2011-07-19 | Mosaid Technologies Incorporated | Dual function compatible non-volatile memory device |
| US7940572B2 (en) | 2008-01-07 | 2011-05-10 | Mosaid Technologies Incorporated | NAND flash memory having multiple cell substrates |
| US8037097B2 (en) * | 2008-05-30 | 2011-10-11 | Yahoo! Inc. | Universal device identifier for globally identifying and binding disparate device identifiers to the same mobile device |
| US8134852B2 (en) | 2008-10-14 | 2012-03-13 | Mosaid Technologies Incorporated | Bridge device architecture for connecting discrete memory devices to a system |
| US7957173B2 (en) * | 2008-10-14 | 2011-06-07 | Mosaid Technologies Incorporated | Composite memory having a bridging device for connecting discrete memory devices to a system |
| US20100115172A1 (en) * | 2008-11-04 | 2010-05-06 | Mosaid Technologies Incorporated | Bridge device having a virtual page buffer |
| US8549209B2 (en) * | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
| US8924802B2 (en) * | 2011-08-17 | 2014-12-30 | Texas Instruments Incorporated | IC TAP with dual port router and additional capture input |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654529A (en) * | 1979-10-08 | 1981-05-14 | Nec Corp | Data processor |
| US4342001A (en) * | 1980-03-17 | 1982-07-27 | Rca Corporation | Differential amplifier having a low-pass characteristic |
| JPS6053349B2 (ja) * | 1981-06-19 | 1985-11-25 | 株式会社日立製作所 | 画像処理プロセツサ |
| DE3375611D1 (en) * | 1983-03-29 | 1988-03-10 | Ibm | Bus interface device for a data processing system |
| US4641276A (en) * | 1984-10-22 | 1987-02-03 | General Electric Company | Serial-parallel data transfer system for VLSI data paths |
| US4715052A (en) * | 1986-03-10 | 1987-12-22 | Texas Instruments Incorporated | Frequency divide by N circuit |
| US5204739A (en) * | 1992-02-07 | 1993-04-20 | Karl Suss America, Inc. | Proximity mask alignment using a stored video image |
| FR2757001B1 (fr) * | 1996-12-05 | 1999-02-05 | Sgs Thomson Microelectronics | Dispositif de decoupage de la periode d'un signal en n parties quasi-egales |
-
1997
- 1997-08-26 KR KR1019970041292A patent/KR100240873B1/ko not_active IP Right Cessation
-
1998
- 1998-08-18 JP JP23197398A patent/JP4098410B2/ja not_active Expired - Fee Related
- 1998-08-26 US US09/140,259 patent/US6658582B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11149445A (ja) | 1999-06-02 |
| KR100240873B1 (ko) | 2000-01-15 |
| US6658582B1 (en) | 2003-12-02 |
| KR19990018174A (ko) | 1999-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4098410B2 (ja) | 送受信兼用のレジスターを持つ直列インターフェース装置 | |
| JPH0541716A (ja) | デジタル伝送方式 | |
| JPH03147045A (ja) | 同期化バッファ回路 | |
| JPH0816513A (ja) | 周辺装置とシリアルのデジタルデータを交換するための、プロセッサに組み付けられたインターフェース回路 | |
| JP3846871B2 (ja) | パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム | |
| JPS60241150A (ja) | デ−タ転送装置 | |
| JPH11504741A (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JP4075155B2 (ja) | デジタルオーディオデータのデータ伝送方法 | |
| JPH01243743A (ja) | インタフェース | |
| KR0180668B1 (ko) | Td-버스의 전송라인을 감소시키는 디바이스 측의 데이타 수신장치 | |
| JP2944412B2 (ja) | データ転送方法およびデータ転送方式 | |
| JPH0744584B2 (ja) | 割込信号の送信方法とその装置 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JPH0470947A (ja) | 信号処理回路 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPH05108564A (ja) | データ転送バスシステム | |
| JP2000010917A (ja) | クロック同期式シリアルインターフェース回路 | |
| JPH04249947A (ja) | 通信制御装置 | |
| JP2002215569A (ja) | 入出力装置 | |
| JPS5995753A (ja) | デ−タ転送方式 | |
| JPH04323757A (ja) | シリアルデ−タ伝送装置 | |
| JPS59138147A (ja) | デ−タ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |