JP4084932B2 - トレンチを有するメモリセルおよび該メモリセルを製造するための方法 - Google Patents
トレンチを有するメモリセルおよび該メモリセルを製造するための方法 Download PDFInfo
- Publication number
- JP4084932B2 JP4084932B2 JP2001063911A JP2001063911A JP4084932B2 JP 4084932 B2 JP4084932 B2 JP 4084932B2 JP 2001063911 A JP2001063911 A JP 2001063911A JP 2001063911 A JP2001063911 A JP 2001063911A JP 4084932 B2 JP4084932 B2 JP 4084932B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- dielectric layer
- layer
- region
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、基板に形成されたトレンチを有するメモリセルに関する。このトレンチは、トレンチキャパシタと、このトレンチキャパシタの上方のバーティカルトランジスタとをトレンチ内に配置するのに適している。
【0002】
さらに本発明は、このようなメモリセルを製造するための方法に関する。
【0003】
【従来の技術】
メモリ構成素子、例えばDRAM(ダイナミック・ランダム・アクセス・メモリ)はセルフィールドと、制御周辺部材とから構成されていて、このセルフィールドには個々のメモリセルが配置されている。
【0004】
DRAMチップはメモリセルのマトリックスを保持し、このマトリックスは行と列の形で配置されていて、ワードラインとビットラインとによって制御される。メモリセルからのデータの読み出し、またはメモリセルへのデータの書き込みは適したワードラインとビットラインとのアクティブ化によって操作される。
【0005】
一般的にはDRAMメモリセルはコンデンサに接続されたトランジスタを有している。このトランジスタはとりわけ2つの拡散領域から構成されている。これら2つの拡散領域はゲートによって制御されるチャネルによって互いに分離されている。電流の方向に関連して、一方の拡散領域をドレイン領域として、他方の拡散領域をソース領域として示す。
【0006】
これらの拡散領域の一方はビット線に接続されており、他方の拡散領域はコンデンサに接続されている。ゲートはワード線に接続されている。ゲートに最適な電圧を印可することによって、トランジスタは拡散領域の間のチャネルを通って流れる電流をオンオフに切り換えるように制御される。
【0007】
メモリ構成素子の改良された微細化によって集積密度は連続的に高められる。この集積密度の連続的な高まりとは、1つのメモリセルあたりに提供される面がさらに減少していくことを意味している。
【0008】
使用される面を効率的に利用するためにセレクトトランジスタ(Auswahltransistor)をバーティカルトランジスタとしてトレンチキャパシタの上方においてトレンチ内に形成することができる。このトレンチキャパシタと、バーティカルトランジスタとを有するメモリセルが、米国特許第5744386号明細書に記載されている。トレンチキャパシタまたはトランジスタに関する別の構成は米国特許第5177576号明細書、米国特許第5937296号明細書、米国特許第5977579号明細書および米国特許第5208657号明細書に記載されている。いずれにしろ上記した構成ではバーティカルトランジスタのゲートをワードラインに接続する際にかつバーティカルトランジスタのドレイン接続部をビットラインに接続する際に問題が生じる。微細化が進むにつれ、調整精度に関する両接続部への要求はさらに高められる。
【0009】
【発明が解決しようとする課題】
本発明の課題は製造プロセスを高める調整許容誤差を設けた、トレンチとエピタキシャル成長層とを有するメモリセルを提供することである。
【0010】
さらに本発明の課題はこのようなメモリセルを製造するための方法を提供することである。
【0011】
【課題を解決するための手段】
前記課題を解決するために本発明の構成では、基板が設けられており、トレンチが設けられていて、該トレンチが下方領域と、中央領域と、上方領域と、内壁とを有していて、トレンチが基板に配置されており、絶縁カラーが設けられていて、該絶縁カラーが前記中央領域においてトレンチの内壁に配置されており、誘電層が設けられていて、少なくともトレンチの下方領域に配置されており、導電性のトレンチ充填材が設けられていて、該トレンチ充填材が下方領域と中央領域とを少なくとも部分的に充填するように構成されており、エピタキシャル成長層が設けられていて、該エピタキシャル成長層がトレンチの上方領域においてトレンチの内壁および導電性のトレンチ充填材上に配置されており、絶縁トレンチが、メモリセルと、隣接し合う別のメモリセルとを取り囲むように配置されており、該メモリセルと、隣接する別のメモリセルとの間にドーピングされたアクティブ領域が形成されており、トレンチの上方領域において、エピタキシャル成長層の上方に、内側開口を有する第2の誘電層が配置されており、エピタキシャル成長層上で第2の誘電層の下方に第3の誘電層が配置されており、該第3の誘電層が、凹部をエピタキシャル成長層に形成しており、該エピタキシャル成長層が、導電性のトレンチ充填材に接続された下方のドーピング領域と、アクティブ領域に接続された上方のドーピング領域とを有しており、ゲート材料が、第3の誘電層上にかつ該第3の誘電層の凹部内に配置されており、少なくとも第2の誘電層の内側開口にまで到達するように構成されており、ゲート接続部が、ゲート材料上に配置されており、第2の誘電層の内側開口と、ガラス層とを通ってワードラインにまで延びており、ゲート接続部が、内側開口に対してセルフアライメントされて形成されており、ワードラインがビットラインの上方で延びているようにした。
【0012】
さらに前記課題を解決するために本発明の方法では、メモリセルを製造するための方法であって、下方領域と中央領域と上方領域と内壁とを有するトレンチを基板に形成し、次いで絶縁カラーを中央領域においてトレンチの内壁に形成し、次いで誘電層を少なくともトレンチの下方領域においてトレンチの内壁に形成し、次いで導電性のトレンチ充填材をトレンチの下方領域において誘電層上に、かつ少なくとも部分的にトレンチの中央領域において絶縁カラー上に形成し、次いで層をトレンチの上方領域において前記トレンチの内壁に、かつ導電性のトレンチ充填材上にエピタキシャル成長させる段階をふむ方法において、層をエピタキシャル成長させる際に、孔を層に形成し、該孔をゲート材料で充填し、次いで内側開口を有する第2の誘電層をトレンチの上方領域においてエピタキシャル成長層の上方に形成し、エピタキシャル成長層上に、かつ第2の誘電層の下方に第3の誘電層を形成し、第3の誘電層上にゲート材料を形成し、該ゲート材料を少なくとも第2の誘電層の内側開口にまで到達させ、基板の上方にガラス層を形成し、該ガラス層内に孔をエッチングすることにより、セルフアライメントされるゲート接続部を形成し、該孔が第2の誘電層の内側開口を解放し、かつ第2の誘電層を、内側開口を解放するようにエッチングするためのエッチングマスクとして、ゲート材料が解放されるまで使用するようにした。
【0013】
【発明の効果】
バーティカルトランジスタのチャネルがエピタキシャル成長層内に形成され、このチャネルにゲート酸化物が設けられる。ゲート材料はこのゲート酸化物上に位置している。
【0014】
第2の誘電層の利点は、この第2の誘電層によって、ワードラインをバーティカルトランジスタのゲート材料に繋ぐゲート接続部が、セルフアライメントされて形成できる点にある。
【0015】
この第2の誘電層はワードラインへの接続時におけるゲート材料を開放するようにエッチングするためのマスクとして働く。単に著しく大きい調整許容誤差を遵守するだけでよいという利点を有しており、これにより微細化プロセスがさらに促進される可能性が提供される。
【0016】
別の利点は、存在する面を効率よく利用するためにトレンチを接触部よりも広くかつワード線より広く形成できることにある。なぜならばエッチングプロセスは自動的に内側開口を第2の誘電層において開放するようにエッチングするからである。したがってわずかな誤差幅およびスペース節約されたワードラインレイアウトが可能である。
【0017】
本発明の有利な構成では、第2の誘電層の下方でエピタキシャル成長層上に第3の誘電層が配置されている。この装置では第3の誘電層はゲート酸化物である。有利には、このゲート酸化物はエピタキシャル成長層上に生ぜしめられ、チャネルをゲート材料から絶縁する。第2誘電層における開口はゲート材料の直径より小さく構成されている。
【0018】
さらに絶縁トレンチは、メモリセルと、隣接し合う別のメモリセルとを取り囲むように配置されており、該メモリセルと、隣接する別のメモリセルとの間にドーピングされたアクティブ領域が形成されていると有利である。この装置によって、隣接し合う2つのメモリセルはアクティブ領域に接続され、このアクティブ領域上に後でビットライン接触部を形成することができる。
【0019】
バーティカルトランジスタのチャネル領域がSOIトランジスタの場合のように絶縁されていないので有利である。バルク端子によりバーティカルトランジスタの制御能は改良され、このバーティカルトランジスタを最適なゲート電圧によって再び遮断状態に変えることができる。さらに絶縁トレンチは、1つのメモリセルと、隣接し合うメモリセルとを、残りのメモリセルに対して絶縁し、漏れ電流を減少もしくは防止するといる課題を有している。
【0020】
さらに本発明の別の有利な構成では、エピタキシャル成長層が、導電性のトレンチ充填材に接続された下方のドーピング領域と、アクティブ領域に接続された上方のドーピング領域とを有している。このドーピングされた領域はバーティカルトランジスタのソース領域およびドレイン領域である。
【0021】
本発明の有利な構成では、ビットラインがアクティブ領域上に延在していて、このビットラインがアクティブ領域にコンタクト接続されている。ビットラインは区分的に絶縁トレンチおよびアクティブ領域上をガイドされる。アクティブ領域はこれによりコンタクト形成される。ビットラインは、このような装置によって低い電力キャパシタンスを有している。このことは特にメモリセルの読み出しの際に有利である。なぜならばメモリセルにメモリされた電荷を、ビットラインに置き換えたいために、読み出しの際にはメモリセルキャパシタンスに対するビットラインキャパシタンスからの比率はできるだけ小さくしたいからである。さらにビットラインは低オームの材料から形成されており、メモリセルは迅速になる。
【0022】
本発明による別の有利な構成では、ビットラインが誘電性カラーによってカプセル化されている。この誘電体カラーを、ゲート接続部用のコンタクトホールのエッチング時にセルフアライメントするエッチングマスクとして使用することができ、したがってメモリセルの調整許容誤差が改良される。
【0023】
本発明の別の構成では、ゲート材料が、第3の誘電層上に配置されており、少なくとも第2の誘電層の内側開口にまで到達するように構成されている。さらにゲート接続部が、ゲート材料上に配置されており、第2の誘電層の内側開口と、ガラス層とを通ってワードラインにまで延びている。このワードラインをガラス層上に配置することができる。この装置によって、ゲート材料が第2の誘電層の内側開口を介してワードラインに接続されることは保証される。さらに有利な形式ではこのゲート接続部をセルフアライメントされるように形成することも可能である。
【0024】
本発明による別の有利な構成では、ワードラインがビットラインの上方で延びている。この装置によってワードラインとビットラインとの間の低い接続キャパシタンスが可能であり、これにより有利にはメモリセルの読み出しの際にワードラインからビットラインへのわずかな漏話が得られる。さらにこれにより全ビットラインキャパシタンスは減少される。メモリセルの速度は上がり、読出し確実性も高められる。
【0025】
本発明による別の有利な構成では、回路周辺部材が、ゲート電極を備えたトランジスタを有しており、このゲート電極がプロセス段階においてビットラインと一緒に形成されるようになっている。メモリセルフィールド用の制御論理を含む回路周辺部材での製造段階を、セルフィールドにおける構造化および層のための製造段階とを組み合せることにより、メモリの製造コストを減少させることができる。さらに周辺部材のトランジスタのゲート電極をセルフィールドのビットラインと一緒に同じ1段階において製造することができると非常に効果的である。
【0026】
メモリセルの別の有利な構成とは、1つのトレンチの他に別のトレンチが、大部分で六角形状のパターンをなして配置されている。この装置は、提供された面を最適に利用することができるという利点を有している。なぜならばトレンチの六角形状の配置は2次元的な配置では最も高い収容密度を有しているからである。これによりそれぞれ個々のトレンチを、隣接するトレンチとの間隔が均等であるように配置することができる。
【0027】
本発明の別の構成は従属請求項に記載されている。
【0028】
【発明の実施の形態】
次に本発明の実施形態を図面に記載した実施例に基づき詳説する。
【0029】
図面において同じ部材または機能的に同じ部材には同じ部材番号を付与した。
【0030】
図1には、トレンチ3を有するメモリセル1が示されており、このトレンチ3は基板2に形成されている。本実施例ではこの基板2は硼素、燐または砒素をドーピングをすることのできるシリコンから形成されている。トレンチ3は下方領域4と、中央領域5と上方領域6とを有している。さらにトレンチ3は内壁7を有している。トレンチ3の中央領域5および上方領域6では内壁7に絶縁カラー8が配置されている。この絶縁カラー8は汎用の形式ではシリコン酸化物から構成されている。さらに基板2上にはハードマスク50が位置しており、このハードマスク50はトレンチ3のエッチングのためのエッチングマスクとして働く。ハードマスク50は例えばシリコン窒化物から形成されている。トレンチ3の内壁7は下方領域4において誘電層9で覆われている。さらにこの誘電層9を選択的に中央領域5および上方領域6において絶縁カラー8上に位置させるかまたは絶縁カラー8下に、つまりトレンチ内壁7上に位置させることもできる。付加的にトレンチ3は導電性のトレンチ充填材10によって充填されている。この導電性のトレンチ充填材10は例えばドーピングされたシリコンから成っている。導電性のトレンチ充填材10は内側のキャパシタ電極として働き、外側に位置する基板2は外側のキャパシタ電極として働く。このキャパシタ誘電体は誘電層9によって形成される。
【0031】
図1に示したメモリセルを形成するための製造方法は、汎用の形式ではシリコン窒化物から形成されるハードマスク50の堆積に基づく。このハードマスク50を製造するために例えばLPCVD法(低圧化学気相堆積法)が使用される。次いでこのハードマスク50は構造化され、トレンチ3のエッチング用のエッチングマスクとして使用される。トレンチ3のエッチング後、このトレンチ3は誘電層9によって覆われる。この誘電層9は汎用の形式でシリコン酸化物またはシリコン窒化物、またはこれらの組合せ例えば熱的な方法およびCVD法によって形成される酸化窒化物から構成される。次いで行われる方法段階では、絶縁カラー8がトレンチ3の中間領域5および上方領域6に形成される。
【0032】
汎用の形式において基板2は単結晶シリコンから形成されている。この絶縁カラー8は汎用の形式でCVDプロセスにおいて被着されるシリコン酸化物から形成されている。導電性のトレンチ充填材10は本実施例では高濃度でドーピングされた多結晶シリコンから形成されており、汎用の形式で同様にCVDプロセスにおいてトレンチ内に充填される。
【0033】
図2に関連して、導電性のトレンチ充填材10と絶縁カラー8とが、トレンチ3の上方領域6から取り除かれるように掘り下げられる。この実施例に示したように選択的に誘電層9が設けられている場合には、この誘電層9はまずトレンチ3の上方領域6に残されたままである。なぜならば導電性のトレンチ充填材10と絶縁カラー10とを掘り下げる掘り下げプロセスは窒化物を含有する誘電層9に対して選択的であるからである。
【0034】
図3に関連して、次の段階では選択的に設けられた誘電層9がトレンチ3の上方領域6から取り除かれる。この方法段階により基板2はトレンチ3の上方領域6における内壁7で解放される。
【0035】
図4に関連して、別の堀下げプロセスが選択的に完全または部分的に行われる。この場合、導電性のトレンチ充填材10と絶縁カラー8とは、トレンチ3の上方領域6および中央領域5から部分的に取り除かれる。また誘電層9が設けられている場合には、この誘電層9は上方領域6および中央領域5におけるトレンチ内壁7に残されたままである。なぜならばトレンチ充填材10と絶縁カラー8とは誘電層9に対して選択的に取り除かれるからである。
【0036】
図5に関連して、エピタキシャル成長層11が、エピタキシ段階においてトレンチ3の上方領域5および中央領域6に成長させられる。この場合、エピタキシャル成長により形成させられるシリコンは、すでに設けられているシリコン上に成長させられる。ここでは2つの成長ゾーンが存在する。一方の成長ゾーンは、導電性のトレンチ充填材10上に成長させられた多結晶エピタキシャル成長層51であり、他方のエピタキシャル成長層はトレンチ3の内壁7上に成長させられた単結晶成長による環状体52である。選択的にトランジスタのしきい値電圧を調整するためにチャネル領域においてドーピングが施されている。さらにトレンチ3内でエピタキシャル成長させられたシリコンによって構成される孔を、選択的に、ゲートに対してトランジスタキャパシタンスを減少させるために、下方領域4においてCVD酸化物によって下方のドーピング領域18の外方拡散の高さにまで充填することもできる。
【0037】
図6に関連して、第3の誘電層14がエピタキシャル成長層11上に形成される。この第3の誘電層14はあとでゲート酸化物として働く。
【0038】
図7に関連して、ゲート材料23が基板表面上に形成されている。このゲート材料23は汎用の形式では高濃度でドーピングされた多結晶シリコンである。次いで行われるCMP(化学機械研磨)プロセスにおいてゲート材料23は、基板の表面から取り除かれ、トレンチ3内の第3の誘電体14の上方にだけ残される。
【0039】
図9に関連して、別の掘下げプロセスが行われる。この場合、ゲート材料23と第3の誘電層14とエピタキシャル成長層11とが部分的にトレンチ3の上方領域から取り除かれる。
【0040】
図10に関連して、ドーピングプロセスにおいてドーピング材料がトレンチ3の上方領域と、隣接する基板2とに入れられる。上方のドーピング領域19は入れられたドーピング材料によって形成される。このドーピングを例えば気相ドーピングと、引き続き生じる外方拡散とによって行うことができる。選択的に酸化させる温度段階における外方拡散では、同様にドーピング材料が導電性のトレンチ充填材10からエピタキシャル成長層11に拡散され、下方のドーピング領域18を形成する。
【0041】
図11に関連して、第2の誘電層12が基板に堆積させられる。この第2の誘電層12は例えばCVDプロセスによって被着されるシリコン窒化層である。この第2の誘電層12はエキピタシ成長層11よりも厚く形成されている。
【0042】
図12に関連して、異方性のシリコン窒化層エッチングが行われ、その結果、第2の誘電層12はハードマスク50から取り除かれ、トレンチ3の上方領域6における側方の縁部ウェブ(スペーサ)としてだけ残される。この際、第2の誘電性層12は内側開口13を有している。
【0043】
図13に関連して、マスク53が基板上に堆積され、かつ構造化され、これにより存在する構造体の一部が解放される。このマスク53は、形成しようとするアクティブ領域17をカバーしかつ絶縁トレンチ15を形成しようとする表面領域を解放するように配置されている。このマスク53の開口は、隣接する各2つの第2の誘電層12を少なくとも部分的に解放するように選択されると特に有利である。この利点は第2の誘電層12の側方のスペーサウェブの幅を調整許容誤差として提供していることにある。
【0044】
アクティブ領域を形成するための別の調整許容誤差は、平坦化する材料による内側開口13の前記した充填によって得られる。マスク53を有する薄いカバー層の開放したあと、窒化物エッチングを平坦化する材料に対して選択的に実施することができる。材料として例えば反射防止層(ARC)が適している。これにより全トレンチ開口の面が調整許容誤差として提供される。
【0045】
図14に関連して、第1のエッチング段階が絶縁トレンチの形成のために行われる。図15に関連して、第2のエッチング段階が絶縁トレンチ形成のために行われる。この場合、エッチングプロセスは、ここではシリコン窒化物から形成されている第2の誘電層12の材料に対して選択的に行われる。この方法によって、絶縁トレンチ15は隣接し合うトレンチとの間でセルフアライメントされて形成されるように保証される。
【0046】
続くプロセスでは基板表面のマスク53と、選択的に平坦化する材料とが開口13から取り除かれ、開放された絶縁トレンチの熱的な酸化が行われ、次いで酸化物が例えばHDP酸化(High Density Pressure Oxid)によって堆積させれる。この酸化物は絶縁トレンチ15を形成しかつ第2の誘電層12の開口13内に酸化物充填材54を形成する。次いで表面がCMPプロセスによって平坦化される。
【0047】
図17に関連して、第2の誘電層が掘り下げられかつハードマスク50が基板表面から取り除かれる。これらは1段階で行うことができる。なぜならばハードマスク50と第2の誘電層12とは、熱い燐酸によって選択的にエッチングできるシリコン窒化物から構成されているからである。次いで犠牲酸化層が熱的に成長させられ、この犠牲酸化層は次いで行われるアクティブ領域17のインプランテーションの際に拡散酸化物として働く。同様に気相ドーピングまたはプラズマ含浸イオンインプランテーションを用いたドーピングも可能である。ドーピング後にこの犠牲酸化物は取り除かれ、アクティブ領域17の表面を選択的に洗浄することができ、これにより別の熱的な酸化物を成長させかつフッ化水素酸を用いて取り除くことができる。
【0048】
図18に関連して、ビットライン20が基板表面上に形成されており、その結果、このビットライン20は部分的に絶縁トレンチ15上にかつ部分的にアクティブ領域17上に延在している。このビットライン20によってアクティブ領域17ひいては上方のドーピング領域19は別のビットラインに接続される。次いで誘電性カバー21はビットライン20を絶縁するように、このビットライン20の周りに形成されている。さらにガラス層22が基板2上に形成される。このガラス層22は汎用の形式では高濃度でドーピングされた石英ガラスから構成されている。このガラス層22の下方には選択的に、窒素を含有するCVD層を堆積させることができる。このCVD層は基板に対する拡散停止部材として働く。このガラス層22は平坦化のために働く。なぜならば高濃度でドーピングされた石英ガラスは温度段階において溶けて混ざり合うからである。
【0049】
図19に関連して、フォトリソグラフィ段階においてワードラインと、ゲート接続部のためのコンタクトホールとをエッチングするためのマスクが構造化される。引き続き行われるエッチングプロセスでは、ドーピングされた石英ガラスが、マスクで覆われていない領域においてエッチングされ、このエッチングプロセスはシリコン窒化層に対して選択的であるので、ゲート接続部28はビットライン21の間でセルフアライメントされて形成され、第2の誘電層12の内側開口を自動的に解放する。エッチング段階にゲート材料23は解放される。導電性の材料28によってゲート材料23は、形成されているワードライン24に接続される。
【0050】
図20にはメモリトレンチの六角形状の配置が示されている。同様にトレンチ3が図示されている。
【0051】
図21にはアクティブ領域を形成するためのマスクが示されており、1つのアクティブ領域に部材番号17を付与している。
【0052】
図22にはビットラインの第1の経過が示されている。この場合、ビットライン20は残りのビットラインに対して平行に延在している。
【0053】
図23には、縁部位置をより識別し易くするように種々異なる積層状態の図20と図21と図22との組合せが示されている。この場合、各2つのトレンチがアクティブ領域17によって接続されており、ビットライン20は部分的にこのアクティブ領域17と部分的に絶縁トレンチ15との上に延びている。
【0054】
図24にはビットラインの配置の別の実施例が示されており、ここではビットライン20はジグザグパターンで配置されている。
【0055】
図25に関連して、図20と図21と図24との組合せが示されている。このトレンチ3はアクティブ領域17によって、隣接し合うトレンチに接続されていて、絶縁トレンチ15によって取り囲まれている。さらにビットライン20の経過が示されており、このビットライン20は再び部分的にアクティブ領域17と絶縁トレンチ15を介して延在している。さらに図23には断面線Aが示されており、この断面線Aはアクティブ領域17を長手方向で断面する。
【0056】
図26にはワードラインの経過が示されている。
【0057】
トレンチ3内でバーティカルトランジスタにわたって、内側開口13を有するシリコン窒化物カバーが形成されていることが本発明の利点である。位置を明確にするために図23および図25ではそれぞれ内側開口13が、幾つかのトレンチ内に例示されている。ビットラインは例えば窒化物21によって取り囲まれているので、ワードライン28の形成時に、ビットライン間において内側開口13によってセルフアライメントされてゲート材料23とのコンタクト接続部を形成することが可能である。さらにトレンチ3をワードラインとビットラインとの交差点の下に配置しないことは本発明では有利であり、簡単に置き換えられる。
【0058】
本発明による方法の特別な利点は大きな調整許容誤差にある。この大きな調整許容誤差はゲート接続部製造のセルフアライメントされるプロセスによって可能になる。
【0059】
これによりワードラインをトレンチ3よりも小さな幅で形成することが可能であり、にもかかわらずゲート酸化層として使用される第3の誘電層全体をコンタクト形成することができる。
【0060】
本発明の別の利点は内側開口13がセルフアライメントされて上方から開放され、かつゲート接続部28がセルフアライメントされてコンタクト形成されることにある。これによりトレンチを最小構造幅よりも大きな直径で構成することが可能であり、これによりトレンチのキャパシタンスを増加することができる。
【0061】
本発明による方法の別の利点は、ゲート酸化層をトレンチから出る程に成長させるのではなく、トレンチ3内でエキタピシャル成長層11上にだけ形成されることにある。さらに本発明による方法の別の利点は、上方のドーピング領域19がアクティブ領域17に接続されていることにある。さらにビットライン20はこのアクティブ領域17上に延在し、このアクティブ領域17に接続している。
【0062】
本発明による方法の別の利点はビットラインを絶縁カバーで取り囲むことにある。誘電性カバー21をシリコン窒化物から形成すると特に有利である。なぜならば次いで行われる酸化物構造化でこの誘電性カバーをエッチングマスクとして使用することができるからである。
【0063】
本発明による方法の別の利点は、周辺部材においてワードラインを、セルフィールドにおけるビットラインと同じ1つの方法段階において形成することである。これによりメモリ構成素子の製造時にコストを減少させることが可能である。
【0064】
本発明による方法の別の利点はビットライン20の上方にワードライン24を形成することであり、これによりワードラインとビットラインとの間の結合キャパシタンスはわずかに保たれ、同様にビットラインの全キャパシタンスは小さくなる。これによりメモリセルの確実な読み出しを可能にする。
【0065】
さらにメモリトレンチ3を六角形状に配置すると有利である。これにより基板表面が最適に利用され、トレンチキャパシタのキャパシタンスが高められる。
【0066】
選択的に埋込プレートをトレンチキャパシタの対応電極として設けることができる。このために例えばトレンチキャパシタの製造時にドーピング材は、ドーピングされる材料で充填されたトレンチから基板に拡散される。さらに埋め込まれた漕(埋込層:burried layer)を設けることもできる。この埋め込まれた漕は隣接し合うトレンチキャパシタの埋め込まれたプレートに接続されている。
【図面の簡単な説明】
【図1】トレンチキャパシタの図である。
【図2】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図3】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図4】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図5】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図6】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図7】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図8】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図9】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図10】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図11】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図12】図1に基づくトレンチキャパシタの1製造段階を示した図である。
【図13】図12に続くプロセス段階を示した、図25の断面線Aに沿った断面図である。
【図14】図12に基づくトレンチキャパシタの1製造段階を示した図である。
【図15】図12に基づくトレンチキャパシタの1製造段階を示した図である。
【図16】図12に基づくトレンチキャパシタの1製造段階を示した図である。
【図17】図12に基づくトレンチキャパシタの1製造段階を示した図である。
【図18】図12に基づくトレンチキャパシタの1製造段階を示した図である。
【図19】図12に基づくトレンチキャパシタの1製造段階を示した図である。
【図20】トレンチの配置を示した平面図である。
【図21】アクティブ領域の配置を示した平面図である。
【図22】ビットラインの配置を示した平面図である。
【図23】メモリセルの配置を示した平面図である。
【図24】ビットラインの別の配置を示した平面図である。
【図25】メモリセルの配置を示した平面図である。
【図26】ワードラインの配置を示した平面図である。
【符号の説明】
1 メモリセル、 2 基板、 3 孔、 4 下方領域、 5 中央領域、6 上方領域、 7 内壁、 8 絶縁カラー、 9 誘電層、 10 孔充填材、 11 エピタキシャル成長層、 12 第2誘電層、 13 内側開口、 14 第3誘電層、 15 絶縁孔、 17 アクティブ領域、 18,19 ドーピング領域、 20 ビットライン、 21 誘電性カバー、 22 ガラス層、 23 ゲート材料、 24 ワードライン、 28 ゲート接続部、 50 ハードマスク、 51 多結晶エピタキシャル、 52 環状体、 53 マスク、 54 酸化物充填材
Claims (7)
- メモリセルにおいて、
−基板(2)が設けられており、
−トレンチ(3)が設けられていて、該トレンチ(3)が下方領域(4)と、中央領域(5)と、上方領域(6)と、内壁(7)とを有していて、トレンチ(3)が基板(2)に配置されており、
−絶縁カラー(8)が設けられていて、該絶縁カラー(8)が前記中央領域(5)においてトレンチ(3)の内壁(7)に配置されており、
−誘電層(9)が設けられていて、少なくともトレンチ(3)の下方領域(4)に配置されており、
−導電性のトレンチ充填材(10)が設けられていて、該トレンチ充填材(10)が下方領域(4)と中央領域(5)とを少なくとも部分的に充填するように構成されており、
−エピタキシャル成長層(11)が設けられていて、該エピタキシャル成長層(11)がトレンチ(3)の上方領域(6)においてトレンチ(3)の内壁(7)および導電性のトレンチ充填材(10)上に配置されており、
−絶縁トレンチ(15)が、メモリセル(1)と、隣接し合う別のメモリセルとを取り囲むように配置されており、該メモリセル(1)と、隣接する別のメモリセルとの間にドーピングされたアクティブ領域(17)が形成されており、
−トレンチ(3)の上方領域(6)において、エピタキシャル成長層(11)の上方に、内側開口(13)を有する第2の誘電層(12)が配置されており、
−エピタキシャル成長層(11)上で第2の誘電層(12)の下方に第3の誘電層(14)が配置されており、該第3の誘電層(14)が、エピタキシャル成長層(11)に設けられた凹部内に配置されていて、該凹部を部分的に充填しており、
−該エピタキシャル成長層(11)が、導電性のトレンチ充填材(10)に接続された下方のドーピング領域(18)と、アクティブ領域(17)に接続された上方のドーピング領域(19)とを有しており、
−ゲート材料(23)が、第3の誘電層(14)上にかつエピタキシャル成長層(11)の、部分的に充填された凹部内に配置されており、少なくとも第2の誘電層(12)の内側開口(13)にまで到達するように構成されており、
−ゲート接続部(28)が、ゲート材料(23)上に配置されており、第2の誘電層(12)の内側開口(13)と、ガラス層(22)とを通ってワードライン(24)にまで延びており、
−ゲート接続部(28)が、内側開口(13)に対してセルフアライメントされて形成されており、
−ワードライン(24)がビットライン(20)の上方で延びていることを特徴とする、メモリセル。 - ビットライン(20)がアクティブ領域(17)上に延在していて、前記ビットライン(20)が該アクティブ領域(17)にコンタクト接続するように構成されている、請求項1記載のメモリセル。
- ビットライン(20)が誘電性カラー(21)によって取り囲まれている、請求項2記載のメモリセル。
- ガラス層(22)が、基板(1)の上方に配置されている、請求項1から3までのいずれか1項記載のメモリセル。
- 回路周辺部材が、ゲート電極を備えたトランジスタを有しており、該ゲート電極がプロセス段階においてビットライン(20)と一緒に形成されるようになっている、請求項1から4までのいずれか1項記載のメモリセル。
- 前記トレンチ(3)は、それぞれが6つの他のトレンチ(3)に隣接しているパターンで配置されている、請求項1から5までのいずれか1項記載のメモリセル。
- メモリセル(1)を製造するための方法において、
−下方領域(4)と中央領域(5)と上方領域(6)と内壁(7)とを有するトレンチ(3)を基板(2)に形成し、
−次いで絶縁カラー(8)を中央領域(5)においてトレンチ(3)の内壁(7)に形成し、
−次いで誘電層(9)を少なくともトレンチ(3)の下方領域(4)においてトレンチ(3)の内壁(7)に形成し、
−次いで導電性のトレンチ充填材(10)をトレンチ(3)の下方領域(4)において誘電層(9)上に、かつ少なくとも部分的にトレンチ(3)の中央領域(5)において絶縁カラー(8)上に形成し、
−次いで層(11)をトレンチ(3)の上方領域(6)において前記トレンチ(3)の内壁(7)に、かつ導電性のトレンチ充填材(10)上にエピタキシャル成長させ、この場合、層(11)に凹部を形成し、
−次いで第3の誘電層(14)をエピタキシャル成長層(11)上に凹部内で形成し、
−該凹部を第3の誘電層(14)上でゲート材料(23)によって充填し、
−次いで内側開口(13)を有する第2の誘電層(12)をトレンチ(3)の上方領域(6)においてエピタキシャル成長層(11)と、第3の誘電層(14)と、ゲート材料(23)との上方に形成し、これによって、該ゲート材料(23)を少なくとも第2の誘電層(12)の内側開口(13)にまで到達させ、
−基板(2)の上方にガラス層(22)を形成し、該ガラス層(22)に孔をエッチングすることにより、セルフアライメントされるゲート接続部(28)を形成し、該孔が第2の誘電層(12)の内側開口(13)を解放し、かつ第2の誘電層(12)を、内側開口(13)を解放するようにエッチングするためのエッチングマスクとして、ゲート材料(23)が解放されるまで使用する
ことを特徴とする、メモリセルを製造するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10011889A DE10011889A1 (de) | 2000-03-07 | 2000-03-07 | Speicherzelle mit Graben und Verfahren zu ihrer Herstellung |
DE10011889.5 | 2000-03-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001291847A JP2001291847A (ja) | 2001-10-19 |
JP4084932B2 true JP4084932B2 (ja) | 2008-04-30 |
Family
ID=7634343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001063911A Expired - Fee Related JP4084932B2 (ja) | 2000-03-07 | 2001-03-07 | トレンチを有するメモリセルおよび該メモリセルを製造するための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6448610B2 (ja) |
EP (1) | EP1132958A3 (ja) |
JP (1) | JP4084932B2 (ja) |
KR (1) | KR100417729B1 (ja) |
DE (1) | DE10011889A1 (ja) |
TW (1) | TW531884B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264403B2 (en) | 2019-09-17 | 2022-03-01 | Kioxia Corporation | Semiconductor memory device |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10027913A1 (de) * | 2000-05-31 | 2001-12-13 | Infineon Technologies Ag | Speicherzelle mit einem Grabenkondensator |
US6576944B2 (en) * | 2000-12-14 | 2003-06-10 | Infineon Technologies Ag | Self-aligned nitride pattern for improved process window |
DE10111499C1 (de) * | 2001-03-09 | 2002-07-11 | Infineon Technologies Ag | Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung |
US6518616B2 (en) * | 2001-04-18 | 2003-02-11 | International Business Machines Corporation | Vertical gate top engineering for improved GC and CB process windows |
DE10126604C1 (de) * | 2001-05-31 | 2002-12-19 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu ihrer Herstellung |
US6541810B2 (en) * | 2001-06-29 | 2003-04-01 | International Business Machines Corporation | Modified vertical MOSFET and methods of formation thereof |
DE10136333A1 (de) * | 2001-07-26 | 2003-03-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor |
EP1296369A1 (de) * | 2001-09-20 | 2003-03-26 | Infineon Technologies AG | Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen |
DE10230715B4 (de) * | 2002-07-08 | 2006-12-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Vertikaltransistors |
DE10233916C1 (de) | 2002-07-25 | 2003-08-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor |
DE102004043856A1 (de) * | 2004-09-10 | 2006-03-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung |
US7694262B2 (en) * | 2007-06-25 | 2010-04-06 | International Business Machines Corporation | Deep trench capacitor and method of making same |
US7812388B2 (en) * | 2007-06-25 | 2010-10-12 | International Business Machines Corporation | Deep trench capacitor and method of making same |
US8120123B2 (en) * | 2007-09-18 | 2012-02-21 | Samsung Electronics Co., Ltd. | Semiconductor device and method of forming the same |
DE102008047591B4 (de) | 2007-09-18 | 2019-08-14 | Samsung Electronics Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke |
US20090086523A1 (en) * | 2007-09-28 | 2009-04-02 | Jessica Hartwich | Integrated circuit and method of forming an integrated circuit |
KR101623123B1 (ko) | 2009-07-23 | 2016-05-23 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208657A (en) | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
JPH0797625B2 (ja) * | 1986-11-19 | 1995-10-18 | 三菱電機株式会社 | 半導体記憶装置 |
JPH088357B2 (ja) * | 1986-12-01 | 1996-01-29 | 三菱電機株式会社 | 縦型mosトランジスタ |
US4854537A (en) | 1988-04-08 | 1989-08-08 | Welch Barry P | Dish drainer platform |
JP2629818B2 (ja) * | 1988-05-09 | 1997-07-16 | 三菱電機株式会社 | Mos型ダイナミツクramおよびその製造方法 |
JP2661156B2 (ja) * | 1988-07-14 | 1997-10-08 | ソニー株式会社 | 半導体メモリ装置 |
US5162250A (en) * | 1989-06-30 | 1992-11-10 | Texas Instruments, Incorporated | Method for interconnecting a filament channel transistor with a wordline conductor |
US5316962A (en) * | 1989-08-15 | 1994-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of producing a semiconductor device having trench capacitors and vertical switching transistors |
JPH0414868A (ja) | 1990-05-09 | 1992-01-20 | Hitachi Ltd | 半導体記憶装置とその製造方法 |
US5641694A (en) * | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
US5937296A (en) | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
US5977579A (en) | 1998-12-03 | 1999-11-02 | Micron Technology, Inc. | Trench dram cell with vertical device and buried word lines |
-
2000
- 2000-03-07 DE DE10011889A patent/DE10011889A1/de not_active Withdrawn
-
2001
- 2001-02-13 EP EP01103352A patent/EP1132958A3/de not_active Withdrawn
- 2001-03-06 TW TW090105109A patent/TW531884B/zh not_active IP Right Cessation
- 2001-03-07 US US09/801,212 patent/US6448610B2/en not_active Expired - Fee Related
- 2001-03-07 KR KR10-2001-0011738A patent/KR100417729B1/ko not_active IP Right Cessation
- 2001-03-07 JP JP2001063911A patent/JP4084932B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264403B2 (en) | 2019-09-17 | 2022-03-01 | Kioxia Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR100417729B1 (ko) | 2004-02-14 |
JP2001291847A (ja) | 2001-10-19 |
EP1132958A3 (de) | 2006-07-05 |
US20010030337A1 (en) | 2001-10-18 |
DE10011889A1 (de) | 2001-09-20 |
KR20010088445A (ko) | 2001-09-26 |
TW531884B (en) | 2003-05-11 |
EP1132958A2 (de) | 2001-09-12 |
US6448610B2 (en) | 2002-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4084932B2 (ja) | トレンチを有するメモリセルおよび該メモリセルを製造するための方法 | |
US5336629A (en) | Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors | |
JP3671062B2 (ja) | 半導体装置及びその製造方法 | |
KR100506336B1 (ko) | 반도체 메모리 셀 배열 및 그 제조 방법 | |
JP4021602B2 (ja) | 半導体記憶装置 | |
US6096596A (en) | Very high-density DRAM cell structure and method for fabricating it | |
US7569878B2 (en) | Fabricating a memory cell array | |
JP5520185B2 (ja) | 半導体装置及びその製作方法 | |
US20020196651A1 (en) | Memory cell layout with double gate vertical array transistor | |
JP3878019B2 (ja) | トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法 | |
KR20040005997A (ko) | 종형 mos 트랜지스터를 구비한 dram 셀 장치 및제조 방법 | |
GB2287581A (en) | Buried bit line memory cell | |
JP2005175090A (ja) | 半導体メモリ装置及びその製造方法 | |
KR100673673B1 (ko) | Dram 셀 장치 및 그 제조 방법 | |
KR100325472B1 (ko) | 디램 메모리 셀의 제조 방법 | |
US5380674A (en) | Method of fabricating semiconductor memory device having trench capacitor and electrical contact thereto | |
CN100394584C (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
JPH04233272A (ja) | ダブルトレンチ半導体メモリ及びその製造方法 | |
US20020079527A1 (en) | DRAM cell configuration and fabrication method | |
US6566187B1 (en) | DRAM cell system and method for producing same | |
JP3648463B2 (ja) | トレンチキャパシタを備えたメモリセル及びその製造方法 | |
KR100528264B1 (ko) | 단일-트랜지스터-메모리 셀 장치 및 그 제조 방법 | |
US6638812B2 (en) | Method for producing a memory cell for a semiconductor memory | |
KR100706918B1 (ko) | 트렌치를 포함하는 메모리셀 및 그 제조방법 | |
KR100263214B1 (ko) | 필드절연층상에서 단락없이 활성영역으로부터 에피택셜 성장된반도체층을 갖는 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |