TW531884B - Memory-cell with trench and its production method - Google Patents

Memory-cell with trench and its production method Download PDF

Info

Publication number
TW531884B
TW531884B TW090105109A TW90105109A TW531884B TW 531884 B TW531884 B TW 531884B TW 090105109 A TW090105109 A TW 090105109A TW 90105109 A TW90105109 A TW 90105109A TW 531884 B TW531884 B TW 531884B
Authority
TW
Taiwan
Prior art keywords
trench
memory cell
dielectric layer
layer
region
Prior art date
Application number
TW090105109A
Other languages
English (en)
Inventor
Rolf Weis
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW531884B publication Critical patent/TW531884B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

531884 A7 _____B7___ 五、發明說明(1 ) 本發明涉及一種具有溝渠之記憶胞,此溝渠形成在基 板中。此溝渠適合用來配置一種溝渠式電容器及其上之 垂直式電晶體。 記憶體組件(例如,DRAM )由記憶胞陣列及一種控 制周邊所構成,在記憶胞陣列中配置各別之記億胞。 DRAM晶片具有配置成矩陣形式之記憶胞,各記憶胞 配置成列和行且由字元線和位元線所控制。由記憶胞中 讀出資料或使資料寫入記憶胞中是藉由驅動適當之字元 線和位元線來達成。 DRAM記憶胞通常含有一個與電容器相連之電晶體。 此電晶體包含二個擴散區(其藉由一個通道而互相隔開 ),通道是由閘極所控制。依據電流之方向其中一個擴 散區稱爲汲極區,另一個擴散區稱爲源極區。 擴散區之一是與位元線相連,另一擴散區是與電容器 相連且閘極是與字元線相連。藉由施加適當之電壓至閘 極來控制此電晶體,使電流在擴散區之間經由通道而流 動或截止(off)。 由於記憶體組件持續地小型化,則積體密度連續地提 高。這表示:每一記憶胞中可供使用之面積總是更小。 爲了有效地使用該可使用之面積,則在溝渠式電容上 方之溝渠中可以垂直式電晶體之方式來形成該選擇電晶 體。此種具有溝渠式電容及垂直式電晶體之ίι、胞已ί田 述在 US patent 5177576 ; 5937296 ; 5977579 ;及 5208657 中。當 然在上述這些文件中會發生以下問題:使垂直式電晶體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝--------訂---- 蠢- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印制衣 531884 A7 B7 五、發明說明() 之閘極連接至字元線及使垂直式電晶體之汲極區連接至 位元線。在持續地小型化時,對此二個接點之需求就校 準精確性而言又更爲提高。 本發明之目的是提供一種已改良之記憶胞,其具有溝 渠及磊晶生長之層,其允許此製程有較高之校準容許度 (tolerance);此外,本發明亦提供此種記憶胞之製造方 法。 依據本發明,此目的藉由一種具有以下特徵之記憶胞 來達成;一個基板;一個溝渠,其具有下部區、中央區 、上部區及內壁且配置在基板中;一種隔離領,其位於 中央區中,溝渠之內壁配置於中央區上;一種介電質層 ,其配置在此溝渠之至少一個下部區中;一種導電之溝 渠塡料,其至少一部份塡入溝渠之下部區中及中央區中; 一種磊晶生長之層,其在溝渠之上部區中配置在溝渠之 內壁上及導電之溝渠塡料上·,此種記憶胞之特徵是:在 溝渠之上部區中以及磊晶生長之層之上方配置第二介電 質層(其具有內部開口)。 此種垂直式電晶體之通道形成在磊晶生長之層中且設 有閘極氧化物。此種閘極材料位於閘極氧化物上。 第二介電質層之優點是:藉此可使字元線之閘極-接 點以自我對準之方式形成在垂直式電晶體之閘極材料上 〇 因此,在對閘極材料進行蝕刻以連接至字元線時第二 介電質層是用作遮罩。這樣所具有之優點是:只須遵守 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公楚) J-------裂--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 531884
7 7 A B 經濟部智慧財產局員工消費合作社印製 五、發明說明(3 ) 一些大很多之校準容許度,這樣可進一步推動此種微小 化製程。 其它優點是··可以較各接觸區還寬且較字元線還寬之 方式形成此溝渠以有效地使用現有之面積,這是因爲該 蝕刻過程可自動地在第二介電質層中蝕刻出上述之內部 開口。因此,較小之安全前置値及較省空間之字元線佈 局是可能的。 此外,此種記憶胞之製造方法具有以下之步驟: -在基板中形成溝渠,其具有下部區、中央區、上部 區及內壁; •然後在中央區中形成一種隔離領,溝渠之內壁設在 中央區上; -然後在溝渠之至少下部區中形成一種介電質層; -然後在溝渠之下部區中在介電質層上形成一種導電 之溝渠塡料且至少一部份塡料是塡入此隔離領上之溝 渠中央區中; -然後在溝渠之上部區中在溝渠之內壁上及導電之溝 渠塡料上磊晶生長一種層; -在磊晶生長之此層上方溝渠之上部區中形成第二介 電質層,其具有一種內部開口。 在本發明之較佳構成中,在第二介電質層下方之磊晶 生長之層上配置第三介電質層。此種配置中第三介電質 層是閘極氧化物。因此,有利的是:閘極氧化物形成在 磊晶生長之層且使通道與閘極材料相隔開。第二介電質 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Ί 一 ; ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 531884 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 層中之開口因此較閘極材料之直徑還小。 此外,有利的是:配置一種隔離溝渠,使其圍繞該記 憶胞且圍繞一種相鄰之記憶胞且在該記憶胞及該相鄰之 記憶胞之間形成一種主動區,對此主動區進行摻雜。藉 由此種配置而使二個相鄰之記憶胞與一個主動區相連, 稍後該位元線接觸區可形成在該主動區上。 此外,有利的是:此垂直式電晶體之通道區不是隔離 的,就像其在S〇I(Silicononinsulator)電晶體中之情況 一樣。藉由大型(Bulk)接點使垂直式電晶體之控制特性 改良且此垂直式電晶體可藉由適當之閘極電壓又切換至 截止(off)狀態。此外,此隔離領之目的是使此記憶胞及 相鄰之記憶胞相對於其餘之記憶胞而隔開,這樣可使漏 電流減小或消失。 本發明有利之其它形式是:該磊晶生長之層具有:下 部摻雜區,其連接至導電之溝渠塡料;上部摻雜區,其 連接至主動區。這些摻雜區是垂直式電晶體之源極區和 汲極區。 本發明有利之形式是:位元線經由主動區而延伸且與 此主動區相接觸。位元線因此以區段方式經由隔離溝渠 及主動區而延伸,主動區因此可被接觸。藉由此種配置 ,則此位元線具有較低之導線電容,這在讀出記憶胞時 特別有利,因爲在讀出時位元線電容對記憶胞之比(r a t i 〇) 須儘可能小,記憶胞中所儲存之電荷因此是在此種狀態 (其對此位元線進行充電)中。此外,此位元線由低歐 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---^-------裝--------訂--------- -~ (請先閱讀背面之注意事項再填寫本頁) A7
531884 五、發明說明(5 ) 姆之材料所形成,此種記憶胞因此較快速。 本發明之其它有利之形式是:位元線包封在介電質封 罩中。介電質封罩在對閘極接點用之接觸孔進行蝕刻時 用作自我校準之蝕刻遮罩且因此可改良此記憶胞之校準 容許度。 本發明之其它有利之特徵是:閘極材料配置在第三介 電質層上且至少到達第二介電質層之內部開口。此外, 閘極端配置在閘極材料上且經由第二介電質層之內部開 口且經由玻璃層而延伸至字元線,其可配置在玻璃層上 。藉由此種配置可確保:閘極材料經由第二介電質層之 內部開口而連接至字元線。此外,亦能以有利之方式自 我校準地形成閘極端。 本發明其它有利之特徵:字元線在位元線上方延伸。 藉由此種配置,則在位元線和字元線之間使耦合電容較 小是可能的,這在讀出記憶胞時可藉由字元線在位元線 上較小之串音(cross talk)來查覺。此外,總位元線電容 因此較小,這樣可提高記憶胞之速率且使讀出安全性提 高。 本發明其它有利之特徵是:電路周邊具有一些電晶體 (其具有閘極電極)且閘極電極是在一種步驟中與位元 線一起形成。藉由電路周邊(其含有記憶胞陣列用之控 制邏輯)中各製程步驟之組合及記憶胞陣列中各層及各 結構之各製程步驟,則可使記憶胞之製造成本下降。因 此,在單一步驟中與記憶胞陣列中之位元線一起形成此 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •II ,-------^--------β--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經¾部智慧財產局員工消費合作社印制衣 531884 A7 -------B7___ 五、發明說明(6 ) 電路周邊之各電晶體之閘極時是很有效的。 此記憶胞之其它有利之配置是:在該溝渠附近以絕大 部份是六角形圖樣之方式配置其它溝渠。此種配置之優 點是:可最佳化地使用該可供使用之表面,這是因爲溝 渠之六角形配置在二維空間之配置中是一種最大之封裝 密度。因此可配置每一各別之溝渠,使其至其下一個相 鄰之溝渠之距離是均等的。 本發明之其它形式描述在申請專利範圍各附屬項中。 本發明以下將依據圖式中之實施例來詳述。圖式簡單 說明·: 第1圖溝渠式電容器。 第2至1 2圖依據第1圖之溝渠式電容器之製程中依 順序之各步驟。 第1 3圖在第1 2圖之後之此製程之某一時間點中沿著 第2 3圖之切線A之切面圖。 第14至19圖依據第12圖之溝渠式電容器之此製程 之依序之各步驟。 第20圖各溝渠之配置之俯視圖。 第2 1圖各主動區之配置之俯視圖。 第22圖位元線之配置之俯視圖。 第23圖記憶胞之配置之俯視圖。 第24圖位元線之另一配置之俯視圖。 第25圖記憶胞之配置之俯視圖。 第26圖字元線之配置之俯視圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Ί. > ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 531884 A7 B7 五、發明說明() 在這些圖式中,相同之符號表示相同或功能相同之元 件。 第1圖顯示一個記憶胞1,其溝渠3形成在基板2中 。基板1由砂構成,其可以硼、磷或砷來摻雜。溝渠3 因此具有下部區4、中央區5及上部區6。此外,溝渠3 具有內壁7。在溝渠3之中央區5和上部區6中在內壁 7上配置一種隔離領8。隔離領通常由氧化矽構成。此 外,在基板2上存在一種硬遮罩5 0 ’其用作溝渠3之蝕 刻用之遮罩。硬遮罩5 0例如由氮化矽所形成。溝渠3 之內壁7在下部區4中以介電,質層9舖襯。此外,介電 質層9可選擇性地在中央區5中.或_h .部區6中位於隔離領 8上或位於隔離領8下方(即,在溝渠內壁7上)。另 外,此溝渠3是以導電性溝渠塡料1 〇塡入。導電性溝 渠塡料例如由摻雜之矽所構成。導電性溝渠塡料1 〇用 作電容器內電極,位於外部之基板2用作電容器外電極 。電容器介電層由介電質層9所形成。 形成第1圖所示記憶胞所用之製造方法是沈積一種硬 遮罩50,其通常由氮化砂所形成。爲了形成硬遮罩 50,例如須使用LPCVD (Low pressure CVD)方法。硬遮 罩5 0然後被結構化且用作溝渠3之蝕刻用之遮罩。在 溝渠3蝕刻之後其以一種介電質層9舖襯。此介電質層 通常由氧化矽、氮化矽或由此二者之組合(例如,氧化 之氮化物)所構成,其是藉由加熱和CVD方法所形 成。在隨後之步驟中,隔離領8形成在溝渠3之中央區 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) .J---·-------•裝 (請先閱讀背面之注意事項再填寫本頁)
— — — — — — — · I I I I i. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 531884 A7 ____— B7 五、發明說明(8 ) 和上部區5、6中。 基板2通常由單晶矽所形成。隔離領8由氧化矽所形 成,其通常以CVD製程製成。導電性溝渠塡料1 〇在本 實施例中由高摻雜之多晶矽所構成且通常亦由CVD製 程而塡入溝渠中。 參考第2圖,導電性溝渠塡料1 〇及隔離領8已下降 ’其已由溝渠3之上部區6中去除。若可選擇性地存在 ,如本實施例中所示,則介電質層9暫時保留在溝渠3 之上部區6中,這是因爲此種下降過程(其使導電性溝 渠塡料1 0及隔離領8下降)是選擇性地對含氮化物之 介電質層9來進行。 參考第3圖,在下一步驟中已存在之介電質層9由溝 渠3之上部區6中去除。藉由此種步驟使溝渠3之上部 區6中之基板2在內壁7上裸露。 參考第4圖,可選擇性地完全或一部份地來進行另一 種下降過程,其中導電性溝渠塡料1 0和隔離領8由溝 渠3之上部區6和中央區5中去除一部份。介電質層9 (若存在時)又保留在上部區6和中央區5中之溝渠內 壁7上,這是因爲導電性溝渠塡料1 〇和隔離領8選擇 性地對該介電質層9而被去除。 參考第5圖,一種磊晶生長之層Π在一種磊晶步驟 中生長在溝渠3之上部區5中及中央區6中。因此’在 已存在之矽上生長該磊晶生長之矽。因此會形成二個生 長區,其中一個生長區是多晶式磊晶層51,其生長在導 -10 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .J I I IΊ I I —Aew -----— — It· — — —----- (請先閱讀背面之注意事項再填寫本頁) 531884 A7 B7____ 五、發明說明(9 ) (請先閱讀背面之注意事項再填寫本頁) 電性溝渠塡料1 0上,另一磊晶生長層是單晶生長之環 5 2,其生長在溝渠3之內壁7上。在通道區中選擇性地 設置一種摻雜區以調整此電晶體之門限(threshold)電壓 。此外,在下部區4中可藉由一種CVD氧化物選擇性地 對此孔(其藉由磊晶生長之矽而形成在溝渠3中)進行 塡入直至下部摻雜區1 8之稍後所形成之擴散區之高度 爲止,以降低此電晶體相對於閘極之電容。 參考第6圖,第三介電質層14形成在晶晶生長之層 1 1上。第三介電質層1 4稍後用作閘極氧化物。 參考第7圖,在基板表面上形成一種鬧極材料2 3,其 通常是一種高摻雜之多晶矽。在隨後之CMP過程中, 聞極材料23由基板表面去除且只保留在第二介電質層 1 4上方之溝渠3中。 參考第9圖,進行另一種下降過程,其中閘極材料23 、第三介電質層14及磊晶生長之層11由溝渠3之上部 區6中去除一部份。 經濟部智慧財產局員工消費合作社印製 參考第1 0圖,在摻雜過程中在溝渠3之上部區中及 相鄰之基板2中塡入一種摻雜物質。上部摻雜區1 9藉 由所塡入之摻雜物質而形成。此種摻雜例如可藉由氣相 摻雜及隨後之擴散來進行。在此種擴散中在一種加溫過 程(其可選擇地具有氧化作用)中摻雜物質同樣由導電 之溝渠塡料1 〇擴散至磊晶生長之層1 1且因此形成下部 摻雜區1 8。 參考第1 1圖,在基板上沈積第二介電質層1 2,其例 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 531884 A7 B7 五、發明說明(1 ) 如是一種藉由CVD過程所形成之氮化矽層。第二介電 質層因此較此種由磊晶所生長之層11還厚。 參考第12圖,進行一種異向性(anisotrope)氮化矽蝕 刻,使第二介電質層1 2由硬遮罩5 0去除且只保留此溝 渠3之上部區6中者以作爲側面之間隔層(spacer)。第二 介電質層1 2因此具有一種內部開口 1 3。 參考第1 3圖,在基板上沈積一種遮罩5 3且進行結構 化,使其下方之結構之一部份裸露出來。須設置該遮罩 5 3,使其覆蓋一種即將形成之主動區1 7且釋放出表面 之一些區域,在這些區域中即將形成該隔離溝渠1 5。特 別有利的是:須在遮罩5 3中選取該開口,使二個相鄰 之第二介電質層1 2至少一部份裸露出來。這樣所具有 之優點是:第二介電質層1 2之側面之間隔條之寬度可 用作校準容許度。主動區形成時所需之其它校準容許度 是藉由內開口 13中以整平用之材料事先塡入來達成。 在該薄的外罩層以遮罩53進行開口之後,可選擇性地 對整平用之材料隨後進行氮化物之蝕刻。例如,抗反射 層(ARC)適合用作此種材料。整個溝渠開口之面積因此 可作爲校準容許度。 參考第1 4圖,進行第一鈾刻步驟以形成該隔離溝渠 。參考第1 5圖,進行第二蝕刻步驟以形成該隔離溝渠 ,此種蝕刻過程選擇性地對第二介電質層1 2之材料( 其在此種情況中由氮化矽所形成)來進行。藉由此種方 法可確保:此隔離溝渠1 5以自我校準之方式而形成在 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .J 111_ 1111IAW 1111--^訂.--^------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 531884 A7 B7 五、發明說明(11 ) 法可確保:此隔離溝渠1 5以自我校準之方式而形成在 相鄰之溝渠之間。 在下一步驟中,此遮罩53由基板表面去除且使該整 平用之材料由開口 1 3去除。對該已開口之隔離溝渠進 行熱氧化作用且隨後例如藉由HDP(high density pressure) 氧化物沈積一種氧化物,其形成該隔離溝渠1 5且形成 第二介電質層12之內部開口 13中之氧化物塡料。然後 以CMP過程使該表面被整平。 參考第17圖,第二介電質層12下降且硬遮罩50由 基板表面去除。這例如可在單一步驟中進行,這是因爲 硬遮罩50及第二介電質層12是由氮化矽所構成,其可 藉由熱磷酸而選擇性地被蝕刻。然後熱生長一種犧牲式 氧化物層,其在隨後之主動區1 7之植入中用作雜散氧 化物。同樣可藉由氣相摻雜或電漿離子浸入植入法來進 行一種摻雜。在摻雜之後去除該犧牲式氧化物且該主動 區1 7之表面可選擇性地被淨化,其方式是生長另一種 熱氧化物且藉由氫氟酸來去除。 參考第1 8圖,在基板表面上形成一條位元線20,使 位元線20之一部份是在隔離溝渠1 5上延伸且一部份是 在主動區1 7上延伸。利用此位元線20使主動區1 7及 上部摻雜區1 9連接至位元線。然後在位元線20周圍形 成介電質封罩1,使位元線被隔離。此外,在基板2上 形成一種玻璃層22,其通常由高摻雜之矽酸鹽玻璃所構 成。在玻璃層22下方可選擇性地沈積一種含氮化物之 -13 - ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ~ ' ' J--I J I I I------------訂--------- (請先閱讀背面之注音?事項再填寫本頁) 531884 經濟部智慧財產局員工消費合作社印製 A7 ___B7___ 五、發明說明(12 ) 平用,這是因爲高摻雜之矽酸鹽玻璃在加溫步驟中會熔 合。 參考第1 9圖,在一種微影術步驟中使一種遮罩被結 構化以對各字元線進行蝕刻且對閘極端用之接觸孔進行 蝕刻。隨後之蝕刻過程對此種由遮罩所裸露之區域中之 已摻雜之矽酸鹽玻璃進行蝕刻且是選擇性地對氮化矽進 行,使閘極端28在位元線2 1之間以自我對準之方式形 成而使第二介電質層1 2之內部開口自動裸露。藉由導 電性材料28使閘極材料與所形成之字元線24相連接。 第20圖中顯示記憶體溝渠之六角形配置。其亦顯示 此溝渠3。 第21圖是形成各主動區所用之遮罩且標示一種主動 區17。 第22圖是位元線之第一種形式,其中位元線20平行 於其餘之位元線。 第23圖是第20、21和22圖之組合以改良該邊緣狀 態之可辨認之特性,其中二個溝渠藉由一個主動區1 7 而相連且位元線20之一部份經由主動區1 7而延伸而另 一部份是經由隔離溝渠1 5而延伸。 第24圖顯示位元線配置之另一實施例,其中此位元 線20配置成Z形圖樣。 參考第25圖,其是第20、21和24圖之組合。溝渠3 利用主動區1 7而連接至相鄰之溝渠且由隔離溝渠1 5所 圍繞。此外,亦顯示此位元線20之形式,其一部份經 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1·---·-------裝--------訂--------- -« (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 531884 A7 B7 五、發明說明() 由主動區17及隔離溝渠15而延伸。此外,第23圖中 顯示一種切線A,其在縱向中切割此主動區1 7。 第26圖顯示字元線之形式。 本發明之優點是:在溝渠3中在垂直式電晶體上方製 成一種氮化矽外罩及內部開口 1 3。爲了說明此種情況, 在第23、25圖中於多個溝渠中顯示此內部開口 1 3。由 於位元線以氮化物1 3圍繞,則在形成字元線28時可在 位元線之間經由內部開口 1 3以自我對準方式形成此種 至閘極材料23之接觸區。此外,本發明中有利的是: 溝渠3不是配置在字元線及位元線之相交點下方,而是 配置成稍微偏移(〇 f f s e t)之情況。 本發明之方法之特殊優點是較大之對準容許度,其可 藉由閘極端製成時之自我對準過程來達成。 因此,字元線形成時之寬度可較溝渠3者還小,且仍 可接觸整個第三介電質層(其用作閘極氧化物)。 本發明之其它優點是:內部開口 1 3可自我對準地由 上方開啓且閘極端28可自我對準地被接觸。因此可以 形成直徑較最小之之結構寬度還大之溝渠,以便使溝渠 之電容增大。 本發明之方法之其它優點是:閘極氧化物不是由溝渠 3所生成,而是只在溝渠3中形成在磊晶生長之層1 1上 。本發明其它優點是:上部摻雜區1 9連接於主動區1 7 。此外,位元線20在主動區1 7上延伸且連接於主動區 17 ° -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) J---.-------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 531884 A7 B7 五、發明說明(14) 本發明之其它優點是:以一種隔離封罩來圍繞此位元 線。特別有利的是:由氮化矽形成該介電質封罩2 1,這 是因爲氮化矽在隨後之氧化物結構中可用作蝕刻遮罩。 其它優點是:可以唯一之步驟在周邊中形成字元線, 就像在記憶胞陣列中形成位元線一樣。因此在製成記憶 體模組時可節省成本。 其它優點是:在位元線20上方形成字元線24,這樣 可使字元線和位元線間之耦合電容保持很小且亦可使位 元線之總電容很小,這樣能可靠地讀出此記憶胞。 此外,有利的是:以六角形配置之方式設置此記憶體 溝渠3·,這樣可最佳化地使用該基板表面且提高此溝渠 式電容器之電容。 可設置一種埋入板作爲此溝渠式電容器之反電極。例 如,在形成該溝渠式電容器時該摻雜物質可由此種以已 摻雜之材料塡入之溝渠擴散至基板中。此外,可設置一 種埋入井(well),其使相鄰之溝渠式電容器之埋入板相 連接。 符號說明 1…記憶胞 2…基板 3…溝渠 4…下部區 5…中央區 6…上部區 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---^-------裝--- (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 531884 A7 _B7 五、發明說明(15 ) 7…內壁 8…隔離領 9…介電質層 10···導電性溝渠塡料 1 1…磊晶生長之層 1 2…第二介電質層 13…內部開口 14…第三介電質層 15…隔離溝渠 16…相鄰之記憶胞 1 7…主動區 18···下部摻雜區 19···上部摻雜區 20···位元線 21…介電質封罩 22···玻璃層 2 3…閘極材料 24…字元線 25···電路周邊 26…電晶體 27···閘極電極 2 8…聞極端 29···另一溝渠 5〇…硬遮罩 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .J. —.-------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 531884 A7 _B7 16 五、發明說明() 5 1…多晶之磊晶層 52···單晶之磊晶層 53…遮罩 54…氧化物塡料 A…切線 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 531884 ML·- 六、申請專利範圍 第 90105109 號 案 τ\申請專利範圍 具有溝渠之記憶胞及其製造方法」專利 (9 1年9月修正) 1. 一種記憶胞,其包括: -一個基板(2 ); -一個溝渠(3),其具有:下部區(4)、中央區(5)、 上部區(6 )及內壁(7 )且配置在基板(2 )中; -一個隔離領(8),其在中央區(5)中配置在溝渠(3) 之內壁(7 )上; - 一種介電質層(9),其至少配置在溝渠(3)之下部 區(4)中; -一種導電性溝渠塡料(1 0 ),其至少一部份塡入此 溝渠(3 )之下部區(4 )和中央區(5 )中; -一種磊晶生長之層(1 1 ),其在溝渠(3 )之上部區(6 ) 中配置在溝渠(3 )之內壁(7 )且配置在導電性溝渠 塡料(1〇)上;其特徵爲: -須配置一種隔離溝渠(1 5 ),使其圍繞此記憶胞(1 ) 及相鄰之記憶胞(1 6 )且在記憶胞(1 )及相鄰之記憶 胞(1 6 )之間形成一種已摻雜之主動區(1 7 ), -在溝渠(3)之上部區(6)中在磊晶生長之層(11)上 方配置一種具有內部開口(13)之第二介電質層(12) 2.如申請專利範圍第1項之記憶胞’其中在磊晶生長 531884 6"年9月/知!
    六、申請專利範圍 之層(11)上在第二介電質層(12)下方配置第三介電 質層(1 4 )。 3. 如申請專利範圍第1或第2項之記憶胞,其中該磊 晶生長之層(1 1 )具有:下部摻雜區(1 8 ),其連接至 導電性溝渠塡料(1 〇 );及上部摻雜區(1 9 ),其連接 至主動區(1 7 )。 4. 如申請專利範圍第1項之記憶胞,其中位元線(20 ) 在主動區(17)上方延伸且與主動區(17)相接觸。 5. 如申請專利範圍第4項之記憶胞,其中此位元線(20 ) 由介電質封罩(2 1 )所封閉。 6. 如申請專利範圍第1項之記憶胞,其中玻璃層(22 ) 配置在基板(2 )上方。 7. 如申請專利範圍第1或2項之記憶胞,其中閘極材 料(23)配置在第三介電質層(14)上且至少到達第二 介電質層(12)之內部開口(13) ° 8. 如申請專利範圍第7項之記憶胞,其中閘極端(2 8 ) 配置在閘極材料(23 )上且經由第二介電質層(1 2 )之 內部開口( 1 3 )及經由玻璃層(2 2 )而延伸至字元線(2 4 ) 〇 a如申請專利範圍第8項之記憶胞,其中閘極端(28 ) 以自我對準方式而形成。 10.如申請專利範圍第8項之記憶胞’其中字元線在位 元線(2 0 )上方延伸。
    531884 ? / <:-. ' T" I , η i .- -u v·-** ' ΐ]Ι) π ·χ^ |_1六、申請專利範圍 11.如申請專利範圍第丨,4或5項之記憶胞,其中電路 周邊具有電晶體(其包含閘極電極)且此閘極電極 在一種步驟中是以位元線(20)來形成。 12·如申請專利範圍第1項之記憶胞,其中在溝渠(3 )附 近以六角形之圖樣形式而配置其它溝渠。 13. —種記憶胞1之製造方法,其包括以下各步驟: -在基板(2)中形成一個溝渠(3),其包含:下部區 (4)、中央區(5)、上部區(6)及內壁(7); -然後在中央區(5)中在溝渠(3)之內壁(7)上形成一 種隔離領(8 ); -至少在溝渠(3)之下部區(4)中形成介電質層(9); -在溝渠(3)之下部區(4)中在介電質層(9)上且至少 一部份在溝渠(3 )之中央區(1 5 )中在隔離領(8 )上 形成一種導電性溝渠塡料(1 〇 ); -然後在溝渠(3)之上部區(6)中在溝渠(3)之內壁(7) 上且在該導電性溝渠塡料(1 〇 )上以磊晶方式生長 一種層(11 ), 本方法之特徵爲:在磊晶生長此層(11)時在此層 (11)中形成一個溝渠,其是以閘極材料(23)塡入, 且隨後在溝渠(3)之上部區(6)中在磊晶生長之層 (11)上方形成一種具有內部開口(13)之第二介電質 層(12)。 14. 如申請專利範圍第1 3項之方法’其中在磊晶生長之
    531884 六、申請專利範圍 層(11)上在第二介電質層(12)下方形成第三介電質 層(14)。 15. 如申請專利範圍第1 4項之方法,其中在第三介電質 層(1 4 )上形成一種閘極材料(2 3 ),其至少到達第二 介電質層(1 2 )之內部開口( 1 3 )中。 16. 如申請專利範圍第1 5項之方法,其中在基板(2 )上 方形成一種玻璃層(22 )且形成一種自我對準之閘極 端(28),其方式是在玻璃層(22)中對一種溝渠進行 蝕刻,其使第二介電質層(1 2 )之內部開口( 1 3 )裸露 且第二介電質層(1 2 )用作鈾刻遮罩使內部開口( 1 3 ) 之一部份被蝕刻去除直至閘極材料(23)裸露爲止。 -4 - 531884 3/10 修正]補充丨 第7圖 第8圖
    23
    第9圖 第10圖
    531884 -ι. 5/10 第14圖
    第15圖
    531884 <// 7 (3 6/10第16圖 15 12 54 12 50 15
TW090105109A 2000-03-07 2001-03-06 Memory-cell with trench and its production method TW531884B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10011889A DE10011889A1 (de) 2000-03-07 2000-03-07 Speicherzelle mit Graben und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
TW531884B true TW531884B (en) 2003-05-11

Family

ID=7634343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105109A TW531884B (en) 2000-03-07 2001-03-06 Memory-cell with trench and its production method

Country Status (6)

Country Link
US (1) US6448610B2 (zh)
EP (1) EP1132958A3 (zh)
JP (1) JP4084932B2 (zh)
KR (1) KR100417729B1 (zh)
DE (1) DE10011889A1 (zh)
TW (1) TW531884B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10027913A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzelle mit einem Grabenkondensator
US6576944B2 (en) * 2000-12-14 2003-06-10 Infineon Technologies Ag Self-aligned nitride pattern for improved process window
DE10111499C1 (de) 2001-03-09 2002-07-11 Infineon Technologies Ag Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung
US6518616B2 (en) * 2001-04-18 2003-02-11 International Business Machines Corporation Vertical gate top engineering for improved GC and CB process windows
DE10126604C1 (de) * 2001-05-31 2002-12-19 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu ihrer Herstellung
US6541810B2 (en) * 2001-06-29 2003-04-01 International Business Machines Corporation Modified vertical MOSFET and methods of formation thereof
DE10136333A1 (de) 2001-07-26 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor
EP1296369A1 (de) * 2001-09-20 2003-03-26 Infineon Technologies AG Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen
DE10230715B4 (de) * 2002-07-08 2006-12-21 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors
DE10233916C1 (de) * 2002-07-25 2003-08-21 Infineon Technologies Ag Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor
DE102004043856A1 (de) * 2004-09-10 2006-03-30 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
US7812388B2 (en) * 2007-06-25 2010-10-12 International Business Machines Corporation Deep trench capacitor and method of making same
US7694262B2 (en) * 2007-06-25 2010-04-06 International Business Machines Corporation Deep trench capacitor and method of making same
US8120123B2 (en) 2007-09-18 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
DE102008047591B4 (de) 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
US20090086523A1 (en) * 2007-09-28 2009-04-02 Jessica Hartwich Integrated circuit and method of forming an integrated circuit
KR101623123B1 (ko) 2009-07-23 2016-05-23 삼성전자주식회사 반도체소자 및 그 제조방법
JP2021048188A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208657A (en) 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
JPH0797625B2 (ja) * 1986-11-19 1995-10-18 三菱電機株式会社 半導体記憶装置
JPH088357B2 (ja) * 1986-12-01 1996-01-29 三菱電機株式会社 縦型mosトランジスタ
US4854537A (en) 1988-04-08 1989-08-08 Welch Barry P Dish drainer platform
JP2629818B2 (ja) * 1988-05-09 1997-07-16 三菱電機株式会社 Mos型ダイナミツクramおよびその製造方法
JP2661156B2 (ja) * 1988-07-14 1997-10-08 ソニー株式会社 半導体メモリ装置
US5162250A (en) * 1989-06-30 1992-11-10 Texas Instruments, Incorporated Method for interconnecting a filament channel transistor with a wordline conductor
US5316962A (en) * 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
JPH0414868A (ja) 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5937296A (en) 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines

Also Published As

Publication number Publication date
EP1132958A3 (de) 2006-07-05
US6448610B2 (en) 2002-09-10
KR20010088445A (ko) 2001-09-26
KR100417729B1 (ko) 2004-02-14
US20010030337A1 (en) 2001-10-18
EP1132958A2 (de) 2001-09-12
JP2001291847A (ja) 2001-10-19
JP4084932B2 (ja) 2008-04-30
DE10011889A1 (de) 2001-09-20

Similar Documents

Publication Publication Date Title
TW531884B (en) Memory-cell with trench and its production method
TW569397B (en) Dram cell arrangement with vertical MOS transistors and method for its fabrication
JP5520185B2 (ja) 半導体装置及びその製作方法
US6137128A (en) Self-isolated and self-aligned 4F-square vertical fet-trench dram cells
TW384543B (en) Self-aligned diffused source vertical transistors with stack capacitors in a 4f-square memory cell array
KR100413277B1 (ko) 다이내믹 랜덤 엑세스 메모리
KR100445308B1 (ko) 트렌치 커패시터 및 선택 트랜지스터를 구비한 메모리 및그 제조 방법
JP2005175090A (ja) 半導体メモリ装置及びその製造方法
JPH10178162A (ja) Soi埋込プレート・トレンチ・キャパシタ
JPH07321228A (ja) 半導体装置およびその製造方法
KR100673673B1 (ko) Dram 셀 장치 및 그 제조 방법
JP2002222873A (ja) 改良たて型mosfet
KR19990078429A (ko) 매립 장치층의 개선된 제어방법
US6492221B1 (en) DRAM cell arrangement
JP3665614B2 (ja) Dramセル装置の製法
JPH05190795A (ja) メモリセルアレイ
TW515049B (en) Memory-cell with a trench-capacitor and its production method
US6638815B1 (en) Formation of self-aligned vertical connector
US8193059B2 (en) Bit line structure and method for the production thereof
TWI235480B (en) Trench-capacitor with an insulation-collar and method to produce such a trench-capacitor
TW569398B (en) One-transistor memory cell arrangement and method for fabricating it
JPS6136384B2 (zh)
US7332390B2 (en) Semiconductor memory device and fabrication thereof
US20050048711A1 (en) Dynamic random access memory and fabrication thereof
JP2002110821A (ja) メモリセル形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees