JP3648463B2 - トレンチキャパシタを備えたメモリセル及びその製造方法 - Google Patents
トレンチキャパシタを備えたメモリセル及びその製造方法 Download PDFInfo
- Publication number
- JP3648463B2 JP3648463B2 JP2001159367A JP2001159367A JP3648463B2 JP 3648463 B2 JP3648463 B2 JP 3648463B2 JP 2001159367 A JP2001159367 A JP 2001159367A JP 2001159367 A JP2001159367 A JP 2001159367A JP 3648463 B2 JP3648463 B2 JP 3648463B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- dielectric layer
- region
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はトレンチキャパシタを備えたメモリセル及びその製造方法に関する。前記トレンチキャパシタはサブストレート中に配置されており、かつ例えばＤＲＡＭ（dynamic random access memory）中で選択トランジスタと一緒になってＤＲＡＭ−メモリセルを形成することができる。
【０００２】
【従来の技術】
メモリ構成素子、例えばＤＲＡＭはセルフィールド及び制御周辺部からなり、その際、セルフィールド中に１つのメモリセルが配置されている。
【０００３】
ＤＲＡＭ−チップはメモリセルのマトリックスを有し、前記のメモリセルは行と列との形で配置されており、かつワードラインとビットラインとにより制御される。データをメモリセルから読み出すか又はデータをメモリセルに書き込むことは適当なワードラインとビットラインとの活性化により実施される。
【０００４】
通常、１つのＤＲＡＭ−メモリセルは１つのキャパシタと接続する１つのトランジスタを有する。トランジスタは、特にチャンネルにより相互に隔てられた２つの拡散領域からなり、前記のチャンネルはゲートにより制御される。電流の流れる方向に依存して、一方の拡散領域がドレイン領域として、他方の拡散領域がソース領域として表される。
【０００５】
拡散領域の一方はビットラインと接続し、他方はキャパシタと接続し、ゲートはワードラインと接続している。適当な電圧をゲートに印加することで、トランジスタはチャンネルにより拡散領域間の電流がスイッチオン及びスイッチオフされるように制御される。
【０００６】
メモリ構成素子の小型化が進むことにより、集積密度は次第に高められる。集積密度の向上は、メモリセルあたり利用されるサブストレート表面積が次第に減少することを意味する。
【０００７】
利用される面積を有効に使用するために、選択トランジスタはバーティカルトランジスタとしてトレンチ内でトレンチキャパシタの上方に作成することができる。１つのトレンチキャパシタ及び１つのバーティカルトランジスタを備えた先行技術のメモリセルは、米国特許第５１７７５７６号明細書に記載されている。トレンチキャパシタ又はトランジスタの他の実施態様は、米国特許第５２０８６５７号明細書及び米国特許第５７４４３８６号明細書に記載されている。しかしながら、前記の実施態様の場合、バーティカルトランジスタのゲートがワードラインに接続されかつバーティカルトランジスタのドレイン−コンタクトがビットラインに接続するという問題が生じる。小型化が進む場合、この２つの接続に関して位置調整精度の要求がさらに高まる。絶縁トレンチ（ＳＴＩ）の形成の際に、この場合にトレンチの上方領域内に配置されるバーティカルトランジスタがその機能を損なうために、トレンチキャパシタのトレンチに密接しすぎて形成するのは好ましくなく、さらに高価なサブストレート表面を浪費しないために、絶縁トレンチ（ＳＴＩ）はトレンチキャパシタのトレンチから遠ざけすぎるのも好ましくないという付加的問題が生じる。
【０００８】
【発明が解決しようとする課題】
本発明の課題は、集積能力に関して改善した、１つのトランジスタを使用するための１つのトレンチを備えたメモリセル及びその製造方法を提供することであった。
【０００９】
【課題を解決するための手段】
メモリセルに関する前記課題は、
サブストレートと、トレンチと、該トレンチ中に形成されているトレンチキャパシタと、該トレンチキャパシタの構成部材としてトレンチの下方領域中に配置されている導電性トレンチ充填物と、バーティカル選択トランジスタとを有するメモリセルであって、
前記トレンチは、下方領域、上方領域及びトレンチ開口部を有し、かつサブストレート中に配置されており、
前記バーティカル選択トランジスタは、トレンチの上方領域のレベル内に配置されており、かつ下側ドープ領域、上側ドープ領域、誘電性層及びゲート電極からなり、
下側ドープ領域がトレンチの上方領域のレベル内で、サブストレート中のトレンチの横側に配置されており、
上側ドープ領域がサブストレート中のトレンの上方領域のレベル内で下側ドープ領域の上方に配置されており、かつ
誘電性層がトレンチの上方に配置されておりかつ内部開口部を有するメモリセルにおいて、
内部開口部が誘電性層を貫通して延びており、かつ誘電性層はトレンチ開口部を越えて横方向に突出するように構成されたメモリセルにより解決される。
【００１０】
この場合、バーティカルトランジスタはトレンチの横の側面に配置された下側ドープ領域、上側ドープ領域及びその間にあるチャンネル領域により形成される。上側及び下側ドープ領域の（通常は電界効果トランジスタの場合、ソース領域とドレイン領域との厚さが接合深さ（Junction-Tiefe）として表される）接合深さ及びチャンネル領域の厚さは、例えば絶縁トレンチに対する距離により決定される。内部開口部を有する誘電性層を配置することにより、トレンチひいては開口部により露出されたトレンチ充填物が接触のためにアクセス可能である。ここで例えばバーティカルトランジスタのゲート電極を接続できる。トレンチ開口部を越えて突出する誘電性層の本発明による配置によって、この誘電性層はエッチマスクとして例えば絶縁トレンチのエッチングの際のエッチングマスクとして使用できる。この処置はバーティカルトランジスタの接合深さがリソグラフィー工程によって定義されず、誘電性層を用いてトレンチに対して自己整合的に実施できるという利点を有する。
【００１１】
本発明のもう一つの実施態様は、誘電性層をサブストレート内へ凹設することを想定する。サブストレート内への誘電性層の凹設は、基板表面上で後続する層のためにわずかなトポロジーが存在するという利点を有する。それにより、後続する層のコンフォーマリティ及び均一性が改善される。さらに、平坦な表面が後続するフォトリソグラフィーによる照射工程のためにはより適している、それというのもこの場合に焦点深度はわずかな範囲内を有するだけであるためである。
【００１２】
本発明のもう一つの有利な実施態様は、誘電性層が上方縁部を有し、サブストレートは１つのサブストレート面を有し、誘電性層の上方縁部はサブストレート面と同じ高さに配置されることを想定する。同じ高さの配置により層の段は回避される。この配置は例えばＣＭＰ工程（化学機械研磨）により製造することができる。
【００１３】
さらに、誘電性層の他に絶縁トレンチが配置され、前記絶縁トレンチが絶縁体で充填されていることが有利である。絶縁トレンチ（ＳＴＩ）は隣り合うメモリセルを相互に絶縁するという課題を有する。この場合、誘電性層は絶縁トレンチのエッチングのためのエッチングマスクとして使用できることが特に有利である。それにより絶縁トレンチの自己整合的形成が可能であり、その際、絶縁トレンチの位置は達成可能なリソグラフィーの精度によるのではなく、誘電性層の位置により定義される。
【００１４】
本発明のもう一つの有利な実施態様は、誘電性層の側方に基板中にドープ領域が配置されていることを想定する。誘電性層の側方のドープ領域はビットラインと接続されており、このビットラインはドープ領域上に延在する。さらに、このドープ領域は上側ドープ領域と接続している。それにより、有利にビットラインの少ない接続抵抗及び有利に少ないビットライン容量を示すメモリセルのコンパクトな配置が可能となる。
【００１５】
本発明のもう一つの実施態様は、誘電性層の下方にゲート電極が配置されていることが想定される。このゲート電極はこの場合例えばメモリセルの選択トランジスタを制御する課題を有する。この場合、ゲート電極は誘電性層の下側に有利に配置されているため、誘電性層の内部の内部開口部を通してワードラインコンタクトを用いてワードラインと接続することができる。
【００１６】
方法に関して、本発明の課題は
サブストレート中にトレンチを作成し、その際、トレンチのエッチングのための第１のマスクをサブストレート上に作成し、
トレンチキャパシタをトレンチ中に作成し、
トレンチ中にゲート電極を備えたバーティカル選択トランジスタを作成し、
トレンチの断面よりも大きな断面を有する拡張部が露出するように第１のマスクを拡張し、
サブストレート及びトレンチ内に配置されたゲート電極を拡張部により露出した領域内で凹陥させ、その際、凹陥部が作成され、
誘電性層を前記凹陥部中に作成する、
工程を有するメモリセルの製造方法により解決される。
【００１７】
本発明による方法により、トレンチキャパシタ用のトレンチのエッチングのために使用したマスクを拡張し、凹陥部のエッチングのために使用する。マスクの拡張は、他のフォトリソグラフィーによる工程を必要とせず、自己整合的にすでに生じたトレンチの周囲に凹陥部を作成する、自己整合によるプロセスであるという利点を有する。
【００１８】
１つの方法工程で、ドーパントをゲート電極中へ及び凹陥部の範囲内の基板中へ導入する。このプロセス工程により有利に基板中に上側ドープ領域が作成され、これはバーティカルトランジスタのソース領域もしくはドレイン領域として使用され、ビット線と接続することができる。
【００１９】
もう一つの方法工程は、誘電性層を凹陥部中に析出させ、異方性エッチング工程で誘電性層からなる側面の周辺ウェブを作成することを想定する。この方法工程により自己整合的に凹陥部中に誘電性層が作成され、この層は内部開口部を有しかつそれによりトーラスの形に似ている。これは、位置調節精度を内容とする他のリソグラフィー工程を回避することができるという利点を有する。
【００２０】
もう一つの方法工程は、第２のマスクをサブストレート上に配置し、構造化し、サブストレートを第２のマスクが構造化されている範囲内で露出させることを想定する。この措置により、第１のマスクを、引き続き絶縁トレンチを作成することができる範囲内で構造化する。この場合、第１のマスクの除去が例えば基板表面の範囲及び誘電性層の範囲を露出させる。
【００２１】
もう一つの方法工程において、第１のマスク、第２のマスク及び側面の周辺ウェブが絶縁トレンチのエッチングの際に共通のマスクを形成する。それにより、絶縁トレンチを露出したサブストレート表面内にエッチングし、その際、第２のマスクのフォトリソグラフィーの位置調節精度が絶縁トレンチの位置精度を決定せず、誘電性層により自己整合される絶縁トレンチはトレンチキャパシタのトレンチから距離を置かれており、かつ基板内へ導入される拡散領域に対して著しく正確に調節可能な距離を有する。これはの著しく正確な接合深さの調節を可能にする。
【００２２】
本発明の他の実施態様は引用形式請求項に記載されている。
【００２３】
【実施例】
本発明を図面を用いて次の実施例により詳説する。
【００２４】
図面中で同じ符号は同じ又は機能的に同じ素子を表す。
【００２５】
図１にはサブストレート２中に作成されているトレンチ３を有するメモリセル１が示されている。サブストレート２はこの実施例においてシリコンからなり、これはホウ素、リン又はヒ素でドーピングされていてもよい。トレンチ３は下方領域４と上方領域６とを有する。トレンチ３の上方領域６では絶縁カラー８が配置されている。この絶縁カラー８は通常は酸化ケイ素からなる。さらに、サブストレート２上に第１のマスク５が存在し、このマスク５はトレンチ３のエッチングのためのエッチマスクとして利用する。このエッチマスク５は例えば窒化ケイ素からなる。この場合ボトル状（bottle-shaped）に構成されたトレンチ３の下方領域内のトレンチ壁にはキャパシタ誘電体が設置されている。通常、トレンチキャパシタ中のキャパシタ誘電体は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素又はこれらの材料の任意の組合せからなる。付加的に、トレンチ３は導電性トレンチ充填物１０で充填されている。導電性充填物１０は例えばドープされたシリコンからなる。この導電性充填物１０は内側のキャパシタ電極として用いられ、外側のサブストレート２は外側のキャパシタ電極として用いられる。
【００２６】
図１に示したトレンチキャパシタの作成のための製造方法は、サブストレート２上にハードマスクとして第１のマスク５を析出させることよりなり、この場合、第１のマスク５は通常窒化ケイ素からなる。第１のマスク５の製造のために、例えばＬＰＣＶＤ法（low pressure chemical vapour deposition）が使用される。第１のマスク５を引き続き構造化し、トレンチ３のエッチングのためのエッチマスクとして使用する。トレンチ３のエッチング後に、この内部にキャパシタ誘電体を設置し、これは例えば熱酸化及びＣＶＤ法により作成することができる。次の方法工程で絶縁カラー８をトレンチ３の上方領域６内に作成する。この絶縁カラー８は酸化ケイ素からなり、これは通常ＣＶＤ法により設置される。導電性トレンチ充填物１０はこの実施例の場合には高ドープされたポリシリコンからなり、通常は同様にＣＶＤ法によりトレンチ３内に析出させる。
【００２７】
図２に関して、図１から出発して導電性充填物１０及び絶縁カラー８を凹陥させ、その結果これらはトレンチ３の上方領域６から除去される。
【００２８】
図３には、トレンチ３の上方領域６内で露出するサブストレート２の窒化を実施する。この場合、窒化物層３１が生じ、これは後にドーパント用の拡散バリアとして利用され、かつ電気的にはトンネル抵抗として機能する。
【００２９】
さらに（図４）はトレンチ３の上方領域６内で導電性層７を作成する。この導電性層７は例えばドープされたポリシリコンからなり、これは１つの製造方法においてＣＶＤプロセスによりトレンチ中に析出平坦化され、引き続き凹陥させ、その結果、図４に示した充填高さが達成される。導電性層７上のトレンチ３の上方領域６内に絶縁性カバー層９を配置する。絶縁性カバー層９は例えば酸化ケイ素からなり、ＣＶＤプロセスで析出させ、平坦化し、トレンチ中に凹陥させることができる。
【００３０】
図５に関して、窒化物層３１をトレンチ３の上方領域６から除去する。この場合窒化物層３１は導電性層７及び絶縁性カバー層９の領域内では維持される。窒化物層３１の除去は湿式化学的プロセスを用いて熱いリン酸を使用して行うことができる。
【００３１】
図６には、トレンチ３の上方領域６内で露出したサブストレート２上にゲート酸化物１１が形成される。これは例えば酸素含有雰囲気を用いる熱的プロセス工程において実施することができる。
【００３２】
引き続き（図７）ゲート電極１２をトレンチ３の上方領域６内に作成する。これは例えばドープしたポリシリコンのＣＶＤ析出により実施することができる。引き続き、析出されたポリシリコン層をＣＭＰ工程で平坦化し、サブストレート表面までトレンチ３中を凹陥させる。
【００３３】
図８に関して、エッチングプロセスでマスク５を拡張し、その結果、トレンチ３の上方及びサブストレート２の上方の第１のマスク５中に拡張部１３が生じる。このマスク５は例えば窒化物からなるため、酸化ケイ素並びに窒化ケイ素もほぼ同じエッチ速度でエッチングするリン酸又はＨＦＥＧ（ＨＦ：フッ酸、ＥＧ：エチレングリコール）を使用して実施することができる。
【００３４】
図９に関して、拡張部１３をサブストレート及びトレンチに移す凹陥プロセス工程を実施し、その際、凹陥部１４が生じる。凹陥部１４は例えば異方性エッチングプロセスで実施することができる。
【００３５】
図１０において下側ドープ領域１５及び上側ドープ領域１６を作成する。下側ドープ領域１５はこの場合、高ドープされた導電性層７からドーパントを外方拡散させることにより生じる。下側ドープ領域１５は後にバーティカルトランジスタの下方のソース−ドレイン領域として使用される。上側ドープ領域１６は例えば気相ドーピングを用いて作成する。この場合、ドーパントがサブストレート２中に達し、上側ドープ領域１６が作成される。通常熱処理工程を用いて実施する下側ドープ領域１５の外方拡散の際に、同様に上側ドープ領域１６を外方拡散させることができ、その際、ドーピングにより場合により生じる結晶転位は回復させることができる。この熱処理工程は酸化性で実施するのが最適である。
【００３６】
図１１に関して、誘電性層１７をサブストレート上及び凹陥部１４中に析出させる。誘電性層１７は例えば窒化ケイ素からなり、ＣＶＤ法を用いて作成することができる。
【００３７】
図１２に関して、異方性エッチングプロセスを実施し、その際、側面の周辺ウェブ１８が作成される（スペーサ形成）。その際この側面の周辺ウェブは凹陥部１４中に配置されており、トーラスの形に似たリング状の構造体を示す。
【００３８】
図１３において、２つの隣り合うメモリセルが示されている。さらに、第２のマスク１９がサブストレート上に配置され、構造化される。このマスク１９は例えばフォトレジストからなる。
【００３９】
図１４に関して、第１のマスク５を第２のマスク１９を用いて構造化する。このために、例えば異方性エッチング工程を使用する。第１のマスク５及び側面の周辺ウェブ１８は窒化ケイ素からなるため、第１のマスク５も側面の周辺ウェブ１８の一部も除去される。このエッチングプロセスの際に、サブストレート表面３６が露出する露出表面２０が生じる。
【００４０】
さらに（図１５）絶縁トレンチ２１を露出した領域２０内でサブストレート内へエッチングする。この場合、第１のマスク５、第２のマスク１９及び側面の周辺ウェブ１８がエッチングマスクとして用いられる。このエッチングは、シリコンをエッチングしかつその際に窒化ケイ素及びフォトレジストに対して選択的である物質及び方法を用いて実施することができる。
【００４１】
図１６に関して、フォトレジストを除去し、引き続き絶縁トレンチ２１の側壁を酸化させ、絶縁トレンチ２１を絶縁トレンチ充填物２２で充填する。このために、例えばＨＤＰ法（高密度プラズマＣＶＤ）を実施することができる。ＨＤＰ法の際に、酸化ケイ素が絶縁トレンチ２１中の絶縁トレンチ充填物２２として充填される。引き続きサブストレート表面３６をＣＭＰ法（化学機械研磨）を用いて平坦化する。
【００４２】
図１７に関して、第１のマスク５及び側面の周辺ウェブ１８の一部を除去する。第１のマスク５及び側面の周辺ウェブ１８が窒化ケイ素からなるため、これらを熱いリン酸を用いてエッチングすることができる。この場合、サブストレート表面３６が露出する。引き続き拡散酸化物（Streuoxide）を露出したサブストレート表面３６上に配置し、ドーパント注入を実施し、その際、ビットラインドープ領域２４をサブストレート２中に作成する。引き続き拡散酸化物を再び除去する。
【００４３】
図１８中でビットライン２５をビットラインドープ領域２４上に作成する。ビットライン２５はこの実施例において下方のビットライン層２７と上方のビットライン層２８とからなる。下方のビットライン層はこの場合例えば高ドープされたポリシリコンからなり、上方のビットライン層２８は例えばドープされたポリシリコンよりもわずかな層抵抗を有するタングステンからなり、その結果ビットラインは全体として低オームに形成されている。引き続き絶縁カバー層２６をビットライン２５の周囲に作成する。絶縁カバー層２６は例えば窒化ケイ素からなる。
【００４４】
引き続き（図１９）、絶縁層２９をサブストレート上に配置する。この場合、この絶縁層２９はビットライン２５及び平坦化された表面を覆う。この絶縁層２９は例えば高ドープされたシリケートガラス（ＤＰＳＧ）からなり、熱処理工程で流動化する。絶縁層２９中へトレンチをエッチングし、その中にワードラインコンタクト３０を配置する。この場合ワードラインコンタクト３０はワードラインから絶縁層２９を通過しかつ側面の周辺ウェブ１８を通過しゲート電極１２にまで延びる。
【図面の簡単な説明】
【図１】本発明による方法のための原型として引用するトレンチキャパシタの断面図
【図２】図１において示したトレンチキャパシタから凹陥プロセスにより得られたトレンチキャパシタの断面図
【図３】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図４】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図５】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図６】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図７】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図８】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図９】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１０】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１１】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１２】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１３】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１４】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１５】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１６】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１７】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１８】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１９】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【符号の説明】
１ メモリセル、 ２ サブストレート、 ３ トレンチ、 ４ 下方領域 ６ 上方領域、 １０ トレンチ充填物、 １５ 下側ドープ領域、 １６ 上側ドープ領域、 １７，１８ 誘電性層、 ３２ トレンチキャパシタ、 ３３内部開口部、 ３４ トレンチ開口部
【発明の属する技術分野】
本発明はトレンチキャパシタを備えたメモリセル及びその製造方法に関する。前記トレンチキャパシタはサブストレート中に配置されており、かつ例えばＤＲＡＭ（dynamic random access memory）中で選択トランジスタと一緒になってＤＲＡＭ−メモリセルを形成することができる。
【０００２】
【従来の技術】
メモリ構成素子、例えばＤＲＡＭはセルフィールド及び制御周辺部からなり、その際、セルフィールド中に１つのメモリセルが配置されている。
【０００３】
ＤＲＡＭ−チップはメモリセルのマトリックスを有し、前記のメモリセルは行と列との形で配置されており、かつワードラインとビットラインとにより制御される。データをメモリセルから読み出すか又はデータをメモリセルに書き込むことは適当なワードラインとビットラインとの活性化により実施される。
【０００４】
通常、１つのＤＲＡＭ−メモリセルは１つのキャパシタと接続する１つのトランジスタを有する。トランジスタは、特にチャンネルにより相互に隔てられた２つの拡散領域からなり、前記のチャンネルはゲートにより制御される。電流の流れる方向に依存して、一方の拡散領域がドレイン領域として、他方の拡散領域がソース領域として表される。
【０００５】
拡散領域の一方はビットラインと接続し、他方はキャパシタと接続し、ゲートはワードラインと接続している。適当な電圧をゲートに印加することで、トランジスタはチャンネルにより拡散領域間の電流がスイッチオン及びスイッチオフされるように制御される。
【０００６】
メモリ構成素子の小型化が進むことにより、集積密度は次第に高められる。集積密度の向上は、メモリセルあたり利用されるサブストレート表面積が次第に減少することを意味する。
【０００７】
利用される面積を有効に使用するために、選択トランジスタはバーティカルトランジスタとしてトレンチ内でトレンチキャパシタの上方に作成することができる。１つのトレンチキャパシタ及び１つのバーティカルトランジスタを備えた先行技術のメモリセルは、米国特許第５１７７５７６号明細書に記載されている。トレンチキャパシタ又はトランジスタの他の実施態様は、米国特許第５２０８６５７号明細書及び米国特許第５７４４３８６号明細書に記載されている。しかしながら、前記の実施態様の場合、バーティカルトランジスタのゲートがワードラインに接続されかつバーティカルトランジスタのドレイン−コンタクトがビットラインに接続するという問題が生じる。小型化が進む場合、この２つの接続に関して位置調整精度の要求がさらに高まる。絶縁トレンチ（ＳＴＩ）の形成の際に、この場合にトレンチの上方領域内に配置されるバーティカルトランジスタがその機能を損なうために、トレンチキャパシタのトレンチに密接しすぎて形成するのは好ましくなく、さらに高価なサブストレート表面を浪費しないために、絶縁トレンチ（ＳＴＩ）はトレンチキャパシタのトレンチから遠ざけすぎるのも好ましくないという付加的問題が生じる。
【０００８】
【発明が解決しようとする課題】
本発明の課題は、集積能力に関して改善した、１つのトランジスタを使用するための１つのトレンチを備えたメモリセル及びその製造方法を提供することであった。
【０００９】
【課題を解決するための手段】
メモリセルに関する前記課題は、
サブストレートと、トレンチと、該トレンチ中に形成されているトレンチキャパシタと、該トレンチキャパシタの構成部材としてトレンチの下方領域中に配置されている導電性トレンチ充填物と、バーティカル選択トランジスタとを有するメモリセルであって、
前記トレンチは、下方領域、上方領域及びトレンチ開口部を有し、かつサブストレート中に配置されており、
前記バーティカル選択トランジスタは、トレンチの上方領域のレベル内に配置されており、かつ下側ドープ領域、上側ドープ領域、誘電性層及びゲート電極からなり、
下側ドープ領域がトレンチの上方領域のレベル内で、サブストレート中のトレンチの横側に配置されており、
上側ドープ領域がサブストレート中のトレンの上方領域のレベル内で下側ドープ領域の上方に配置されており、かつ
誘電性層がトレンチの上方に配置されておりかつ内部開口部を有するメモリセルにおいて、
内部開口部が誘電性層を貫通して延びており、かつ誘電性層はトレンチ開口部を越えて横方向に突出するように構成されたメモリセルにより解決される。
【００１０】
この場合、バーティカルトランジスタはトレンチの横の側面に配置された下側ドープ領域、上側ドープ領域及びその間にあるチャンネル領域により形成される。上側及び下側ドープ領域の（通常は電界効果トランジスタの場合、ソース領域とドレイン領域との厚さが接合深さ（Junction-Tiefe）として表される）接合深さ及びチャンネル領域の厚さは、例えば絶縁トレンチに対する距離により決定される。内部開口部を有する誘電性層を配置することにより、トレンチひいては開口部により露出されたトレンチ充填物が接触のためにアクセス可能である。ここで例えばバーティカルトランジスタのゲート電極を接続できる。トレンチ開口部を越えて突出する誘電性層の本発明による配置によって、この誘電性層はエッチマスクとして例えば絶縁トレンチのエッチングの際のエッチングマスクとして使用できる。この処置はバーティカルトランジスタの接合深さがリソグラフィー工程によって定義されず、誘電性層を用いてトレンチに対して自己整合的に実施できるという利点を有する。
【００１１】
本発明のもう一つの実施態様は、誘電性層をサブストレート内へ凹設することを想定する。サブストレート内への誘電性層の凹設は、基板表面上で後続する層のためにわずかなトポロジーが存在するという利点を有する。それにより、後続する層のコンフォーマリティ及び均一性が改善される。さらに、平坦な表面が後続するフォトリソグラフィーによる照射工程のためにはより適している、それというのもこの場合に焦点深度はわずかな範囲内を有するだけであるためである。
【００１２】
本発明のもう一つの有利な実施態様は、誘電性層が上方縁部を有し、サブストレートは１つのサブストレート面を有し、誘電性層の上方縁部はサブストレート面と同じ高さに配置されることを想定する。同じ高さの配置により層の段は回避される。この配置は例えばＣＭＰ工程（化学機械研磨）により製造することができる。
【００１３】
さらに、誘電性層の他に絶縁トレンチが配置され、前記絶縁トレンチが絶縁体で充填されていることが有利である。絶縁トレンチ（ＳＴＩ）は隣り合うメモリセルを相互に絶縁するという課題を有する。この場合、誘電性層は絶縁トレンチのエッチングのためのエッチングマスクとして使用できることが特に有利である。それにより絶縁トレンチの自己整合的形成が可能であり、その際、絶縁トレンチの位置は達成可能なリソグラフィーの精度によるのではなく、誘電性層の位置により定義される。
【００１４】
本発明のもう一つの有利な実施態様は、誘電性層の側方に基板中にドープ領域が配置されていることを想定する。誘電性層の側方のドープ領域はビットラインと接続されており、このビットラインはドープ領域上に延在する。さらに、このドープ領域は上側ドープ領域と接続している。それにより、有利にビットラインの少ない接続抵抗及び有利に少ないビットライン容量を示すメモリセルのコンパクトな配置が可能となる。
【００１５】
本発明のもう一つの実施態様は、誘電性層の下方にゲート電極が配置されていることが想定される。このゲート電極はこの場合例えばメモリセルの選択トランジスタを制御する課題を有する。この場合、ゲート電極は誘電性層の下側に有利に配置されているため、誘電性層の内部の内部開口部を通してワードラインコンタクトを用いてワードラインと接続することができる。
【００１６】
方法に関して、本発明の課題は
サブストレート中にトレンチを作成し、その際、トレンチのエッチングのための第１のマスクをサブストレート上に作成し、
トレンチキャパシタをトレンチ中に作成し、
トレンチ中にゲート電極を備えたバーティカル選択トランジスタを作成し、
トレンチの断面よりも大きな断面を有する拡張部が露出するように第１のマスクを拡張し、
サブストレート及びトレンチ内に配置されたゲート電極を拡張部により露出した領域内で凹陥させ、その際、凹陥部が作成され、
誘電性層を前記凹陥部中に作成する、
工程を有するメモリセルの製造方法により解決される。
【００１７】
本発明による方法により、トレンチキャパシタ用のトレンチのエッチングのために使用したマスクを拡張し、凹陥部のエッチングのために使用する。マスクの拡張は、他のフォトリソグラフィーによる工程を必要とせず、自己整合的にすでに生じたトレンチの周囲に凹陥部を作成する、自己整合によるプロセスであるという利点を有する。
【００１８】
１つの方法工程で、ドーパントをゲート電極中へ及び凹陥部の範囲内の基板中へ導入する。このプロセス工程により有利に基板中に上側ドープ領域が作成され、これはバーティカルトランジスタのソース領域もしくはドレイン領域として使用され、ビット線と接続することができる。
【００１９】
もう一つの方法工程は、誘電性層を凹陥部中に析出させ、異方性エッチング工程で誘電性層からなる側面の周辺ウェブを作成することを想定する。この方法工程により自己整合的に凹陥部中に誘電性層が作成され、この層は内部開口部を有しかつそれによりトーラスの形に似ている。これは、位置調節精度を内容とする他のリソグラフィー工程を回避することができるという利点を有する。
【００２０】
もう一つの方法工程は、第２のマスクをサブストレート上に配置し、構造化し、サブストレートを第２のマスクが構造化されている範囲内で露出させることを想定する。この措置により、第１のマスクを、引き続き絶縁トレンチを作成することができる範囲内で構造化する。この場合、第１のマスクの除去が例えば基板表面の範囲及び誘電性層の範囲を露出させる。
【００２１】
もう一つの方法工程において、第１のマスク、第２のマスク及び側面の周辺ウェブが絶縁トレンチのエッチングの際に共通のマスクを形成する。それにより、絶縁トレンチを露出したサブストレート表面内にエッチングし、その際、第２のマスクのフォトリソグラフィーの位置調節精度が絶縁トレンチの位置精度を決定せず、誘電性層により自己整合される絶縁トレンチはトレンチキャパシタのトレンチから距離を置かれており、かつ基板内へ導入される拡散領域に対して著しく正確に調節可能な距離を有する。これはの著しく正確な接合深さの調節を可能にする。
【００２２】
本発明の他の実施態様は引用形式請求項に記載されている。
【００２３】
【実施例】
本発明を図面を用いて次の実施例により詳説する。
【００２４】
図面中で同じ符号は同じ又は機能的に同じ素子を表す。
【００２５】
図１にはサブストレート２中に作成されているトレンチ３を有するメモリセル１が示されている。サブストレート２はこの実施例においてシリコンからなり、これはホウ素、リン又はヒ素でドーピングされていてもよい。トレンチ３は下方領域４と上方領域６とを有する。トレンチ３の上方領域６では絶縁カラー８が配置されている。この絶縁カラー８は通常は酸化ケイ素からなる。さらに、サブストレート２上に第１のマスク５が存在し、このマスク５はトレンチ３のエッチングのためのエッチマスクとして利用する。このエッチマスク５は例えば窒化ケイ素からなる。この場合ボトル状（bottle-shaped）に構成されたトレンチ３の下方領域内のトレンチ壁にはキャパシタ誘電体が設置されている。通常、トレンチキャパシタ中のキャパシタ誘電体は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素又はこれらの材料の任意の組合せからなる。付加的に、トレンチ３は導電性トレンチ充填物１０で充填されている。導電性充填物１０は例えばドープされたシリコンからなる。この導電性充填物１０は内側のキャパシタ電極として用いられ、外側のサブストレート２は外側のキャパシタ電極として用いられる。
【００２６】
図１に示したトレンチキャパシタの作成のための製造方法は、サブストレート２上にハードマスクとして第１のマスク５を析出させることよりなり、この場合、第１のマスク５は通常窒化ケイ素からなる。第１のマスク５の製造のために、例えばＬＰＣＶＤ法（low pressure chemical vapour deposition）が使用される。第１のマスク５を引き続き構造化し、トレンチ３のエッチングのためのエッチマスクとして使用する。トレンチ３のエッチング後に、この内部にキャパシタ誘電体を設置し、これは例えば熱酸化及びＣＶＤ法により作成することができる。次の方法工程で絶縁カラー８をトレンチ３の上方領域６内に作成する。この絶縁カラー８は酸化ケイ素からなり、これは通常ＣＶＤ法により設置される。導電性トレンチ充填物１０はこの実施例の場合には高ドープされたポリシリコンからなり、通常は同様にＣＶＤ法によりトレンチ３内に析出させる。
【００２７】
図２に関して、図１から出発して導電性充填物１０及び絶縁カラー８を凹陥させ、その結果これらはトレンチ３の上方領域６から除去される。
【００２８】
図３には、トレンチ３の上方領域６内で露出するサブストレート２の窒化を実施する。この場合、窒化物層３１が生じ、これは後にドーパント用の拡散バリアとして利用され、かつ電気的にはトンネル抵抗として機能する。
【００２９】
さらに（図４）はトレンチ３の上方領域６内で導電性層７を作成する。この導電性層７は例えばドープされたポリシリコンからなり、これは１つの製造方法においてＣＶＤプロセスによりトレンチ中に析出平坦化され、引き続き凹陥させ、その結果、図４に示した充填高さが達成される。導電性層７上のトレンチ３の上方領域６内に絶縁性カバー層９を配置する。絶縁性カバー層９は例えば酸化ケイ素からなり、ＣＶＤプロセスで析出させ、平坦化し、トレンチ中に凹陥させることができる。
【００３０】
図５に関して、窒化物層３１をトレンチ３の上方領域６から除去する。この場合窒化物層３１は導電性層７及び絶縁性カバー層９の領域内では維持される。窒化物層３１の除去は湿式化学的プロセスを用いて熱いリン酸を使用して行うことができる。
【００３１】
図６には、トレンチ３の上方領域６内で露出したサブストレート２上にゲート酸化物１１が形成される。これは例えば酸素含有雰囲気を用いる熱的プロセス工程において実施することができる。
【００３２】
引き続き（図７）ゲート電極１２をトレンチ３の上方領域６内に作成する。これは例えばドープしたポリシリコンのＣＶＤ析出により実施することができる。引き続き、析出されたポリシリコン層をＣＭＰ工程で平坦化し、サブストレート表面までトレンチ３中を凹陥させる。
【００３３】
図８に関して、エッチングプロセスでマスク５を拡張し、その結果、トレンチ３の上方及びサブストレート２の上方の第１のマスク５中に拡張部１３が生じる。このマスク５は例えば窒化物からなるため、酸化ケイ素並びに窒化ケイ素もほぼ同じエッチ速度でエッチングするリン酸又はＨＦＥＧ（ＨＦ：フッ酸、ＥＧ：エチレングリコール）を使用して実施することができる。
【００３４】
図９に関して、拡張部１３をサブストレート及びトレンチに移す凹陥プロセス工程を実施し、その際、凹陥部１４が生じる。凹陥部１４は例えば異方性エッチングプロセスで実施することができる。
【００３５】
図１０において下側ドープ領域１５及び上側ドープ領域１６を作成する。下側ドープ領域１５はこの場合、高ドープされた導電性層７からドーパントを外方拡散させることにより生じる。下側ドープ領域１５は後にバーティカルトランジスタの下方のソース−ドレイン領域として使用される。上側ドープ領域１６は例えば気相ドーピングを用いて作成する。この場合、ドーパントがサブストレート２中に達し、上側ドープ領域１６が作成される。通常熱処理工程を用いて実施する下側ドープ領域１５の外方拡散の際に、同様に上側ドープ領域１６を外方拡散させることができ、その際、ドーピングにより場合により生じる結晶転位は回復させることができる。この熱処理工程は酸化性で実施するのが最適である。
【００３６】
図１１に関して、誘電性層１７をサブストレート上及び凹陥部１４中に析出させる。誘電性層１７は例えば窒化ケイ素からなり、ＣＶＤ法を用いて作成することができる。
【００３７】
図１２に関して、異方性エッチングプロセスを実施し、その際、側面の周辺ウェブ１８が作成される（スペーサ形成）。その際この側面の周辺ウェブは凹陥部１４中に配置されており、トーラスの形に似たリング状の構造体を示す。
【００３８】
図１３において、２つの隣り合うメモリセルが示されている。さらに、第２のマスク１９がサブストレート上に配置され、構造化される。このマスク１９は例えばフォトレジストからなる。
【００３９】
図１４に関して、第１のマスク５を第２のマスク１９を用いて構造化する。このために、例えば異方性エッチング工程を使用する。第１のマスク５及び側面の周辺ウェブ１８は窒化ケイ素からなるため、第１のマスク５も側面の周辺ウェブ１８の一部も除去される。このエッチングプロセスの際に、サブストレート表面３６が露出する露出表面２０が生じる。
【００４０】
さらに（図１５）絶縁トレンチ２１を露出した領域２０内でサブストレート内へエッチングする。この場合、第１のマスク５、第２のマスク１９及び側面の周辺ウェブ１８がエッチングマスクとして用いられる。このエッチングは、シリコンをエッチングしかつその際に窒化ケイ素及びフォトレジストに対して選択的である物質及び方法を用いて実施することができる。
【００４１】
図１６に関して、フォトレジストを除去し、引き続き絶縁トレンチ２１の側壁を酸化させ、絶縁トレンチ２１を絶縁トレンチ充填物２２で充填する。このために、例えばＨＤＰ法（高密度プラズマＣＶＤ）を実施することができる。ＨＤＰ法の際に、酸化ケイ素が絶縁トレンチ２１中の絶縁トレンチ充填物２２として充填される。引き続きサブストレート表面３６をＣＭＰ法（化学機械研磨）を用いて平坦化する。
【００４２】
図１７に関して、第１のマスク５及び側面の周辺ウェブ１８の一部を除去する。第１のマスク５及び側面の周辺ウェブ１８が窒化ケイ素からなるため、これらを熱いリン酸を用いてエッチングすることができる。この場合、サブストレート表面３６が露出する。引き続き拡散酸化物（Streuoxide）を露出したサブストレート表面３６上に配置し、ドーパント注入を実施し、その際、ビットラインドープ領域２４をサブストレート２中に作成する。引き続き拡散酸化物を再び除去する。
【００４３】
図１８中でビットライン２５をビットラインドープ領域２４上に作成する。ビットライン２５はこの実施例において下方のビットライン層２７と上方のビットライン層２８とからなる。下方のビットライン層はこの場合例えば高ドープされたポリシリコンからなり、上方のビットライン層２８は例えばドープされたポリシリコンよりもわずかな層抵抗を有するタングステンからなり、その結果ビットラインは全体として低オームに形成されている。引き続き絶縁カバー層２６をビットライン２５の周囲に作成する。絶縁カバー層２６は例えば窒化ケイ素からなる。
【００４４】
引き続き（図１９）、絶縁層２９をサブストレート上に配置する。この場合、この絶縁層２９はビットライン２５及び平坦化された表面を覆う。この絶縁層２９は例えば高ドープされたシリケートガラス（ＤＰＳＧ）からなり、熱処理工程で流動化する。絶縁層２９中へトレンチをエッチングし、その中にワードラインコンタクト３０を配置する。この場合ワードラインコンタクト３０はワードラインから絶縁層２９を通過しかつ側面の周辺ウェブ１８を通過しゲート電極１２にまで延びる。
【図面の簡単な説明】
【図１】本発明による方法のための原型として引用するトレンチキャパシタの断面図
【図２】図１において示したトレンチキャパシタから凹陥プロセスにより得られたトレンチキャパシタの断面図
【図３】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図４】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図５】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図６】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図７】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図８】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図９】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１０】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１１】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１２】本発明によるメモリセルを作成するための１つの製造工程での、図１からのトレンチキャパシタの上側領域の断面図
【図１３】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１４】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１５】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１６】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１７】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１８】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【図１９】メモリセルの製造方法で図１２で示したメモリセルに後続する１つの製造工程での、隣り合う２つのメモリセルの断面図
【符号の説明】
１ メモリセル、 ２ サブストレート、 ３ トレンチ、 ４ 下方領域 ６ 上方領域、 １０ トレンチ充填物、 １５ 下側ドープ領域、 １６ 上側ドープ領域、 １７，１８ 誘電性層、 ３２ トレンチキャパシタ、 ３３内部開口部、 ３４ トレンチ開口部
Claims (11)
- サブストレート（２）と、トレンチ（３）と、該トレンチ（３）中に形成されているトレンチキャパシタ（３２）と、該トレンチキャパシタ（３２）の構成部材としてトレンチ（３）の下方領域（４）中に配置されている導電性トレンチ充填物（１０）と、バーティカル選択トランジスタとを有するメモリセルであって、
前記トレンチ（３）は、下方領域（４）、上方領域（６）及びトレンチ開口部を有し、かつサブストレート（２）中に配置されており、
前記バーティカル選択トランジスタは、トレンチ（３）の上方領域（６）のレベル内に配置されており、かつ下側ドープ領域（１５）、上側ドープ領域（１６）、誘電性層（１７）及びゲート電極（１２）からなり、
下側ドープ領域（１５）がトレンチ（３）の上方領域（６）のレベル内で、サブストレート（２）中のトレンチ（３）の横側に配置されており、
上側ドープ領域（１６）がサブストレート（２）中のトレンチ（３）の上方領域（６）のレベル内で下側ドープ領域（１５）の上方に配置されており、かつ
誘電性層（１７）がトレンチ（３）の上方に配置されておりかつ内部開口部（３３）を有するメモリセルにおいて、
内部開口部（３３）が誘電性層（１７）を貫通して延びており、かつ誘電性層（１７）はトレンチ開口部（３４）を越えて横方向に突出することを特徴とするメモリセル。 - 誘電性層（１７）がサブストレート（２）内へ凹設されている、請求項１記載のメモリセル。
- 誘電性層（１７）が上方縁部（３５）を有し、サブストレート（２）はサブストレート表面（３６）を有し、かつ誘電性層（１７）の上方縁部はサブストレート表面（３６）と同じ高さに配置されている、請求項２記載のメモリセル。
- 絶縁トレンチ（２１）が誘電性層（１７）に接しており、前記絶縁トレンチ（２１）は絶縁トレンチ充填物（２２）で充填されている、請求項１から３までのいずれか１項記載のメモリセル。
- ドーピングされたトレンチ（２４）がサブストレート（２）内に配置されており、誘電性層（１７）に接している、請求項１から４までのいずれか１項記載のメモリセル。
- 誘電性層（１７）の下方にゲート電極（１２）が配置されている、請求項１から５までのいずれか１項記載のメモリセル。
- サブストレート（２）中にトレンチ（３）を作成し、その際、トレンチ（３）のエッチングのための第１のマスク（５）をサブストレート（２）上に作成し、
トレンチキャパシタ（３２）をトレンチ（３）中に作成し、
トレンチ（３）中にゲート電極（１２）を備えたバーティカル型選択トランジスタを作成し、
トレンチの断面よりも大きな断面を有する拡張部（１３）が露出するように第１のマスク（５）を拡張し、
サブストレート（２）及びトレンチ（３）内に配置されたゲート電極（１２）を拡張部（１３）により露出した領域内で凹陥させ、その際、凹陥部（１４）が形成され、
誘電性層（１７）を前記凹陥部（１４）中に形成させる、
工程を有するメモリセルの製造方法。 - ドーパントを凹陥部（１４）の領域内でサブストレート（２）内へ導入し、上側ドープ領域（１６）を形成させる、請求項７記載の方法。
- 誘電性層（１７）を凹陥部（１４）内に析出させ、異方性エッチングプロセスを用いて誘電性層（１７）からなる側面の周辺ウェブ（１８）を形成させる、請求項７又は８記載の方法。
- 第２のマスク（１９）をサブストレート（２）上に配置しかつ構造化し、前記サブストレートを隣り合うトレンチキャパシタの間にある領域（２０）を露出させる、請求項７から９までのいずれか１項記載の方法。
- 第１のマスク（５）、第２のマスク（１９）及び側面の周辺ウェブ（１８）が絶縁トレンチ（２１）のエッチングの際に共通のエッチングマスクを形成する、請求項１０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10027913.9 | 2000-05-31 | ||
| DE10027913A DE10027913A1 (de) | 2000-05-31 | 2000-05-31 | Speicherzelle mit einem Grabenkondensator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016148A JP2002016148A (ja) | 2002-01-18 |
| JP3648463B2 true JP3648463B2 (ja) | 2005-05-18 |
Family
ID=7644818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001159367A Expired - Fee Related JP3648463B2 (ja) | 2000-05-31 | 2001-05-28 | トレンチキャパシタを備えたメモリセル及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6420239B2 (ja) |
| EP (1) | EP1160855A3 (ja) |
| JP (1) | JP3648463B2 (ja) |
| KR (1) | KR100419926B1 (ja) |
| DE (1) | DE10027913A1 (ja) |
| TW (1) | TW515049B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576944B2 (en) * | 2000-12-14 | 2003-06-10 | Infineon Technologies Ag | Self-aligned nitride pattern for improved process window |
| DE10113187C1 (de) * | 2001-03-19 | 2002-08-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers |
| US6552382B1 (en) * | 2002-09-30 | 2003-04-22 | Intelligent Sources Development Corp. | Scalable vertical DRAM cell structure and its manufacturing methods |
| US6660581B1 (en) * | 2003-03-11 | 2003-12-09 | International Business Machines Corporation | Method of forming single bitline contact using line shape masks for vertical transistors in DRAM/e-DRAM devices |
| US6998666B2 (en) | 2004-01-09 | 2006-02-14 | International Business Machines Corporation | Nitrided STI liner oxide for reduced corner device impact on vertical device performance |
| US20050285175A1 (en) * | 2004-06-23 | 2005-12-29 | International Business Machines Corporation | Vertical SOI Device |
| US7078756B2 (en) * | 2004-12-06 | 2006-07-18 | International Business Machines Corporation | Collarless trench DRAM device |
| US7371645B2 (en) * | 2005-12-30 | 2008-05-13 | Infineon Technologies Ag | Method of manufacturing a field effect transistor device with recessed channel and corner gate device |
| KR100733703B1 (ko) * | 2006-08-29 | 2007-06-28 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR20100040455A (ko) * | 2008-10-10 | 2010-04-20 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| FR3021524A1 (fr) | 2014-06-02 | 2015-12-04 | Small Bone Innovations Internat | Tige d'ancrage metacarpien, notamment pour une prothese trapezo-metacarpienne |
| US11171200B2 (en) | 2019-09-26 | 2021-11-09 | Texas Instruments Incorporated | Integrated circuits having dielectric layers including an anti-reflective coating |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US302204A (en) * | 1884-07-15 | bibby | ||
| DE905771C (de) * | 1941-11-18 | 1954-03-04 | Huettenwerk Huckingen A G | Verfahren zur Herstellung eines Grundiermittels aus Steinkohlenteerpech und organischen Loesungsmitteln |
| DE852396C (de) * | 1951-06-02 | 1952-10-13 | Gussstahlwerk Bochumer Ver Ag | Ausbildung der Zungenvorrichtung von Weichen fuer rueckbare Gleise |
| DE884785C (de) * | 1952-01-23 | 1953-07-30 | Albert Glemser | Durch Anschluss an die Wasserleitung betriebene Kolben-Waeschepresse |
| US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
| US5208657A (en) | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
| US4864375A (en) * | 1986-02-05 | 1989-09-05 | Texas Instruments Incorporated | Dram cell and method |
| US4816884A (en) * | 1987-07-20 | 1989-03-28 | International Business Machines Corporation | High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor |
| US5183774A (en) * | 1987-11-17 | 1993-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor memory device |
| JPH01171266A (ja) * | 1987-12-25 | 1989-07-06 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
| US4958212A (en) * | 1988-12-30 | 1990-09-18 | Texas Instruments Incorporated | Trench memory cell |
| US5162250A (en) * | 1989-06-30 | 1992-11-10 | Texas Instruments, Incorporated | Method for interconnecting a filament channel transistor with a wordline conductor |
| JPH0414868A (ja) | 1990-05-09 | 1992-01-20 | Hitachi Ltd | 半導体記憶装置とその製造方法 |
| KR940006679B1 (ko) * | 1991-09-26 | 1994-07-25 | 현대전자산업 주식회사 | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 |
| US5641694A (en) | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
| US6207494B1 (en) * | 1994-12-29 | 2001-03-27 | Infineon Technologies Corporation | Isolation collar nitride liner for DRAM process improvement |
| US5576566A (en) * | 1995-04-13 | 1996-11-19 | International Business Machines Corporation | Semiconductor trench capacitor cell having a buried strap |
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| US5915175A (en) * | 1997-06-27 | 1999-06-22 | Siemens Aktiengesellschaft | Mitigation of CMP-induced BPSG surface damage by an integrated anneal and silicon dioxide deposition |
| US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
| US6225158B1 (en) * | 1998-05-28 | 2001-05-01 | International Business Machines Corporation | Trench storage dynamic random access memory cell with vertical transfer device |
| TW385542B (en) * | 1998-07-31 | 2000-03-21 | Siemens Ag | Method for making deep trench capacitor by two stage ion implantment |
| DE19844997A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren |
| US6140175A (en) * | 1999-03-03 | 2000-10-31 | International Business Machines Corporation | Self-aligned deep trench DRAM array device |
| TW439267B (en) * | 1999-11-29 | 2001-06-07 | Winbond Electronics Corp | Fabricating method of bottom electrode for buried type capacitor |
| US6150670A (en) * | 1999-11-30 | 2000-11-21 | International Business Machines Corporation | Process for fabricating a uniform gate oxide of a vertical transistor |
| TW426947B (en) * | 1999-12-09 | 2001-03-21 | Mosel Vitelic Inc | Method of producing trench capacitor |
| DE10011889A1 (de) * | 2000-03-07 | 2001-09-20 | Infineon Technologies Ag | Speicherzelle mit Graben und Verfahren zu ihrer Herstellung |
| DE10024876A1 (de) * | 2000-05-16 | 2001-11-29 | Infineon Technologies Ag | Vertikaler Transistor |
| US6309924B1 (en) * | 2000-06-02 | 2001-10-30 | International Business Machines Corporation | Method of forming self-limiting polysilicon LOCOS for DRAM cell |
| TW466684B (en) * | 2000-09-29 | 2001-12-01 | United Microelectronics Corp | Method for forming deep trench capacitor under shallow trench isolation structure |
-
2000
- 2000-05-31 DE DE10027913A patent/DE10027913A1/de not_active Ceased
-
2001
- 2001-04-27 EP EP01110456A patent/EP1160855A3/de not_active Withdrawn
- 2001-05-28 JP JP2001159367A patent/JP3648463B2/ja not_active Expired - Fee Related
- 2001-05-29 TW TW090112880A patent/TW515049B/zh not_active IP Right Cessation
- 2001-05-31 KR KR10-2001-0030336A patent/KR100419926B1/ko not_active IP Right Cessation
- 2001-05-31 US US09/871,010 patent/US6420239B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW515049B (en) | 2002-12-21 |
| EP1160855A3 (de) | 2006-06-28 |
| KR100419926B1 (ko) | 2004-02-25 |
| JP2002016148A (ja) | 2002-01-18 |
| US20020004271A1 (en) | 2002-01-10 |
| DE10027913A1 (de) | 2001-12-13 |
| US6420239B2 (en) | 2002-07-16 |
| EP1160855A2 (de) | 2001-12-05 |
| KR20010109198A (ko) | 2001-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3195300B2 (ja) | ステップ移動素子を含むトレンチ記憶ｄｒａｍセル及びそれを形成する方法 | |
| US5706164A (en) | Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers | |
| US6008084A (en) | Method for fabricating low resistance bit line structures, along with bit line structures exhibiting low bit line to bit line coupling capacitance | |
| US6184549B1 (en) | Trench storage dynamic random access memory cell with vertical transfer device | |
| US7612406B2 (en) | Transistor, memory cell array and method of manufacturing a transistor | |
| US5545583A (en) | Method of making semiconductor trench capacitor cell having a buried strap | |
| KR0144899B1 (ko) | 매몰 비트라인 디램 셀 및 그 제조방법 | |
| US6008513A (en) | Dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-space bit lines | |
| US5576566A (en) | Semiconductor trench capacitor cell having a buried strap | |
| TW201740510A (zh) | 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法 | |
| US7332392B2 (en) | Trench-capacitor DRAM device and manufacture method thereof | |
| US20070040202A1 (en) | Semiconductor memory cell array having self-aligned recessed gate MOS transistors and method for forming the same | |
| US7015092B2 (en) | Methods for forming vertical gate transistors providing improved isolation and alignment of vertical gate contacts | |
| US6010933A (en) | Method for making a planarized capacitor-over-bit-line structure for dynamic random access memory (DRAM) devices | |
| KR19990078429A (ko) | 매립 장치층의 개선된 제어방법 | |
| JPH06318680A (ja) | 半導体記憶装置およびその製造方法 | |
| US5674769A (en) | Process for forming deep trench DRAMs with sub-groundrule gates | |
| US5753551A (en) | Memory cell array with a self-aligned, buried bit line | |
| KR0151012B1 (ko) | 매몰 비트라인 디램 셀 및 제조방법 | |
| JP3648463B2 (ja) | トレンチキャパシタを備えたメモリセル及びその製造方法 | |
| US6566202B2 (en) | Integrated circuit having at least two vertical MOS transistors and method for manufacturing same | |
| KR100481035B1 (ko) | 수직형트랜지스터 | |
| JP2010272679A (ja) | 半導体装置及びその製造方法 | |
| JP2000012808A (ja) | メモリセルのシリンダ型ストレ―ジキャパシタ及びその製造方法 | |
| US6163047A (en) | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040624 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040901 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |