JP4056702B2 - 化合物半導体薄膜の製造方法 - Google Patents
化合物半導体薄膜の製造方法 Download PDFInfo
- Publication number
- JP4056702B2 JP4056702B2 JP2001011657A JP2001011657A JP4056702B2 JP 4056702 B2 JP4056702 B2 JP 4056702B2 JP 2001011657 A JP2001011657 A JP 2001011657A JP 2001011657 A JP2001011657 A JP 2001011657A JP 4056702 B2 JP4056702 B2 JP 4056702B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- group
- layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の属する技術分野】
本発明は、化合物半導体薄膜の製造方法に関し、更に詳しくは、特に薄膜太陽電池の分野において用いられる、IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜の製造方法に関するものである。
【0002】
【従来の技術】
薄膜太陽電池を構成する光吸収層として、IB族元素、IIIB族元素およびVIB族元素を含む、カルコパイライト構造を有する化合物半導体薄膜が使用されている。このような化合物半導体薄膜としては、CuInSe2膜(以下、「CIS膜」ともいう。)や、CIS膜においてInの一部をGaに置換したCu(In,Ga)Se2膜(以下、「CIGS膜」ともいう。)などが挙げられる。CIGS膜を光吸収層とした太陽電池の場合、CIS膜の場合と比べて、バンドギャップがやや大きくなり、太陽光を吸収する効率が向上することが知られている。
【0003】
CIGS膜を作製する方法としては、蒸着法を用いる方法が挙げられる。これは、目的の化合物半導体薄膜の構成元素を、蒸着法により、高温の基板上に多段階で供給する方法である。具体的に説明すると、まず、Cu蒸発原料、In蒸発原料、Ga蒸発原料およびSe蒸発原料がそれぞれ設置された蒸発源を備え、所定の圧力に保持された真空チャンバ内に基板を配置し、これを約350℃の温度に加熱した状態とする。前記基板としては、例えば、Mo膜を付着させたガラス基板が用いられる。続いて、第1段階として、In蒸発原料、Ga蒸発原料およびSe蒸発原料を加熱して蒸発させ、前記基板上にIn、GaおよびSeを供給する。次に、第2段階として、前記基板を更に加熱して約500〜600℃の高温とし、この状態で、Cu蒸発原料およびSe蒸発原料を加熱して蒸発させ、CuおよびSeを供給する。そして、第3段階として、基板を高温状態に保持しながら、In蒸発原料、Ga蒸発原料およびSe蒸発原料を加熱して蒸発させ、基板上にIn、GaおよびSeを供給する。これらの段階を経て、Cu−In−Ga−Se化合物層が成長し、最終的にCu(In,Ga)Se2膜が形成される。
【0004】
近年、薄膜太陽電池の更なる大面積化、高効率化、および低コスト化が望まれている。これに伴い、薄膜太陽電池の光吸収層としての化合物半導体薄膜についても、大面積にわたり、膜厚が均一で良質な薄膜形成技術の確立が望まれている。しかしながら、前述のような蒸着法を用いる製造方法では、大面積基板上に薄膜を均一な厚さで形成することは困難であった。
【0005】
大面積の成膜に有効な化合物半導体膜の製造方法としては、スパッタ法を用いる方法が考えられる。例えば、CIS膜を形成する方法として、次のような方法が提案されている、まず、各元素からなるターゲットを備えたスパッタ源を用い、この各スパッタ源から、低温(例えば、室温から400℃)基板上に、化合物半導体薄膜の構成元素を多段階的に供給して、少なくともCuおよびInを含む前駆体を作製する。この前駆体作製は、第1工程として、Inターゲットを用いてInを供給した後、第2工程として、Cuターゲットを用いてCuを供給することにより実施される。続いて、Se蒸気を照射しながら、または、Seを含む雰囲気中で、前記前駆体を熱処理し、CuInSe2膜が形成される。
【0006】
【発明が解決しようとする課題】
前述したように、スパッタ法を用いる方法は、蒸着法に比べて、大面積の成膜には有効である。そのため、CIGS膜作製においても、スパッタ法を用いることが検討されている。この場合、Ga供給源としては、Cu−Ga合金ターゲットが使用される。Gaは比較的融点が低く、Ga単体からなるターゲットを作製することが困難であり、また、同族元素であるInとの合金ターゲットの作製も困難だからである。そのため、スパッタ法を用いる場合、Gaは、常にCuと同時に供給されることとなる。
【0007】
スパッタ法を用いてCIGS膜を作製する方法としては、前述したようなCIS膜作製方法において、Cuターゲットに代えてCu−Ga合金ターゲットを用いる方法が考えられる。すなわち、第1工程として、Inターゲットを用いて基板にInを供給し、第2工程として、Cu−Ga合金ターゲットを用いてCuおよびGaを供給して前駆体薄膜を作製した後、Se蒸気を照射しながら、または、Seを含む雰囲気中で前記前駆体薄膜を熱処理する。前記前駆体薄膜は、図7に示すように、Inを含む第1層51と、CuおよびGaを含む第2層52とが、基板10上に順に積層した構造を有する。
【0008】
しかしながら、前記方法により作製したCIGS膜においては、Gaが表面側に偏析し、膜厚方向におけるGa分布が不均一になる傾向があった。このようなCIGS膜組成の不均一性は、これを光吸収層として太陽電池セルを作製した場合に良好な電池特性が得られないなどの不利益を引き起こすため、問題となっていた。
【0009】
本発明は、IB族元素と、IIIB族元素としてInおよびGaと、VIB族元素とを含み、その膜厚方向におけるGa分布の均一性が良好な化合物半導体薄膜を製造するための方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記目的を達成するため、本発明の第1の製造方法は、IB族元素、IIIB族元素およびVIB族元素を含み、前記IIIB族元素がInおよびGaを含む化合物半導体薄膜の製造方法であって、スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記IB族元素、InおよびGaを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIB族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、前記前駆体薄膜を形成する工程は、前記基板にInおよび前記IB族元素から選ばれる少なくとも一方を供給する第1工程と、この第1工程の後に前記基板に前記IB族元素およびGaを供給する第2工程と、この第2工程の後に前記基板にInおよび前記IB族元素から選ばれる少なくとも一方を供給する第3工程とを有することを特徴とする。
【0011】
なお、本明細書において、「IB族元素」とは、IB族に属する元素の少なくとも1つであり、「IIIB族元素」とは、IIIB族に属する元素の少なくとも1つであり、「VIB族元素」とは、VIB族に属する元素の少なくとも1つである。
【0012】
前記第1の製造方法においては、前駆体薄膜を、基板側から順に第1層、第2層および第3層が積層した三層構造(但し、層間の境界は必ずしも明確である必要はない。)とし、その第2層にGaを含有させ、これを後の熱処理工程において第1層側および第3層側に向けて拡散させることができる。そのため、均一な分布を達成するために必要とされるGaの拡散距離が比較的短くなる。
【0013】
従来のGa偏析という問題は、Gaは、Cu、InおよびSeに比べて拡散速度が遅いため、所定時間内に十分に拡散できないということに起因するものと考えられる。しかしながら、前記第1の製造方法によれば、前述したように、均一な分布を達成するために必要とされるGaの拡散距離を短くすることができるため、Gaが化合物半導体薄膜の表面または裏面に偏析することを抑制し、膜厚方向における分布の均一性を改善できる。
【0014】
前記第1の製造方法においては、前記前駆体薄膜が、更に、前記VIB族元素を含んでいてもよい。この場合、前記VIB族元素は、前記第1工程、前記第2工程および前記第3工程のうちの少なくとも一つの工程において、前記VIB族元素を前記基板に供給すればよい。
【0015】
また、前記第1の製造方法においては、前記第1工程が、前記基板にInを供給する工程であることが好ましい。
【0016】
また、前記第1の製造方法においては、前記第1工程および前記第3工程が、前記基板にIn、前記IB族元素およびGaを供給する工程であってもよい。
【0017】
また、前記第1の製造方法においては、前記第2工程において、前記IB族元素およびGaに加えて、Inが供給されてもよい。
【0018】
前記目的を達成するため、本発明の第2の製造方法は、IB族元素、IIIB族元素およびVIB族元素を含み、前記IIIB族元素としてInおよびGaを含む化合物半導体薄膜の製造方法であって、スパッタリング法を用いて基板上に原料元素を供給し、前記基板上に少なくとも前記IB族元素、InおよびGaを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIB族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、前記前駆体薄膜を形成する工程は、前記基板に前記IB族元素およびGaを供給する第1工程と、この第1工程の後に前記基板にInおよび前記IB族元素から選ばれる少なくとも一方を供給する第2工程と、この第2工程の後に前記基板に前記IB族元素およびGaを供給する第3工程とを有することを特徴とする。
【0019】
このような製造方法によれば、前駆体薄膜を、基板側から順に第1層、第2層および第3層が積層した三層構造(但し、層間の境界は必ずしも明確である必要はない。)とし、その第1層および第3層にGaを含有させ、これを後の熱処理工程において第2層側に向けて拡散させることにより、化合物半導体薄膜を形成する。そのため、均一な分布を達成するために必要とされるGaの拡散距離を短くすることができ、Gaが化合物半導体薄膜の表面または裏面に偏析することを抑制し、膜厚方向における分布の均一性を改善できる。
【0020】
前記第2の製造方法においては、前記前駆体薄膜が、更に前記VIB族元素を含んでいてもよい。この場合、前記VIB族元素は、前記第1工程、前記第2工程および前記第3工程のうちの少なくとも一つの工程において、前記VIB族元素を前記基板に供給すればよい。
【0021】
前記第2の製造方法においては、前記第1工程において、前記IB族元素およびGaに加えて、Inが供給されてもよい。
【0022】
また、前記第2の製造方法においては、前記第2工程が、前記基板にInを供給する工程であることが好ましい。
【0023】
また、前記第2の製造方法においては、前記第2工程が、前記基板にIn、前記IB族元素およびGaを供給する工程であってもよい。
【0024】
また、前記第2の製造方法においては、前記第3工程において、前記IB族元素およびGaに加えて、Inが供給されてもよい。
【0025】
前記第1および第2の製造方法においては、前記前駆体薄膜を熱処理する工程における処理温度が、前記前駆体薄膜を形成する工程における処理温度よりも高いことが好ましい。
【0026】
また、前記第1および第2の製造方法においては、前記IB族元素が、CuおよびAgから選ばれる少なくとも1種を含み、前記VIB族元素が、Se、SおよびTeから選ばれる少なくとも1種を含むことが好ましい。
【0027】
【発明の実施の形態】
次に、本発明の実施形態について説明する。なお、以下の説明においては、IB族元素としてCuを用い、IIIB族元素としてGaおよびInを用い、VIB族元素としてSeを用いて、Cu(In,Ga)Se2膜を製造する場合を例示するが、本発明はこれに限定されるものではない。
【0028】
(第1の実施形態)
図4は、本実施形態に係る化合物半導体薄膜の製造方法に使用し得る装置の一例を示す模式図である。また、図5は、スパッタ源および蒸着源の配置の一例を示す模式図であり、前記配置を容器1上方から見た配置を示す図である。
【0029】
この製造装置においては、排気口を備えた真空容器1の内部に、Inターゲットを設置したスパッタ源3aと、Cuターゲットを設置したスパッタ源3bと、Cu−Ga合金ターゲットを設置したスパッタ源3cと、Se蒸着源2とが配置されている。スパッタ源は、それぞれ、シャッター4を備えている。このシャッターは、スパッタ源が放電停止している間、ターゲット表面を覆うように制御される。また、各スパッタ源は、DC電源5またはRF電源7から電力が印加され得るように構成されている。RF電源7には、整合器6およびブロッキングコンデンサ8が接続されている。
【0030】
容器1内には、均熱材11に取付けられた基板10を保持するための基板サセプタ13が配置されており、基板サセプタ13は基板回転軸14に接続されている。更に、容器1内には、基板10を加熱するためのヒータ12が配置されている。ヒータ12は、例えばランプ式ヒータであり、これにより所望の基板温度が得られるよう制御される。また、容器1には、Arガス供給ライン9が接続されている。
【0031】
なお、図4は3個のスパッタ源を備えた装置を例示しているが、本発明の製造方法に使用し得る装置はこれに限定されるものではない。
【0032】
次に、本実施形態に係る化合物半導体の製造方法について、前記装置を用いて実施する場合を例に挙げて説明する。
【0033】
まず、表面に導電膜を備えた基板を作製する。導電膜としては、例えばMo膜を使用することができ、基板としては、例えばガラス基板を使用することができる。また、導電膜の成膜方法としては、例えば、スパッタリング法を採用することができる。
【0034】
前記基板10を均熱板11に接触させるようにして取付け、これを基板サセプタ13に取付けた後、容器1内を排気する。続いて、ヒータ12を用いて、均熱板11を介して、基板10を加熱する。加熱は、基板10に形成された導電膜表面の温度が、例えば20〜450℃、好ましくは250〜400℃となるように制御される。また、Arガス供給ライン9より、容器1内にArガスが供給される。
【0035】
基板10が所定の温度に達し、ほぼ一定温度になると、回転駆動軸14を作動させて基板サセプタ13を回転させ、これにより基板10を回転させる。このとき、容器1内の圧力がほぼ一定に保たれるように、Arガスの供給および排気が制御される。容器1内の圧力は、例えば0.1〜5.0Pa、好ましくは0.1〜3.0Paに保たれる。
【0036】
続いて、基板10上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第1工程、第2工程および第3工程をこの順序で実施することにより為される。
【0037】
第1工程は、基板10上にInを供給する工程である。まず、Inターゲットが設置されたスパッタ源3aを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりInターゲット表面をクリーニングしてもよい。Inの放出が安定した時点で、スパッタ源3aに設けられたシャッター4を開き、Inを基板10表面に供給する。所定時間経過後に、スパッタ源3aに設けられたシャッター4を閉じ、Inの供給を終了する。Inの供給時間は、例えば3〜60分間、好ましくは5〜45分間である。
【0038】
前記第1工程により、基板10上に、Inを含む第1層が形成される。前記第1層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは0.6〜1.0μmである。
【0039】
また、前記第1工程においては、基板にInを供給するとともに、Seを供給してもよい。この場合、スパッタ源3aに電力を印加するとともに、Se蒸発材料が設置された蒸着源2を加熱すればよい。
【0040】
第2工程は、前記第1層21上にCuおよびGaを供給する工程である。Cu−Ga合金ターゲットが設置されたスパッタ源3cを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりCu−Ga合金ターゲット表面をクリーニングしてもよい。CuおよびGaの放出が安定した時点で、スパッタ源3cに設けられたシャッター4を開き、CuおよびGaを供給する。所定時間経過後に、スパッタ源3cに設けられたシャッター4を閉じ、CuおよびGaの供給を終了する。CuおよびGaの供給時間は、例えば1〜30分間、好ましくは3〜20分間である。
【0041】
前記第2工程により、前記第1層上に、CuおよびGaを含む第2層が形成される。前記第2層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは0.4〜1.0μmである。ここで、「第2層の層厚」とは、第2工程終了時における前駆体薄膜の膜厚(第1層と第2層との合計膜厚)から、第1工程終了時における前駆体薄膜の膜厚(第1層の膜厚)を差し引いた値である(以下、同じ。)。
【0042】
前記第2工程においては、CuおよびGaを供給するとともに、Seを供給してもよい。すなわち、スパッタ源3cに電力を印加するとともに、Se蒸発材料が設置された蒸着源2を加熱してもよい。更に、前記第2工程においては、Inを供給してもよい。すなわち、スパッタ源3cに電力を印加するとともに、Inターゲットが設置されたスパッタ源3aに電力を印加してもよい。
【0043】
第3工程は、第2層22上にCuを供給する工程である。Cuターゲットが設置されたスパッタ源3bを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタにより、Cuターゲット表面をクリーニングしてもよい。Cuの放出が安定した時点で、スパッタ源3bに設けられたシャッター4を開き、Cuを供給する。所定時間経過後に、スパッタ源3bに設けられたシャッター4を閉じ、Cuの供給を停止する。Cuの供給時間は、例えば1〜30分間、好ましくは3〜20分間である。
【0044】
前記第3工程により、前記第2層上にCuを含む第3層が形成される。前記第3層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは0.4〜1.0μm、である。ここで、「第3層の層厚」とは、第3工程終了時における前駆体薄膜の膜厚(第1層、第2層および第3層の合計膜厚)から、第2工程終了時における前駆体薄膜の膜厚(第1層と第2層との膜厚)を差し引いた値である(以下、同じ。)。
【0045】
前記第3工程においては、基板にCuを供給するとともに、Inを供給してもよい。すなわち、スパッタ源3bに電力を印加するとともに、Inターゲットが設置されたスパッタ源3aに電力を印加してもよい。更に、前記第3工程において、Seを供給してもよい。すなわち、スパッタ源3bに電力を印加するとともに、Se蒸発材料が設置された蒸着源2を加熱してもよい。
【0046】
前記第1、第2および第3工程を経て、前駆体薄膜が形成される。図1は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜20は、基板10a表面の導電膜10b上に形成されており、基板10側から順に、Inを含む第1層21と、CuおよびGaを含む第2層22と、Cuを含む第3層23とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【0047】
また、前駆体薄膜の別の作製方法として、第1工程において、Inに代えて、Cuを供給する方法を採用することも可能である。但し、この場合、第2工程および第3工程の少なくとも一方において、Inを供給する必要がある。
【0048】
前駆体薄膜に含まれる各元素の比率は、特に限定するものではなく、所望の化合物半導体薄膜の組成に応じて適宜設定することができる。前駆体薄膜におけるCuの割合は、例えば10〜25原子%、好ましくは23.0〜24.9原子%である。また、前駆体薄膜におけるInの割合は、例えば0.1〜40原子%、好ましくは25.1〜27原子%であり、Gaの割合は、例えば7.5〜40原子%、好ましくは7.5〜27原子%である。更に、Seの割合は、例えば40〜90原子%、好ましくは50〜80原子%である。なお、前駆体薄膜に含まれる各元素の比率は、前記第1、第2および第3工程における各元素の供給量により調整される。
【0049】
前記前駆体薄膜を作製した後、各スパッタ源の電力印加を停止し、好ましくはArガスの供給を停止する。
【0050】
続いて、Se蒸着源2を加熱し、前記前駆体薄膜にSeを供給しながら、ヒータ12を用いて前記前駆体薄膜を加熱する。加熱温度は、基板10の導電膜表面が、前記前駆体薄膜作製時よりも高い温度、例えば300〜600℃、好ましくは450〜550℃、更に好ましくは400〜500℃となるように設定される。加熱時間は、例えば1秒〜10分間、好ましくは1秒〜5分間である。所定時間経過後、ヒータ12の基板10への加熱を停止する。加熱停止後、または、加熱停止から所定時間(例えば1秒〜20分間、好ましくは1秒〜10分間)経過後に、Seの供給を停止する。
【0051】
この工程により、前駆体薄膜中にSeが取り込まれるとともに、前記前駆体薄膜を構成する各元素が熱拡散し、化合物半導体薄膜が形成される。前記化合物半導体薄膜におけるCuの割合は、例えば10〜25原子%、好ましくは23.0〜24.9原子%である。また、前記化合物半導体薄膜におけるInの割合は、例えば3〜40原子%、好ましくは25.1〜27原子%であり、Gaの割合は、例えば7.5〜40原子%、好ましくは7.5〜27原子%である。更に、Seの割合は、例えば40〜90原子%、好ましくは50〜80原子%である。
【0052】
(第2の実施形態)
本発明の第2の実施形態に係る製造方法を、図4および図5に示す装置を用いて実施する場合を例に挙げて説明する。本実施形態は、前駆体形成工程において、第3工程を、Inを供給する工程とすること以外は、第1の実施形態と実質的に同様に実施することができる。
【0053】
まず、表面に導電膜を備えた基板10を作製し、これを均熱板11と共に基板サセプタ13に取付けた後、容器1内を排気する。続いて、基板の加熱およびArガスの供給を開始し、基板温度および容器内圧をほぼ一定に維持する。一方で、回転駆動軸14を作動させて、基板10を回転させる。なお、以上の工程は、第1の実施形態と同様にして実施することができる。
【0054】
続いて、基板10上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第1工程、第2工程および第3工程をこの順序で実施することにより為される。
【0055】
第1工程として、基板10上にInを供給して、Inを含む第1層を形成した後、第2工程として、第1層上にCuおよびGaを供給して、CuおよびGaを含む第2層を形成する。なお、この第1および第2工程は、第1の実施形態と実質的に同様である。
【0056】
続いて、第3工程として、第2層上にInを供給する。すなわち、Inターゲットが設置されたスパッタ源3aを電源に接続して電力を印加する。Inの放出が安定した時点で、スパッタ源3aに設けられたシャッター4を開き、Inを供給する。所定時間経過後に、スパッタ源3aに設けられたシャッター4を閉じ、Inの供給を終了する。Inの供給時間は、例えば3〜60分間、好ましくは5〜45分間である。
【0057】
この実施形態においては、第2層上に、Inを含む第3層が形成される。前記第3層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは0.6〜1.0μmである。
【0058】
また、前記第3工程においては、前記基板にInを供給するとともに、Seを供給してもよい。この場合、スパッタ源3aに電力を印加するとともに、Se蒸発材料が設置された蒸着源2を加熱すればよい。
【0059】
また、本実施形態では、第1工程および第3工程において、更に、CuおよびGaを供給してもよい。すなわち、第1および第3工程において、スパッタ源3aに電力を印加するとともに、Cu−Ga合金ターゲットが設置されたスパッタ源3cに電力を印加してもよい。
【0060】
前記第1、第2および第3工程を経て、前駆体薄膜が形成される。図2は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜30は、基板10a表面の導電膜10b上に形成されており、基板10側から順に、Inを含む第1層31と、CuおよびGaを含む第2層32と、Inを含む第3層33とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【0061】
また、前駆体薄膜の別の作製方法として、第1工程において、Inに代えて、Cuを供給する方法を採用することも可能である。なお、この方法において、第2工程および第3工程は、前述した方法と同様にして実施できる。
【0062】
なお、前駆体薄膜に含まれる各元素の比率は、第1の実施形態と同様に調整することができる。
【0063】
続いて、前駆体薄膜にSeを供給しながら、前記前駆体薄膜を加熱し、化合物半導体薄膜を形成する。この工程は、第1の実施形態と同様に実施することができる。なお、作製される化合物半導体薄膜の組成についても、第1の実施形態と同様とすることができる。
【0064】
(第3の実施形態)
本発明の第3の実施形態に係る製造方法の一例を、図4および図5に示す装置を用いて実施する場合を例に挙げて説明する。
【0065】
まず、表面に導電膜を備えた基板10を作製し、これを均熱板11と共に基板サセプタ13に取付けた後、容器1内を排気する。続いて、基板の加熱およびArガスの供給を開始し、基板温度および容器内圧をほぼ一定に維持する。一方で、回転駆動軸14を作動させて、基板10を回転させる。なお、以上の工程は、第1の実施形態と同様にして実施することができる。
【0066】
続いて、基板10上に原料元素を供給することにより、前駆体薄膜を作製する。この前駆体薄膜の作製は、次の第1工程、第2工程および第3工程をこの順序で実施することにより為される。
【0067】
第1工程は、基板10上にCuおよびGaを供給する工程である。まず、Cu−Ga合金ターゲットが設置されたスパッタ源3cを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりCu−Ga合金ターゲット表面をクリーニングしてもよい。CuおよびGaの放出が安定した時点で、スパッタ源3cに設けられたシャッター4を開き、CuおよびGaを基板10表面に供給する。所定時間経過後に、スパッタ源3cに設けられたシャッター4を閉じ、CuおよびGaの供給を終了する。CuおよびGaの供給時間は、例えば1〜30分間、好ましくは3〜20分間である。
【0068】
前記第1工程により、基板10上に、CuおよびGaを含む第1層が形成される。前記第1層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは0.4〜1.0μmである。
【0069】
また、前記第1工程においては、基板にCuおよびGaを供給するとともに、Seを供給してもよい。この場合、スパッタ源3cに電力を印加するとともに、Se蒸発材料が設置された蒸着源2を加熱すればよい。更に、前記第1工程においては、CuおよびGaに加えて、Inを供給してもよい。すなわち、スパッタ源3cに電力を印加するとともに、Inターゲットが設置されたスパッタ源3aに電力を印加してもよい。
【0070】
第2工程は、前記第1層上にInを供給する工程である。まず、Inターゲットが設置されたスパッタ源3aを電源に接続して電力を印加する。このとき、必要に応じて、プリスパッタによりInターゲット表面をクリーニングしてもよい。Inの放出が安定した時点で、スパッタ源3aに設けられたシャッター4を開き、Inを供給する。所定時間経過後、スパッタ源3aに設けられたシャッター4を閉じ、Inの供給を終了する。Inの供給時間は、例えば3〜60分間、好ましくは5〜45分間である。
【0071】
前記第2工程により、前記第1層上に、Inを含む第2層が形成される。前記第2層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは3〜20μmである。
【0072】
また、前記第2工程においては、基板にInを供給するとともに、Seを供給してもよい。この場合、スパッタ源3aに電力を印加するとともに、Se蒸発材料が設置された蒸着源2を加熱すればよい。更に、前記第2工程においては、Inに加えて、CuおよびGaを供給してもよい。すなわち、スパッタ源3aに電力を印加するとともに、Cu−Ga合金ターゲットが設置されたスパッタ源3cに電力を印加してもよい。
【0073】
第3工程は、前記第2層上にCuおよびGaを供給する工程である。この第3工程は、前記第1工程と同様にして実施することができる。
【0074】
前記第3工程により、前記第2層上に、CuおよびGaを含む第3層が形成される。前記第3層の層厚は、特に限定するものではないが、例えば0.3〜1.5μm、好ましくは0.4〜1.0μmである。
【0075】
前記第1、第2および第3工程を経て、前駆体薄膜が形成される。図3は、本実施形態において作製される前駆体薄膜の構造の一例を示す断面図である。この前駆体薄膜40は、基板10a表面の導電膜10b上に形成されており、基板10側から順に、CuおよびGaを含む第1層41と、Inを含む第2層42と、CuおよびGaを含む第3層43とが積層された構造を有している。但し、前駆体薄膜における各層の境界は必ずしも明確である必要はなく、前駆体薄膜形成中における各元素の拡散によって前記境界が不明確になっていてもよい。
【0076】
また、前駆体薄膜の別の作製方法として、第2工程において、Inに代えて、Cuを供給する方法を採用することも可能である。但し、この場合、第1工程および第3工程の少なくとも一方において、Inを供給する必要がある。
【0077】
なお、前駆体薄膜に含まれる各元素の比率は、第1の実施形態と同様に調整することができる。
【0078】
続いて、前記前駆体薄膜にSeを供給しながら、前記前駆体薄膜を加熱し、化合物半導体薄膜を形成する。この工程は、第1の実施形態と同様に実施することができる。なお、作製される化合物半導体薄膜の組成についても、第1の実施形態と同様とすることができる。
【0079】
【実施例】
(実施例1)
図4および図5に示す装置を用いて、次の要領で化合物半導体薄膜を作製した。厚さ0.5mmのソーダライムガラス基板表面に、厚さ約0.8μmのMo導電膜を形成し、これを基板として用いた。前記基板を均熱板と共に基板サセプタに取付け、容器内を排気した後、容器内にArガスを供給した。また、ヒータを作動させて、基板の加熱を開始した。
【0080】
続いて、次の第1、第2およびだ3工程を経て、前駆体薄膜を作製した。まず、第1工程として、スパッタ源3aおよび蒸着源2を作動させ、基板上に、Inをスパッタリング法により供給すると同時に、Seを蒸着法により供給して、In−Se層を形成した。前記In−Se層の層厚は0.8μmであった。次いで、第2工程として、スパッタ源3a、3cおよび蒸着源2を作動させ、Inに加えて、CuおよびGaをスパッタリング法により供給すると同時に、Seを蒸着法により供給して、In−Cu−Ga−Se層を形成した。前記In−Cu−Ga−Se層の層厚は0.7μmであった。更に、第3工程として、スパッタ源3bおよび蒸着源2を作動させ、Cuをスパッタリング法により供給すると同時に、Seを蒸着法により供給して、Cu−Se層を形成した。前記Cu−Se層の層厚は0.5μmであった。これにより、In−Se層(第1層)、In−Cu−Ga−Se層(第2層)およびCu−Se層(第3層)が基板上に順次積層されてなる前駆体薄膜を得た。但し、前記前駆体薄膜においては、第1層と第2層との界面が明確でなく、熱拡散により第1層と第2層とが混合した領域が存在していた。なお、前記第1工程、第2工程および第3工程は、基板温度(Mo導電膜表面の温度、以下同じ。)を480℃に維持し、容器内の圧力を0.27Paに保ちながら実施した。
【0081】
次いで、Seを蒸着法により前駆体薄膜上に供給しながら、基板温度を5分間で550℃まで上昇させて、前駆体薄膜に熱処理を施した。その後、加熱を停止して基板を冷却した。なお、Seの供給は、基板の加熱停止後、10分間続けた。この熱処理により、Cu−In−Ga−Se化合物半導体薄膜を形成した。
【0082】
なお、本実施形態における基板温度のプロファイルは、図6に示す通りである。
【0083】
得られた化合物半導体薄膜の組成を、エネルギー分散型X線測定により測定した。その結果、前記化合物半導体薄膜は、Cu24.0%、In21.0%、Ga4.50%、Se50.5%(全て原子%)の組成を有することが確認できた。これは、Cu(In,Ga)Se2膜の化学量論比からのずれが小さく、太陽電池の光吸収層とした太陽電池の特性に適した範囲であった。
【0084】
また、前記化合物半導体薄膜の膜厚方向におけるGa分布の均一性を、2次イオン質量分析法(SIMS)により評価したところ、Gaが、膜厚方向においてほぼ均一に分布していることが確認できた。
【0085】
次に、この化合物半導体薄膜を光吸収層として、次の要領で太陽電池を作製した。まず、前記化合物半導体薄膜上に、化学析出法により層厚0.1μmのCdS層(バッファ層)を形成した。続いて、前記CdS層上に、スパッタ法により層厚0.1μmのZnO層(窓層)を形成した。更に、前記ZnO層上に、スパッタ法により層厚0.1μmのITO(インジウム錫酸化物)層(透明導電層)を形成した。
【0086】
得られた太陽電池は、変換効率13%、電流密度36mA/cm2、開放電圧530mV、曲性因子0.70という良好な特性を示した。
【0087】
【発明の効果】
以上説明したように、本発明の製造方法によれば、IB族元素と、IIIB族元素としてInおよびGaと、VIB族元素とを含む化合物半導体薄膜において、Gaが膜表面または裏面に偏析することを抑制し、膜厚方向におけるGa分布の均一性を改善することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態における前駆体薄膜の構造を示す断面図である。
【図2】 本発明の第2の実施形態における前駆体薄膜の構造を示す断面図である。
【図3】 本発明の第3の実施形態における前駆体薄膜の構造を示す断面図である。
【図4】 本発明の製造方法に使用し得る装置の一例を示す模式図である。
【図5】 図4に示す装置におけるスパッタ源および蒸着源の配置の一例を示す模式図である。
【図6】 実施例1における基板温度のプロファイルを示す図である。
【図7】 従来の製造方法における前駆体薄膜の構造を示す断面図である。
【符号の説明】
10a 基板
10b 導電膜
20,30,40,50 前駆体薄膜
21,31,41,51 第1層
22,32,42,52 第2層
23,33,43 第3層
Claims (13)
- IB族元素、IIIB族元素およびVIB族元素を含み、前記IIIB族元素がInおよびGaを含む化合物半導体薄膜の製造方法であって、
スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記IB族元素、InおよびGaを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIB族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、
前記前駆体薄膜を形成する工程は、前記基板にInおよび前記IB族元素から選ばれる少なくとも一方を供給する第1工程と、この第1工程の後に前記基板に前記IB族元素およびGaを供給する第2工程と、この第2工程の後に前記基板にInおよび前記IB族元素から選ばれる少なくとも一方を供給する第3工程とを有することを特徴とする化合物半導体薄膜の製造方法。 - 前記前駆体薄膜が、更に、前記VIB族元素を含む請求項1に記載の化合物半導体薄膜の製造方法。
- 前記第1工程が、前記基板にInを供給する工程である請求項1または2に記載の化合物半導体薄膜の製造方法。
- 前記第1工程および前記第3工程が、前記基板に、In、前記IB族元素およびGaを供給する工程である請求項1〜3のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記第2工程において、前記IB族元素およびGaに加えて、Inが供給される請求項1〜4のいずれかに記載の化合物半導体薄膜の製造方法。
- IB族元素、IIIB族元素およびVIB族元素を含み、前記IIIB族元素としてInおよびGaを含む化合物半導体薄膜の製造方法であって、
スパッタリング法を用いて基板に原料元素を供給し、前記基板上に少なくとも前記IB族元素、InおよびGaを含む前駆体薄膜を形成する工程と、前記前駆体薄膜に前記VIB族元素を供給しながら、前記前駆体薄膜を熱処理する工程とを含み、
前記前駆体薄膜を形成する工程は、前記基板に前記IB族元素およびGaを供給する第1工程と、この第1工程の後に前記基板にInおよび前記IB族元素から選ばれる少なくとも一方を供給する第2工程と、この第2工程の後に前記基板に前記IB族元素およびGaを供給する第3工程とを有することを特徴とする化合物半導体薄膜の製造方法。 - 前記前駆体薄膜が、更に前記VIB族元素を含む請求項6に記載の化合物半導体薄膜の製造方法。
- 前記第1工程において、前記IB族元素およびGaに加えて、Inが供給される請求項6または7に記載の化合物半導体薄膜の製造方法。
- 前記第2工程が、前記基板にInを供給する工程である請求項6〜8のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記第2工程が、前記基板に、In、前記IB族元素およびGaを供給する工程である請求項6〜9のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記第3工程において、前記IB族元素およびGaに加えて、Inが供給される請求項6〜10のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記前駆体薄膜を熱処理する工程における処理温度が、前記前駆体薄膜を形成する工程における処理温度よりも高い請求項1〜11のいずれかに記載の化合物半導体薄膜の製造方法。
- 前記IB族元素が、CuおよびAgから選ばれる少なくとも1種を含み、前記VIB族元素が、Se、SおよびTeから選ばれる少なくとも1種を含む請求項1〜12のいずれかに記載の化合物半導体薄膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001011657A JP4056702B2 (ja) | 2001-01-19 | 2001-01-19 | 化合物半導体薄膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001011657A JP4056702B2 (ja) | 2001-01-19 | 2001-01-19 | 化合物半導体薄膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217213A JP2002217213A (ja) | 2002-08-02 |
JP4056702B2 true JP4056702B2 (ja) | 2008-03-05 |
Family
ID=18878767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001011657A Expired - Fee Related JP4056702B2 (ja) | 2001-01-19 | 2001-01-19 | 化合物半導体薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4056702B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4320525B2 (ja) * | 2002-03-25 | 2009-08-26 | 本田技研工業株式会社 | 光吸収層の作製方法および装置 |
AU2003275239A1 (en) * | 2002-09-30 | 2004-04-23 | Miasole | Manufacturing apparatus and method for large-scale production of thin-film solar cells |
JP2006186200A (ja) * | 2004-12-28 | 2006-07-13 | Showa Shell Sekiyu Kk | プリカーサ膜及びその製膜方法 |
CN100413097C (zh) * | 2005-06-03 | 2008-08-20 | 清华大学 | 铜铟镓硒或铜铟镓硫或铜铟镓硒硫薄膜太阳能电池吸收层的制备方法 |
US8323408B2 (en) | 2007-12-10 | 2012-12-04 | Solopower, Inc. | Methods and apparatus to provide group VIA materials to reactors for group IBIIIAVIA film formation |
US8163090B2 (en) * | 2007-12-10 | 2012-04-24 | Solopower, Inc. | Methods structures and apparatus to provide group VIA and IA materials for solar cell absorber formation |
KR101385674B1 (ko) | 2013-02-01 | 2014-04-24 | 한국생산기술연구원 | 태양전지의 광흡수층 제조 방법 및 이에 의해 제조된 광흡수층 |
-
2001
- 2001-01-19 JP JP2001011657A patent/JP4056702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002217213A (ja) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4680182B2 (ja) | カルコパイライト型薄膜太陽電池用光吸収層の製造方法 | |
JP3811825B2 (ja) | 光吸収層の形成方法 | |
WO2005109525A1 (ja) | カルコパイライト型薄膜太陽電池の製造方法 | |
JP3897622B2 (ja) | 化合物半導体薄膜の製造方法 | |
JP4110515B2 (ja) | 薄膜太陽電池およびその製造方法 | |
JP3831592B2 (ja) | 化合物半導体薄膜の製造方法 | |
JP4056702B2 (ja) | 化合物半導体薄膜の製造方法 | |
JP2007059484A (ja) | 太陽電池の製造方法および太陽電池 | |
JPH1012635A (ja) | I−iii−vi2系薄膜層の形成方法及びその形成装置 | |
TWI521729B (zh) | 用於製造銅銦二硒化物半導體薄膜的方法 | |
TWI488313B (zh) | 用於大規模處理覆蓋玻璃基板的基於cis和/或cigs的薄膜的熱管理和方法 | |
JP3976626B2 (ja) | 化合物半導体薄膜の製造方法 | |
KR101582200B1 (ko) | Czts계 태양전지용 박막의 제조방법 및 이를 통해 제조된 박막을 포함하는 czts계 태양전지 | |
JP2004047917A (ja) | 薄膜太陽電池およびその製造方法 | |
JP2003282600A (ja) | 光吸収層の作製方法および装置 | |
JP4320525B2 (ja) | 光吸収層の作製方法および装置 | |
JPH06120545A (ja) | 薄膜太陽電池の製造方法 | |
JPH0555615A (ja) | 薄膜太陽電池の製造方法 | |
WO2023109712A1 (zh) | 宽禁带铜镓硒光吸收层及其制备方法、太阳能电池 | |
JP2000174306A (ja) | 化合物半導体薄膜の製造方法 | |
JP3431318B2 (ja) | カルコパイライト構造半導体薄膜の製造方法 | |
JPH07216533A (ja) | カルコパイライト構造半導体薄膜の製造方法 | |
CN105826424B (zh) | 一种铜锌锡硫薄膜的制备方法 | |
JP2003188396A (ja) | 光吸収層の形成方法および装置 | |
KR102298011B1 (ko) | In-situ 스퍼터링 기반 셀렌화에 의한 CIGS 광흡수층 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |