JP3988215B2

JP3988215B2 - 撮像装置

Info

Publication number: JP3988215B2
Application number: JP19212597A
Authority: JP
Inventors: 正博壽圓
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1997-07-17
Filing date: 1997-07-17
Publication date: 2007-10-10
Anticipated expiration: 2017-07-17
Also published as: JPH1141523A; US6542194B1

Description

【０００１】
【発明の属する技術分野】
本発明は、撮像素子により撮影を行い、その撮像素子が受光する光の蓄積時間によって露出が制御される撮像装置に関し、さらに、撮像素子を遮光するシャッタを備えた撮像装置に関する。
【０００２】
【従来の技術】
固体撮像素子を使用した電子カメラでは、撮像素子の感光部の光電荷の蓄積時間を制御して露出制御を行う電子シャッタが使用される。この種の電子シャッタの実現方式は、撮像素子によって異なる。例えば、図１１（ａ）に示すようなインターライン（ＩＴ）型ＣＣＤ（電荷結合素子）においては、感光部Ａのフォトダイオードで所定の時間光電荷を蓄積し、その信号電荷を垂直転送部Ｂへ転送する。そして、垂直転送部Ｂからの信号電荷を、さらに水平転送部Ｃで出力回路Ｄに転送し、読み出すことによって電子シャッタを実現している。
【０００３】
このとき、感光部Ａから垂直転送部Ｂへの蓄積電荷の転送の際に、感光部Ａからの漏れ電荷等によるスミア（強い光が入ると垂直に白線が見える現象）が発生するという問題があることが知られている。
【０００４】
また、図１１（ｂ）に示すようなフレーム転送（ＦＴ）型ＣＣＤでは、画素をリセット、即ち画素の蓄積電荷量をゼロにした後に所定の露光時間経過後、感光部Ａの電荷を蓄積部Ｅに高速で転送し、さらに、水平転送部Ｃ及び出力回路Ｄに転送することで、電子シャッタを実現している。
【０００５】
しかし、上記ＦＴ−ＣＣＤの場合、蓄積部Ｅへの転送中にも光を受光してしまい、スミアの発生が抑えられない。特に、光電荷蓄積時間とＣＣＤ一段あたりの蓄積部Ｅへの信号転送時間との比が、信号とスミアとの比になるので、スミアを十分抑圧しての高速の電子シャッタは実現しにくいという問題点がある。
【０００６】
このスミアの問題を解決する方法として、ＩＴ−ＣＣＤの垂直転送部Ｂに必要分の蓄積部（図示せず）を設け、信号電荷を垂直転送部Ｂから蓄積部へ高速に転送することによって、感光部Ａと隣接していてスミアを発生する垂直転送部Ｂにとどまる時間を極力少なくすることが行われている。しかしながら、このような構造を取ると、チツプ面積が増大する問題点がある。また、画素数が多くなり、垂直転送段数が増えると短時間に蓄積部に転送するのが困難になったり、消費電力が大きくなったりする問題点がある。
【０００７】
一方、電子カメラに、いわゆるＸＹアドレス型の走査方法を採る増幅型撮像素子やＭＯＳ型撮像素子を用いて電子シャッタを実現するとき、まず、画素毎に又はライン毎に画素をリセット走査（画素の蓄積電荷量を一旦ゼロにする走査）し、その後、一画素又はライン毎にそれぞれ所定の時間を経過してから信号読み出しの走査を行うことで実現できることが知られている。
【０００８】
図１２は、特開昭５５−１４５４８１で開示されているＸＹアドレス型のＭＯＳ型撮像素子の例である。図１２の撮像素子は、垂直走査回路（ＶＳＲ）として、信号読みだし走査回路（ＶＳＲSignal）とリセット走査回路（ＶＳＲReset ）の２回路が設けられ、リセット走査回路で先にリセット走査し、所定の時間ずらして、信号読みだし走査回路で読み出し走査することによって電子シャッタを実現している。
【０００９】
また、特開平４−６１３５７で開示されているＸＹアドレス型の増幅型撮像素子では、１つの垂直走査回路でリセット走査と信号読み出し走査を時分割で行うことで電子シャッタを実現している。
【００１０】
しかし、このような電子シャッタは画面の上部と下部で露光時点が画面の走査に要した時間だけずれるという問題がある。従って、高速に信号出力の走査ができないと、特に画素数が多い場合、このずれが問題となり、電子シャッタの使用が制限されるという問題がある。
【００１１】
さらに、静止画像を撮影する電子カメラにおいては、光学的に光の入射を遮る機械式シャッタを必要な時間だけ開くことで露出時間制御を行うことができる。しかし、シャッタが閉じた状態では通常の動画撮影ができないので、撮影に先立って被写体をモニタするためには別にファインダー光学系が必要である。
【００１２】
一方、静止画像を撮影し、その画像信号の読み出し期間だけシャッタを閉じておき、その前後ではシャッタを開いて動画撮影する例が、米国特許第４５３５３６３号に開示されている。本発明を実現するとき、ＩＴ−ＣＣＤ撮像素子を用いると、ＩＴ−ＣＣＤの画素に蓄積された電荷は一括してリセットされ、読み出しも一括して行われ、電荷はＩＴ−ＣＣＤの感光部から遮光されている垂直転送部に読み出される。従って、ＩＴ−ＣＣＤの垂直転送部に電荷がある時間のみＩＴ−ＣＣＤを簡単なシャッタ構造体、例えば回転シャッタなどで遮光すれば、スミアの発生を防ぐことが可能である。一方、ＦＴ−ＣＣＤにおいて同様の事を行うには、全画素同時に遮光する必要があり、絞り兼用のレンズシャッタなどの特殊なものでしか対応できない。しかしながら、両者とも動画像撮影時のスミアの問題は解決していない。
【００１３】
一方、ＸＹアドレス型の撮像素子においては、読み出し時点が画素又はライン毎に異なっており、読み出し時のみ遮光するシャッタを閉じる有効な手段は知られていない。特に、ＸＹアドレス型の増幅型撮像素子においては、電子シャッタを行ってもスミアの発生がないという利点があるので、動画撮影時においてもスミアが発生しない。しかしながら、それを有効に活用した撮像装置は知られてない。
【００１４】
【発明が解決しようとする課題】
そこで、本発明の目的は、スミアが発生しない動画撮影を行うことができ、さらに、十分な精度のシャッタ動作で静止画撮影も行うことができる撮像装置を提供することである。
【００１５】
【課題を解決するための手段】
上記目的を達成する本発明の撮像装置の第一の構成は、受光した光を電荷として蓄積する撮像素子と、前記撮像素子を遮光するように走行するシャッタ手段と、前記シャッタ手段の走行速度に合わせて前記撮像素子の電荷蓄積開始走査を行う第一の走査手段と、前記撮像素子に蓄積された電荷の読み出し走査を行う第二の走査手段と、前記第一の走査手段及び前記第二の走査手段の走査と前記シャッタ手段の走行を制御する制御手段と、前記第一の走査手段の走査クロック周波数を変調するクロック変調手段と、を有し、前記制御手段は、前記第一の走査手段を走査せしめることにより露光を開始し、その後で前記シャッタ手段を走行せしめることにより前記露光を終了させると共に、前記シャッタ手段の走行速度が一定でない場合に、前記クロック変調手段を介して、前記第一の走査手段の走査速度の特性を前記シャッタ手段の走行速度の変化に合わせて変化せしめる、ことを特徴とする撮像装置である。
【００１６】
本構成により、動画撮影に加えて静止画撮影を行うことができ、静止画撮影のためにシャッタ手段を走行させるとき、撮像素子の全領域において、均一な露光時間による静止画撮影を行うことができる。
【００１７】
また、本発明の撮像装置の第二の構成は、上記第一の構成において、前記制御手段が、静止画像を撮影するときに、前記第一の走査手段の走査開始時期と前記シャッタ手段の走行開始時期を制御することによって、露光時間を調節することを特徴とする撮像装置である。
【００１８】
本構成により、さらに、静止画撮影における露光時間を任意に調節することが可能となる。
【００１９】
また、本発明の撮像装置の第三の構成は、上記第二の構成において、前記露光時間が、前記静止画像撮影前に、前記第一の走査手段の走査後、前記シャッタ手段が走行されずに、前記第二の走査手段の走査により読み出される電荷の出力レベルに応じて設定されることを特徴とする撮像装置である。
【００２０】
本構成により、さらに、動画撮影時に読み出される電荷の出力レベルに基づいて被写体の測光が行われ、この測光に基づいて静止画撮影時の露光時間を設定することができる
また、本発明の撮像装置の第四の構成は、上記第一乃至第三の構成において、前記制御手段が、前記第一の走査手段の走査速度の特性を、前記シャッタ手段の走行速度の変化特性に合わせるように制御することを特徴とする撮像装置である。
【００２１】
本構成により、さらに、シャッタ手段の走行速度が一定でない場合であっても、静止画撮影時に一定の露光時間を確保することができる。
【００２２】
また、本発明の撮像装置の第五の構成は、上記第一乃至第四の構成において、前記制御手段が、前記第二の走査手段の走査速度を、前記第一の走査手段の走査速度より遅くなるように制御することを特徴とする撮像装置である。
【００２３】
本構成により、さらに、読み出し走査を精度良く行うことができる。
【００２４】
また、本発明の撮像装置の第六の構成は、上記第一乃至第五の構成において、前記制御手段が、前記シャッタ手段が走行して遮光された前記撮像素子の領域から、蓄積された電荷を順次読み出すように、前記第二の走査手段の走査開始時期を制御することを特徴とする撮像装置である。
【００２５】
本構成により、さらに、シャッタ手段の走行が終了する前から読み出し走査を開始することが可能となる。
【００２６】
また、本発明の撮像装置の第七の構成は、上記第二乃至第六の構成において、前記制御手段が、前記第一の走査手段の走査開始を指示する走査開始信号と、前記シャッタ手段の走行開始を指示する走行開始信号を発生し、該走査開始信号と該走行開始信号の発生時期は、該走行開始信号の発生時期から前記シャッタ手段の走行開始時期までの遅れ時間とあらかじめ設定された露光時間とに基づいて設定されることを特徴とする撮像装置である。
【００２７】
本構成より、さらに、静止画撮影時の露光時間を正確に制御することが可能となる。
【００２８】
また、本発明の撮像装置の第八の構成は、上記第一乃至第七の構成において、前記第一の走査手段及び前記第二の走査手段により走査される前記撮像素子の走査ラインと、前記シャッタ手段の走行により遮光される前記撮像素子の走査ラインはほぼ平行であることを特徴とする撮像装置である。
【００２９】
本構成により、さらに、撮像素子の全領域において、均一な露光時間を確保することができる。
【００３０】
また、本発明の撮像装置の第九の構成は、上記第一乃至第八の構成において、前記第二の走査手段の走査により読み出された電荷を画像として処理する画像処理手段と、該画像処理手段によって処理された画像を表示する画像表示手段とを有し、該画像表示手段は、前記シャッタ手段を走行させず、前記第一の走査手段と前記第二の走査手段の走査を交互に繰り返すことにより得られる画像を動画像として表示することを特徴とする撮像装置である。
【００３１】
本構成により、さらに、撮影された動画をモニターすることができる。
【００３２】
また、本発明の撮像装置第十の構成は、上記第九の構成において、前記制御手段が、前記第一の走査手段と前記第二の走査手段を同じ速度で走査させ、前記第一の走査手段と前記第二の走査手段の走査開始時期を制御することによって露光時間を調節することを特徴とする撮像装置である。
【００３３】
本構成により、さらに、動画撮影時の露光時間を任意に調節することが可能となる。
【００３４】
また、本発明の撮像装置の第十一の構成は、上記第一乃至第十の構成において、前記シャッタ手段が、少なくとも１枚のシャッタ幕を有するフォーカルプレーン型のシャッタであることを特徴とする撮像装置である。
【００３５】
本構成により、さらに、電荷蓄積開始走査に対応した撮像素子の遮光を行うことができる。
【００３６】
また、本発明の撮像装置の第十二の構成は、上記第一乃至第十一の構成において、前記撮像素子が、ＸＹアドレス型撮像素子であることを特徴とする撮像装置である。
【００３７】
本構成により、さらに、シャッタ手段の走行に対応した電荷蓄積開始走査を行うことができる。
【００３８】
また、本発明の撮像装置の第十三の構成は、上記第十二の構成において、前記撮像素子が、増幅型撮像素子であることを特徴とする撮像装置である。
【００３９】
本構成により、さらに、スミアのない画像を撮影することができる。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。しかしながら、本発明の技術的範囲がこの実施の形態に限定されるものではない。
【００４１】
本発明の実施の形態における撮像装置は、その撮像素子として垂直走査手段と水平走査手段を有するＸＹアドレス型の撮像素子が用いられる。そして、その垂直走査手段は、後述するように、画素の蓄積電荷量を一旦ゼロにリセットし、その時点から電荷の蓄積が開始される電荷蓄積開始走査（以下リセット走査という）を行うリセット走査回路と、画素が蓄積した電荷の読み出し走査を行う読み出し走査回路とを有し、リセット走査と読み出し走査をその位相をずらして交互に行うことにより、動画像の撮影が行われる。
【００４２】
さらに、本発明の実施の形態における撮像装置は、上記撮像素子を遮光するためのフォーカルプレーン型シャッタの後幕に相当するシャッタ幕を有するシャッタ手段が設けられる。このシャッタ手段は十分な早さの走行速度で撮像素子を遮光でき、画面の上下のシャッタ時点の違いも許容範囲にあるものとした。
【００４３】
このような撮像装置での静止画撮影動作の原理を図１、２（ａ）、２（ｂ）、を用いて説明する。
【００４４】
図１は、静止画撮影において、撮像素子の各画素の蓄積電荷量をゼロにするリセット走査が行われているリセット走査位置と遮光が開始されるシャッタ先端位置を模式的に示したものである。図１によれば、メカニカルフォーカルプレーンシャッタ１の開口部４内に配置されている撮像面５上のシャッタ先端位置２とリセット走査位置３は、所定の間隔をおいて撮像面５の下から上へ移動する。このとき、撮影される画像は撮影レンズによって上下が逆になっているため、画像の走査方向としては、画像上部から下部へリセット走査及びシャッタ走行が行われる。そして、シャッタ１は、シャッタ先端位置２とリセット走査位置３とがほぼ平行になって移動するように配置される。
【００４５】
図２（ａ）は、リセット走査位置３、シャッタ先端位置２及び撮像素子の画素の読み出し位置６と時間との関係を示す。縦軸は撮像面５の垂直方向の位置を示し、例えば、走査しているラインが出力画面の最上ラインから何ライン目であるか、シャッタの遮光している範囲が何ライン目であるかを示している。また、図２（ｂ）は静止画撮影中に撮像素子の垂直走査手段に供給されるクロック周波数を示す。
【００４６】
なお、通常は、シャッタ幕が開かれた状態（走行していない）で動画撮影が行われ、上述したような電子シャッタモード、即ち電荷蓄積時間制御により露出制御が行われる。そして、静止画撮影時の露光時間即ち電荷蓄積時間Ｔexは、動画撮影時の読み出し走査によって読み出される電荷の出力レベルに基づいて設定される。
【００４７】
図２（ａ）において、静止画像撮影に際しては、シャッタ幕の走行に同期した早さで、時刻ｔrsから時間Ｔrnの間に前述の画素のリセット走査が行われる。そして、所定の露光時間Ｔexから計算される所定時刻ｔasでシャッタ幕走行が開始され、遮光が行われる。従って、撮像素子の画素がリセット走査されてから、シャッタ幕により遮光されるまでの時間Ｔｅｘが露光時間になる。
【００４８】
そして、遮光時間Ｔdk内において、シャッタ幕が走行して遮光が完了した画素の部分から画素が蓄積した電荷の読み出し走査が行われる。走査クロックと時間の関係は、図２（ｂ）にあるように、時間Ｔrn中は撮像素子の垂直走査手段には高い周波数のクロックが供給され、高速にリセット走査できるようにし、時間Ｔrn以降は低い周波数のクロックを供給することによって、蓄積された電荷をゆっくり読み出せるようにする。
【００４９】
また、図示されないが、静止画像の読み出しが完了した後に、シャッタ手段は光路を開き通常の動画撮影に移行するようにすることもできる。
【００５０】
また、図３（ａ）、（ｂ）は、シャッタ幕の走行速度が一定でない場合における図２に対応する図である。本発明の実施の形態で用いられるフォーカルプレーン型シャッタのシャッタ幕走行は、その走行速度が一定でない場合がある。このような場合に、リセット走査速度が図２の如く一定であると、画面の上下で露出時間が異なるという不都合が生じる。従って、例えば、撮像素子の垂直走査手段にリセット走査の走査クロック周波数を変調するクロック変調回路が設けられ、クロック周波数を変調してリセット走査の走査速度の特性を、シャッタ幕の走行速度の変化特性に合わせることによって一定の露出時間Ｔexが維持される。例えば、図３（ａ）では、通常見られるようにシャッタ幕走行のはじめが遅く、だんだん早くなり、ほぼ一定となって走行が終了する場合を模式的に示している。そして、図３（ｂ）は走行速度の変化に合わせるように走査クロックを変調した場合のクロック周波数の変化を示す。この場合も、上記図２（ａ）、（ｂ）同様に、リセット走査に続いて遮光のためのシャッタ幕走行が開始され、遮光がされた画素の部分からゆっくりと蓄積された電荷が読み出される。
【００５１】
さらに、シャッタ幕走行の助走を長くしたり、適当なダンパー機構を用いるなどして速度の変動を軽減することができる。
【００５２】
図４は、上記原理に基づいて動作する撮像素子とシャッタを有する本発明の実施形態における撮像装置のブロック図である。図４によれば、撮影レンズ４１はレンズ駆動部４２によって絞り制御、ズーム制御、フォ一カス制御などが行われる。シャッタ４３はフォーカルプレーン型のシャッタであって、通常の一眼レフカメラに使用されるフォーカルプレーンシャッタの後膜に相当する部分を有している。そして、シャッタ４３はシャッタ駆動部４４によって、上述の原理のごとく、動画撮影時又は画像モニター時は開放されており、静止画撮影時に閉じるように制御される。
【００５３】
撮像素子４５はＸＹアドレス型撮像素子であって、後述するように、読み出し走査回路と画素リセット走査回路を内蔵している。そして、撮像素子４５には、パルス発生部４６から走査クロック及び後述する所定の制御パルスが供給される。また、パルス発生部４６によって発生された走査クロックのうち垂直走査用のクロックは、垂直駆動変調部４７によって、上述の原理のごとく、クロック周波数が所定の周波数に変調されて、撮像素子４５に供給される。さらに、パルス発生部４６は、信号処理部４８にもクロック信号を供給する。
【００５４】
撮像素子４５が蓄積した電荷である出力信号は、信号処理回路４８において、所定の画像処理が施され、映像信号として映像信号バス５４に供給される。そして、映像信号バス５４上の映像信号は映像表示部４９にモニター表示される。さらに、映像バス５４上の映像信号は信号記録部５０に記録される。
【００５５】
また、映像信号検出部５１は、映像信号バス５４上の映像信号から映像信号のデータ容量や、色信号の白バランスのずれ、映像信号の高周波成分などを検出して、制御データバス５５を通じてＣＰＵ５２に検出結果を送る。
【００５６】
ＣＰＵ５２は撮像装置のコントロール用の制御手段であって、指示部５３から入力された撮影者の指示に従って、撮像装置の各部をコントロールする。さらに、ＣＰＵ５２は、映像信号検出部５１からの検出結果を受けてレンズ駆動部４２、シャッタ駆動部４４、クロック発生部４６により動画撮影時、静止画撮影時の露出制御、オートフォーカス制御を行う。さらに、ＣＰＵ５２は、信号処理部４８を制御して映像信号の白バランスや感度設定を制御する。
【００５７】
図５は、本発明の実施の形態の撮像装置における特徴的な静止画撮影時の動作のフローチャートである。
【００５８】
撮像装置の電源が入れられると、以下のプログラムシーケンスが開始される。まず、撮像装置の初期化（Ｓ１）が行われる。そして、図示しないレリーズボタンが撮影者によって押されることによって静止画撮影モードに進む（Ｓ２）。このとき、レリーズボタンが押されて静止画撮影の準備が完了しているかどうかが調ベられる。これは、前回の静止画撮影における本フローチャートのステップＳ４以降の動作が終了していない場合があるからである。従って、ステップＳ２においてＹｅｓならば、静止画撮影のシーケンスに進み（Ｓ４以降）、Ｎｏならぱ動画撮影モードで動画撮影を行う（Ｓ３）。なお、動画撮影中は、定期的又は非定期的にインタラプト処理などを行い、ステップＳ２を実行することによって、静止画撮影のシーケンスに入ることができる。
【００５９】
ステップＳ４以降の静止画撮影においては、まず、レリーズボタンが押されると、シャッタ動作などでモニター画面がとぎれるのを防ぐために、表示されているモニター画像をフリーズする（Ｓ４）。その後、動画撮影又は他の手段で測光されたデータをもとに静止画撮影の露出値（撮影レンズの絞り値、露出時間）を決定する（Ｓ５）。その結果を受けて、撮像素子４５のリセット走査の開始時点とシャッタ走行タイミングを確定し（Ｓ６）、それに基づいてシャッタ制御が行われる（Ｓ７）。
【００６０】
シャッタ制御が行われているとき、リセット走査に続いて、後述シャッタ走行開始遅れを考慮してシャッタ幕走行が開始されているかが調ベられる（Ｓ８）、ＮＯならば、一定時間待機し（Ｓ９）、Ｙｅｓならば、画像（蓄積電荷）の読み出し走査を開始する。読み出し走査は、あらかじめ定められたリセット走査よりも遅い走査速度で行われ、読み出された画像信号は、信号処理部４８を介して信号記録部５０への記録が開始される（Ｓ１０）。そして、画像読み出しが完了するのを待って（Ｓ１１、Ｓ１２）、シャッタ膜のチャージを行い、シャッタ４３を開く（Ｓ１３）。
【００６１】
ここで、一般的なフォーカルプレーンシャッタのように、電磁石とバネを使用したシャッタ機構では、レリーズボタンからのレリーズ信号の印加に対して実際にシャッタ幕が走行開始する時点が遅れる現象が知られている。一方、撮像素子のリセット走査にはそのような遅れは存在しない。即ち、レリーズボタンが押されたとき、露光の開始及び終了を指示するためにＣＰＵ５２から出力されるリセット走査開始信号とシャッタ幕走行開始信号に対して、リセット走査は電気的な遅れは生じないが、シャッタ幕走行には機械的な遅れが生じてしまい、実際の露出時間が変動するという不都合が生じる。
【００６２】
図６は、この露出時間の変動を説明するための図である。図６（ａ）においては、露出時間Ｔexが、シャッタ幕のレリーズ信号が出されてからシャッタ幕の走行が開始するまでの遅れ時間Ｔdsより長い場合を示す。即ち、リセット走査開始時刻ｔrsから露出時間Ｔex経過時にシャッタ幕のレリーズ信号が出されると、その遅れ時間Ｔdsだけ露出時間が長くなってしまう。従って、この場合は、露出時間Ｔex経過時より遅れ時間Ｔｄｓ分早くにシャッタ幕のレリーズ信号を出すことにより、露出時間Ｔexを確保することができる。
【００６３】
また、図６（ｂ）は、露出時間Ｔexが、遅れ時間Ｔdsより短い場合を示す。この場合は、たとえ、リセット走査開始時刻ｔrsと同時にシャッタ幕のレリーズ信号が出されたとしても、露出時間Ｔexは、遅れ時間Ｔdsとなってしまい、露出時間Ｔexを遅れ時間Ｔdsより短くできない。従って、このような場合は、図６（ｂ）に示すように、リセット走査時刻ｔrsより遅れ時間と露出時間の差だけ早くシャッタ幕のレリーズ信号を出す。これにより、所定の露出時間Ｔexが確保される。
【００６４】
このように、露出時間Ｔexを維持するために、上記図５におけるフローチャートのステップＳ６におけるリセット走査とシャッタ膜走行のタイミングは、図７に示すフローチャートのように制御される。
【００６５】
シャッタ４３の制御が開始される（Ｓ２０）と、まず、露出時間Ｔexと遅れ時間Ｔdsの大小関係が比較され（Ｓ２１）、露出時間Ｔexの方が大きいか同じ時は、リセット走査を開始し（Ｓ２２）、露出時間Ｔexから遅れ時間Ｔdsを引いた時間だけ待機し（Ｓ２３）、シャッタ膜のレリーズ信号を出す（Ｓ２４）。
【００６６】
一方、遅れ時間Ｔdsの方が大きいときは、先にシャッタ膜のレリーズ信号を出し（Ｓ２５）、遅れ時間Ｔdsから露出時間Ｔexを引いた時間だけ待機し（Ｓ２７）、リセット走査を開始するように制御する。
【００６７】
ところで、通常の銀塩フィルムによる一眼レフカメラの銀塩フィルムが配置される位置に撮像素子ユニットを配置して電子カメラとするカメラバック式の電子カメラ（以下電子カメラバックという）が知られている。このような電子カメラバックのシャッタには、先膜と後膜を備えたフォーカルプレーンシャッタが用いられ、通常は先幕によって遮光状態にある。
【００６８】
従って、このような電子カメラバックに本発明の実施の形態を適用するには、以下に述べるようにすればよい。即ち、電子カメラバックに、カメラ本体に設けられたレリーズボタンと同等のレリーズ信号を発生させる手段が設けられ、レリーズ信号によってシャッタ駆動部４４が制御される。
【００６９】
そして、電子カメラバックの電源投入後又はシャッタチャージ終了後に、レリーズ信号が発生され、シャッタ駆動部４４によってシャッターモードがバルブモードにされる。これによって、フォーカルプレーンシャッタの先膜だけが走行し、撮像素子は露光状態となる。この状態において、動画撮像、映像信号のモニター又は露出制御が可能となる。
【００７０】
さらに、こうような状態で静止画撮影を行う場合は、まず、電子カメラバック本体に設けられたレリーズボタンが押される。これによって、上述のように、画素のリセット走査が行われ、所定時間経過後にバルブモードを解除して、後膜を走行させることによって、静止画撮影が可能となる。シャッターチャージ終了後は、上記同様にレリーズ信号によってシャッタはバルブモードにされ、先膜のみが走行した状態となる。
【００７１】
また、上記レリーズ信号によって、シャッタモードをバルブモードにする制御が行われる代わりに非常に長い露出時間が設定される制御が行われてもよい。即ち、レリーズ信号が発生すると、上記同様に先膜だけが走行し、撮像素子は露光状態となる。ここで、レリーズボタンが押されると、画素のリセット走査が行われ、且つ露出の強制解除信号が出され、後膜を走行させる。これによって、露光が終了し、静止画撮影が可能となる。
【００７２】
さらに、上述においては、電子カメラバックの電源投入時、及びシャッタチャージ終了時に自動的にシャッタ４３の先膜だけを走行させ、シャッタ４３を開状態にするように制御したが、動画撮影を行っていない場合は、先膜を走行させなくともよい。そして、静止画撮影を行うときは、通常の露出制御方法であるシャッタ４３の先膜と後膜による露出制御が行われてもよい。
【００７３】
図８は、本発明の実施の形態におけるＸＹアドレス型の増幅型撮像素子の例である。図８における撮像素子は、マトリックス状に配置された複数の画素と、画素を垂直走査及び水平走査するそれぞれ垂直走査回路ＶＳＲ６１及び水平走査回路ＨＳＲ６５を備えている。そして、ｉ行ｊ列目（ｉ、ｊは整数）の画素は、フォトダイオードＰＤｉｊ、転送スイッチＱＴｉｊ、増幅用電解効果トランジスタ（ＦＥＴ）ＱＡｉｊ、リセット用スイッチＱＲＳＴｉｊから構成される。
【００７４】
転送スイッチＱＴｉｊ、リセット用スイッチＱＲＳＴｉｊはＰチャネル一ＭＯＳスイッチなのでハイレベルでオフ、ローレベルでオンする動作をする。ｉ行目の転送信号はφＴＲｉであって、ｉ行目のフォトダイオードＰＤｉｊから増幅用電解効果トランジスタ（ＦＥＴ）ＱＡｉｊのゲートへの電荷転送を制御する。ｉ行目のリセット信号はφＲＤｉであって、上記増幅用電解効果トランジスタ（ＦＥＴ）ＱＡｉｊのゲートのリセット電位を制御する。リセット用スイッチＱＲＳＴｉｊはすベて一括してリセット制御信号φＰＧが印加される。
【００７５】
ｊ列目のＦＥＴ（ＱＡｉｊ）のソースには、共通の電流源ＣＳＶｊと、信号蓄積用スイッチＱＴＣｓｊ及び暗出力蓄積用スイッチＱＴＣｄｊのそれぞれソース又はドレインの一方とが接続されている。また、信号蓄積用スイッチＱＴＣｓｊの他方には、信号蓄積コンデンサＣＴｓｊと信号水平走査スイッチＱＨｓｊのソース又はドレインの一方が接続されている。そして、信号水平走査スイッチＱＨｓｊの他方は出力信号線であって、信号線リセツトスイツチＱＲＳＳと信号用出力アンプＶＡＳに接続されている。また、暗出力蓄積用スイッチＱＴＣｄｊの他方には、暗出力蓄積コンデンサＣＴｄｊと暗出力水平走査スイッチＱＨｄｊのソース又はドレインの一方が接続されている。暗出力水平走査スイッチＱＨｄｊの他方は暗出力線であって、暗出力リセットスイッチＱＲＳｄと暗出力用出力アンプＶＡＤに接続されている。
【００７６】
垂直走査回路ＶＳＲ６１は、信号読みだし走査用レジスタ６２とリセット走査用のレジスタ６３とパルス合成回路６４を備えている。垂直走査回路ＶＳＲ６１には上記２つのレジスタの走査クロツクφＣＫＶ１とφＣＫＶ２が入力される。そして、信号読み出し走査レジスタ６２には、スタートパルスφＳＴＶＳ、読み出し画素転送選択パルスφＴＲＳと読み出し電位選択パルスφＲＤＳが入力される。さらに、リセット走査レジスタ６３には、スタートパルスφＳＴＶＲ、リセット画素転送選択パルスφＴＲＲとリセット電位選択パルスφＲＤＲが入力される。
【００７７】
垂直走査回路ＶＳＲ６１はスタートパルスφＳＴＶＳを信号走査開始時に１ライン走査分加え、走査クロックφＣＫＶ１、２に所定の走査パルスを加えることにより順次読み出しラインが選択される。読み出し画素転送選択パルスφＴＲＳと読み出し電位選択パルスφＲＤＳは、読み出しラインの転送信号φＴＲｉとリセット信号φＲＤｉのパルス位置を制御する。また、垂直走査回路ＶＳＲ６１はリセット用スタートパルスφＳＴＶＲをリセット走査開始時に１ライン走査分加え、走査クロックφＣＫＶ１、２に所定の走査パルスを加えることにより順次リセットされるラインが選択される。リセット画素転送選択パルスφＴＲＲとリセット電位選択パルスφＲＤＲはリセットラインの転送信号φＴＲｉとリセット信号φＲＤｉのパルス位置を制御する。
【００７８】
画素の読み出しの基本動作は以下の通りである。読み出しラインに設定されていないｍライン目のＦＥＴ（ＱＡｍｎ）のリセット信号φＲＤｍがＦＥＴ（ＱＡｍｎ）のスレシホールド以下の電圧に固定されている（ｍ、ｎは整数）。垂直走査回路ＶＳＲ６１で選択されたｉライン目の画素の読み出しは、リセット信号φＲＤｉが読み出し電位に設定され、転送スイッチＱＴｉｊが一旦オン、オフすることにより、ＦＥＴ（ＱＡｉｊ）のゲ一トが読み出し電位に設定される。この時点で信号φＴｄが加えられ、暗出力蓄積用スイッチＱＴＣｄｊがオン、オフして暗出力が暗出力蓄積コンデンサＣＴｄｊに蓄積される。
【００７９】
その後、転送信号φＴＲｉを加えて転送スイッチＱＴｉｊをオンしてフォトダイオードＰＤｉｊの信号をＦＥＴ（ＱＡｉｊ）のゲートに転送する。そして、転送スイッチＱＴｉｊをオフしてから信号φＴｓを加え、信号蓄積スイッチＱＴＣｓｊをオン、オフして信号蓄積コンデンサＣＴｓｊに信号出力が蓄積される。これらの動作はいわゆる水平ブランキング期間に行われる。
【００８０】
信号蓄積コンデンサＣＴｓｊと暗出力蓄積コンデンサＣＴｄｊに蓄積された信号は、水平走査回路ＨＳＲ６５によって選択されたそれぞれ信号用水平走査スイッチＱＨｓｊと暗出力用水平走査スイッチＱＨｄｊをオン、オフすることによって信号電圧として出力される。その後、それぞれの水平信号線リセットスイッチＱＲＳＳ、ＱＲＳＤに信号φＲＳＨを印加することによって、１画素転送するごとにリセットされ、次の画素の信号の転送に備える。出力された信号は外部回路で引き算され、暗信号の固定パターンノイズなどを除去した信号とする。このように、垂直走査回路ＶＳＲ６１で読み出しラインを走査し、１ライン毎に上記の動作を繰り返すことにより、１画面の信号が得られる。
【００８１】
図９は、電子シャッタ動作時のパルスのタイミングチャートである。図８において、ｉライン目は信号読み出しライン、ｋライン目はリセットライン、ｍライン目は信号蓄積中のラインとする。図９はライン選択に関わる水平ブランキング期間ＢＬＫを中心に図示している。また、それぞれの電圧レベルは必要な振幅とＤＣレベルに調整されているものとする。
【００８２】
垂直走査回路ＶＳＲ６１には、垂直走査クロックφＣＫＶ１、２が供給され、垂直走査クロックφＣＫＶ２の立ち上がりがライン切り替わり位置（Ｔｃｈ）になる。信号読み出しライン（ｉライン）では、読み出し用スタートパルスφＳＴＶＳによって信号読み出し走査レジスタ６２が走査を開始する。ｉライン目が読み出しラインとして選択されると、読み出し画素転送選択パルスφＴＲＳと読み出し電位選択パルスφＲＤＳが読み出し走査レジスタ６２に与えられ、撮像素子の動作に必要な信号振幅やＤＣレベルに整形されて、それぞれ転送信号φＴＲｉ及びリセット信号φＲＤｉとして出力される。
【００８３】
同様に、リセットライン（ｋライン）では、リセット用スタートパルスφＳＴＶＲによってリセット走査レジスタ６３が走査を開始する。ｋライン目がリセットラインとして選択されると、リセット画素転送選択パルスφＴＲＲ及びリセット電位選択パルスφＲＤＲがリセット走査レジスタ６３に与えられ、撮像素子の動作に必要な信号振幅やＤＣレベルに整形されて、それぞれ転送信号φＴＲｋ及びリセット信号φＲＤｋとして出力される。ここで、転送スイッチＱＴｉｊ、ＱＴｋｊ及びリセット用スイッチＱＲＳＴｉｊ、ＱＲＳＴｋｊはＰチャネル−ＭＯＳスイッチなのでハイレベルでオフ、ローレベルでオンする動作をする。また、リセット用スイッチＱＲＳＴは通常オンしていて、信号の読み出し期間のみにオフするように動作する。
【００８４】
ここで、動画撮影時に電子シャッタ動作をさせるには、信号読み出しライン（ｉライン）の走査に先だってリセットライン（ｋライン）の走査を行えばよく、この撮像素子では、読み出し用スタートパルスφＳＴＶＳに露光時間分先だって、リセット用スタートパルスφＳＴＶＲを加えればよい。ただし、露光時間は走査クロックの関係でクロック周期の整数倍の制御間隔となり、画面全体のリセットと信号読み出しに１フレーム期間かかる。
【００８５】
また、ｉライン及びｋライン以外のｍラインは電荷蓄積ラインであって、ｍラインに供給されるリセット信号φＲＤｍ及び転送信号φＴＲｍは、それぞれローレベル及びハイレベルに維持されているので、リセット用スイッチＱＲＳＴはオン状態、転送スイッチＱＴはオフ状態のままである。
【００８６】
このときの画素ラインのリセットと画素信号の読み出しは次のようになる。即ち、リセット信号φＲＤｋが、読み出し電位選択パルスφＲＤＲによって読み出し電位のハイレベルにされ、リセット制御信号φＰＧがハイレベルとなると、リセット用スイッチＱＲＳＴｋｊがオフされ、ＦＥＴ（ＱＡｋｊ）のゲートが読み出し電位に設定される。その後、リセット画素選択パルスφＴＲＲによって転送信号φＴＲｋをローレベル、続いてハイレベルにすると、転送スイッチＱＴｋｊがオン、オフして、フォトダイオードＰＤｋｊの電荷がＦＥＴ（ＱＡｋｊ）のゲートに転送され、フォトダイオードＰＤｋｊがリセットされる。その後、リセット信号φＲＤｋがＦＥＴ（ＱＡｋｊ）のシャットオフ電位以下のローレベルに設定され、リセット制御信号φＰＧがローレベルとなると、リセット用スイッチＱＲＳＴｋｊがオンして、ＦＥＴ（ＱＡｋＪ）がシャツトオフすると同時にそのゲートにある電荷を放電してリセットする。
【００８７】
一方、その期間、信号読み出しラインｉではリセット信号φＲＤｉがシャットオフ電位に固定され、ＦＥＴ（ＱＡｉｊ）もシャットオフしている。ｋラインのリセットが終了後、読み出し電位選択パルスφＲＤＳによってリセット信号φＲＤｉが読み出し電位にされ、リセット制御信号φＰＧがハイレベルになると、リセット用スイッチＱＲＳＴｉｊがオフされ、ＦＥＴ（ＱＡｉｊ）のゲートが読み出し電位に設定される。ここで、信号φＴｄによって暗出力蓄積用スイッチＱＴＣｄｊをオン、オフして暗出力蓄積コンデンサＣＴｉｊに暗信号が蓄積される。この後、読み出し画素選択パルスφＴＲＳによって転送信号φＴＲｉがローレベルとなり、転送スイッチＱＴｉｊがオンして、フォトダイオードＰＤｉｊの電荷がＦＥＴ（ＱＡｉｊ）のゲートに転送される。さらに、転送信号φＴＲｉがハイレベルになると、転送スイッチＱＴｉｊがオフされる。そして、信号φＴｓによって信号蓄積用スイッチＱＴＣｓｊをオン、オフして光信号が信号蓄積コンデンサＣＴｓｊに蓄積される。その後、読み出し電位選択パルスφＲＤＳによってリセット信号φＲＤｉはローレベルにされ、ＦＥＴ（ＱＡｉｊ）もシャットオフされる。この間（リセット信号φＲＤｉがハイレベルである間）、水平走査クロックφＣＫＨ１は水平走査回路６５に供給されない。そして、その後、信号蓄積コンデンサＣＴｓｊ、暗出力蓄積コンデンサＣＴｄｊに蓄積されたそれぞれ光信号Ｈsig と暗信号Ｈdkは水平走査回路６５と水平スイッチφＱＨｊで走査され、出力される。
【００８８】
図１０は、本撮像素子における静止画撮影時のリセット走査のタイミングチャートである。このとき、読み出しスタートパルスφＳＴＶＳ、読み出し画素転送選択パルスφＴＲＳ、リセット電位選択パルスφＲＤＳは信号読み出し走査レジスタ６２に加えられず、信号読み出し用の信号は画素には加えられない。信号φＴｓ、φＴｄや水平走査回路６５内のシフトレジスタなどの読み出し回路についても動作していてもかまわないが、動作させる必要はない。
【００８９】
図１０のｋ番目のラインの選択期間では、リセット電位選択パルスφＲＤＲによってリセット信号φＲＤｋが、ＦＥＴ（ＱＡｋｊ）のカットオフ電位をローレベルから読み出し電位のハイレベルにする。さらに、リセット制御信号φＰＧをハイレベルすることによって、オンしていたリセット用スイッチＱＲＳＴｋｊがオフされると、ＦＥＴ（ＱＡｋｊ）が読み出し電位に固定される。その後、リセット画素転送選択パルスφＴＲＲによって、転送信号φＴＲｋがローレベル、続いてハイレベルにされると、それに応じて転送スイッチＱＴｋｊがオン、オフされ、ＦＥＴ（ＱＡｋｊ）のゲートにフォトダイオードＰＤｋｊの電荷が転送され、フォトダイオードＰＤｋｊがリセットされる。そして、リセット信号φＲＤｋをローレベルに戻して、リセット制御信号φＰＧをローレベルにすることによりリセット用スイッチＱＲＳＴｋｊがオンされ、ＦＥＴ（ＱＡｋｊ）をカットオフ電位にする。それと同時にＦＥＴ（ＱＡｋｊ）のゲート上の電荷は放電し、ｋラインのリセット動作が終了する。選択ラインが走査され、ｉライン目が選択された場合も同様の動作でラインのリセットが行われる。
【００９０】
このようなラインごとのリセット動作を、シャッタの走行に合わせた速度で１ラインずつ行うことで静止画像用のリセット走査を行う事ができる。
【００９１】
上記本発明の実施の形態は、上述のＸＹアドレス型の増幅型撮像素子に限られず、ＸＹアドレス型のＭＯＳ型撮像素子の適用することもできる。上述した図１２に示した電子シャッタ用のＭＯＳ型撮像素子で高速のリセット走査は、以下のように行われる。
【００９２】
まず、リセット用水平走査回路ＨＳＲReset 内の図示しない水平走査レジスタにすべてのリセット用水平スイッチをオンする回路と端子ＡＬＬｓｅｔを設け、それを設定することでリセット用垂直走査回路ＶＳＲReset から延びるリセット用垂直信号線を読みだし電位Ｖsiｇにする。そして、リセット用垂直走査回路ＶＳＲReset にスタートパルスφＶＳＴｒと高速の走査クロックＶＣＫＬ１ｒ、２ｒを入力すれば、同様に各ラインのフォトダイオードＰＤｉｊをリセット走査することができる。なお、水平走査レジスタにダイナミックシフトレジスタ回路を使用した場合は、スタートパルスφＶＳＴｒと２相の走査クロックＶＣＫＬ１ｒ、２ｒをすべてハイレベルにすることで短時間にすべての水平スイッチをオンさせることができ、前述のような付加回路（すべてのリセット用水平スイッチをオンする回路）を水平走査レジスタに設けなくとも同様のことができる。
【００９３】
【発明の効果】
以上説明したとおり、本発明の撮像装置によれぱ、動画撮影時においては、フォ一カルプレーンシャッタを開いたまま画素の光電荷蓄積時間制御で露出制御して動画像撮影を行うことができる。
【００９４】
そして、静止画撮影においては、フォーカルプレーンシャッタのシャッタ膜走行に合わせて画素のリセット走査（蓄積電荷をゼロにする走査）を行うことによって、全画素が一定の露出時間での静止画撮影が行える。また、電荷蓄積時間が露出時間になるようにフォ一カルプレーンシャッタの走行開始時期を制御してシャッタ膜を走行させ、画素が遮光された後に信号電荷を読み出すことによって、十分な精度の露出時間制御での静止画撮影を行うことができる。また、信号読み出し時に高速読み出しが必要ない。
【００９５】
さらに、撮像素子にＸＹアドレス型の増幅型撮像素子を用いれば、動画撮影時にもスミアを発生することがない。
【図面の簡単な説明】
【図１】静止画撮影における撮像面のリセット走査位置とシャッタ先端位置を模式的に示したものである。
【図２】リセット走査位置、シャッタ先端位置及び撮像素子の画素の読み出し位置と時間との関係を示す。
【図３】シャッタの走行速度が一定でない場合における図２に対応する図である。
【図４】本発明の実施の形態の撮像装置のブロック構成図である。
【図５】本発明の実施の形態の撮像装置の動作を示すフローチャートである。
【図６】シャッタ幕走行開始の遅れ時間に基づく露出時間の変動を説明するための図である。
【図７】図５において、シャッタ膜の走行とリセット走査のタイミングを制御するためのフローチャートである。
【図８】本発明の実施の形態の撮像装置に用いられるＸＹアドレス型の増幅型撮像素子の説明図である。
【図９】電子シャッタ動作時のパルスのタイミングチャートである。
【図１０】静止画撮影時のリセット走査のタイミングチャートである。
【図１１】従来のＣＣＤの構造の例を示す図である。
【図１２】ＸＹアドレス型のＭＯＳ型撮像素子の例である。
【符号の説明】
４１レンズ部
４２レンズ駆動部
４３シャッタ
４４シャッタ駆動部
４５撮像素子
４６駆動パルス発生部
４７垂直駆動パルス変調部
４８信号処理部
４９表示部
５０信号記録部
５１映像信号検出部
５２ＣＰＵ
５３指示部
６１垂直走査回路
６２信号読み出し走査レジスタ
６３リセット走査レジスタ
６４走査パルス合成回路
６５水平走査回路

Claims

受光した光を電荷として蓄積する撮像素子と、
前記撮像素子を遮光するように走行するシャッタ手段と、
前記シャッタ手段の走行速度に合わせて前記撮像素子の電荷蓄積開始走査を行う第一の走査手段と、
前記撮像素子に蓄積された電荷の読み出し走査を行う第二の走査手段と、
前記第一の走査手段及び前記第二の走査手段の走査と前記シャッタ手段の走行を制御する制御手段と、
前記第一の走査手段の走査クロック周波数を変調するクロック変調手段と、を有し、
前記制御手段は、前記第一の走査手段を走査せしめることにより露光を開始し、その後で前記シャッタ手段を走行せしめることにより前記露光を終了させると共に、
前記シャッタ手段の走行速度が一定でない場合に、前記クロック変調手段を介して、前記第一の走査手段の走査速度の特性を前記シャッタ手段の走行速度の変化に合わせて変化せしめる、ことを特徴とする撮像装置。
請求項１において、
前記制御手段は、静止画像を撮影するときに、前記第一の走査手段の走査開始時期と前記シャッタ手段の走行開始時期を制御することによって、露光時間を調節することを特徴とする撮像装置。
請求項２において、
前記露光時間は、前記静止画像撮影前に、前記第一の走査手段の走査後、前記シャッタ手段が走行されずに、前記第二の走査手段の走査により読み出される電荷の出力レベルに応じて設定されることを特徴とする撮像装置。
請求項１乃至３において、
前記制御手段は、前記第一の走査手段の走査速度の特性を、前記シャッタ手段の走行速度の変化特性に合わせるように制御することを特徴とする撮像装置。
請求項１乃至４において、
前記制御手段は、前記第二の走査手段の走査速度を、前記第一の走査手段の走査速度より遅くなるように制御することを特徴とする撮像装置。
請求項１乃至５において、
前記制御手段は、前記シャッタ手段が走行して遮光された前記撮像素子の領域から、蓄積された電荷を順次読み出すように、前記第二の走査手段の走査開始時期を制御することを特徴とする撮像装置。
請求項２乃至６において、
前記制御手段は、前記第一の走査手段の走査開始を指示する走査開始信号と、前記シャッタ手段の走行開始を指示する走行開始信号を発生し、
該走査開始信号と該走行開始信号の発生時期は、該走行開始信号の発生時期から前記シャッタ手段の走行開始時期までの遅れ時間とあらかじめ設定された露光時間とに基づいて設定されることを特徴とする撮像装置。
請求項１乃至７において、
前記第一の走査手段及び前記第二の走査手段により走査される前記撮像素子の走査ラインと、前記シャッタ手段の走行により遮光される前記撮像素子の走査ラインはほぼ平行であることを特徴とする撮像装置。
請求項１乃至８において、
前記第二の走査手段の走査により読み出された電荷を画像として処理する画像処理手段と、
該画像処理手段によって処理された画像を表示する画像表示手段とを有し、
該画像表示手段は、前記シャッタ手段を走行させず、前記第一の走査手段と前記第二の走査手段の走査を交互に繰り返すことにより得られる画像を動画像として表示することを特徴とする撮像装置。
請求項９において、
前記制御手段は、前記第一の走査手段と前記第二の走査手段を同じ速度で走査させ、前記第一の走査手段と前記第二の走査手段の走査開始時期を制御することによって露光時間を調節することを特徴とする撮像装置。
請求項１乃至１０において、
前記シャッタ手段は、少なくとも１枚のシャッタ幕を有するフォーカルプレーン型のシャッタであることを特徴とする撮像装置。
請求項１乃至１１において、
前記撮像素子は、ＸＹアドレス型撮像素子であることを特徴とする撮像装置。
請求項１２において、
前記撮像素子は、増幅型撮像素子であることを特徴とする撮像装置。