JP3361188B2 - 電子スチル・カメラおよびその動作制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【技術分野】この発明は、電子スチル・カメラおよびそ
の動作制御方法に関する。

【０００２】

【従来技術】機械式シャッタを備えた電子スチル・カメ
ラにおいては、一般に、電子スチル・カメラに備えられ
たクロック信号発生回路が発生する垂直同期基準信号
（以下、ＶＤ信号という）に同期して、機械式シャッタ
が開放される。その後、露光に必要な時間の経過後に機
械式シャッタが閉鎖される。この機械式シャッタの開放
から閉鎖までの間に固体電子撮像素子（ＣＣＤ）が露光
される。露光されたＣＣＤに蓄積された撮像電荷は、Ｖ
Ｄ信号に同期して読出され、処理される。

【０００３】図12(A) および(B) は、従来の機械式シャ
ッタを備えた電子スチル・カメラの動作を表すタイム・
チャートである。従来の機械式シャッタを備えた電子ス
チル・カメラにおいては、シャッタ・レリーズ・ボタン
が半押しされると、クロック信号発生回路が起動し、Ｖ
Ｄ信号の発生を開始する。その後、シャッタ・レリーズ
・ボタンによるシャッタ・レリーズ（全押し）が行われ
ると、全押しの直後に発生するＶＤ信号Ｄからあらかじ
め定められたｍ・ＶＤ（ｍは整数；ここではｍ＝３）の
時間の経過後に発生するＶＤ信号Ｇに同期してＣＣＤの
不要電荷の掃出が行われる。その後、ＶＤ信号Ｈに同期
して機械式シャッタが開放され、露光に必要な時間の経
過後に機械式シャッタが閉鎖される。機械式シャッタの
開放から閉鎖の間に、ＣＣＤは露光される。露光により
ＣＣＤに蓄積された撮像電荷は、ＶＤ信号Ｉに同期して
読出され、処理される。

【０００４】一方、シャッタ・レリーズ・ボタンによる
シャッタ・レリーズ（全押し）の操作はユーザが行うも
のであるから、ＶＤ信号に同期しているわけではない。
例えば、図12(A) に示すようにＶＤ信号Ｃの直後に全押
しが行われる場合もあれば、図12(B) に示すようにＶＤ
信号Ｄの直前に全押しが行われる場合もある。

【０００５】これらの２つの場合において、全押しが行
われる時間は相違しているが、不要電荷の掃出、機械式
シャッタの開放および撮像電荷の読出しは、ともに同じ
ＶＤ信号に同期して行われる。

【０００６】したがって、従来の電子スチル・カメラに
おいては、全押しが行われてから機械式シャッタが開放
されるまでの時間は図12(A) においてはτ1 （≒５Ｖ
Ｄ）であり、図12(B) においてはτ2 （≒４ＶＤ）とい
うように一定していない。ユーザが全押しを行ってから
機械式シャッタが開放されるまでの最短時間と最長時間
との間には、最大で１ＶＤ（＝1/60秒）程度の相違があ
ることになる。

【０００７】熟練のカメラマンは、全押しから機械式シ
ャッタの開放までの僅かな時間を把握しており、この時
間を見込んでシャッタ・ボタンの全押し操作を行う。し
かし、全押しからシャッタの開放までの時間に１ＶＤの
相違があると、熟練のカメラマンは、この僅かな時間の
相違によりシャッタ・チャンスを逃すことがある。特に
高速に移動する被写体を撮影するときには、この僅かな
時間の相違によりシャッタ・チャンスを逃すことが多
い。

【０００８】また、従来の機械式シャッタを備えた電子
スチル・カメラにおいては、機械式シャッタの巻上げ
が、撮像により得られた画像データの処理の進行とは無
関係に行われていた。したがって、撮影により得られた
画像データの処理の最中に機械式シャッタの巻き上げが
行われることがあった。

【０００９】機械式シャッタの巻上げは一般にモータに
よって行われる。巻上げを行うときには、大きな電流が
モータに供給される。このため、シャッタの巻上げが画
像データの処理中に行われると、画像データの処理系に
与えられる電流に変動が生じたり、大きな電圧降下が生
じたりして、画像データの処理系が正しく動作しない場
合がある。また、画像データ処理系にノイズが発生した
りする場合もある。

【００１０】したがって、従来の電子スチル・カメラで
は、画像データ処理が正しく行われなかったり、処理さ
れた画像データに誤りが生じたりするといった問題があ
った。

【００１１】

【発明の開示】この発明の目的は、シャッタ・レリーズ
・ボタンによるシャッタ・レリーズから常に一定時間経
過後に機械式シャッタが開放され、被写体像の撮像が行
われる電子スチル・カメラおよびその動作制御方法を提
供することにある。

【００１２】この発明の他の目的は、画像データの処理
が行われているときに、機械式シャッタの巻上げが行わ
れることを防止することによって、画像データが正しく
処理されるようにすることにある。

【００１３】第１の発明は、同期信号発生回路が発生す
る同期信号に同期して機械式シャッタの開放を行い、上
記機械式シャッタの開放により固体電子撮像素子の露光
を行う電子スチル・カメラにおいて、シャッタ・レリー
ズ・ボタンによるシャッタ・レリーズに応答して、上記
同期信号発生回路を起動し、上記同期信号発生回路に同
期信号の発生を開始させる起動手段、上記同期信号発生
回路が起動してからあらかじめ定められた第１の一定時
間経過後に発生する同期信号に同期して上記機械式シャ
ッタを開放し、機械式シャッタの開放から露光に必要な
時間の経過後に上記機械式シャッタを閉鎖するシャッタ
制御手段、および上記機械式シャッタの開放から閉鎖の
間に露光された上記固体電子撮像素子から出力された、
被写体像を表す映像信号を処理する信号処理手段を備え
ていることを特徴とする。

【００１４】第１の発明による電子スチル・カメラの動
作制御方法は、同期信号発生回路が発生する同期信号に
同期して機械式シャッタの開放を行い、上記機械式シャ
ッタの開放により固体電子撮像素子の露光を行う電子ス
チル・カメラにおいて、シャッタ・レリーズ・ボタンに
よるシャッタ・レリーズに応答して、上記同期信号発生
回路を起動し、上記同期信号発生回路に同期信号の発生
を開始させ、上記同期信号発生回路が起動してからあら
かじめ定められた第１の一定時間経過後に発生する同期
信号に同期して上記機械式シャッタを開放し、上記機械
式シャッタの開放から露光に必要な時間の経過後に上記
機械式シャッタを閉鎖し、上記機械式シャッタの開放か
ら閉鎖の間に露光された上記固体電子撮像素子から出力
された、被写体像を表す映像信号を処理するものであ
る。

【００１５】第１の発明によると、シャッタ・レリーズ
・ボタンによるシャッタ・レリーズに応答して、同期信
号の発生が開始される。同期信号には、垂直同期基準信
号等が含まれる。同期信号の発生から第１の一定時間の
経過後に機械式シャッタが開放され、露光に必要な時間
の経過後に機械式シャッタが閉鎖される。露光に必要な
時間として、自動露光（ＡＥ）処理等に求められた露光
時間（シャッタ開放時間）が用いられる場合もあるし、
電子スチル・カメラに備えられた露光量設定器等で設定
された時間が用いられる場合もある。

【００１６】この機械式シャッタの開放から閉鎖までの
間に固体電子撮像素子が露光される。固体電子撮像素子
の露光は同期信号に同期して行われるので、この第１の
一定時間は同期信号の一周期の整数倍の時間が好まし
い。

【００１７】露光された固体電子撮像素子から出力され
た、被写体像を表す映像信号は信号処理される。その
後、信号処理されたデータは、必要に応じてメモリ・カ
ード等の外部記憶媒体に記憶される。

【００１８】第１の発明によると、ユーザのシャッタ・
レリーズ・ボタンによるシャッタ・レリーズに応答して
同期信号発生回路が起動され、同期信号の発生が開始さ
れる。そして、同期信号発生回路の起動から第１の一定
時間経過後の同期信号に同期して機械式シャッタの開放
が行われ、被写体像の撮像が行われる。したがって、第
１の発明によると、シャッタ・レリーズから常に一定時
間の経過後に機械式シャッタの開放を行うことができ、
被写体像の撮像を行うことができる。これにより、ユー
ザは、この一定時間を把握しておくことによって、シャ
ッタ・チャンスを逃すことなく、所望の被写体像を撮像
することができる。

【００１９】第１の発明の一実施態様においては、上記
同期信号の発生は、シャッタ・レリーズが行われた後に
あらかじめ定められた第２の一定時間経過後に行われ
る。シャッタ・レリーズの後に信号処理に必要なデータ
（例えば、ホワイト・バランス調整のためのゲイン・デ
ータ等）の設定が必要な場合がある。この設定を行うた
めに一定の時間が必要とされる。したがって、この実施
態様においては、上記第２の一定時間の間に、信号処理
に必要なデータの設定を行うことができる。

【００２０】また、この実施態様においては、シャッタ
・レリーズから常に第１の一定時間と第２の一定時間を
合わせた時間の経過後に機械式シャッタの開放を行うこ
とができ、被写体像の撮像を行うことができる。したが
って、ユーザはこの第１の一定時間と第２の一定時間と
の合計時間を把握しておくことによって、シャッタ・チ
ャンスを逃すことなく、所望の被写体像を撮像すること
ができる。

【００２１】第２の発明は、機械式シャッタを開閉する
ことにより固体電子撮像素子を露光して被写体像の撮像
を行う電子スチル・カメラにおいて、シャッタ・レリー
ズ・ボタンによるシャッタ・レリーズに応答して上記機
械式シャッタを開放し、上記機械式シャッタの開放から
露光に必要な時間の経過後に上記機械式シャッタを閉鎖
するシャッタ制御手段、上記機械式シャッタの開放から
閉鎖の間に露光された上記固体電子撮像素子から出力さ
れた、被写体像を表す映像信号を、ディジタル画像デー
タに変換する信号処理手段、および上記信号処理手段の
処理の終了後にシャッタ巻上げ装置に機械式シャッタの
巻上げを行わせる制御手段を備えていることを特徴とす
る。

【００２２】第２の発明による電子スチル・カメラの動
作制御方法は、機械式シャッタを開閉することにより固
体電子撮像素子を露光して被写体像の撮像を行う電子ス
チル・カメラにおいて、シャッタ・レリーズ・ボタンに
よるシャッタ・レリーズに応答して上記機械式シャッタ
を開放し、上記機械式シャッタを開放から露光に必要な
時間の経過後に上記機械式シャッタを閉鎖し、上記機械
式シャッタの開放から閉鎖の間に露光された上記固体電
子撮像素子から出力された、被写体像を表す映像信号
を、ディジタル画像データに変換し、上記ディジタル画
像データへの変換処理が終了した後に、上記機械式シャ
ッタの巻上げを行うものである。

【００２３】第２の発明によると、機械式シャッタの巻
上げ操作が、固体電子撮像素子から出力された映像信号
のディジタル画像データへの変換処理が終了した後に行
われる。したがって、映像信号の処理が行われていると
きに、機械式シャッタの巻上げ操作が行われることを防
止できる。これにより、機械式シャッタの巻上げによる
電流変動やノイズによって、データ処理が正しく行われ
なかったり、データに誤りが生じる等のデータ処理に与
える悪影響を回避することができる。

【００２４】また、第２の発明の一実施態様において
は、機械式シャッタの巻上げ終了後に、上記ディジタル
画像データの圧縮処理が行われる。この実施態様におい
ては、固体電子撮像素子からの映像信号の処理の終了後
で、かつ圧縮処理の開始前に機械式シャッタの巻上げが
行われる。これにより、映像信号または画像データに対
する処理が行われているときに、機械式シャッタの巻上
げ操作が行われることを防止できる。この実施態様にお
いても、機械式シャッタの巻上げによる電流変動やノイ
ズによって、データ処理が正しく行われなかったり、デ
ータに誤りが生じる等のデータ処理に与える悪影響を回
避することができる。

【００２５】

【実施例の説明】図１は、電子スチル・カメラの電気的
構成を示すブロック図である。この電子スチル・カメラ
には、単写モードおよび連写モードにおいて撮影された
被写体像を表す画像データを記憶するためのメモリ・カ
ード19（外部記憶媒体）、ならびに連写モードにおいて
撮影された複数駒の被写体像を表す画像データを一時的
に記憶するための増設メモリ・ボードＭ1 〜Ｍn （オプ
ションとして取り付けられる補助メモリ）が接続されて
いる。

【００２６】メモリ・カード19は半導体メモリを内蔵す
るもので、電子スチル・カメラに備えられたコネクタＣ
0 に着脱自在である。メモリ・カード19は、コネクタＣ
0 に装着されることにより、電子スチル・カメラ（メモ
リ・コントローラ18）の各種バスと電気的に接続され
る。メモリ・カード19には、１駒分の圧縮された画像デ
ータ（圧縮画像データ）が１つのファイルとして記憶さ
れる。各ファイルの圧縮画像データのバイト数（長さ）
は、一定値（バイト数Ｔとする）に固定されている。メ
モリ・カード19には、ファイルを管理するためのディレ
クトリおよびＦＡＴ（File Allocation Table ）が設け
られる。また、メモリ・カード19には、各ファイルの画
像データを撮像したときの日付を表す日付データを、各
ファイルに対応させて記憶する領域（日付データ領域）
が設けられている。メモリ・カード19は、一般には電子
スチル・カメラのユーザによって着脱されるであろう。

【００２７】増設メモリ・ボードＭ1 〜Ｍn は、電子ス
チル・カメラに設けられたコネクタＣ1 〜Ｃn にそれぞ
れ着脱自在である。増設メモリ・ボードＭ1 〜Ｍn は、
コネクタＣ1 〜Ｃn にそれぞれ取り付けられることによ
り、電子スチル・カメラの各種バスと電気的に接続され
る。コネクタＣ1 〜Ｃn のそれぞれには１からｎまでの
番号が順番に付けられている。ｎ個の全てのコネクタに
増設メモリ・ボードを取り付けることもできる。一部の
コネクタにｎ以下の任意の個数の増設メモリ・ボードを
取り付けることもできる。一部のコネクタに増設メモリ
・ボードを接続する場合には、増設メモリ・ボードは番
号１が付けられたコネクタＣ1 から始まって番号の小さ
い順に取り付けられることが約束されている。

【００２８】増設メモリ・ボードＭ1 〜Ｍn は、一般に
は電子スチル・カメラの内部に設けられる。増設メモリ
・ボードＭ1 〜Ｍn は、主にこの電子スチル・カメラの
製造者によって取り付けられよう。もちろんユーザが取
り付けることもできる。

【００２９】増設メモリ・ボードＭ1 は、２つのフレー
ム・メモリ51₁ および52₁ （ＳＲＡＭ、ＤＲＡＭ、フラ
ッシュ・メモリ等）、これらのフレーム・メモリに対応
して設けられたメモリ・コントローラ53₁ および54₁ な
らびにバッファ・メモリ55₁を備えている。

【００３０】各フレーム・メモリは、撮影により得られ
た１駒分の画像データを記憶するのに十分な記憶容量を
持っている。したがって、増設メモリ・ボードＭ1 には
撮影により得られた２駒分の画像データを記憶すること
ができる。

【００３１】バッファ・メモリ55₁ はフレーム・メモリ
51₁ または52₁ に書込むべき、またはこれらのフレーム
・メモリから読出された画像データを一時的に記憶する
ために用いられる。メモリ・コントローラ53₁ はフレー
ム・メモリ51₁ への画像データの書込み、およびフレー
ム・メモリ51₁ からの画像データの読出しを制御する。
メモリ・コントローラ54₁ はフレーム・メモリ52₁ へ
の画像データの書込み、およびフレーム・メモリ52₁ か
らの画像データの読出しを制御する。

【００３２】メモリ・コントローラ53₁ および54₁ は、
その内部にステータス・レジスタをそれぞれ備えてい
る。これらのステータス・レジスタには、あらかじめ定
められた特定のコード（Ａとする）が設定される。この
コードＡは、圧縮ＣＰＵ23がコネクタＣ1 に増設メモリ
・ボードＭ1 が装着されているかどうかを確認するとき
に用いられる。

【００３３】他の増設メモリ・ボードＭi （ｉ＝２〜
ｎ）の構成は、増設メモリ・ボードＭ1 の構成と同じで
ある。ｉ個の増設メモリ・ボードが接続されることによ
り、増設メモリ・ボード全体で２ｉ駒の画像データを記
憶することができる。

【００３４】これらの増設メモリ・ボードＭi （ｉ＝１
〜ｎ）のフレーム・メモリ51i および52i への画像デー
タの書込み、またはこれらのフレーム・メモリからの画
像データの読出しのために、１つのフレーム・メモリが
選択される。この選択は、対応するメモリ・コントロー
ラ（53i および54i のいずれか）を、圧縮ＣＰＵ23がセ
レクタ22を通して選択することにより行われる。

【００３５】電子スチル・カメラの動作は、主に、圧縮
ＣＰＵ23、表示ＣＰＵ31およびメインＣＰＵ37によって
制御される。これらのＣＰＵ23、31および37は相互に交
信しながら後述する単写モードおよび連写モードにおけ
る撮影、記録等の処理を実行する。

【００３６】圧縮ＣＰＵ23は、撮影により得られた画像
データの処理の制御、画像データのフレーム・メモリ1
7、51i 、52i への書込みおよびフレーム・メモリから
の読出しの制御、ならびに処理された画像データ（圧縮
画像データ）のメモリ・カード19への書込みおよびメモ
リ・カードからの読出しの制御を行う。表示ＣＰＵ31は
各種操作ボタン、センサからの信号の取込みおよび表示
制御、とくに、ユーザによるシャッタ・レリーズ・ボタ
ン35の操作に基づいて、撮影処理の開始、終了等の制御
を行う。メインＣＰＵ37は、自動合焦（ＡＦ）制御およ
び自動露光（ＡＥ）制御を行う。

【００３７】圧縮ＣＰＵ23の内部ＲＯＭには、圧縮ＣＰ
Ｕ23が行う撮影処理に必要なプログラムおよびデータが
あらかじめ記憶されている。図２は、圧縮ＣＰＵ23の内
部ＲＯＭにあらかじめ記憶されているデータおよびプロ
グラムを示している。

【００３８】連写可能駒数算出プログラムは、連写モー
ドにおいて連写できる駒数Ｌ（以下「連写可能駒数」と
いう）を求めるためのプログラムである。

【００３９】シャッタ・レリーズ・ボタン35が半押しさ
れたときに、圧縮ＣＰＵ23は、この連写可能駒数算出プ
ログラムにしたがって次のようにして連写可能駒数Ｌを
求める。

【００４０】まず、圧縮ＣＰＵ23は、セレクタ22および
コネクタＣ1 〜Ｃn を介して、増設メモリ・ボードＭ1
〜Ｍn を順次アクセスし、増設メモリ・ボードＭi のメ
モリ・コントローラ53_i および54_i に備えられているス
テータス・レジスタのコードＡを読み出す。圧縮ＣＰＵ
23は、メモリ・コントローラ53_i および54_i のステータ
ス・レジスタから読出したコードと内部ＲＯＭに記憶さ
れたリファレンス・コードＡとを比較する。これらのコ
ードが一致すれば、圧縮ＣＰＵ23は増設メモリ・ボード
Ｍi が接続されていると判断する。一致しなければ（増
設メモリが接続されていないのでメモリ・コントローラ
からコードＡを読出せない場合が多い）、接続されてい
ないと判断する。圧縮ＣＰＵ23は、増設メモリ・ボード
Ｍ1 からＭn に向けて順次上記の処理を繰返していき、
接続されている増設メモリ・ボードの個数をカウントす
る（カウント値をｋとする）。接続されていないとはじ
めて判断したときに、カウントが停止される。このよう
にして、接続された増設メモリ・ボードの個数ｋが求め
られる。

【００４１】続いて、圧縮ＣＰＵ23は、カウント値ｋに
基づいて連写可能駒数Ｌの値を求める。連写モードにお
いて、第１駒目の画像データは、フレーム・メモリ17に
記憶される。第２駒目以降の画像データは、増設メモリ
・ボードＭ1 からＭk の各フレーム・メモリに順次記憶
されていく。したがって、ｋ個の増設メモリ・ボードが
接続されている場合の連写可能駒数Ｌは、Ｌ＝２・ｋ＋
１となる。この連写可能駒数Ｌは、表示ＣＰＵ31に与え
られる。

【００４２】残り駒数算出プログラムは、メモリ・カー
ド19に記憶できる画像データの駒数Ｎ（以下「残り駒
数」という）を算出するためのプログラムである。

【００４３】圧縮ＣＰＵ23は、シャッタ・レリーズ・ボ
タン35が半押しされたときに、この残り駒数算出プログ
ラムにしたがって残り駒数Ｎを算出する。まず、圧縮Ｃ
ＰＵ23は、メモリ・カード19のＦＡＴの読出し指令をメ
モリ・コントローラ18に与える。メモリ・コントローラ
18は、この指令に基づいてメモリ・カード19からＦＡＴ
を読み出す。

【００４４】メモリ・カード19が装着されている場合に
は、メモリ・コントローラ18はメモリ・カード19から読
み出したＦＡＴを圧縮ＣＰＵ23に与える。圧縮ＣＰＵ23
は、読み出されたＦＡＴに基づいてメモリ・カード19の
空き容量を求める。また、圧縮ＣＰＵ23は、その内部Ｒ
ＯＭにあらかじめ記憶されている、１駒分の圧縮画像デ
ータのバイト数Ｔを参照する。圧縮ＣＰＵ23は、１駒分
のバイト数Ｔおよび求めた空き容量に基づいて、残り駒
数Ｎを求める。圧縮ＣＰＵ23は、求めた残り駒数Ｎおよ
びメモリ・カード19が装着されていることを表すデータ
（装着検出データ）を表示ＣＰＵ31に与える。

【００４５】メモリ・カード19が装着されていない場合
には、メモリ・コントローラ18は、装着されていないこ
とを表すデータ（未装着検出データ）を圧縮ＣＰＵ23に
与える。圧縮ＣＰＵ23は、メモリ・コントローラ18から
未装着検出データを受けると、この未装着検出データを
表示ＣＰＵ31に与える。

【００４６】圧縮ＣＰＵ23の内部ＲＯＭに記憶されたデ
ータ設定時間αは、シャッタ・レリーズ・ボタン35によ
ってシャッタ・レリーズ（ボタン35の全押し）が行われ
た後に圧縮ＣＰＵ23がその内部タイマに用いて計時する
時間を表している。

【００４７】このデータ設定時間αの間に、表示ＣＰＵ
31は、ホワイト・バランス・データ等の撮影処理に必要
なデータを圧縮ＣＰＵ23に与える。圧縮ＣＰＵ23は、信
号処理回路12等に、画像信号処理に必要なゲイン・デー
タを、Ｄ／Ａ変換回路15（電子ボリューム）によってア
ナログ信号に変換した後に設定する。

【００４８】露光準備時間βは、データ設定時間αの経
過後からフォーカル・プレーン・シャッタ29が開放され
るまでの時間を表している。この時間βとして、この実
施例では、４ＶＤ（１ＶＤ＝1/60秒）の時間が設定され
ている。この露光準備時間βの間に、圧縮ＣＰＵ23は後
述する撮像許可時間帯γをＣＣＤ制御回路48に設定し、
ＣＣＤ制御回路48はＣＣＤ11に蓄積された不要電荷の掃
出を行う。

【００４９】インターバル時間δは、連写モードにおい
て、ある駒の撮影と次の駒の撮影との間におかれるイン
ターバル時間を表している。このインターバル時間δ
は、１秒間に連写される駒数にしたがって定められる。
例えば、１秒間に３駒の連写を行う場合には、δ＝７Ｖ
Ｄ（7/60秒）と定められる。

【００５０】１ブロックのバイト数Ｓは、撮像により得
られた画像データを圧縮するときに用いられる。１駒分
の画像データは複数のブロックに分割され、ブロックご
とにＡＤＣＴ（Adaptive Discrete Cosine Transform）
アルゴリズムにしたがってデータ圧縮される。各ブロッ
クの圧縮データは、ハフマン符号に変換される。その
後、各ブロックは、このバイト数Ｓの長さに調整される
（固定長処理）。ハフマン符号に変換されたブロック
（符号化ブロック）のバイト数がＳに満たない場合に
は、バイト数Ｓになるようにダミーのデータがそのブロ
ックに付加される。符号化ブロックのバイト数がＳを超
える場合には、バイト数Ｓになるまで、圧縮処理および
ハフマン符号化処理が繰り返される。このバイト数Ｓと
分割されたブロックの数との積は、上記１駒分の画像デ
ータのバイト数Ｔとなる。

【００５１】単写モード用プログラムは、単写モードに
おいて実行される圧縮ＣＰＵ用撮影処理プログラムであ
る。連写モード用プログラムは、連写モードにおいて実
行される圧縮ＣＰＵ用撮影処理プログラムである。これ
らの２つのプログラムの内容については、以下の単写モ
ードおよび連写モードにおける電子スチル・カメラの動
作においてそれぞれ詳述する。

【００５２】圧縮ＣＰＵ23の内部ＲＡＭには、撮影処理
において用いられるデータが記憶される。図３は、圧縮
ＣＰＵ23の内部ＲＡＭに記憶されるデータを示してい
る。

【００５３】設定モード・データは、連写／単写切換ス
イッチ36の状態を表すデータである。連写／単写切換ス
イッチ36が単写モードに設定されている場合には、設定
モード・データは単写モードを表すデータとなる。連写
／単写切換スイッチ36が連写モードに設定されている場
合には、設定モード・データは連写モードを表すデータ
となる。表示ＣＰＵ31は、シャッタ・レリーズ・ボタン
35が半押しされたときに、この連写／単写切換スイッチ
36の状態を読み取り、このスイッチ36の状態を設定モー
ド・データとして圧縮ＣＰＵ23に与える。圧縮ＣＰＵ23
は、この設定モード・データにしたがって単写モード用
プログラムおよび連写モード用プログラムのいずれか一
方を選択して、撮影処理を行う。

【００５４】ホワイト・バランス・データ（ＷＢデー
タ）は、信号処理回路12に含まれるホワイト・バランス
調整回路に設定されるゲイン・データである。表示ＣＰ
Ｕ31は、色センサ34の色検出信号に基づいてＷＢデータ
の値を求める。そして、シャッタ・レリーズが行われて
からデータ設定時間αの間に、ＷＢデータは、表示ＣＰ
Ｕ31から圧縮ＣＰＵ23に与えられる。

【００５５】撮像許可時間帯γはＣＣＤ11による撮像が
許可されている時間帯を表す。この撮像許可時間帯は、
自動露光（ＡＥ）処理のときにメインＣＰＵ37が求めた
シャッタ速度（フォーカル・プレーン・シャッタ29の開
放時間）に基づいて定められる。シャッタ29の開放時間
のうちの１ＶＤ（1/60秒）未満の端数を切り上げてＶＤ
の整数倍（ｎ・ＶＤ；ｎは整数）とした時間が、撮像許
可時間帯γとして定められる。例えば、シャッタ29の開
放時間（シャッタ速度）が 0.3ＶＤや 0.5ＶＤの場合に
は、撮像許可時間帯γは１ＶＤとなる。このように撮像
許可時間帯において、シャッタ29の開放される。シャッ
タ速度（シャッタ速度データ）は、メインＣＰＵ37から
表示ＣＰＵ31に与えられ、表示ＣＰＵ31の内部ＲＡＭに
記憶される。そして、シャッタ・レリーズが行われてか
らデータ設定時間αの間に、シャッタ速度データは、表
示ＣＰＵ31から圧縮ＣＰＵ23に与えられる。圧縮ＣＰＵ
23は、このシャッタ速度データに基づいて撮像許可時間
帯を求め、内部ＲＡＭに記憶する。

【００５６】日付データは、リアル・タイム・クロック
32（Real Time Clock;時計、以下「ＲＴＣ」という）が
計時している現在の日付を表すデータである。シャッタ
・レリーズが行われてからデータ設定時間αの間に、表
示ＣＰＵ31はＲＴＣ32から現在の日付を読み出し、これ
を日付データとして圧縮ＣＰＵ23に与える。圧縮画像デ
ータがファイルとしてメモリ・カード19に記憶されると
きに、この日付データは、メモリ・カード19の日付デー
タ領域に、このファイルに対応づけられて記憶される。

【００５７】連写駒数は、連写モードにおいて撮影され
た駒数を表す。一駒一駒の撮影が行われるごとに、圧縮
ＣＰＵ23は、連写駒数の値を１から順に一つずつ増加さ
せる。この連写駒数は、撮影後の画像データの圧縮を行
うときに用いられる。

【００５８】表示ＣＰＵ31の内部ＲＯＭには、図４に示
すように、撮影処理に必要なプログラムがあらかじめ記
憶されている。単写モード用プログラムは、単写モード
において実行される表示ＣＰＵ用撮影処理プログラムで
ある。連写モード用プログラムは、連写モードにおいて
実行される表示ＣＰＵ用撮影処理プログラムである。こ
れらの２つのプログラムの内容については、以下の単写
モードおよび連写モードにおける電子スチル・カメラの
動作においてそれぞれ詳述する。

【００５９】表示ＣＰＵ31の内部ＲＡＭには、撮影処理
において用いられるデータが記憶される。図５は、表示
ＣＰＵ31の内部ＲＡＭに記憶されるデータを示してい
る。

【００６０】装着／未装着検出データは、メモリ・カー
ド19が装着されているかどうかを表すデータである。こ
のデータは、上述したようにシャッタ・レリーズ・ボタ
ン35が半押しされたときに、圧縮ＣＰＵ23から表示ＣＰ
Ｕ31に与えられる。

【００６１】残り駒数Ｎ、および連写可能駒数Ｌは上述
した通りであり、圧縮ＣＰＵ23から表示ＣＰＵ31に与え
られたものである。設定モード・データは、上述のよう
に連写／単写切換スイッチ36の状態を表すデータであ
る。シャッタ速度データは、シャッタ29の開放時間を表
すデータであり、メインＣＰＵ37から表示ＣＰＵ31に与
えられたものである。

【００６２】ＥＥＰＲＯＭ（Electrically Erasable Pr
ogrammable ROM）27には、図６に示すように信号処理回
路12に含まれるガンマ補正回路のゲイン・データ、再生
回路16のゲイン・データ、およびＡ／Ｄ変換回路13の参
照電圧を表すデータがあらかじめ記憶されている。シャ
ッタ・レリーズされてからデータ設定時間αの間に、こ
れらのデータは、圧縮ＣＰＵ23によって読出され、Ｄ／
Ａ変換回路15によってアナログ信号に変換された後に、
信号処理回路12、再生回路16およびＡ／Ｄ変換回路13に
それぞれ与えられる。

【００６３】クロック発生装置（Clock Generator;以下
「ＣＧ」という）24は、ＣＣＤ制御回路48（ＣＣＤ1
1）、信号処理回路12、Ａ／Ｄ変換回路13、Ｙ／Ｃ処理
回路14、メモリ・コントローラ18および圧縮／伸張回路
21に必要なクロック信号を供給する。図７は、ＣＧ24の
詳細な電気的構成を示すブロック図である。

【００６４】シャッタ・レリーズ・ボタン35によるシャ
ッタ・レリーズ（全押し）が行われたときに、電源スイ
ッチＳＷ２が圧縮ＣＰＵ23によってオンにされる。これ
により、ＣＧ24を構成する発振器241 、ＶＤ信号発生回
路243 、垂直／水平転送信号発生回路246 、クランプ・
パルス信号発生回路247 、サンプリング・クロック信号
発生回路248 および処理クロック信号発生回路249 に、
電源回路25から電源が供給される。

【００６５】発振器241 は、電源が供給されることによ
り発振を開始し、発振クロック信号を出力する。この発
振クロック信号は、ＶＤ信号発生回路243 （ＡＮＤゲー
ト244 ）、垂直／水平転送信号発生回路246 、クランプ
・パルス信号発生回路247 、サンプリング・クロック信
号発生回路248 および処理クロック信号発生回路249に
与えられる。

【００６６】ＶＤ信号発生回路243 に含まれるカウンタ
245 には、発振器241 からの発振クロック信号がＡＮＤ
ゲート244 を介して与えられる。カウンタ245 は、与え
られた発振クロック信号を分周して1/60秒周期のＶＤ信
号を作成するために、あらかじめ定められた個数の発振
クロック信号をカウントするごとにクロック信号を一つ
出力する。

【００６７】ＶＤ信号発生回路243 に含まれるＡＮＤゲ
ート244 およびカウンタ245 には、圧縮ＣＰＵ23からの
リセット信号が入力している。

【００６８】発振器241 が発振クロック信号の出力を開
始してから（シャッタ・レリーズが行われてから）デー
タ設定時間αが経過するまでは、このリセット信号はロ
ー・レベル（Ｌレベル）に維持される。このリセット信
号がＬレベルのときには、ＡＮＤゲート244 の出力はＬ
レベルに維持され、発振器241 からの発振クロック信号
はカウンタ245 には与えられない。したがって、カウン
タ245 からＶＤ信号は出力されない。

【００６９】データ設定時間αの経過後、圧縮ＣＰＵ23
はリセット信号をハイ・レベル（Ｈレベル）にする。こ
れにより、発振器241 からの発振クロック信号がＡＮＤ
ゲート244 を通してカウンタ245 に与えられる。また、
リセット信号がＬレベルからＨレベルに変化する立上り
エッジによって、カウンタ245 のカウント値が０にリセ
ットされる。したがって、カウンタ245 は、リセット信
号がＬレベルからＨレベルになった時点（シャッタ・レ
リーズが行われてから時間αが経過した時点）から始ま
る1/60秒の周期でＶＤ信号の発生を開始する。

【００７０】カウンタ245 から発生するＶＤ信号は、圧
縮ＣＰＵ23およびＣＣＤ制御回路48に与えられる。圧縮
ＣＰＵ23およびＣＣＤ制御回路48は、カウンタ245 から
与えられたＶＤ信号をカウントすることにより、データ
設定時間αの経過時点から後の時間を計時する。

【００７１】圧縮ＣＰＵ23は、データ設定時間αの経過
後から露光準備時間β（＝４ＶＤ）の間に、ＣＣＤ制御
回路48に撮像許可時間帯γを設定する。

【００７２】ＣＣＤ制御回路48は、データ設定時間αの
経過後から３ＶＤの時間が経過した後にＣＣＤ11の不要
電荷の掃出を行う。また、ＣＣＤ制御回路48は、データ
設定時間αの経過後から４ＶＤ（時間β）が経過した時
点から、撮像許可時間帯γの計時を行い、撮像許可時間
帯γの経過後に蓄積された撮像電荷の転送信号をＣＣＤ
11に与える。これにより、ＣＣＤ11から撮像電荷が読出
される。

【００７３】圧縮ＣＰＵ23からのリセット信号は、垂直
／水平転送信号発生回路246 、クランプ・パルス信号発
生回路247 およびサンプリング・クロック信号発生回路
248にも与えられる。これにより、垂直／水平転送信号
発生回路246 は、このリセット信号がＨレベルになる
と、与えられた発振クロック信号を分周して垂直転送信
号および水平転送信号を生成し、これらの信号をＣＣＤ
制御回路48に与える。ＣＣＤ制御回路48は、ＣＣＤ11の
不要電荷の掃出や撮像電荷の転送時に、与えられた垂直
転送信号および水平転送信号をＣＣＤ11に与える。クラ
ンプ・パルス信号発生回路247 は、リセット信号がＨレ
ベルになると、与えられた発振クロック信号を分周して
クランプ・パルス信号を生成し、このクランプ・パルス
信号を信号処理回路12に与える。サンプリング・クロッ
ク信号発生回路248 は、リセット信号がＨレベルになる
と、与えられた発振クロック信号を分周してサンプリン
グ・クロック信号を生成し、このサンプリング・クロッ
ク信号をＡ／Ｄ変換回路13に与える。

【００７４】処理クロック信号発生回路249 には、圧縮
ＣＰＵ23からのリセット信号は与えられない。処理クロ
ック信号発生回路249 は、発振器241 から発振クロック
信号が与えられると同時に、発振クロック信号を分周し
て処理クロック信号を生成し、処理クロック信号をＹ／
Ｃ処理回路14、メモリ・コントローラ18および圧縮／伸
張回路21（これらの３つの回路には、処理クロック信号
発生回路249 から共通のクロック信号線が接続されてい
る）に与える。

【００７５】［単写モードにおける電子スチル・カメラ
の動作］電子スチル・カメラを使用するとき、ユーザは
電子スチル・カメラに設けられている電源スイッチ47を
オンにする。これにより、オン信号が電源スイッチ47か
ら表示ＣＰＵ31に与えられる。電子スチル・カメラの電
源スイッチ47がオフ状態であっても、表示ＣＰＵ31に
は、補助電源回路26（電池等）によって電源が供給さ
れ、表示ＣＰＵ31はスリープ状態にある。電源スイッチ
47からのオン信号により、表示ＣＰＵ31はスリープ状態
から起上がり、動作を開始する。まず、表示ＣＰＵ31
は、電源スイッチＳＷ３をオンにする。これにより、Ｃ
Ｇ24および圧縮ＣＰＵ23を除くすべての回路に主電源回
路25から電源が供給される。

【００７６】電子スチル・カメラのユーザは、撮影を行
うときに、連写／単写切換スイッチ36によって連写モー
ドおよび単写モードのいずれか一方をあらかじめ選択す
る。単写モードが選択された場合には、図８のタイム・
チャートに示す処理が行われる。

【００７７】シャッタ・レリーズ・ボタン35がユーザに
よって半押しされると、半押し信号がシャッタ・レリー
ズ・ボタン35から表示ＣＰＵ31に与えられる。これによ
り、表示ＣＰＵ31は、連写／単写切換スイッチ36の状態
（設定モード・データ）を読み取り、内部ＲＡＭに設定
モード・データを記憶する。このスイッチ36が単写モー
ドに設定されている場合には、表示ＣＰＵ31はその内部
ＲＯＭにあらかじめ記憶された単写モード用プログラム
を選択する。このスイッチ36が連写モードに設定されて
いる場合には、表示ＣＰＵ31はその内部ＲＯＭにあらか
じめ記憶された連写モードにおける処理プログラムを選
択する。ここでは、単写モードに設定されているので、
表示ＣＰＵ31は、単写モード用プログラムを選択する。
表示ＣＰＵ31は、この処理プログラムにしたがって単写
モード処理を行う。

【００７８】表示ＣＰＵ31は、まず、電源回路25のスイ
ッチＳＷ１をオンにする。これにより、圧縮ＣＰＵ23に
電源が供給され、圧縮ＣＰＵ23が起動する（時刻ｔ1
）。

【００７９】また、表示ＣＰＵ31は、半押し信号を受け
ると、設定モード・データ（ここでは、このデータは単
写モードを表している）を圧縮ＣＰＵ23に送るととも
に、連写可能駒数Ｌおよび残り駒数Ｎの要求信号を圧縮
ＣＰＵ23に与える（図８の符号101 ）。圧縮ＣＰＵ23
は、受取った設定モード・データを内部ＲＡＭに記憶す
る（図３）。

【００８０】圧縮ＣＰＵ23は上記要求信号に応答して残
り駒数プログラムにしたがって残り駒数Ｎを算出する。
まず、圧縮ＣＰＵ23は、電源回路25のスイッチＳＷ２を
オンにする（時刻ｔ2 ）。これによりＣＧ（Clock Gene
rator ）24に電源が供給される。ＣＧ24に電源が供給さ
れることにより、クロック信号がＹ／Ｃ処理回路14、メ
モリ・コントローラ18および圧縮／伸張回路21に供給さ
れる。これにより、これらの回路は動作可能となる。圧
縮ＣＰＵ23からＣＧ24に与えられているリセット信号は
Ｌレベルの維持される。したがって、上述したように、
ＣＧ24に電源が供給されていても、ＣＣＤ制御回路48、
ＣＣＤ11、信号処理回路12およびＡ／Ｄ変換回路13には
クロック信号は与えられない。

【００８１】圧縮ＣＰＵ23は、上述したように、残り駒
数Ｎを求める（符号102 ）。

【００８２】続いて、圧縮ＣＰＵ23は、上述したよう
に、連写可能駒数算出プログラムにしたがって連写可能
駒数Ｌを求める（符号102 ）。

【００８３】圧縮ＣＰＵ23は、求めた連写可能駒数Ｌお
よび残り駒数Ｎ、ならびにメモリ・カード19が装着され
ていればそのことを表すデータ（装着検出データ）を表
示ＣＰＵ31に与える（符号103 ）。

【００８４】表示ＣＰＵ31は、連写可能駒数Ｌ、残り駒
数Ｎの値および装着検出データを内部ＲＡＭに記憶する
（図５）。残り駒数Ｎの値および連写可能駒数Ｌの値は
表示装置33（液晶表示装置等）に表示される（符号104
は表示開始時点を表す）。残り駒数Ｎは数字Ｎで表示さ
れる。残り駒数が０のときは数字０が表示される。同様
にして、連写可能駒数Ｌは数字Ｌで表示され、Ｌ＝０の
ときは数字０が表示される。

【００８５】その後、圧縮ＣＰＵ23は、内部ＲＡＭに記
憶された設定モード・データに基づいて単写モード用処
理プログラムを選択し、このプログラムにしたがって単
写モードの処理を行う。

【００８６】メモリ・カード19が装着されていない場合
には、メモリ・コントローラ18は、装着されていないこ
とを表すデータ（未装着検出データ）を圧縮ＣＰＵ23に
与える。圧縮ＣＰＵ23は、メモリ・コントローラ18から
未装着検出データを受けると、このデータを表示ＣＰＵ
31に与える（符号103 ）。表示ＣＰＵ31は、このデータ
を内部ＲＡＭに記憶する。表示ＣＰＵ31は、メモリ・カ
ード19が装着されていないことを示す表示を表示装置33
に行う。このとき残り駒数は表示されない。

【００８７】表示装置33は、電子スチル・カメラのボデ
ィの表面に取り付けられている。ユーザは、表示装置33
に表示された残り駒数Ｎまたはメモリ・カードが未装着
であることを、この電子スチル・カメラ外部から見るこ
とができる。残り駒数Ｎが表示されている場合には、ユ
ーザは表示された残り駒数を見て、撮影できる駒数を知
ることができる。メモリ・カード19が未装着であること
が表示されている場合には、ユーザはメモリ・カードが
装着されていないことを知り、必要に応じてメモリ・カ
ードを装着するであろう。

【００８８】これらの処理が終了すると、圧縮ＣＰＵ23
は、電源スイッチＳＷ２をオフにして、メモリ・コント
ローラ18等へのクロック信号の供給を停止する（時刻ｔ
3 ）。

【００８９】さらに、表示ＣＰＵ31は、メインＣＰＵ37
に自動合焦（ＡＦ）処理および自動露光（ＡＥ）処理の
開始指令を与える。メインＣＰＵ31は、ＡＦおよびＡＥ
の開始指令を受けると、その内部ＲＯＭに記憶された処
理プログラムにしたがって、ＡＥ−ＣＰＵ38には測光の
開始指令を、ＡＦ−ＣＰＵ41には測距および合焦の開始
指令をそれぞれ与える。これによりＡＥおよびＡＦが行
われる（符号105 、106）。

【００９０】ＡＥセンサ39（フォト・ダイオード等）
は、被写体の明るさを検出する。検出された明るさを表
す信号（明るさ信号）は、ＡＥ−ＣＰＵ38に与えられ
る。ＡＥ−ＣＰＵ38は、測光の開始指令を受けると、明
るさ信号を取込み、これに基づいて測光値を求める。こ
の測光値はメインＣＰＵ37に与えられる。

【００９１】またＡＥ−ＣＰＵ38は、明るさ信号に基づ
いて露光アンダー（被写体が暗すぎる）か、露光オーバ
（被写体が明るすぎる）かを判断する。そして、露光ア
ンダーの場合には、ＡＥ−ＣＰＵ38は、ファインダの中
に設けられている表示装置40（液晶表示装置等）に露光
アンダー警告を表示する。露光オーバの場合には、ＡＥ
−ＣＰＵ38は、表示装置40に露光オーバ警告を表示す
る。ユーザはこの警告を見て、露光アンダーか露光オー
バかを知ることができる。

【００９２】上記測光値の算出および露光オーバまたは
露光アンダーの警告表示は、ＡＥ−ＣＰＵ38の内部ＲＯ
Ｍに記憶されたプログラムにしたがって行われる。

【００９３】メインＣＰＵ37は、与えられた測光値に基
づいて絞り値およびシャッタ速度（フォーカル・プレー
ン・シャッタ29の開放時間）を求める。絞り値は絞り制
御装置45に与えられる。絞り制御装置45は、与えられた
絞り値に基づいて絞り30を制御する。シャッタ速度を表
すデータ（シャッタ速度データ）はメインＣＰＵ37の内
部ＲＡＭに記憶される。このシャッタ速度データは、フ
ォーカル・プレーン・シャッタ29の開放から閉鎖までの
時間を計時するのに用いられる。

【００９４】また、シャッタ速度データは、メインＣＰ
Ｕ37から表示ＣＰＵ31に与えられる。表示ＣＰＵ31は、
その内部ＲＡＭにこのシャッタ速度データを記憶する
（図５）。

【００９５】レンズＣＰＵ42は、その内部ＲＯＭに記憶
された処理プログラムにしたがってレンズのズーム位置
を求める。このズーム位置を表すデータは、ＡＦ−ＣＰ
Ｕ41に与えられる。ＡＦセンサ44は、カメラから被写体
までの距離を検出する。この距離を表すデータは、ＡＦ
−ＣＰＵ41に与えられる。

【００９６】ＡＦ−ＣＰＵ41は、測距および合焦の開始
指令を受けると、測距値を求める。測距値の算出には、
レンズＣＰＵ42からのレンズのズーム位置を表すデータ
およびＡＦセンサ44からの距離を表すデータが用いられ
る。ＡＦ−ＣＰＵ41は、測距値に基づいてＡＦ用モータ
43を駆動してレンズの位置を調整し、被写体に焦点を合
わせる。これらの処理が終了すると、ＡＦ−ＣＰＵ41
は、処理終了通知をメインＣＰＵ37に与える。ＡＦ−Ｃ
ＰＵ41のこれらの処理は、その内部ＲＯＭに記憶された
プログラムにしたがって行われる。

【００９７】メインＣＰＵ37は、ＡＦ制御およびＡＥ制
御が完了すると、ＡＦおよびＡＥの完了通知を表示ＣＰ
Ｕ31に与える。また、メインＣＰＵ37は、レリーズ許可
を表示装置40に表示するように、ＡＥ−ＣＰＵ38に指令
する。ＡＥ−ＣＰＵ38は、この指示にしたがってレリー
ズ許可を表示装置40に表示する。これにより、ユーザは
シャッタ・レリーズが可能となったことを知ることがで
きる。

【００９８】表示ＣＰＵ31は、メインＣＰＵ37からのＡ
Ｆ制御およびＡＥ制御の完了通知を受けると、シャッタ
・レリーズ・ボタン35からのシャッタ・レリーズの信号
（全押し信号）の入力待ち状態となる。表示ＣＰＵ31
は、シャッタ・レリーズ・ボタン35からの全押し信号を
受けると、圧縮ＣＰＵ23に与えられているレリーズ信号
をハイ・レベル（Ｈレベル）にする（時刻ｔ4 ）。上記
ＡＦ制御およびＡＥ制御の間に、シャッタ・レリーズ・
ボタン35からの全押し信号が表示ＣＰＵ31にすでに与え
られているならば、表示ＣＰＵ31は、直ちにレリーズ信
号をＨレベルにする。

【００９９】圧縮ＣＰＵ23に与えられているレリーズ信
号がＨレベルになると、圧縮ＣＰＵ23は、電源スイッチ
ＳＷ２を再びオンにする（時刻ｔ4 ）。また、圧縮ＣＰ
Ｕ23は、内部にあるタイマをスタートさせ、データ設定
時間αを計時する（時刻ｔ4）。

【０１００】このデータ設定時間αの間に、表示ＣＰＵ
31は、色センサ34からの色信号に基づいてＷＢデータを
作成する。また、表示ＣＰＵ31は、ＲＴＣ32から現在の
日付を読み出す。表示ＣＰＵ31は、ＷＢデータ、日付お
よび上記ＡＥ制御のときに求められたシャッタ速度デー
タを圧縮ＣＰＵ23に与える（符号107 ）。圧縮ＣＰＵ23
はＷＢデータおよび日付データを内部ＲＡＭに記憶する
（図３）。また圧縮ＣＰＵ23はシャッタ速度データに基
づいて、撮像許可時間帯γを求め、これを内部ＲＡＭに
記憶する（図３）。

【０１０１】また、このデータ設定時間αの間に、圧縮
ＣＰＵ23は、ＥＥＰＲＯＭ27から、信号処理回路12に含
まれるガンマ補正回路のゲイン・データ、再生回路16の
ゲイン・データ、およびＡ／Ｄ変換回路13の参照電圧を
表すデータを読み出す（図６）。これらのデータは、Ｄ
／Ａ変換回路15（電子ボリューム）によってアナログ信
号に変換された後に、信号処理回路12、再生回路16およ
びＡ／Ｄ変換回路13にそれぞれ設定される（符号108
）。また、表示ＣＰＵ31から圧縮ＣＰＵ23に与えられ
たＷＢデータは、Ｄ／Ａ変換回路15（電子ボリューム）
によってアナログ信号に変換された後、信号処理回路12
に含まれるホワイト・バランス調整回路に設定される
（符号108 ）。

【０１０２】表示ＣＰＵ31および圧縮ＣＰＵ23が上記処
理を行うのに十分な時間が、データ設定時間αとして設
定されている。

【０１０３】タイマがデータ設定時間αの計時を終了す
ると、圧縮ＣＰＵ23は、ＣＧ24に与えられているリセッ
ト信号をＨレベルにする（時刻ｔ5 ）。このリセット信
号がＨレベルになると、ＣＧ24は、水平転送信号、垂直
転送信号およびＶＤ信号をＣＣＤ制御回路48に与える。
水平転送信号および垂直転送信号は、ＣＣＤ制御回路48
の制御の下、ＣＣＤ制御回路48からＣＣＤ11に与えられ
る。また、ＣＧ24は、信号処理回路12にはクランプ・パ
ルス信号を、Ａ／Ｄ変換回路13にはサンプリング・クロ
ック信号を、圧縮ＣＰＵ23にはＶＤ信号をそれぞれ供給
する。ＣＧ24は、Ｙ／Ｃ処理回路14、メモリ・コントロ
ーラ18および圧縮／伸張回路21には、（リセット信号が
Ｌレベルである間も含めて）継続して処理クロック信号
を供給する。

【０１０４】圧縮ＣＰＵ23は、データ設定時間αの経過
後は、ＣＧ24から供給されるＶＤ信号をカウントするこ
とによって時間を計時する。圧縮ＣＰＵ23は、データ設
定時間αの経過後から２ＶＤの時間が経過した後に、内
部ＲＡＭに記憶されている撮像許可時間帯γ（図３）
を、ＣＣＤ制御回路48に設定する（符号109 ）。

【０１０５】ＣＣＤ制御回路48は、データ設定時間αの
経過後から３ＶＤの時間が経過した後に、蓄積した不要
電荷の掃出信号を制御信号としてＣＣＤ11に与える。Ｃ
ＣＤ11は、この信号により電荷の掃出を行う。この掃出
処理を行うのは、露光前にＣＣＤ11をリセット状態にす
るためである。

【０１０６】ＣＣＤ11は、データ設定時間αの経過後か
ら露光準備時間β（＝４ＶＤ）が経過した後に、撮像電
荷の蓄積可能な状態になる（時刻ｔ6 ）。この状態は、
撮像許可時間帯γ（ＶＤの整数倍の時間）の間、維持さ
れる。撮像許可時間帯γの計時は、圧縮ＣＰＵ23によっ
てＣＣＤ制御回路48に設定された撮像許可時間帯γに基
づいて、ＣＣＤ制御回路48が行う。

【０１０７】また、圧縮ＣＰＵ23は、データ設定時間α
の経過後からさらに露光準備時間βの経過後に、シャッ
タ29の開放を指令するためにシャッタ信号をＨレベルに
する（時刻ｔ6 ）。シャッタ信号がＨレベルになると、
表示ＣＰＵ31は、メインＣＰＵ37にシャッタ開放指令を
与える。メインＣＰＵ37は、表示ＣＰＵ31からのシャッ
タ開放指令を受けると、シャッタ制御装置46にシャッタ
開放信号を与える。これにより、シャッタ制御装置46
は、フォーカル・プレーン・シャッタ29を開放する。シ
ャッタ29の開放によって、被写体像は撮像レンズ28に通
してＣＣＤ11面上に結像される。

【０１０８】圧縮ＣＰＵ23がシャッタ信号をＨレベルに
してから、シャッタ29が開放されるまでの遅延時間は長
くても数μ秒程度であり、無視できる。したがって、シ
ャッタ・レリーズ・ボタン35によるシャッタ・レリーズ
が行われてから、常に一定の時間（α＋β）の経過後に
フォーカル・プレーン・シャッタ29が開放されることに
なる。シャッタ・レリーズから常に一定時間後にシャッ
タ29が開放され、撮影が行われるので、カメラマンは、
この時間（α＋β）を把握しておくことによって、シャ
ッタ・チャンスを逃すことなく撮影を行うことができ
る。

【０１０９】メインＣＰＵ37は、その内部ＲＡＭに記憶
されたシャッタ速度データに基づいてシャッタ開放時間
を計時する。そして、シャッタ29の開放時からシャッタ
開放時間が経過した後に、メインＣＰＵ37はシャッタ制
御装置45にシャッタ閉鎖信号を与える。これにより、シ
ャッタ制御装置45はシャッタ29を閉じる。上述したよう
に、フォーカル・プレーン・シャッタ29が開放している
時間（シャッタ開放時間）よりも長い時間が、撮像許可
時間帯γとして設定されている。したがって、この撮像
許可時間帯γの間に、フォーカル・プレーン・シャッタ
29の開放および閉鎖が行われることになる。

【０１１０】ＣＣＤ制御回路48は、撮像許可時間帯γ
（ＶＤの整数倍の時間）の経過後、制御信号として電荷
転送信号をＣＣＤ11に与える（時刻ｔ7 ）。これによ
り、ＣＣＤ11は、被写体像の各画素をアナログの電気信
号（映像信号）に変換し、このアナログ映像信号を信号
処理回路12に与える。ＣＣＤ11が1280×1024画素（約13
0万画素）を有する場合には、すべての画素をアナログ
映像信号に変換して出力するのに８ＶＤの時間を要す
る。

【０１１１】信号処理回路12には、ホワイト・バランス
調整回路およびガンマ補正回路が含まれている。ＣＣＤ
11から信号処理回路12に入力された映像信号には、これ
らの回路によってホワイト・バランス調整およびガンマ
補正がそれぞれ施される（符号111 ）。特にガンマ補正
によって映像信号のレベル範囲が狭くなるからビット数
の少ないＡ／Ｄ変換回路13を用いることができる。

【０１１２】信号処理回路12から出力されるアナログ映
像信号はＡ／Ｄ変換回路13に与えられ、ディジタル画像
データに変換される（符号111 ）。このディジタル画像
データは、Ｙ／Ｃ処理回路14に与えられる。Ｙ／Ｃ処理
回路14は、圧縮ＣＰＵ23の制御の下、Ａ／Ｄ変換回路13
から与えられるディジタル画像データから、輝度画像デ
ータＹおよび色画像データ（色差データＲ−ＹとＢ−Ｙ
の点順次データ）Ｃを生成する。

【０１１３】圧縮ＣＰＵ23は、メモリ・コントローラ18
に画像データの取込みを指示する。これにより、生成さ
れた輝度画像データＹおよび色画像データＣは、メモリ
・コントローラ18に取り込まれ、フレーム・メモリ17
（ＤＲＡＭ、ＳＲＡＭ等）に記憶される（符号111 ）。

【０１１４】ＣＣＤ11からの映像信号が処理されている
間に、圧縮ＣＰＵ23は、撮影により得られた画像データ
を記憶するために、メモリ・カード19のディレクトリお
よびＦＡＴの更新を行う（符号110 ）。圧縮ＣＰＵ23は
この処理が終了すると、シャッタ信号をＬレベルにする
（時刻ｔ8 ）。

【０１１５】シャッタ信号がＬレベルになると、表示Ｃ
ＰＵ31は、シャッタ29の巻上げ信号（シャッタ・チャー
ジ信号）を、メインＣＰＵ37を介してシャッタ制御装置
46に与える。この信号によって、シャッタ制御装置46は
シャッタ29を巻き上げ、次の撮影に備える。シャッタ制
御装置46は、シャッタの巻上げを完了すると、巻上げ完
了信号をメインＣＰＵ37に与える。メインＣＰＵ37は、
シャッタ制御装置46からの巻上げ完了信号を受けると、
この信号を表示ＣＰＵ31に与える。

【０１１６】表示ＣＰＵ31は、メインＣＰＵ31から巻上
げ完了信号を受けると、圧縮指令を圧縮ＣＰＵ23に与え
る（符号112 ）。

【０１１７】圧縮ＣＰＵ23は、圧縮指令を受けると、フ
レーム・メモリ17に記憶されている画像データの読出し
指令をメモリ・コントローラ18に与える。これにより、
フレーム・メモリ17に記憶された輝度画像データＹおよ
び色画像データＣは、メモリ・コントローラ18によって
読み出され、圧縮／伸張回路21に与えられる。また、圧
縮ＣＰＵ23は、圧縮指令および固定長処理において用い
られるバイト数Ｓを表すデータを圧縮／伸張回路21に与
える。

【０１１８】圧縮／伸張回路21は、画像データＹおよび
Ｃを複数のブロックに分けて、各ブロックごとにＡＤＣ
Ｔ変換する（符号113 ）。ＡＤＣＴ変換されたこれらの
データ（ブロック・データ）は、メモリ・コントローラ
18によって再びフレーム・メモリ17に記憶される。続い
て、ブロック・データは、再びフレーム・メモリ17から
圧縮／伸張回路21に与えられ、ブロックごとにハフマン
符号化される。

【０１１９】圧縮／伸張回路21において、ハフマン符号
化されたブロック・データ（符号化ブロック・データ）
は、圧縮ＣＰＵ23から与えられたブロックのバイト数Ｓ
の長さをもつデータに調整される（固定長処理）。符号
化ブロック・データのバイト数が、この長さＳに満たな
い場合には、この符号化ブロック・データにダミーのデ
ータが付加され、長さＳに変換される。符号化ブロック
・データの長さが長さＳを超える場合には、長さＳ以下
になるまで、圧縮および符号化処理が再度繰り返され、
必要に応じてダミーデータの付加が行われる（符号113
）。

【０１２０】このようにして圧縮、符号化および固定長
処理が施された画像データは、メモリ・コントローラ18
によってメモリ・カード19に記憶される（符号114 ）。
また、圧縮ＣＰＵ23は、内部ＲＡＭに記憶された日付デ
ータをメモリ・コントローラ18に与える。メモリ・コン
トローラ18は、メモリ・カード19の日付データ領域にこ
の日付データを、画像データ（ファイル）に対応づけて
記憶する（符号114 ）。

【０１２１】シャッタ29の巻上げは、Ｙ／Ｃ処理回路14
において映像信号に対するＹ／Ｃ処理が完了した後で、
かつ画像データＹおよびＣに対する圧縮処理が行われる
前に行われる。したがって、シャッタ29の巻上げが行わ
れている間に、画像データに対する処理は一切行われな
い。これにより、シャッタ巻上げに要する電流によっ
て、Ｙ／Ｃ処理回路14や圧縮／伸張回路21等が正しく動
作しない、ノイズによりデータに誤りが生じる等のデー
タ処理に与える悪影響を防止できる。

【０１２２】その後、圧縮ＣＰＵ23は、後処理（メモリ
・カードへのデータ書込み中にメモリ・カードが抜き取
られないようにする機構の解除等の処理）を行う（符号
114）。

【０１２３】さらに、圧縮ＣＰＵ23は、電源スイッチＳ
Ｗ２をオフにし、ＣＧ24へのリセット信号をＬレベルに
する。また、表示ＣＰＵ31は、電源スイッチＳＷ１をオ
フにし、レリーズ信号をＬレベルにする。これにより、
電子スチル・カメラは次の撮影のためのスタンバイ状態
となる（時刻ｔ9 ）。

【０１２４】表示ＣＰＵ31の内部ＲＡＭに記憶されてい
る残り駒数Ｎ（表示装置33に表示されている残り駒数
Ｎ）の値が０、またはメモリ・カード19が装着されてな
い場合には、シャッタ・レリーズ・ボタン35からのシャ
ッタ・レリーズ信号が表示ＣＰＵ31に与えられても、表
示ＣＰＵ31はこの信号を無視する。すなわち、この場合
に、シャッタ・レリーズ・ボタン35によってシャッタ・
レリーズされても、表示ＣＰＵ31はレリーズ信号をＨレ
ベルにしない。これにより、圧縮ＣＰＵ23がシャッタ信
号をＨレベルにすることはない。したがって、ユーザが
シャッタ・レリーズを行っても、撮影処理（シャッタの
開閉、映像信号の取込み等の処理）は行われない。

【０１２５】再生回路16は、輝度画像データＹおよび色
画像データＣをＮＴＳＣ信号に変換するものである。再
生回路16からのＮＴＳＣ信号は、電子スチル・カメラに
接続された外部の表示装置（ＣＲＴ表示装置等）または
記録装置（ＶＴＲ等）に送られる。ＮＴＳＣ信号が表示
装置に送られると、撮影された画像が表示画面上に再生
される。ＮＴＳＣ信号がＶＴＲに送られた場合には、磁
気テープ等に記録される。フレーム・メモリ17に記憶さ
れた圧縮前の画像データをこの再生回路16に与えること
ができる。メモリ・カード19に記憶された圧縮画像デー
タを圧縮／伸張回路21によって伸張し、その後再生回路
16に与えることもできる。また、Ｙ／Ｃ処理回路14から
出力される画像データを再生回路16に入力することもで
きる。これらは再生モード設定スイッチ（図示略）によ
って切換えられるであろう。

【０１２６】［連写モードにおける電子スチル・カメラ
の動作］連写／単写切換スイッチ36で、連写モードが選
択された場合には、図９〜図11のタイム・チャートに示
す連写モードの処理が行われる。３駒を連写した場合の
処理が示されている。図９の続きが図11に、図11の続き
が図12にそれぞれ示されている。図８と同じ処理には、
同じ符号が付けられている。

【０１２７】圧縮ＣＰＵ23および表示ＣＰＵ31は、設定
モード・データに基づいて、各内部ＲＯＭにあらかじめ
記憶されている連写処理用プログラム（図２および図
３）を選択し、連写モード処理を行う。

【０１２８】時刻ｔ1 〜ｔ4 における処理は、上述の単
写モードにおける処理と同じであるので、ここではその
説明を省略する。

【０１２９】ユーザがシャッタ・レリーズ・ボタン35に
よってシャッタ・レリーズ（全押し）している間、表示
ＣＰＵ31は、レリーズ信号をＨレベルに維持する。

【０１３０】時刻ｔ5 からｔ8 において、第１駒目の撮
影が行われ、この撮影により得られた画像データが処理
され、フレーム・メモリ17に記憶される。図８に示す処
理と異なるところは、この画像データの処理の間に、圧
縮ＣＰＵ23がメモリ・カード19のディレクトリおよびＦ
ＡＴの更新を行わないことである（符号110 で示される
処理がない）。圧縮ＣＰＵ23は、この画像データの処理
の間に、内部ＲＡＭの連写駒数の領域に１を書き込む
（符号130 ）（図３）。

【０１３１】フレーム・メモリ17への画像データの書込
みが終了すると、圧縮ＣＰＵ23は、シャッタ信号をＬレ
ベルにする（時刻ｔ8 ）。

【０１３２】表示ＣＰＵ31は、シャッタ信号がＬレベル
になると、その内部ＲＡＭに記憶されている連写可能駒
数Ｌおよび残り駒数Ｎの値をそれぞれ１減少させる。ま
た、表示ＣＰＵ31は、表示装置33に表示されている連写
可能駒数Ｌおよび残り駒数Ｎの値をそれぞれ１減少させ
る（符号118 ）。

【０１３３】圧縮ＣＰＵ23は、シャッタ信号をＬレベル
にした後、その内部ＲＯＭにあらかじめ記憶されたイン
ターバル時間δ（図２）を計時する。圧縮ＣＰＵ23は、
ＣＧ24から与えられるＶＤ信号をカウントすることによ
り、時間δを計時する。

【０１３４】インターバル時間δの経過後からさらに３
ＶＤの時間が経過した後に、圧縮ＣＰＵ23は、撮像許可
時間帯γをＣＣＤ制御回路48に設定する（符号116 ）。
この処理は、符号109 の処理と同じである。設定される
撮像許可時間帯として、第１駒目の撮影時のものと同じ
もの（圧縮ＣＰＵ23の内部ＲＡＭに記憶されたもの）が
そのまま用いられる。すなわち、連写モードにおいては
第１駒目の撮影に先だってＡＥおよびＡＦが行われ、そ
れ以降はＡＥおよびＡＦは行われない。

【０１３５】インターバル時間δの経過後からさらに４
ＶＤの時間が経過すると、圧縮ＣＰＵ23は、シャッタ信
号をＨレベルにする（時刻ｔ11）。これにより、第２駒
目の撮影が行われる。露光処理、ＣＣＤ11からの映像信
号の読み出し、ならびに信号処理回路12、Ａ／Ｄ変換回
路13およびＹ／Ｃ処理回路14による処理（符号117 ）
は、符号111 で示す第１駒目の処理と同じである。

【０１３６】圧縮ＣＰＵ23は、その内部ＲＡＭに記憶さ
れている連写駒数の値を１増加させて２とする（符号13
1 ）。

【０１３７】表示ＣＰＵ31は、その内部ＲＡＭに記憶さ
れた残り駒数Ｎの値および連写可能駒数Ｌの値をそれぞ
れ１減少させる（符号121 ）。また、表示ＣＰＵ31は、
表示装置33に表示されたこられの値をそれぞれ１減少さ
せる。

【０１３８】Ｙ／Ｃ処理回路14から出力された画像デー
タは、バッファ・メモリ20およびコネクタＣ1 を通って
増設メモリ・ボードＭ1 のバッファ・メモリ55₁ に与え
られる。圧縮ＣＰＵ23は、セレクタ22を通して増設メモ
リ・ボードＭ1 のメモリ・コントローラ53₁ に画像デー
タの取込み指令を与える。この指令により、メモリ・コ
ントローラ53₁ は、バッファ・メモリ55₁ に与えられた
画像データをフレーム・メモリ51₁ に記憶する（符号11
7 ）。

【０１３９】その後、インターバル時間δの計時が行わ
れ、第３駒目の撮影準備が行われる（図10の符号119 、
ＣＣＤ11の電荷の掃出）。その後、第３駒目の撮影が行
われる（時刻ｔ15）。圧縮ＣＰＵ23は、セレクタ22を通
して増設メモリ・ボードＭ1のメモリ・コントローラ54₁
に画像データの取込み指令を与える。この指令によ
り、メモリ・コントローラ54₁ は、バッファ・メモリ55
₁ に与えられた第３駒目の画像データをフレーム・メモ
リ52₁ に記憶する（符号120 ）。

【０１４０】圧縮ＣＰＵ23は、その内部ＲＡＭに記憶さ
れている連写駒数の値を１増加させて３とする（符号13
2 ）。

【０１４１】表示ＣＰＵ31の内部ＲＡＭに記憶された残
り駒数Ｎおよび連写可能駒数Ｌの値は、それぞれ１減少
させられる（符号122 ）。表示装置33に表示されたこれ
らの値もそれぞれ１減少させられる。

【０１４２】その後、ユーザがシャッタ・レリーズ・ボ
タン35のシャッタ・レリーズを解除すると、表示ＣＰＵ
31は、レリーズ信号をＬレベルにする（時刻ｔ17）。こ
れにより、圧縮ＣＰＵ23は連写が停止したことを知り、
これ以後、シャッタ信号をＨレベルにすることを停止す
る。これにより第４駒目以降の撮影は行われない。

【０１４３】表示ＣＰＵ31は、レリーズ信号をＬレベル
にした後、シャッタ29の巻上げ信号（シャッタ・チャー
ジ信号）を、メインＣＰＵ37を介してシャッタ制御装置
46に与える。レリーズ信号をＬレベルにしたときに、シ
ャッタ信号がＨレベルである場合（画像データのフレー
ム・メモリへの記憶が完了していない場合）には、表示
ＣＰＵ31は、シャッタ信号がＬレベルになるのと待って
から、巻上げ信号を、メインＣＰＵ37を介してシャッタ
制御装置46に与える。

【０１４４】この巻上げ信号によって、シャッタ制御装
置46はシャッタ29を巻き上げ、次の撮影に備える。シャ
ッタ制御装置46は、シャッタの巻上げを完了すると、巻
上げ完了信号をメインＣＰＵ37に与える。メインＣＰＵ
37は、シャッタ制御装置46からの巻上げ完了信号を受け
ると、この信号を表示ＣＰＵ31に与える。

【０１４５】表示ＣＰＵ31は、メインＣＰＵ31から巻上
げ完了信号を受けると、圧縮ＣＰＵ23に圧縮指令を与え
る（符号123 ）。

【０１４６】このように、連写モードにおいても、シャ
ッタの巻上げが行われている間はデータに対する処理は
行われない。したがって、シャッタ巻上げに要する電流
や巻上げ時に生じるノイズ等がデータ処理に与える悪影
響を防止できる。

【０１４７】圧縮ＣＰＵ23は、この圧縮指令を受ける
と、その内部ＲＡＭに記憶された連写駒数（ここでは
３）の画像ファイルを記憶するために、メモリ・カード
19のディレクトリおよびＦＡＴを更新する（符号124
）。

【０１４８】続いて、圧縮ＣＰＵ23は、連写駒数に基づ
いてフレーム・メモリに記憶されている画像データに圧
縮処理を施す。ここでは、連写駒数の値が３であるの
で、フレーム・メモリ17、51₁ および52₁ に記憶されて
いる画像データが処理対象となる。

【０１４９】まず、フレーム・メモリ17に記憶されてい
る画像データが、圧縮／伸張回路21に与えられる。圧縮
／伸張回路21に与えられた画像データは、圧縮、ハフマ
ン符号化および固定長処理される。そして、圧縮画像デ
ータは、メモリ・カード19に記憶される（図10の符号12
5 ）。また、圧縮ＣＰＵ23の内部ＲＡＭに記憶されてい
る日付データが、この圧縮画像データ（ファイル）と対
応づけられて、メモリ・カード19の日付データ領域に記
憶される（符号125 ）。

【０１５０】次に、増設メモリ・ボードＭ1 のフレーム
・メモリ51₁ に記憶されている画像データが、圧縮／伸
張回路21によって圧縮、ハフマン符号化および固定長処
理され、メモリ・カード19に記憶される（図10から図11
にかけての符号126 ）。日付データもメモリ・カード19
に記憶される（符号126 ）。続いて、増設メモリ・ボー
ドＭ1 のフレーム・メモリ52₁ に記憶されている画像デ
ータが、圧縮／伸張回路21によって圧縮、ハフマン符号
化および固定長処理され、メモリ・カード19に記憶され
る（図11の符号127 ）。日付データもメモリ・カード19
に記憶される（符号127 ）。

【０１５１】その後、後処理（メモリ・カードへのデー
タ書込み中にメモリ・カードが抜き取られないようにす
る機構の解除等の処理）が行われる（符号123 ）。後処
理の終了後、圧縮ＣＰＵ23は、ＣＧ24へのリセット信号
をＬレベルにする。また、圧縮ＣＰＵ23は、スイッチＳ
Ｗ２をオフにして、ＣＧ24への電源供給を停止する。さ
らに、圧縮ＣＰＵ23はシャッタ信号をＨレベルにして、
画像データのメモリ・カード19への記録が完了したこと
を表示ＣＰＵ31に通知する（時刻ｔ18）。

【０１５２】表示ＣＰＵ31は、画像データのメモリ・カ
ード19への記録完了通知を受けると、スイッチＳＷ１を
オフにし、圧縮ＣＰＵ23への電源供給を停止する（時刻
ｔ19）。これにより、電子スチル・カメラは次の撮影の
ためのスタイバイ状態となる。

【０１５３】連写モードにおいても、残り駒数Ｎの値が
１となると、表示装置33に数字１が表示される。残り駒
数Ｎの値が０となると、表示装置33に数字０が表示され
る。また、連写可能駒数Ｌの値が１となると、表示装置
33に数字１が表示される。連写可能駒数Ｌの値が０とな
ると、表示装置33に数字０が表示される。

【０１５４】連写モードにおいて、撮影の最中に残り駒
数Ｎおよび連写可能駒数Ｌの少なくともいずれか一方の
値が０になった場合には、シャッタ・レリーズ・ボタン
35からのシャッタ・レリーズ信号が表示ＣＰＵ31に与え
られても、表示ＣＰＵ31はこの信号を無視する。これに
より、シャッタ・レリーズ・ボタン36によってシャッタ
・レリーズが行われても、電子スチル・カメラは撮影動
作を行わない。表示ＣＰＵ31は、圧縮ＣＰＵ23に与えら
れているレリーズ信号をＬレベルにし、かつ圧縮指令を
圧縮ＣＰＵ23に与える。撮影動作が停止するまでの撮影
によって得られた１または複数駒の画像データは、フレ
ーム・メモリから読み出され、圧縮、ハフマン符号化お
よび固定長処理される。処理された画像データは、メモ
リ・カード19に記憶される。その後、後処理が行われ、
電子スチル・カメラはスタンバイ状態になる。

【０１５５】連写において、装着された全ての増設メモ
リ・ボードのフレーム・メモリが満杯になると、連写可
能駒数Ｌは０になる。上述のように連写動作が中止さ
れ、フレーム・メモリに記憶された画像データの圧縮処
理、メモリ・カードへの格納が行われる。増設メモリ・
ボードにおける１または複数のフレーム・メモリの画像
データが読み出され、これらのフレーム・メモリに画像
データの記憶が可能な状態となったときに、連写モード
においてシャッタ・レリーズ・ボタン35が全押しされた
としても、撮影動作は行われないのである。すなわち、
すべてのフレーム・メモリに記憶された画像データの圧
縮、メモリ・カードへの格納が終了するまでは、次の撮
影はできない。

【０１５６】メモリ・カード19が装着されていない場合
も、単写モードの処理において説明したのと同様に、表
示ＣＰＵ31は、シャッタ・レリーズ・ボタン35からのシ
ャッタ・レリーズ信号を無視する。

【０１５７】連写モードにおける各駒の撮影ごとにＡＥ
を行い、シャッタ速度データを求めることもできる。そ
して、このシャッタ速度データに基づいて撮像許可時間
帯γを求め、各駒の撮影時ごとにこの時間γをＣＣＤ制
御回路48に設定することもできる。

【図面の簡単な説明】

【図１】電子スチル・カメラの電気的構成を示すブロッ
ク図である。

【図２】圧縮ＣＰＵの内部ＲＯＭの内容を示す。

【図３】圧縮ＣＰＵの内部ＲＡＭの内容を示す。

【図４】表示ＣＰＵの内部ＲＯＭの内容を示す。

【図５】表示ＣＰＵの内部ＲＡＭの内容を示す。

【図６】ＥＥＰＲＯＭの内容を示す。

【図７】クロック発生装置24の電気的構成を示すブロッ
ク図である。

【図８】単写モードにおける電子スチル・カメラの処理
を示すタイム・チャートである。

【図９】連写モードにおける電子スチル・カメラの処理
を示すタイム・チャートである。

【図１０】連写モードにおける電子スチル・カメラの処
理を示すタイム・チャートである。

【図１１】連写モードにおける電子スチル・カメラの処
理を示すタイム・チャートである。

【図１２】(A) および(B) は、従来の電子スチル・カメ
ラの処理を表すタイム・チャートである。

【符号の説明】

11 ＣＣＤ（固体電子撮像素子） 12 信号処理回路 13 Ａ／Ｄ変換回路 14 Ｙ／Ｃ処理回路 17，51₁ 〜51_n ，52₁ 〜52_n フレーム・メモリ 18，53₁ 〜53_n ，54₁ 〜54_n メモリ・コントローラ 20，55₁ 〜55_n バッファ・メモリ 21 圧縮／伸張回路 22 セレクタ 23 圧縮ＣＰＵ 24 クロック発生装置（クロック・ジェネレータ） 28 撮像レンズ 29 フォーカル・プレーン・シャッタ 31 表示ＣＰＵ 35 シャッタ・レリーズ・ボタン 36 連写／単写切換スイッチ 37 メインＣＰＵ 46 シャッタ制御装置 48 ＣＣＤ制御回路 Ｍ1 〜Ｍn 増設メモリ・ボード α データ設定時間 β 露光準備時間 241 発振器 243 ＶＤ信号発生回路 244 ＡＮＤゲート 245 カウンタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 機械式シャッタを開閉することにより固
   体電子撮像素子を露光して被写体像の撮像を行う電子ス
   チル・カメラにおいて、 シャッタ・レリーズ・ボタンによるシャッタ・レリーズ
   に応答して上記機械式シャッタを開放し、上記機械式シ
   ャッタの開放から露光に必要な時間の経過後に上記機械
   式シャッタを閉鎖するシャッタ制御手段、 上記機械式シャッタの開放から閉鎖の間に露光された上
   記固体電子撮像素子から出力された、被写体像を表す映
   像信号を、ディジタル画像データに変換する信号処理手
   段、および上記信号処理手段の処理の終了後にシャッタ
   巻上げ装置に機械式シャッタの巻上げを行わせる制御手
   段、 を備えている電子スチル・カメラ。
2. 【請求項２】 上記信号処理手段から出力されたディジ
   タル画像データを圧縮するデータ圧縮手段を備え、 上記制御手段は、信号処理手段の処理の終了後にシャッ
   タ巻上げ装置に機械式シャッタの巻上げを行わせ、シャ
   ッタ巻上げ装置によるシャッタの巻上げが終了した後
   に、上記データ圧縮手段にディジタル画像データの圧縮
   を行わせるように制御するものである、 請求項１に記載の電子スチル・カメラ。
3. 【請求項３】 機械式シャッタを開閉することにより固
   体電子撮像素子を露光して被写体像の撮像を行う電子ス
   チル・カメラにおいて、 シャッタ・レリーズ・ボタンによるシャッタ・レリーズ
   に応答して上記機械式シャッタを開放し、 上記機械式シャッタを開放から露光に必要な時間の経過
   後に上記機械式シャッタを閉鎖し、 上記機械式シャッタの開放から閉鎖の間に露光された上
   記固体電子撮像素子から出力された、被写体像を表す映
   像信号を、ディジタル画像データに変換し、 上記ディジタル画像データへの変換処理が終了した後
   に、上記機械式シャッタの巻上げを行う、 電子スチル・カメラの動作制御方法。
4. 【請求項４】 上記機械式シャッタの巻上げ終了後に、
   上記ディジタル画像データを圧縮する、 請求項３に記載の電子スチル・カメラの動作制御方法。