JP3840157B2 - 電子スチル・カメラおよびその動作制御方法 - Google Patents
電子スチル・カメラおよびその動作制御方法 Download PDFInfo
- Publication number
- JP3840157B2 JP3840157B2 JP2002236573A JP2002236573A JP3840157B2 JP 3840157 B2 JP3840157 B2 JP 3840157B2 JP 2002236573 A JP2002236573 A JP 2002236573A JP 2002236573 A JP2002236573 A JP 2002236573A JP 3840157 B2 JP3840157 B2 JP 3840157B2
- Authority
- JP
- Japan
- Prior art keywords
- shutter
- cpu
- signal
- data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Devices (AREA)
Description
【技術分野】
この発明は、電子スチル・カメラおよびその動作制御方法に関する。
【0002】
【従来技術】
機械式シャッタを備えた電子スチル・カメラにおいては、一般に、電子スチル・カメラに備えられたクロック信号発生回路が発生する垂直同期基準信号(以下、VD信号という)に同期して、機械式シャッタが開放される。その後、露光に必要な時間の経過後に機械式シャッタが閉鎖される。この機械式シャッタの開放から閉鎖までの間に固体電子撮像素子(CCD)が露光される。露光されたCCDに蓄積された撮像電荷は、VD信号に同期して読出され、処理される。
【0003】
図12(A) および(B) は、従来の機械式シャッタを備えた電子スチル・カメラの動作を表すタイム・チャートである。従来の機械式シャッタを備えた電子スチル・カメラにおいては、シャッタ・レリーズ・ボタンが半押しされると、クロック信号発生回路が起動し、VD信号の発生を開始する。その後、シャッタ・レリーズ・ボタンによるシャッタ・レリーズ(全押し)が行われると、全押しの直後に発生するVD信号Dからあらかじめ定められたm・VD(mは整数;ここではm=3)の時間の経過後に発生するVD信号Gに同期してCCDの不要電荷の掃出が行われる。その後、VD信号Hに同期して機械式シャッタが開放され、露光に必要な時間の経過後に機械式シャッタが閉鎖される。機械式シャッタの開放から閉鎖の間に、CCDは露光される。露光によりCCDに蓄積された撮像電荷は、VD信号Iに同期して読出され、処理される。
【0004】
一方、シャッタ・レリーズ・ボタンによるシャッタ・レリーズ(全押し)の操作はユーザが行うものであるから、VD信号に同期しているわけではない。例えば、図12(A) に示すようにVD信号Cの直後に全押しが行われる場合もあれば、図12(B) に示すようにVD信号Dの直前に全押しが行われる場合もある。
【0005】
これらの2つの場合において、全押しが行われる時間は相違しているが、不要電荷の掃出、機械式シャッタの開放および撮像電荷の読出しは、ともに同じVD信号に同期して行われる。
【0006】
したがって、従来の電子スチル・カメラにおいては、全押しが行われてから機械式シャッタが開放されるまでの時間は図12(A) においてはτ1 (≒5VD)であり、図12(B) においてはτ2 (≒4VD)というように一定していない。ユーザが全押しを行ってから機械式シャッタが開放されるまでの最短時間と最長時間との間には、最大で1VD(=1/60秒)程度の相違があることになる。
【0007】
熟練のカメラマンは、全押しから機械式シャッタの開放までの僅かな時間を把握しており、この時間を見込んでシャッタ・ボタンの全押し操作を行う。しかし、全押しからシャッタの開放までの時間に1VDの相違があると、熟練のカメラマンは、この僅かな時間の相違によりシャッタ・チャンスを逃すことがある。特に高速に移動する被写体を撮影するときには、この僅かな時間の相違によりシャッタ・チャンスを逃すことが多い。
【0008】
また、従来の機械式シャッタを備えた電子スチル・カメラにおいては、機械式シャッタの巻上げが、撮像により得られた画像データの処理の進行とは無関係に行われていた。したがって、撮影により得られた画像データの処理の最中に機械式シャッタの巻き上げが行われることがあった。
【0009】
機械式シャッタの巻上げは一般にモータによって行われる。巻上げを行うときには、大きな電流がモータに供給される。このため、シャッタの巻上げが画像データの処理中に行われると、画像データの処理系に与えられる電流に変動が生じたり、大きな電圧降下が生じたりして、画像データの処理系が正しく動作しない場合がある。また、画像データ処理系にノイズが発生したりする場合もある。
【0010】
したがって、従来の電子スチル・カメラでは、画像データ処理が正しく行われなかったり、処理された画像データに誤りが生じたりするといった問題があった。
【0011】
【発明の開示】
この発明の目的は、シャッタ・レリーズ・ボタンによるシャッタ・レリーズから常に一定時間経過後に機械式シャッタが開放され、被写体像の撮像が行われる電子スチル・カメラおよびその動作制御方法を提供することにある。
【0012】
この発明の他の目的は、画像データの処理が行われているときに、機械式シャッタの巻上げが行われることを防止することによって、画像データが正しく処理されるようにすることにある。
【0013】
第1の発明は、同期信号発生回路が発生する同期信号に同期して機械式シャッタの開放を行い、上記機械式シャッタの開放により固体電子撮像素子の露光を行う電子スチル・カメラにおいて、シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して、上記同期信号発生回路を起動し、上記同期信号発生回路に同期信号の発生を開始させる起動手段、上記同期信号発生回路が起動してからあらかじめ定められた第1の一定時間経過後に発生する同期信号に同期して上記機械式シャッタを開放し、機械式シャッタの開放から露光に必要な時間の経過後に上記機械式シャッタを閉鎖するシャッタ制御手段、および上記機械式シャッタの開放から閉鎖の間に露光された上記固体電子撮像素子から出力された、被写体像を表す映像信号を処理する信号処理手段を備えていることを特徴とする。
【0014】
第1の発明による電子スチル・カメラの動作制御方法は、同期信号発生回路が発生する同期信号に同期して機械式シャッタの開放を行い、上記機械式シャッタの開放により固体電子撮像素子の露光を行う電子スチル・カメラにおいて、シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して、上記同期信号発生回路を起動し、上記同期信号発生回路に同期信号の発生を開始させ、上記同期信号発生回路が起動してからあらかじめ定められた第1の一定時間経過後に発生する同期信号に同期して上記機械式シャッタを開放し、上記機械式シャッタの開放から露光に必要な時間の経過後に上記機械式シャッタを閉鎖し、上記機械式シャッタの開放から閉鎖の間に露光された上記固体電子撮像素子から出力された、被写体像を表す映像信号を処理するものである。
【0015】
第1の発明によると、シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して、同期信号の発生が開始される。同期信号には、垂直同期基準信号等が含まれる。同期信号の発生から第1の一定時間の経過後に機械式シャッタが開放され、露光に必要な時間の経過後に機械式シャッタが閉鎖される。露光に必要な時間として、自動露光(AE)処理等に求められた露光時間(シャッタ開放時間)が用いられる場合もあるし、電子スチル・カメラに備えられた露光量設定器等で設定された時間が用いられる場合もある。
【0016】
この機械式シャッタの開放から閉鎖までの間に固体電子撮像素子が露光される。固体電子撮像素子の露光は同期信号に同期して行われるので、この第1の一定時間は同期信号の一周期の整数倍の時間が好ましい。
【0017】
露光された固体電子撮像素子から出力された、被写体像を表す映像信号は信号処理される。その後、信号処理されたデータは、必要に応じてメモリ・カード等の外部記憶媒体に記憶される。
【0018】
第1の発明によると、ユーザのシャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して同期信号発生回路が起動され、同期信号の発生が開始される。そして、同期信号発生回路の起動から第1の一定時間経過後の同期信号に同期して機械式シャッタの開放が行われ、被写体像の撮像が行われる。したがって、第1の発明によると、シャッタ・レリーズから常に一定時間の経過後に機械式シャッタの開放を行うことができ、被写体像の撮像を行うことができる。これにより、ユーザは、この一定時間を把握しておくことによって、シャッタ・チャンスを逃すことなく、所望の被写体像を撮像することができる。
【0019】
第1の発明の一実施態様においては、上記同期信号の発生は、シャッタ・レリーズが行われた後にあらかじめ定められた第2の一定時間経過後に行われる。シャッタ・レリーズの後に信号処理に必要なデータ(例えば、ホワイト・バランス調整のためのゲイン・データ等)の設定が必要な場合がある。この設定を行うために一定の時間が必要とされる。したがって、この実施態様においては、上記第2の一定時間の間に、信号処理に必要なデータの設定を行うことができる。
【0020】
また、この実施態様においては、シャッタ・レリーズから常に第1の一定時間と第2の一定時間を合わせた時間の経過後に機械式シャッタの開放を行うことができ、被写体像の撮像を行うことができる。したがって、ユーザはこの第1の一定時間と第2の一定時間との合計時間を把握しておくことによって、シャッタ・チャンスを逃すことなく、所望の被写体像を撮像することができる。
【0021】
第2の発明は、機械式シャッタを開閉することにより固体電子撮像素子を露光して被写体像の撮像を行う電子スチル・カメラにおいて、シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して上記機械式シャッタを開放し、上記機械式シャッタの開放から露光に必要な時間の経過後に上記機械式シャッタを閉鎖するシャッタ制御手段、上記機械式シャッタの開放から閉鎖の間に露光された上記固体電子撮像素子から出力された、被写体像を表す映像信号を、ディジタル画像データに変換する信号処理手段、および上記信号処理手段の処理の終了後にシャッタ巻上げ装置に機械式シャッタの巻上げを行わせる制御手段を備えていることを特徴とする。
【0022】
第2の発明による電子スチル・カメラの動作制御方法は、機械式シャッタを開閉することにより固体電子撮像素子を露光して被写体像の撮像を行う電子スチル・カメラにおいて、シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して上記機械式シャッタを開放し、上記機械式シャッタを開放から露光に必要な時間の経過後に上記機械式シャッタを閉鎖し、上記機械式シャッタの開放から閉鎖の間に露光された上記固体電子撮像素子から出力された、被写体像を表す映像信号を、ディジタル画像データに変換し、上記ディジタル画像データへの変換処理が終了した後に、上記機械式シャッタの巻上げを行うものである。
【0023】
第2の発明によると、機械式シャッタの巻上げ操作が、固体電子撮像素子から出力された映像信号のディジタル画像データへの変換処理が終了した後に行われる。したがって、映像信号の処理が行われているときに、機械式シャッタの巻上げ操作が行われることを防止できる。これにより、機械式シャッタの巻上げによる電流変動やノイズによって、データ処理が正しく行われなかったり、データに誤りが生じる等のデータ処理に与える悪影響を回避することができる。
【0024】
また、第2の発明の一実施態様においては、機械式シャッタの巻上げ終了後に、上記ディジタル画像データの圧縮処理が行われる。この実施態様においては、固体電子撮像素子からの映像信号の処理の終了後で、かつ圧縮処理の開始前に機械式シャッタの巻上げが行われる。これにより、映像信号または画像データに対する処理が行われているときに、機械式シャッタの巻上げ操作が行われることを防止できる。この実施態様においても、機械式シャッタの巻上げによる電流変動やノイズによって、データ処理が正しく行われなかったり、データに誤りが生じる等のデータ処理に与える悪影響を回避することができる。
【0025】
【実施例の説明】
図1は、電子スチル・カメラの電気的構成を示すブロック図である。この電子スチル・カメラには、単写モードおよび連写モードにおいて撮影された被写体像を表す画像データを記憶するためのメモリ・カード19(外部記憶媒体)、ならびに連写モードにおいて撮影された複数駒の被写体像を表す画像データを一時的に記憶するための増設メモリ・ボードM1 〜Mn (オプションとして取り付けられる補助メモリ)が接続されている。
【0026】
メモリ・カード19は半導体メモリを内蔵するもので、電子スチル・カメラに備えられたコネクタC0 に着脱自在である。メモリ・カード19は、コネクタC0 に装着されることにより、電子スチル・カメラ(メモリ・コントローラ18)の各種バスと電気的に接続される。メモリ・カード19には、1駒分の圧縮された画像データ(圧縮画像データ)が1つのファイルとして記憶される。各ファイルの圧縮画像データのバイト数(長さ)は、一定値(バイト数Tとする)に固定されている。メモリ・カード19には、ファイルを管理するためのディレクトリおよびFAT(File Allocation Table )が設けられる。また、メモリ・カード19には、各ファイルの画像データを撮像したときの日付を表す日付データを、各ファイルに対応させて記憶する領域(日付データ領域)が設けられている。メモリ・カード19は、一般には電子スチル・カメラのユーザによって着脱されるであろう。
【0027】
増設メモリ・ボードM1 〜Mn は、電子スチル・カメラに設けられたコネクタC1 〜Cn にそれぞれ着脱自在である。増設メモリ・ボードM1 〜Mn は、コネクタC1 〜Cn にそれぞれ取り付けられることにより、電子スチル・カメラの各種バスと電気的に接続される。コネクタC1 〜Cn のそれぞれには1からnまでの番号が順番に付けられている。n個の全てのコネクタに増設メモリ・ボードを取り付けることもできる。一部のコネクタにn以下の任意の個数の増設メモリ・ボードを取り付けることもできる。一部のコネクタに増設メモリ・ボードを接続する場合には、増設メモリ・ボードは番号1が付けられたコネクタC1 から始まって番号の小さい順に取り付けられることが約束されている。
【0028】
増設メモリ・ボードM1 〜Mn は、一般には電子スチル・カメラの内部に設けられる。増設メモリ・ボードM1 〜Mn は、主にこの電子スチル・カメラの製造者によって取り付けられよう。もちろんユーザが取り付けることもできる。
【0029】
増設メモリ・ボードM1 は、2つのフレーム・メモリ511 および521 (SRAM、DRAM、フラッシュ・メモリ等)、これらのフレーム・メモリに対応して設けられたメモリ・コントローラ531 および541 ならびにバッファ・メモリ551 を備えている。
【0030】
各フレーム・メモリは、撮影により得られた1駒分の画像データを記憶するのに十分な記憶容量を持っている。したがって、増設メモリ・ボードM1 には撮影により得られた2駒分の画像データを記憶することができる。
【0031】
バッファ・メモリ551 はフレーム・メモリ511 または521 に書込むべき、またはこれらのフレーム・メモリから読出された画像データを一時的に記憶するために用いられる。メモリ・コントローラ531 はフレーム・メモリ511 への画像データの書込み、およびフレーム・メモリ511 からの画像データの読出しを制御する。メモリ・コントローラ541 はフレーム・メモリ521 への画像データの書込み、およびフレーム・メモリ521 からの画像データの読出しを制御する。
【0032】
メモリ・コントローラ531 および541 は、その内部にステータス・レジスタをそれぞれ備えている。これらのステータス・レジスタには、あらかじめ定められた特定のコード(Aとする)が設定される。このコードAは、圧縮CPU23がコネクタC1 に増設メモリ・ボードM1 が装着されているかどうかを確認するときに用いられる。
【0033】
他の増設メモリ・ボードMi (i=2〜n)の構成は、増設メモリ・ボードM1 の構成と同じである。i個の増設メモリ・ボードが接続されることにより、増設メモリ・ボード全体で2i駒の画像データを記憶することができる。
【0034】
これらの増設メモリ・ボードMi (i=1〜n)のフレーム・メモリ51i および52i への画像データの書込み、またはこれらのフレーム・メモリからの画像データの読出しのために、1つのフレーム・メモリが選択される。この選択は、対応するメモリ・コントローラ(53i および54i のいずれか)を、圧縮CPU23がセレクタ22を通して選択することにより行われる。
【0035】
電子スチル・カメラの動作は、主に、圧縮CPU23、表示CPU31およびメインCPU37によって制御される。これらのCPU23、31および37は相互に交信しながら後述する単写モードおよび連写モードにおける撮影、記録等の処理を実行する。
【0036】
圧縮CPU23は、撮影により得られた画像データの処理の制御、画像データのフレーム・メモリ17、51i 、52i への書込みおよびフレーム・メモリからの読出しの制御、ならびに処理された画像データ(圧縮画像データ)のメモリ・カード19への書込みおよびメモリ・カードからの読出しの制御を行う。表示CPU31は各種操作ボタン、センサからの信号の取込みおよび表示制御、とくに、ユーザによるシャッタ・レリーズ・ボタン35の操作に基づいて、撮影処理の開始、終了等の制御を行う。メインCPU37は、自動合焦(AF)制御および自動露光(AE)制御を行う。
【0037】
圧縮CPU23の内部ROMには、圧縮CPU23が行う撮影処理に必要なプログラムおよびデータがあらかじめ記憶されている。図2は、圧縮CPU23の内部ROMにあらかじめ記憶されているデータおよびプログラムを示している。
【0038】
連写可能駒数算出プログラムは、連写モードにおいて連写できる駒数L(以下「連写可能駒数」という)を求めるためのプログラムである。
【0039】
シャッタ・レリーズ・ボタン35が半押しされたときに、圧縮CPU23は、この連写可能駒数算出プログラムにしたがって次のようにして連写可能駒数Lを求める。
【0040】
まず、圧縮CPU23は、セレクタ22およびコネクタC1 〜Cn を介して、増設メモリ・ボードM1 〜Mn を順次アクセスし、増設メモリ・ボードMi のメモリ・コントローラ53i および54i に備えられているステータス・レジスタのコードAを読み出す。圧縮CPU23は、メモリ・コントローラ53i および54i のステータス・レジスタから読出したコードと内部ROMに記憶されたリファレンス・コードAとを比較する。これらのコードが一致すれば、圧縮CPU23は増設メモリ・ボードMi が接続されていると判断する。一致しなければ(増設メモリが接続されていないのでメモリ・コントローラからコードAを読出せない場合が多い)、接続されていないと判断する。圧縮CPU23は、増設メモリ・ボードM1 からMn に向けて順次上記の処理を繰返していき、接続されている増設メモリ・ボードの個数をカウントする(カウント値をkとする)。接続されていないとはじめて判断したときに、カウントが停止される。このようにして、接続された増設メモリ・ボードの個数kが求められる。
【0041】
続いて、圧縮CPU23は、カウント値kに基づいて連写可能駒数Lの値を求める。連写モードにおいて、第1駒目の画像データは、フレーム・メモリ17に記憶される。第2駒目以降の画像データは、増設メモリ・ボードM1 からMk の各フレーム・メモリに順次記憶されていく。したがって、k個の増設メモリ・ボードが接続されている場合の連写可能駒数Lは、L=2・k+1となる。この連写可能駒数Lは、表示CPU31に与えられる。
【0042】
残り駒数算出プログラムは、メモリ・カード19に記憶できる画像データの駒数N(以下「残り駒数」という)を算出するためのプログラムである。
【0043】
圧縮CPU23は、シャッタ・レリーズ・ボタン35が半押しされたときに、この残り駒数算出プログラムにしたがって残り駒数Nを算出する。まず、圧縮CPU23は、メモリ・カード19のFATの読出し指令をメモリ・コントローラ18に与える。メモリ・コントローラ18は、この指令に基づいてメモリ・カード19からFATを読み出す。
【0044】
メモリ・カード19が装着されている場合には、メモリ・コントローラ18はメモリ・カード19から読み出したFATを圧縮CPU23に与える。圧縮CPU23は、読み出されたFATに基づいてメモリ・カード19の空き容量を求める。また、圧縮CPU23は、その内部ROMにあらかじめ記憶されている、1駒分の圧縮画像データのバイト数Tを参照する。圧縮CPU23は、1駒分のバイト数Tおよび求めた空き容量に基づいて、残り駒数Nを求める。圧縮CPU23は、求めた残り駒数Nおよびメモリ・カード19が装着されていることを表すデータ(装着検出データ)を表示CPU31に与える。
【0045】
メモリ・カード19が装着されていない場合には、メモリ・コントローラ18は、装着されていないことを表すデータ(未装着検出データ)を圧縮CPU23に与える。圧縮CPU23は、メモリ・コントローラ18から未装着検出データを受けると、この未装着検出データを表示CPU31に与える。
【0046】
圧縮CPU23の内部ROMに記憶されたデータ設定時間αは、シャッタ・レリーズ・ボタン35によってシャッタ・レリーズ(ボタン35の全押し)が行われた後に圧縮CPU23がその内部タイマに用いて計時する時間を表している。
【0047】
このデータ設定時間αの間に、表示CPU31は、ホワイト・バランス・データ等の撮影処理に必要なデータを圧縮CPU23に与える。圧縮CPU23は、信号処理回路12等に、画像信号処理に必要なゲイン・データを、D/A変換回路15(電子ボリューム)によってアナログ信号に変換した後に設定する。
【0048】
露光準備時間βは、データ設定時間αの経過後からフォーカル・プレーン・シャッタ29が開放されるまでの時間を表している。この時間βとして、この実施例では、4VD(1VD=1/60秒)の時間が設定されている。この露光準備時間βの間に、圧縮CPU23は後述する撮像許可時間帯γをCCD制御回路48に設定し、CCD制御回路48はCCD11に蓄積された不要電荷の掃出を行う。
【0049】
インターバル時間δは、連写モードにおいて、ある駒の撮影と次の駒の撮影との間におかれるインターバル時間を表している。このインターバル時間δは、1秒間に連写される駒数にしたがって定められる。例えば、1秒間に3駒の連写を行う場合には、δ=7VD(7/60秒)と定められる。
【0050】
1ブロックのバイト数Sは、撮像により得られた画像データを圧縮するときに用いられる。1駒分の画像データは複数のブロックに分割され、ブロックごとにADCT(Adaptive Discrete Cosine Transform)アルゴリズムにしたがってデータ圧縮される。各ブロックの圧縮データは、ハフマン符号に変換される。その後、各ブロックは、このバイト数Sの長さに調整される(固定長処理)。ハフマン符号に変換されたブロック(符号化ブロック)のバイト数がSに満たない場合には、バイト数Sになるようにダミーのデータがそのブロックに付加される。符号化ブロックのバイト数がSを超える場合には、バイト数Sになるまで、圧縮処理およびハフマン符号化処理が繰り返される。このバイト数Sと分割されたブロックの数との積は、上記1駒分の画像データのバイト数Tとなる。
【0051】
単写モード用プログラムは、単写モードにおいて実行される圧縮CPU用撮影処理プログラムである。連写モード用プログラムは、連写モードにおいて実行される圧縮CPU用撮影処理プログラムである。これらの2つのプログラムの内容については、以下の単写モードおよび連写モードにおける電子スチル・カメラの動作においてそれぞれ詳述する。
【0052】
圧縮CPU23の内部RAMには、撮影処理において用いられるデータが記憶される。図3は、圧縮CPU23の内部RAMに記憶されるデータを示している。
【0053】
設定モード・データは、連写/単写切換スイッチ36の状態を表すデータである。連写/単写切換スイッチ36が単写モードに設定されている場合には、設定モード・データは単写モードを表すデータとなる。連写/単写切換スイッチ36が連写モードに設定されている場合には、設定モード・データは連写モードを表すデータとなる。表示CPU31は、シャッタ・レリーズ・ボタン35が半押しされたときに、この連写/単写切換スイッチ36の状態を読み取り、このスイッチ36の状態を設定モード・データとして圧縮CPU23に与える。圧縮CPU23は、この設定モード・データにしたがって単写モード用プログラムおよび連写モード用プログラムのいずれか一方を選択して、撮影処理を行う。
【0054】
ホワイト・バランス・データ(WBデータ)は、信号処理回路12に含まれるホワイト・バランス調整回路に設定されるゲイン・データである。表示CPU31は、色センサ34の色検出信号に基づいてWBデータの値を求める。そして、シャッタ・レリーズが行われてからデータ設定時間αの間に、WBデータは、表示CPU31から圧縮CPU23に与えられる。
【0055】
撮像許可時間帯γはCCD11による撮像が許可されている時間帯を表す。この撮像許可時間帯は、自動露光(AE)処理のときにメインCPU37が求めたシャッタ速度(フォーカル・プレーン・シャッタ29の開放時間)に基づいて定められる。シャッタ29の開放時間のうちの1VD(1/60秒)未満の端数を切り上げてVDの整数倍(n・VD;nは整数)とした時間が、撮像許可時間帯γとして定められる。例えば、シャッタ29の開放時間(シャッタ速度)が 0.3VDや 0.5VDの場合には、撮像許可時間帯γは1VDとなる。このように撮像許可時間帯において、シャッタ29の開放される。シャッタ速度(シャッタ速度データ)は、メインCPU37から表示CPU31に与えられ、表示CPU31の内部RAMに記憶される。そして、シャッタ・レリーズが行われてからデータ設定時間αの間に、シャッタ速度データは、表示CPU31から圧縮CPU23に与えられる。圧縮CPU23は、このシャッタ速度データに基づいて撮像許可時間帯を求め、内部RAMに記憶する。
【0056】
日付データは、リアル・タイム・クロック32(Real Time Clock;時計、以下「RTC」という)が計時している現在の日付を表すデータである。シャッタ・レリーズが行われてからデータ設定時間αの間に、表示CPU31はRTC32から現在の日付を読み出し、これを日付データとして圧縮CPU23に与える。圧縮画像データがファイルとしてメモリ・カード19に記憶されるときに、この日付データは、メモリ・カード19の日付データ領域に、このファイルに対応づけられて記憶される。
【0057】
連写駒数は、連写モードにおいて撮影された駒数を表す。一駒一駒の撮影が行われるごとに、圧縮CPU23は、連写駒数の値を1から順に一つずつ増加させる。この連写駒数は、撮影後の画像データの圧縮を行うときに用いられる。
【0058】
表示CPU31の内部ROMには、図4に示すように、撮影処理に必要なプログラムがあらかじめ記憶されている。単写モード用プログラムは、単写モードにおいて実行される表示CPU用撮影処理プログラムである。連写モード用プログラムは、連写モードにおいて実行される表示CPU用撮影処理プログラムである。これらの2つのプログラムの内容については、以下の単写モードおよび連写モードにおける電子スチル・カメラの動作においてそれぞれ詳述する。
【0059】
表示CPU31の内部RAMには、撮影処理において用いられるデータが記憶される。図5は、表示CPU31の内部RAMに記憶されるデータを示している。
【0060】
装着/未装着検出データは、メモリ・カード19が装着されているかどうかを表すデータである。このデータは、上述したようにシャッタ・レリーズ・ボタン35が半押しされたときに、圧縮CPU23から表示CPU31に与えられる。
【0061】
残り駒数N、および連写可能駒数Lは上述した通りであり、圧縮CPU23から表示CPU31に与えられたものである。設定モード・データは、上述のように連写/単写切換スイッチ36の状態を表すデータである。シャッタ速度データは、シャッタ29の開放時間を表すデータであり、メインCPU37から表示CPU31に与えられたものである。
【0062】
EEPROM(Electrically Erasable Programmable ROM)27には、図6に示すように信号処理回路12に含まれるガンマ補正回路のゲイン・データ、再生回路16のゲイン・データ、およびA/D変換回路13の参照電圧を表すデータがあらかじめ記憶されている。シャッタ・レリーズされてからデータ設定時間αの間に、これらのデータは、圧縮CPU23によって読出され、D/A変換回路15によってアナログ信号に変換された後に、信号処理回路12、再生回路16およびA/D変換回路13にそれぞれ与えられる。
【0063】
クロック発生装置(Clock Generator;以下「CG」という)24は、CCD制御回路48(CCD11)、信号処理回路12、A/D変換回路13、Y/C処理回路14、メモリ・コントローラ18および圧縮/伸張回路21に必要なクロック信号を供給する。図7は、CG24の詳細な電気的構成を示すブロック図である。
【0064】
シャッタ・レリーズ・ボタン35によるシャッタ・レリーズ(全押し)が行われたときに、電源スイッチSW2が圧縮CPU23によってオンにされる。これにより、CG24を構成する発振器241 、VD信号発生回路243 、垂直/水平転送信号発生回路246 、クランプ・パルス信号発生回路247 、サンプリング・クロック信号発生回路248 および処理クロック信号発生回路249 に、電源回路25から電源が供給される。
【0065】
発振器241 は、電源が供給されることにより発振を開始し、発振クロック信号を出力する。この発振クロック信号は、VD信号発生回路243 (ANDゲート244 )、垂直/水平転送信号発生回路246 、クランプ・パルス信号発生回路247 、サンプリング・クロック信号発生回路248 および処理クロック信号発生回路249 に与えられる。
【0066】
VD信号発生回路243 に含まれるカウンタ245 には、発振器241 からの発振クロック信号がANDゲート244 を介して与えられる。カウンタ245 は、与えられた発振クロック信号を分周して1/60秒周期のVD信号を作成するために、あらかじめ定められた個数の発振クロック信号をカウントするごとにクロック信号を一つ出力する。
【0067】
VD信号発生回路243 に含まれるANDゲート244 およびカウンタ245 には、圧縮CPU23からのリセット信号が入力している。
【0068】
発振器241 が発振クロック信号の出力を開始してから(シャッタ・レリーズが行われてから)データ設定時間αが経過するまでは、このリセット信号はロー・レベル(Lレベル)に維持される。このリセット信号がLレベルのときには、ANDゲート244 の出力はLレベルに維持され、発振器241 からの発振クロック信号はカウンタ245 には与えられない。したがって、カウンタ245 からVD信号は出力されない。
【0069】
データ設定時間αの経過後、圧縮CPU23はリセット信号をハイ・レベル(Hレベル)にする。これにより、発振器241 からの発振クロック信号がANDゲート244 を通してカウンタ245 に与えられる。また、リセット信号がLレベルからHレベルに変化する立上りエッジによって、カウンタ245 のカウント値が0にリセットされる。したがって、カウンタ245 は、リセット信号がLレベルからHレベルになった時点(シャッタ・レリーズが行われてから時間αが経過した時点)から始まる1/60秒の周期でVD信号の発生を開始する。
【0070】
カウンタ245 から発生するVD信号は、圧縮CPU23およびCCD制御回路48に与えられる。圧縮CPU23およびCCD制御回路48は、カウンタ245 から与えられたVD信号をカウントすることにより、データ設定時間αの経過時点から後の時間を計時する。
【0071】
圧縮CPU23は、データ設定時間αの経過後から露光準備時間β(=4VD)の間に、CCD制御回路48に撮像許可時間帯γを設定する。
【0072】
CCD制御回路48は、データ設定時間αの経過後から3VDの時間が経過した後にCCD11の不要電荷の掃出を行う。また、CCD制御回路48は、データ設定時間αの経過後から4VD(時間β)が経過した時点から、撮像許可時間帯γの計時を行い、撮像許可時間帯γの経過後に蓄積された撮像電荷の転送信号をCCD11に与える。これにより、CCD11から撮像電荷が読出される。
【0073】
圧縮CPU23からのリセット信号は、垂直/水平転送信号発生回路246 、クランプ・パルス信号発生回路247 およびサンプリング・クロック信号発生回路248 にも与えられる。これにより、垂直/水平転送信号発生回路246 は、このリセット信号がHレベルになると、与えられた発振クロック信号を分周して垂直転送信号および水平転送信号を生成し、これらの信号をCCD制御回路48に与える。CCD制御回路48は、CCD11の不要電荷の掃出や撮像電荷の転送時に、与えられた垂直転送信号および水平転送信号をCCD11に与える。クランプ・パルス信号発生回路247 は、リセット信号がHレベルになると、与えられた発振クロック信号を分周してクランプ・パルス信号を生成し、このクランプ・パルス信号を信号処理回路12に与える。サンプリング・クロック信号発生回路248 は、リセット信号がHレベルになると、与えられた発振クロック信号を分周してサンプリング・クロック信号を生成し、このサンプリング・クロック信号をA/D変換回路13に与える。
【0074】
処理クロック信号発生回路249 には、圧縮CPU23からのリセット信号は与えられない。処理クロック信号発生回路249 は、発振器241 から発振クロック信号が与えられると同時に、発振クロック信号を分周して処理クロック信号を生成し、処理クロック信号をY/C処理回路14、メモリ・コントローラ18および圧縮/伸張回路21(これらの3つの回路には、処理クロック信号発生回路249 から共通のクロック信号線が接続されている)に与える。
【0075】
[単写モードにおける電子スチル・カメラの動作]
電子スチル・カメラを使用するとき、ユーザは電子スチル・カメラに設けられている電源スイッチ47をオンにする。これにより、オン信号が電源スイッチ47から表示CPU31に与えられる。電子スチル・カメラの電源スイッチ47がオフ状態であっても、表示CPU31には、補助電源回路26(電池等)によって電源が供給され、表示CPU31はスリープ状態にある。電源スイッチ47からのオン信号により、表示CPU31はスリープ状態から起上がり、動作を開始する。まず、表示CPU31は、電源スイッチSW3をオンにする。これにより、CG24および圧縮CPU23を除くすべての回路に主電源回路25から電源が供給される。
【0076】
電子スチル・カメラのユーザは、撮影を行うときに、連写/単写切換スイッチ36によって連写モードおよび単写モードのいずれか一方をあらかじめ選択する。単写モードが選択された場合には、図8のタイム・チャートに示す処理が行われる。
【0077】
シャッタ・レリーズ・ボタン35がユーザによって半押しされると、半押し信号がシャッタ・レリーズ・ボタン35から表示CPU31に与えられる。これにより、表示CPU31は、連写/単写切換スイッチ36の状態(設定モード・データ)を読み取り、内部RAMに設定モード・データを記憶する。このスイッチ36が単写モードに設定されている場合には、表示CPU31はその内部ROMにあらかじめ記憶された単写モード用プログラムを選択する。このスイッチ36が連写モードに設定されている場合には、表示CPU31はその内部ROMにあらかじめ記憶された連写モードにおける処理プログラムを選択する。ここでは、単写モードに設定されているので、表示CPU31は、単写モード用プログラムを選択する。表示CPU31は、この処理プログラムにしたがって単写モード処理を行う。
【0078】
表示CPU31は、まず、電源回路25のスイッチSW1をオンにする。これにより、圧縮CPU23に電源が供給され、圧縮CPU23が起動する(時刻t1 )。
【0079】
また、表示CPU31は、半押し信号を受けると、設定モード・データ(ここでは、このデータは単写モードを表している)を圧縮CPU23に送るとともに、連写可能駒数Lおよび残り駒数Nの要求信号を圧縮CPU23に与える(図8の符号101 )。圧縮CPU23は、受取った設定モード・データを内部RAMに記憶する(図3)。
【0080】
圧縮CPU23は上記要求信号に応答して残り駒数プログラムにしたがって残り駒数Nを算出する。まず、圧縮CPU23は、電源回路25のスイッチSW2をオンにする(時刻t2 )。これによりCG(Clock Generator )24に電源が供給される。CG24に電源が供給されることにより、クロック信号がY/C処理回路14、メモリ・コントローラ18および圧縮/伸張回路21に供給される。これにより、これらの回路は動作可能となる。圧縮CPU23からCG24に与えられているリセット信号はLレベルの維持される。したがって、上述したように、CG24に電源が供給されていても、CCD制御回路48、CCD11、信号処理回路12およびA/D変換回路13にはクロック信号は与えられない。
【0081】
圧縮CPU23は、上述したように、残り駒数Nを求める(符号102 )。
【0082】
続いて、圧縮CPU23は、上述したように、連写可能駒数算出プログラムにしたがって連写可能駒数Lを求める(符号102 )。
【0083】
圧縮CPU23は、求めた連写可能駒数Lおよび残り駒数N、ならびにメモリ・カード19が装着されていればそのことを表すデータ(装着検出データ)を表示CPU31に与える(符号103 )。
【0084】
表示CPU31は、連写可能駒数L、残り駒数Nの値および装着検出データを内部RAMに記憶する(図5)。残り駒数Nの値および連写可能駒数Lの値は表示装置33(液晶表示装置等)に表示される(符号104 は表示開始時点を表す)。残り駒数Nは数字Nで表示される。残り駒数が0のときは数字0が表示される。同様にして、連写可能駒数Lは数字Lで表示され、L=0のときは数字0が表示される。
【0085】
その後、圧縮CPU23は、内部RAMに記憶された設定モード・データに基づいて単写モード用処理プログラムを選択し、このプログラムにしたがって単写モードの処理を行う。
【0086】
メモリ・カード19が装着されていない場合には、メモリ・コントローラ18は、装着されていないことを表すデータ(未装着検出データ)を圧縮CPU23に与える。圧縮CPU23は、メモリ・コントローラ18から未装着検出データを受けると、このデータを表示CPU31に与える(符号103 )。表示CPU31は、このデータを内部RAMに記憶する。表示CPU31は、メモリ・カード19が装着されていないことを示す表示を表示装置33に行う。このとき残り駒数は表示されない。
【0087】
表示装置33は、電子スチル・カメラのボディの表面に取り付けられている。ユーザは、表示装置33に表示された残り駒数Nまたはメモリ・カードが未装着であることを、この電子スチル・カメラ外部から見ることができる。残り駒数Nが表示されている場合には、ユーザは表示された残り駒数を見て、撮影できる駒数を知ることができる。メモリ・カード19が未装着であることが表示されている場合には、ユーザはメモリ・カードが装着されていないことを知り、必要に応じてメモリ・カードを装着するであろう。
【0088】
これらの処理が終了すると、圧縮CPU23は、電源スイッチSW2をオフにして、メモリ・コントローラ18等へのクロック信号の供給を停止する(時刻t3 )。
【0089】
さらに、表示CPU31は、メインCPU37に自動合焦(AF)処理および自動露光(AE)処理の開始指令を与える。メインCPU31は、AFおよびAEの開始指令を受けると、その内部ROMに記憶された処理プログラムにしたがって、AE−CPU38には測光の開始指令を、AF−CPU41には測距および合焦の開始指令をそれぞれ与える。これによりAEおよびAFが行われる(符号105 、106)。
【0090】
AEセンサ39(フォト・ダイオード等)は、被写体の明るさを検出する。検出された明るさを表す信号(明るさ信号)は、AE−CPU38に与えられる。AE−CPU38は、測光の開始指令を受けると、明るさ信号を取込み、これに基づいて測光値を求める。この測光値はメインCPU37に与えられる。
【0091】
またAE−CPU38は、明るさ信号に基づいて露光アンダー(被写体が暗すぎる)か、露光オーバ(被写体が明るすぎる)かを判断する。そして、露光アンダーの場合には、AE−CPU38は、ファインダの中に設けられている表示装置40(液晶表示装置等)に露光アンダー警告を表示する。露光オーバの場合には、AE−CPU38は、表示装置40に露光オーバ警告を表示する。ユーザはこの警告を見て、露光アンダーか露光オーバかを知ることができる。
【0092】
上記測光値の算出および露光オーバまたは露光アンダーの警告表示は、AE−CPU38の内部ROMに記憶されたプログラムにしたがって行われる。
【0093】
メインCPU37は、与えられた測光値に基づいて絞り値およびシャッタ速度(フォーカル・プレーン・シャッタ29の開放時間)を求める。絞り値は絞り制御装置45に与えられる。絞り制御装置45は、与えられた絞り値に基づいて絞り30を制御する。シャッタ速度を表すデータ(シャッタ速度データ)はメインCPU37の内部RAMに記憶される。このシャッタ速度データは、フォーカル・プレーン・シャッタ29の開放から閉鎖までの時間を計時するのに用いられる。
【0094】
また、シャッタ速度データは、メインCPU37から表示CPU31に与えられる。表示CPU31は、その内部RAMにこのシャッタ速度データを記憶する(図5)。
【0095】
レンズCPU42は、その内部ROMに記憶された処理プログラムにしたがってレンズのズーム位置を求める。このズーム位置を表すデータは、AF−CPU41に与えられる。AFセンサ44は、カメラから被写体までの距離を検出する。この距離を表すデータは、AF−CPU41に与えられる。
【0096】
AF−CPU41は、測距および合焦の開始指令を受けると、測距値を求める。測距値の算出には、レンズCPU42からのレンズのズーム位置を表すデータおよびAFセンサ44からの距離を表すデータが用いられる。AF−CPU41は、測距値に基づいてAF用モータ43を駆動してレンズの位置を調整し、被写体に焦点を合わせる。これらの処理が終了すると、AF−CPU41は、処理終了通知をメインCPU37に与える。AF−CPU41のこれらの処理は、その内部ROMに記憶されたプログラムにしたがって行われる。
【0097】
メインCPU37は、AF制御およびAE制御が完了すると、AFおよびAEの完了通知を表示CPU31に与える。また、メインCPU37は、レリーズ許可を表示装置40に表示するように、AE−CPU38に指令する。AE−CPU38は、この指示にしたがってレリーズ許可を表示装置40に表示する。これにより、ユーザはシャッタ・レリーズが可能となったことを知ることができる。
【0098】
表示CPU31は、メインCPU37からのAF制御およびAE制御の完了通知を受けると、シャッタ・レリーズ・ボタン35からのシャッタ・レリーズの信号(全押し信号)の入力待ち状態となる。表示CPU31は、シャッタ・レリーズ・ボタン35からの全押し信号を受けると、圧縮CPU23に与えられているレリーズ信号をハイ・レベル(Hレベル)にする(時刻t4 )。上記AF制御およびAE制御の間に、シャッタ・レリーズ・ボタン35からの全押し信号が表示CPU31にすでに与えられているならば、表示CPU31は、直ちにレリーズ信号をHレベルにする。
【0099】
圧縮CPU23に与えられているレリーズ信号がHレベルになると、圧縮CPU23は、電源スイッチSW2を再びオンにする(時刻t4 )。また、圧縮CPU23は、内部にあるタイマをスタートさせ、データ設定時間αを計時する(時刻t4 )。
【0100】
このデータ設定時間αの間に、表示CPU31は、色センサ34からの色信号に基づいてWBデータを作成する。また、表示CPU31は、RTC32から現在の日付を読み出す。表示CPU31は、WBデータ、日付および上記AE制御のときに求められたシャッタ速度データを圧縮CPU23に与える(符号107 )。圧縮CPU23はWBデータおよび日付データを内部RAMに記憶する(図3)。また圧縮CPU23はシャッタ速度データに基づいて、撮像許可時間帯γを求め、これを内部RAMに記憶する(図3)。
【0101】
また、このデータ設定時間αの間に、圧縮CPU23は、EEPROM27から、信号処理回路12に含まれるガンマ補正回路のゲイン・データ、再生回路16のゲイン・データ、およびA/D変換回路13の参照電圧を表すデータを読み出す(図6)。これらのデータは、D/A変換回路15(電子ボリューム)によってアナログ信号に変換された後に、信号処理回路12、再生回路16およびA/D変換回路13にそれぞれ設定される(符号108 )。また、表示CPU31から圧縮CPU23に与えられたWBデータは、D/A変換回路15(電子ボリューム)によってアナログ信号に変換された後、信号処理回路12に含まれるホワイト・バランス調整回路に設定される(符号108 )。
【0102】
表示CPU31および圧縮CPU23が上記処理を行うのに十分な時間が、データ設定時間αとして設定されている。
【0103】
タイマがデータ設定時間αの計時を終了すると、圧縮CPU23は、CG24に与えられているリセット信号をHレベルにする(時刻t5 )。このリセット信号がHレベルになると、CG24は、水平転送信号、垂直転送信号およびVD信号をCCD制御回路48に与える。水平転送信号および垂直転送信号は、CCD制御回路48の制御の下、CCD制御回路48からCCD11に与えられる。また、CG24は、信号処理回路12にはクランプ・パルス信号を、A/D変換回路13にはサンプリング・クロック信号を、圧縮CPU23にはVD信号をそれぞれ供給する。CG24は、Y/C処理回路14、メモリ・コントローラ18および圧縮/伸張回路21には、(リセット信号がLレベルである間も含めて)継続して処理クロック信号を供給する。
【0104】
圧縮CPU23は、データ設定時間αの経過後は、CG24から供給されるVD信号をカウントすることによって時間を計時する。圧縮CPU23は、データ設定時間αの経過後から2VDの時間が経過した後に、内部RAMに記憶されている撮像許可時間帯γ(図3)を、CCD制御回路48に設定する(符号109 )。
【0105】
CCD制御回路48は、データ設定時間αの経過後から3VDの時間が経過した後に、蓄積した不要電荷の掃出信号を制御信号としてCCD11に与える。CCD11は、この信号により電荷の掃出を行う。この掃出処理を行うのは、露光前にCCD11をリセット状態にするためである。
【0106】
CCD11は、データ設定時間αの経過後から露光準備時間β(=4VD)が経過した後に、撮像電荷の蓄積可能な状態になる(時刻t6 )。この状態は、撮像許可時間帯γ(VDの整数倍の時間)の間、維持される。撮像許可時間帯γの計時は、圧縮CPU23によってCCD制御回路48に設定された撮像許可時間帯γに基づいて、CCD制御回路48が行う。
【0107】
また、圧縮CPU23は、データ設定時間αの経過後からさらに露光準備時間βの経過後に、シャッタ29の開放を指令するためにシャッタ信号をHレベルにする(時刻t6 )。シャッタ信号がHレベルになると、表示CPU31は、メインCPU37にシャッタ開放指令を与える。メインCPU37は、表示CPU31からのシャッタ開放指令を受けると、シャッタ制御装置46にシャッタ開放信号を与える。これにより、シャッタ制御装置46は、フォーカル・プレーン・シャッタ29を開放する。シャッタ29の開放によって、被写体像は撮像レンズ28に通してCCD11面上に結像される。
【0108】
圧縮CPU23がシャッタ信号をHレベルにしてから、シャッタ29が開放されるまでの遅延時間は長くても数μ秒程度であり、無視できる。したがって、シャッタ・レリーズ・ボタン35によるシャッタ・レリーズが行われてから、常に一定の時間(α+β)の経過後にフォーカル・プレーン・シャッタ29が開放されることになる。シャッタ・レリーズから常に一定時間後にシャッタ29が開放され、撮影が行われるので、カメラマンは、この時間(α+β)を把握しておくことによって、シャッタ・チャンスを逃すことなく撮影を行うことができる。
【0109】
メインCPU37は、その内部RAMに記憶されたシャッタ速度データに基づいてシャッタ開放時間を計時する。そして、シャッタ29の開放時からシャッタ開放時間が経過した後に、メインCPU37はシャッタ制御装置45にシャッタ閉鎖信号を与える。これにより、シャッタ制御装置45はシャッタ29を閉じる。上述したように、フォーカル・プレーン・シャッタ29が開放している時間(シャッタ開放時間)よりも長い時間が、撮像許可時間帯γとして設定されている。したがって、この撮像許可時間帯γの間に、フォーカル・プレーン・シャッタ29の開放および閉鎖が行われることになる。
【0110】
CCD制御回路48は、撮像許可時間帯γ(VDの整数倍の時間)の経過後、制御信号として電荷転送信号をCCD11に与える(時刻t7 )。これにより、CCD11は、被写体像の各画素をアナログの電気信号(映像信号)に変換し、このアナログ映像信号を信号処理回路12に与える。CCD11が1280×1024画素(約130 万画素)を有する場合には、すべての画素をアナログ映像信号に変換して出力するのに8VDの時間を要する。
【0111】
信号処理回路12には、ホワイト・バランス調整回路およびガンマ補正回路が含まれている。CCD11から信号処理回路12に入力された映像信号には、これらの回路によってホワイト・バランス調整およびガンマ補正がそれぞれ施される(符号111 )。特にガンマ補正によって映像信号のレベル範囲が狭くなるからビット数の少ないA/D変換回路13を用いることができる。
【0112】
信号処理回路12から出力されるアナログ映像信号はA/D変換回路13に与えられ、ディジタル画像データに変換される(符号111 )。このディジタル画像データは、Y/C処理回路14に与えられる。Y/C処理回路14は、圧縮CPU23の制御の下、A/D変換回路13から与えられるディジタル画像データから、輝度画像データYおよび色画像データ(色差データR−YとB−Yの点順次データ)Cを生成する。
【0113】
圧縮CPU23は、メモリ・コントローラ18に画像データの取込みを指示する。これにより、生成された輝度画像データYおよび色画像データCは、メモリ・コントローラ18に取り込まれ、フレーム・メモリ17(DRAM、SRAM等)に記憶される(符号111 )。
【0114】
CCD11からの映像信号が処理されている間に、圧縮CPU23は、撮影により得られた画像データを記憶するために、メモリ・カード19のディレクトリおよびFATの更新を行う(符号110 )。圧縮CPU23はこの処理が終了すると、シャッタ信号をLレベルにする(時刻t8 )。
【0115】
シャッタ信号がLレベルになると、表示CPU31は、シャッタ29の巻上げ信号(シャッタ・チャージ信号)を、メインCPU37を介してシャッタ制御装置46に与える。この信号によって、シャッタ制御装置46はシャッタ29を巻き上げ、次の撮影に備える。シャッタ制御装置46は、シャッタの巻上げを完了すると、巻上げ完了信号をメインCPU37に与える。メインCPU37は、シャッタ制御装置46からの巻上げ完了信号を受けると、この信号を表示CPU31に与える。
【0116】
表示CPU31は、メインCPU31から巻上げ完了信号を受けると、圧縮指令を圧縮CPU23に与える(符号112 )。
【0117】
圧縮CPU23は、圧縮指令を受けると、フレーム・メモリ17に記憶されている画像データの読出し指令をメモリ・コントローラ18に与える。これにより、フレーム・メモリ17に記憶された輝度画像データYおよび色画像データCは、メモリ・コントローラ18によって読み出され、圧縮/伸張回路21に与えられる。また、圧縮CPU23は、圧縮指令および固定長処理において用いられるバイト数Sを表すデータを圧縮/伸張回路21に与える。
【0118】
圧縮/伸張回路21は、画像データYおよびCを複数のブロックに分けて、各ブロックごとにADCT変換する(符号113 )。ADCT変換されたこれらのデータ(ブロック・データ)は、メモリ・コントローラ18によって再びフレーム・メモリ17に記憶される。続いて、ブロック・データは、再びフレーム・メモリ17から圧縮/伸張回路21に与えられ、ブロックごとにハフマン符号化される。
【0119】
圧縮/伸張回路21において、ハフマン符号化されたブロック・データ(符号化ブロック・データ)は、圧縮CPU23から与えられたブロックのバイト数Sの長さをもつデータに調整される(固定長処理)。符号化ブロック・データのバイト数が、この長さSに満たない場合には、この符号化ブロック・データにダミーのデータが付加され、長さSに変換される。符号化ブロック・データの長さが長さSを超える場合には、長さS以下になるまで、圧縮および符号化処理が再度繰り返され、必要に応じてダミーデータの付加が行われる(符号113 )。
【0120】
このようにして圧縮、符号化および固定長処理が施された画像データは、メモリ・コントローラ18によってメモリ・カード19に記憶される(符号114 )。また、圧縮CPU23は、内部RAMに記憶された日付データをメモリ・コントローラ18に与える。メモリ・コントローラ18は、メモリ・カード19の日付データ領域にこの日付データを、画像データ(ファイル)に対応づけて記憶する(符号114 )。
【0121】
シャッタ29の巻上げは、Y/C処理回路14において映像信号に対するY/C処理が完了した後で、かつ画像データYおよびCに対する圧縮処理が行われる前に行われる。したがって、シャッタ29の巻上げが行われている間に、画像データに対する処理は一切行われない。これにより、シャッタ巻上げに要する電流によって、Y/C処理回路14や圧縮/伸張回路21等が正しく動作しない、ノイズによりデータに誤りが生じる等のデータ処理に与える悪影響を防止できる。
【0122】
その後、圧縮CPU23は、後処理(メモリ・カードへのデータ書込み中にメモリ・カードが抜き取られないようにする機構の解除等の処理)を行う(符号114 )。
【0123】
さらに、圧縮CPU23は、電源スイッチSW2をオフにし、CG24へのリセット信号をLレベルにする。また、表示CPU31は、電源スイッチSW1をオフにし、レリーズ信号をLレベルにする。これにより、電子スチル・カメラは次の撮影のためのスタンバイ状態となる(時刻t9 )。
【0124】
表示CPU31の内部RAMに記憶されている残り駒数N(表示装置33に表示されている残り駒数N)の値が0、またはメモリ・カード19が装着されてない場合には、シャッタ・レリーズ・ボタン35からのシャッタ・レリーズ信号が表示CPU31に与えられても、表示CPU31はこの信号を無視する。すなわち、この場合に、シャッタ・レリーズ・ボタン35によってシャッタ・レリーズされても、表示CPU31はレリーズ信号をHレベルにしない。これにより、圧縮CPU23がシャッタ信号をHレベルにすることはない。したがって、ユーザがシャッタ・レリーズを行っても、撮影処理(シャッタの開閉、映像信号の取込み等の処理)は行われない。
【0125】
再生回路16は、輝度画像データYおよび色画像データCをNTSC信号に変換するものである。再生回路16からのNTSC信号は、電子スチル・カメラに接続された外部の表示装置(CRT表示装置等)または記録装置(VTR等)に送られる。NTSC信号が表示装置に送られると、撮影された画像が表示画面上に再生される。NTSC信号がVTRに送られた場合には、磁気テープ等に記録される。フレーム・メモリ17に記憶された圧縮前の画像データをこの再生回路16に与えることができる。メモリ・カード19に記憶された圧縮画像データを圧縮/伸張回路21によって伸張し、その後再生回路16に与えることもできる。また、Y/C処理回路14から出力される画像データを再生回路16に入力することもできる。これらは再生モード設定スイッチ(図示略)によって切換えられるであろう。
【0126】
[連写モードにおける電子スチル・カメラの動作]
連写/単写切換スイッチ36で、連写モードが選択された場合には、図9〜図11のタイム・チャートに示す連写モードの処理が行われる。3駒を連写した場合の処理が示されている。図9の続きが図11に、図11の続きが図12にそれぞれ示されている。図8と同じ処理には、同じ符号が付けられている。
【0127】
圧縮CPU23および表示CPU31は、設定モード・データに基づいて、各内部ROMにあらかじめ記憶されている連写処理用プログラム(図2および図3)を選択し、連写モード処理を行う。
【0128】
時刻t1 〜t4 における処理は、上述の単写モードにおける処理と同じであるので、ここではその説明を省略する。
【0129】
ユーザがシャッタ・レリーズ・ボタン35によってシャッタ・レリーズ(全押し)している間、表示CPU31は、レリーズ信号をHレベルに維持する。
【0130】
時刻t5 からt8 において、第1駒目の撮影が行われ、この撮影により得られた画像データが処理され、フレーム・メモリ17に記憶される。図8に示す処理と異なるところは、この画像データの処理の間に、圧縮CPU23がメモリ・カード19のディレクトリおよびFATの更新を行わないことである(符号110 で示される処理がない)。圧縮CPU23は、この画像データの処理の間に、内部RAMの連写駒数の領域に1を書き込む(符号130 )(図3)。
【0131】
フレーム・メモリ17への画像データの書込みが終了すると、圧縮CPU23は、シャッタ信号をLレベルにする(時刻t8 )。
【0132】
表示CPU31は、シャッタ信号がLレベルになると、その内部RAMに記憶されている連写可能駒数Lおよび残り駒数Nの値をそれぞれ1減少させる。また、表示CPU31は、表示装置33に表示されている連写可能駒数Lおよび残り駒数Nの値をそれぞれ1減少させる(符号118 )。
【0133】
圧縮CPU23は、シャッタ信号をLレベルにした後、その内部ROMにあらかじめ記憶されたインターバル時間δ(図2)を計時する。圧縮CPU23は、CG24から与えられるVD信号をカウントすることにより、時間δを計時する。
【0134】
インターバル時間δの経過後からさらに3VDの時間が経過した後に、圧縮CPU23は、撮像許可時間帯γをCCD制御回路48に設定する(符号116 )。この処理は、符号109 の処理と同じである。設定される撮像許可時間帯として、第1駒目の撮影時のものと同じもの(圧縮CPU23の内部RAMに記憶されたもの)がそのまま用いられる。すなわち、連写モードにおいては第1駒目の撮影に先だってAEおよびAFが行われ、それ以降はAEおよびAFは行われない。
【0135】
インターバル時間δの経過後からさらに4VDの時間が経過すると、圧縮CPU23は、シャッタ信号をHレベルにする(時刻t11)。これにより、第2駒目の撮影が行われる。露光処理、CCD11からの映像信号の読み出し、ならびに信号処理回路12、A/D変換回路13およびY/C処理回路14による処理(符号117 )は、符号111 で示す第1駒目の処理と同じである。
【0136】
圧縮CPU23は、その内部RAMに記憶されている連写駒数の値を1増加させて2とする(符号131 )。
【0137】
表示CPU31は、その内部RAMに記憶された残り駒数Nの値および連写可能駒数Lの値をそれぞれ1減少させる(符号121 )。また、表示CPU31は、表示装置33に表示されたこられの値をそれぞれ1減少させる。
【0138】
Y/C処理回路14から出力された画像データは、バッファ・メモリ20およびコネクタC1 を通って増設メモリ・ボードM1 のバッファ・メモリ551 に与えられる。圧縮CPU23は、セレクタ22を通して増設メモリ・ボードM1 のメモリ・コントローラ531 に画像データの取込み指令を与える。この指令により、メモリ・コントローラ531 は、バッファ・メモリ551 に与えられた画像データをフレーム・メモリ511 に記憶する(符号117 )。
【0139】
その後、インターバル時間δの計時が行われ、第3駒目の撮影準備が行われる(図10の符号119 、CCD11の電荷の掃出)。その後、第3駒目の撮影が行われる(時刻t15)。圧縮CPU23は、セレクタ22を通して増設メモリ・ボードM1 のメモリ・コントローラ541 に画像データの取込み指令を与える。この指令により、メモリ・コントローラ541 は、バッファ・メモリ551 に与えられた第3駒目の画像データをフレーム・メモリ521 に記憶する(符号120 )。
【0140】
圧縮CPU23は、その内部RAMに記憶されている連写駒数の値を1増加させて3とする(符号132 )。
【0141】
表示CPU31の内部RAMに記憶された残り駒数Nおよび連写可能駒数Lの値は、それぞれ1減少させられる(符号122 )。表示装置33に表示されたこれらの値もそれぞれ1減少させられる。
【0142】
その後、ユーザがシャッタ・レリーズ・ボタン35のシャッタ・レリーズを解除すると、表示CPU31は、レリーズ信号をLレベルにする(時刻t17)。これにより、圧縮CPU23は連写が停止したことを知り、これ以後、シャッタ信号をHレベルにすることを停止する。これにより第4駒目以降の撮影は行われない。
【0143】
表示CPU31は、レリーズ信号をLレベルにした後、シャッタ29の巻上げ信号(シャッタ・チャージ信号)を、メインCPU37を介してシャッタ制御装置46に与える。レリーズ信号をLレベルにしたときに、シャッタ信号がHレベルである場合(画像データのフレーム・メモリへの記憶が完了していない場合)には、表示CPU31は、シャッタ信号がLレベルになるのと待ってから、巻上げ信号を、メインCPU37を介してシャッタ制御装置46に与える。
【0144】
この巻上げ信号によって、シャッタ制御装置46はシャッタ29を巻き上げ、次の撮影に備える。シャッタ制御装置46は、シャッタの巻上げを完了すると、巻上げ完了信号をメインCPU37に与える。メインCPU37は、シャッタ制御装置46からの巻上げ完了信号を受けると、この信号を表示CPU31に与える。
【0145】
表示CPU31は、メインCPU31から巻上げ完了信号を受けると、圧縮CPU23に圧縮指令を与える(符号123 )。
【0146】
このように、連写モードにおいても、シャッタの巻上げが行われている間はデータに対する処理は行われない。したがって、シャッタ巻上げに要する電流や巻上げ時に生じるノイズ等がデータ処理に与える悪影響を防止できる。
【0147】
圧縮CPU23は、この圧縮指令を受けると、その内部RAMに記憶された連写駒数(ここでは3)の画像ファイルを記憶するために、メモリ・カード19のディレクトリおよびFATを更新する(符号124 )。
【0148】
続いて、圧縮CPU23は、連写駒数に基づいてフレーム・メモリに記憶されている画像データに圧縮処理を施す。ここでは、連写駒数の値が3であるので、フレーム・メモリ17、511 および521 に記憶されている画像データが処理対象となる。
【0149】
まず、フレーム・メモリ17に記憶されている画像データが、圧縮/伸張回路21に与えられる。圧縮/伸張回路21に与えられた画像データは、圧縮、ハフマン符号化および固定長処理される。そして、圧縮画像データは、メモリ・カード19に記憶される(図10の符号125 )。また、圧縮CPU23の内部RAMに記憶されている日付データが、この圧縮画像データ(ファイル)と対応づけられて、メモリ・カード19の日付データ領域に記憶される(符号125 )。
【0150】
次に、増設メモリ・ボードM1 のフレーム・メモリ511 に記憶されている画像データが、圧縮/伸張回路21によって圧縮、ハフマン符号化および固定長処理され、メモリ・カード19に記憶される(図10から図11にかけての符号126 )。日付データもメモリ・カード19に記憶される(符号126 )。続いて、増設メモリ・ボードM1 のフレーム・メモリ521 に記憶されている画像データが、圧縮/伸張回路21によって圧縮、ハフマン符号化および固定長処理され、メモリ・カード19に記憶される(図11の符号127 )。日付データもメモリ・カード19に記憶される(符号127 )。
【0151】
その後、後処理(メモリ・カードへのデータ書込み中にメモリ・カードが抜き取られないようにする機構の解除等の処理)が行われる(符号123 )。後処理の終了後、圧縮CPU23は、CG24へのリセット信号をLレベルにする。また、圧縮CPU23は、スイッチSW2をオフにして、CG24への電源供給を停止する。さらに、圧縮CPU23はシャッタ信号をHレベルにして、画像データのメモリ・カード19への記録が完了したことを表示CPU31に通知する(時刻t18)。
【0152】
表示CPU31は、画像データのメモリ・カード19への記録完了通知を受けると、スイッチSW1をオフにし、圧縮CPU23への電源供給を停止する(時刻t19)。これにより、電子スチル・カメラは次の撮影のためのスタイバイ状態となる。
【0153】
連写モードにおいても、残り駒数Nの値が1となると、表示装置33に数字1が表示される。残り駒数Nの値が0となると、表示装置33に数字0が表示される。また、連写可能駒数Lの値が1となると、表示装置33に数字1が表示される。連写可能駒数Lの値が0となると、表示装置33に数字0が表示される。
【0154】
連写モードにおいて、撮影の最中に残り駒数Nおよび連写可能駒数Lの少なくともいずれか一方の値が0になった場合には、シャッタ・レリーズ・ボタン35からのシャッタ・レリーズ信号が表示CPU31に与えられても、表示CPU31はこの信号を無視する。これにより、シャッタ・レリーズ・ボタン36によってシャッタ・レリーズが行われても、電子スチル・カメラは撮影動作を行わない。表示CPU31は、圧縮CPU23に与えられているレリーズ信号をLレベルにし、かつ圧縮指令を圧縮CPU23に与える。撮影動作が停止するまでの撮影によって得られた1または複数駒の画像データは、フレーム・メモリから読み出され、圧縮、ハフマン符号化および固定長処理される。処理された画像データは、メモリ・カード19に記憶される。その後、後処理が行われ、電子スチル・カメラはスタンバイ状態になる。
【0155】
連写において、装着された全ての増設メモリ・ボードのフレーム・メモリが満杯になると、連写可能駒数Lは0になる。上述のように連写動作が中止され、フレーム・メモリに記憶された画像データの圧縮処理、メモリ・カードへの格納が行われる。増設メモリ・ボードにおける1または複数のフレーム・メモリの画像データが読み出され、これらのフレーム・メモリに画像データの記憶が可能な状態となったときに、連写モードにおいてシャッタ・レリーズ・ボタン35が全押しされたとしても、撮影動作は行われないのである。すなわち、すべてのフレーム・メモリに記憶された画像データの圧縮、メモリ・カードへの格納が終了するまでは、次の撮影はできない。
【0156】
メモリ・カード19が装着されていない場合も、単写モードの処理において説明したのと同様に、表示CPU31は、シャッタ・レリーズ・ボタン35からのシャッタ・レリーズ信号を無視する。
【0157】
連写モードにおける各駒の撮影ごとにAEを行い、シャッタ速度データを求めることもできる。そして、このシャッタ速度データに基づいて撮像許可時間帯γを求め、各駒の撮影時ごとにこの時間γをCCD制御回路48に設定することもできる。
【図面の簡単な説明】
【図1】電子スチル・カメラの電気的構成を示すブロック図である。
【図2】圧縮CPUの内部ROMの内容を示す。
【図3】圧縮CPUの内部RAMの内容を示す。
【図4】表示CPUの内部ROMの内容を示す。
【図5】表示CPUの内部RAMの内容を示す。
【図6】EEPROMの内容を示す。
【図7】クロック発生装置24の電気的構成を示すブロック図である。
【図8】単写モードにおける電子スチル・カメラの処理を示すタイム・チャートである。
【図9】連写モードにおける電子スチル・カメラの処理を示すタイム・チャートである。
【図10】連写モードにおける電子スチル・カメラの処理を示すタイム・チャートである。
【図11】連写モードにおける電子スチル・カメラの処理を示すタイム・チャートである。
【図12】 (A) および(B) は、従来の電子スチル・カメラの処理を表すタイム・チャートである。
【符号の説明】
11 CCD(固体電子撮像素子)
12 信号処理回路
13 A/D変換回路
14 Y/C処理回路
17,511 〜51n ,521 〜52n フレーム・メモリ
18,531 〜53n ,541 〜54n メモリ・コントローラ
20,551 〜55n バッファ・メモリ
21 圧縮/伸張回路
22 セレクタ
23 圧縮CPU
24 クロック発生装置(クロック・ジェネレータ)
28 撮像レンズ
29 フォーカル・プレーン・シャッタ
31 表示CPU
35 シャッタ・レリーズ・ボタン
36 連写/単写切換スイッチ
37 メインCPU
46 シャッタ制御装置
48 CCD制御回路
M1 〜Mn 増設メモリ・ボード
α データ設定時間
β 露光準備時間
241 発振器
243 VD信号発生回路
244 ANDゲート
245 カウンタ
Claims (2)
- 同期信号発生回路が発生する同期信号に同期して機械式シャッタの開放を行い、上記機械式シャッタの開放により固体電子撮像素子の露光を行う電子スチル・カメラにおいて、
シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して、シャッタ・レリーズが行われた後からあらかじめ定められた第1の一定時間経過後に,上記同期信号発生回路を起動させ、上記同期信号発生回路に同期信号の発生を開始させる起動手段、
上記同期信号発生回路が起動してからあらかじめ定められた第2の一定時間経過後に発生する同期信号に同期して上記機械式シャッタを開放し、機械式シャッタの開放から露光に必要な時間の経過後に上記機械式シャッタを閉鎖するシャッタ制御手段、および
上記機械式シャッタの開放から閉鎖の間に露光された上記固体電子撮像素子から出力された、被写体像を表す映像信号を処理する信号処理手段、
を備えている電子スチル・カメラ。 - 同期信号発生回路が発生する同期信号に同期して機械式シャッタの開放を行い、上記機械式シャッタの開放により固体電子撮像素子の露光を行う電子スチル・カメラにおいて、
シャッタ・レリーズ・ボタンによるシャッタ・レリーズに応答して、シャッタ・レリーズが行われた後からあらかじめ定められた第1の一定時間経過後に,上記同期信号発生回路を起動させ、上記同期信号発生回路に同期信号の発生を開始させ、
上記同期信号発生回路が起動してからあらかじめ定められた第2の一定時間経過後に発生する同期信号に同期して上記機械式シャッタを開放し、
上記機械式シャッタの開放から露光に必要な時間の経過後に上記機械式シャッタを閉鎖し、
上記機械式シャッタの開放から閉鎖の間に露光された上記固体電子撮像素子から出力された、被写体像を表す映像信号を処理する、
電子スチル・カメラの動作制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002236573A JP3840157B2 (ja) | 2002-08-14 | 2002-08-14 | 電子スチル・カメラおよびその動作制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002236573A JP3840157B2 (ja) | 2002-08-14 | 2002-08-14 | 電子スチル・カメラおよびその動作制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15643094A Division JP3361188B2 (ja) | 1994-06-16 | 1994-06-16 | 電子スチル・カメラおよびその動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003069887A JP2003069887A (ja) | 2003-03-07 |
JP3840157B2 true JP3840157B2 (ja) | 2006-11-01 |
Family
ID=19196396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002236573A Expired - Fee Related JP3840157B2 (ja) | 2002-08-14 | 2002-08-14 | 電子スチル・カメラおよびその動作制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3840157B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3493469B2 (ja) | 1993-06-23 | 2004-02-03 | ワイス・ホールディングズ・コーポレイション | 液体の材料を送出する器具、粘性質又は半粘性質の材料用の分配用器具及び液体の製品を分配する器具 |
-
2002
- 2002-08-14 JP JP2002236573A patent/JP3840157B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3493469B2 (ja) | 1993-06-23 | 2004-02-03 | ワイス・ホールディングズ・コーポレイション | 液体の材料を送出する器具、粘性質又は半粘性質の材料用の分配用器具及び液体の製品を分配する器具 |
Also Published As
Publication number | Publication date |
---|---|
JP2003069887A (ja) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361188B2 (ja) | 電子スチル・カメラおよびその動作制御方法 | |
JP4226188B2 (ja) | オーディオ機能搭載デジタルカメラ | |
JP2001078087A (ja) | 撮像装置およびその信号処理方法 | |
JP2001257931A (ja) | ディジタルカメラ | |
JP2006174412A (ja) | 撮像装置 | |
CN102754425A (zh) | 图像捕获设备及其控制方法 | |
JP5909997B2 (ja) | 撮像装置および撮像装置の制御方法 | |
JP4281173B2 (ja) | 電子スチルカメラ | |
JP3854833B2 (ja) | 撮像装置およびその信号処理方法およびプログラム及び記憶媒体 | |
JP4123352B2 (ja) | 動画撮像装置及び動画再生装置 | |
JP2003169289A (ja) | 画像処理システム、撮像装置、画像処理装置、画像処理方法、及びプログラム | |
US7339615B2 (en) | Method and apparatus for capturing images and for recording data that includes image data and audio data separately prepared from the image data | |
JP4034029B2 (ja) | デジタルカメラ | |
JP3796269B2 (ja) | 電子スチル・カメラおよびその動作制御方法 | |
JP3840157B2 (ja) | 電子スチル・カメラおよびその動作制御方法 | |
JP4467232B2 (ja) | 画像記録装置及び方法 | |
JP7319873B2 (ja) | 撮像装置およびその制御方法 | |
JP2001211373A (ja) | 情報記録装置、方法、およびデジタルカメラ | |
JP3906847B2 (ja) | 撮像装置 | |
JP2003207712A (ja) | 合焦装置 | |
US20110279696A1 (en) | Imaging apparatus and information display method for imaging apparatus | |
JP2001094927A (ja) | 電子スチルカメラ | |
JP2013016905A (ja) | 撮像装置 | |
JPH07288767A (ja) | 電子スチル・カメラおよびその画像データ送信方法 | |
JP4246952B2 (ja) | 画像処理システム、撮像装置、撮像方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |