固体撮像素子を使用した電子カメラでは、撮像素子の感光部の光電荷の蓄積時間を制御して露出制御を行う電子シャッタが使用される。この種の電子シャッタの実現方式は、撮像素子によって異なる。例えば、図11(a)に示すようなインターライン(IT)型CCD(電荷結合素子)においては、感光部Aのフォトダイオードで所定の時間光電荷を蓄積し、その信号電荷を垂直転送部Bへ転送する。そして、垂直転送部Bからの信号電荷を、さらに水平転送部Cで出力回路Dに転送し、読み出すことによって電子シャッタを実現している。
このとき、感光部Aから垂直転送部Bへの蓄積電荷の転送の際に、感光部Aからの漏れ電荷等によるスミア(強い光が入ると垂直に白線が見える現象)が発生するという問題があることが知られている。
また、図11(b)に示すようなフレーム転送(FT)型CCDでは、画素をリセット、即ち画素の蓄積電荷量をゼロにした後に所定の露光時間経過後、感光部Aの電荷を蓄積部Eに高速で転送し、さらに、水平転送部C及び出力回路Dに転送することで、電子シャッタを実現している。
しかし、上記FT−CCDの場合、蓄積部Eへの転送中にも光を受光してしまい、スミアの発生が抑えられない。特に、光電荷蓄積時間とCCD一段あたりの蓄積部Eへの信号転送時間との比が、信号とスミアとの比になるので、スミアを十分抑圧しての高速の電子シャッタは実現しにくいという問題点がある。
このスミアの問題を解決する方法として、IT−CCDの垂直転送部Bに必要分の蓄積部(図示せず)を設け、信号電荷を垂直転送部Bから蓄積部へ高速に転送することによって、感光部Aと隣接していてスミアを発生する垂直転送部Bにとどまる時間を極力少なくすることが行われている。しかしながら、このような構造を取ると、チツプ面積が増大する問題点がある。また、画素数が多くなり、垂直転送段数が増えると短時間に蓄積部に転送するのが困難になったり、消費電力が大きくなったりする問題点がある。
一方、電子カメラに、いわゆるXYアドレス型の走査方法を採る増幅型撮像素子やMOS型撮像素子を用いて電子シャッタを実現するとき、まず、画素毎に又はライン毎に画素をリセット走査(画素の蓄積電荷量を一旦ゼロにする走査)し、その後、一画素又はライン毎にそれぞれ所定の時間を経過してから信号読み出しの走査を行うことで実現できることが知られている。
図12は、特開昭55−145481で開示されているXYアドレス型のMOS型撮像素子の例である。図12の撮像素子は、垂直走査回路(VSR)として、信号読みだし走査回路(VSRSignal)とリセット走査回路(VSRReset )の2回路が設けられ、リセット走査回路で先にリセット走査し、所定の時間ずらして、信号読みだし走査回路で読み出し走査することによって電子シャッタを実現している。
また、特開平4−61357で開示されているXYアドレス型の増幅型撮像素子では、1つの垂直走査回路でリセット走査と信号読み出し走査を時分割で行うことで電子シャッタを実現している。
しかし、このような電子シャッタは画面の上部と下部で露光時点が画面の走査に要した時間だけずれるという問題がある。従って、高速に信号出力の走査ができないと、特に画素数が多い場合、このずれが問題となり、電子シャッタの使用が制限されるという問題がある。
さらに、静止画像を撮影する電子カメラにおいては、光学的に光の入射を遮る機械式シャッタを必要な時間だけ開くことで露出時間制御を行うことができる。しかし、シャッタが閉じた状態では通常の動画撮影ができないので、撮影に先立って被写体をモニタするためには別にファインダー光学系が必要である。
一方、静止画像を撮影し、その画像信号の読み出し期間だけシャッタを閉じておき、その前後ではシャッタを開いて動画撮影する例が、米国特許第4535363号に開示されている。本発明を実現するとき、IT−CCD撮像素子を用いると、IT−CCDの画素に蓄積された電荷は一括してリセットされ、読み出しも一括して行われ、電荷はIT−CCDの感光部から遮光されている垂直転送部に読み出される。従って、IT−CCDの垂直転送部に電荷がある時間のみIT−CCDを簡単なシャッタ構造体、例えば回転シャッタなどで遮光すれば、スミアの発生を防ぐことが可能である。一方、FT−CCDにおいて同様の事を行うには、全画素同時に遮光する必要があり、絞り兼用のレンズシャッタなどの特殊なものでしか対応できない。しかしながら、両者とも動画像撮影時のスミアの問題は解決していない。
一方、XYアドレス型の撮像素子においては、読み出し時点が画素又はライン毎に異なっており、読み出し時のみ遮光するシャッタを閉じる有効な手段は知られていない。特に、XYアドレス型の増幅型撮像素子においては、電子シャッタを行ってもスミアの発生がないという利点があるので、動画撮影時においてもスミアが発生しない。しかしながら、それを有効に活用した撮像装置は知られてない。
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
本発明の実施の形態における撮像装置は、その撮像素子として垂直走査手段と水平走査手段を有するXYアドレス型の撮像素子が用いられる。そして、その垂直走査手段は、後述するように、画素の蓄積電荷量を一旦ゼロにリセットし、その時点から電荷の蓄積が開始される電荷蓄積開始走査(以下リセット走査という)を行うリセット走査回路と、画素が蓄積した電荷の読み出し走査を行う読み出し走査回路とを有し、リセット走査と読み出し走査をその位相をずらして交互に行うことにより、動画像の撮影が行われる。
さらに、本発明の実施の形態における撮像装置は、上記撮像素子を遮光するためのフォーカルプレーン型シャッタの後幕に相当するシャッタ幕を有するシャッタ手段が設けられる。このシャッタ手段は十分な早さの走行速度で撮像素子を遮光でき、画面の上下のシャッタ時点の違いも許容範囲にあるものとした。
このような撮像装置での静止画撮影動作の原理を図1、2(a)、2(b)、を用いて説明する。
図1は、静止画撮影において、撮像素子の各画素の蓄積電荷量をゼロにするリセット走査が行われているリセット走査位置と遮光が開始されるシャッタ先端位置を模式的に示したものである。図1によれば、メカニカルフォーカルプレーンシャッタ1の開口部4内に配置されている撮像面5上のシャッタ先端位置2とリセット走査位置3は、所定の間隔をおいて撮像面5の下から上へ移動する。このとき、撮影される画像は撮影レンズによって上下が逆になっているため、画像の走査方向としては、画像上部から下部へリセット走査及びシャッタ走行が行われる。そして、シャッタ1は、シャッタ先端位置2とリセット走査位置3とがほぼ平行になって移動するように配置される。
図2(a)は、リセット走査位置3、シャッタ先端位置2及び撮像素子の画素の読み出し位置6と時間との関係を示す。縦軸は撮像面5の垂直方向の位置を示し、例えば、走査しているラインが出力画面の最上ラインから何ライン目であるか、シャッタの遮光している範囲が何ライン目であるかを示している。また、図2(b)は静止画撮影中に撮像素子の垂直走査手段に供給されるクロック周波数を示す。
なお、通常は、シャッタ幕が開かれた状態(走行していない)で動画撮影が行われ、上述したような電子シャッタモード、即ち電荷蓄積時間制御により露出制御が行われる。そして、静止画撮影時の露光時間即ち電荷蓄積時間Texは、動画撮影時の読み出し走査によって読み出される電荷の出力レベルに基づいて設定される。
図2(a)において、静止画像撮影に際しては、シャッタ幕の走行に同期した早さで、時刻trsから時間Trnの間に前述の画素のリセット走査が行われる。そして、所定の露光時間Texから計算される所定時刻tasでシャッタ幕走行が開始され、遮光が行われる。従って、撮像素子の画素がリセット走査されてから、シャッタ幕により遮光されるまでの時間Texが露光時間になる。
そして、遮光時間Tdk内において、シャッタ幕が走行して遮光が完了した画素の部分から画素が蓄積した電荷の読み出し走査が行われる。走査クロックと時間の関係は、図2(b)にあるように、時間Trn中は撮像素子の垂直走査手段には高い周波数のクロックが供給され、高速にリセット走査できるようにし、時間Trn以降は低い周波数のクロックを供給することによって、蓄積された電荷をゆっくり読み出せるようにする。
また、図示されないが、静止画像の読み出しが完了した後に、シャッタ手段は光路を開き通常の動画撮影に移行するようにすることもできる。
また、図3(a)、(b)は、シャッタ幕の走行速度が一定でない場合における図2に対応する図である。本発明の実施の形態で用いられるフォーカルプレーン型シャッタのシャッタ幕走行は、その走行速度が一定でない場合がある。このような場合に、リセット走査速度が図2の如く一定であると、画面の上下で露出時間が異なるという不都合が生じる。従って、例えば、撮像素子の垂直走査手段にリセット走査の走査クロック周波数を変調するクロック変調回路が設けられ、クロック周波数を変調してリセット走査の走査速度の特性を、シャッタ幕の走行速度の変化特性に合わせることによって一定の露出時間Texが維持される。例えば、図3(a)では、通常見られるようにシャッタ幕走行のはじめが遅く、だんだん早くなり、ほぼ一定となって走行が終了する場合を模式的に示している。 そして、図3(b)は走行速度の変化に合わせるように走査クロックを変調した場合のクロック周波数の変化を示す。この場合も、上記図2(a)、(b)同様に、リセット走査に続いて遮光のためのシャッタ幕走行が開始され、遮光がされた画素の部分からゆっくりと蓄積された電荷が読み出される。
さらに、シャッタ幕走行の助走を長くしたり、適当なダンパー機構を用いるなどして速度の変動を軽減することができる。
図4は、上記原理に基づいて動作する撮像素子とシャッタを有する本発明の実施形態における撮像装置のブロック図である。図4によれば、撮影レンズ41はレンズ駆動部42によって絞り制御、ズーム制御、フォ一カス制御などが行われる。シャッタ43はフォーカルプレーン型のシャッタであって、通常の一眼レフカメラに使用されるフォーカルプレーンシャッタの後幕に相当する部分を有している。そして、シャッタ43はシャッタ駆動部44によって、上述の原理のごとく、動画撮影時又は画像モニター時は開放されており、静止画撮影時に閉じるように制御される。
撮像素子45はXYアドレス型撮像素子であって、後述するように、読み出し走査回路と画素リセット走査回路を内蔵している。そして、撮像素子45には、パルス発生部46から走査クロック及び後述する所定の制御パルスが供給される。また、パルス発生部46によって発生された走査クロックのうち垂直走査用のクロックは、垂直駆動変調部47によって、上述の原理のごとく、クロック周波数が所定の周波数に変調されて、撮像素子45に供給される。さらに、パルス発生部46は、信号処理部48にもクロック信号を供給する。
撮像素子45が蓄積した電荷である出力信号は、信号処理回路48において、所定の画像処理が施され、映像信号として映像信号バス54に供給される。そして、映像信号バス54上の映像信号は映像表示部49にモニタ表示される。さらに、映像バス54上の映像信号は信号記録部50に記録される。
また、映像信号検出部51は、映像信号バス54上の映像信号から映像信号のデータ容量や、色信号の白バランスのずれ、映像信号の高周波成分などを検出して、制御データバス55を通じてCPU52に検出結果を送る。
CPU52は撮像装置のコントロール用の制御手段であって、指示部53から入力された撮影者の指示に従って、撮像装置の各部をコントロールする。さらに、CPU52は、映像信号検出部51からの検出結果を受けてレンズ駆動部42、シャッタ駆動部44、クロック発生部46により動画撮影時、静止画撮影時の露出制御、オートフォーカス制御を行う。さらに、CPU52は、信号処理部48を制御して映像信号の白バランスや感度設定を制御する。
図5は、本発明の実施の形態の撮像装置における特徴的な静止画撮影時の動作のフローチャートである。
撮像装置の電源が入れられると、以下のプログラムシーケンスが開始される。まず、撮像装置の初期化(S1)が行われる。そして、図示しないレリーズボタンが撮影者によって押されることによって静止画撮影モードに進む(S2)。このとき、レリーズボタンが押されて静止画撮影の準備が完了しているかどうかが調ベられる。これは、前回の静止画撮影における本フローチャートのステップS4以降の動作が終了していない場合があるからである。従って、ステップS2においてYesならば、静止画撮影のシーケンスに進み(S4以降)、Noならぱ動画撮影モードで動画撮影を行う(S3)。なお、動画撮影中は、定期的又は非定期的にインタラプト処理などを行い、ステップS2を実行することによって、静止画撮影のシーケンスに入ることができる。
ステップS4以降の静止画撮影においては、まず、レリーズボタンが押されると、シャッタ動作などでモニター画面がとぎれるのを防ぐために、表示されているモニター画像をフリーズする(S4)。その後、動画撮影又は他の手段で測光されたデータをもとに静止画撮影の露出値(撮影レンズの絞り値、露出時間)を決定する(S5)。その結果を受けて、撮像素子45のリセット走査の開始時点とシャッタ走行タイミングを確定し(S6)、それに基づいてシャッタ制御が行われる(S7)。
シャッタ制御が行われているとき、リセット走査に続いて、後述シャッタ走行開始遅れを考慮してシャッタ幕走行が開始されているかが調ベられる(S8)、NOならば、一定時間待機し(S9)、Yesならば、画像(蓄積電荷)の読み出し走査を開始する。読み出し走査は、あらかじめ定められたリセット走査よりも遅い走査速度で行われ、読み出された画像信号は、信号処理部48を介して信号記録部50への記録が開始される(S10)。そして、画像読み出しが完了するのを待って(S11、S12)、シャッタ幕のチャージを行い、シャッタ43を開く(S13)。
ここで、一般的なフォーカルプレーンシャッタのように、電磁石とバネを使用したシャッタ機構では、レリーズボタンからのレリーズ信号の印加に対して実際にシャッタ幕が走行開始する時点が遅れる現象が知られている。一方、撮像素子のリセット走査にはそのような遅れは存在しない。即ち、レリーズボタンが押されたとき、露光の開始及び終了を指示するためにCPU52から出力されるリセット走査開始信号とシャッタ幕走行開始信号に対して、リセット走査は電気的な遅れは生じないが、シャッタ幕走行には機械的な遅れが生じてしまい、実際の露出時間が変動するという不都合が生じる。
図6は、この露出時間の変動を説明するための図である。図6(a)においては、露出時間Texが、シャッタ幕のレリーズ信号が出されてからシャッタ幕の走行が開始するまでの遅れ時間Tdsより長い場合を示す。即ち、リセット走査開始時刻trsから露出時間Tex経過時にシャッタ幕のレリーズ信号が出されると、その遅れ時間Tdsだけ露出時間が長くなってしまう。従って、この場合は、露出時間Tex経過時より遅れ時間Tds分早くにシャッタ幕のレリーズ信号を出すことにより、露出時間Texを確保することができる。
また、図6(b)は、露出時間Texが、遅れ時間Tdsより短い場合を示す。この場合は、たとえ、リセット走査開始時刻trsと同時にシャッタ幕のレリーズ信号が出されたとしても、露出時間Texは、遅れ時間Tdsとなってしまい、露出時間Texを遅れ時間Tdsより短くできない。従って、このような場合は、図6(b)に示すように、リセット走査時刻trsより遅れ時間と露出時間の差だけ早くシャッタ幕のレリーズ信号を出す。これにより、所定の露出時間Texが確保される。
このように、露出時間Texを維持するために、上記図5におけるフローチャートのステップS6におけるリセット走査とシャッタ幕走行のタイミングは、図7に示すフローチャートのように制御される。
シャッタ43の制御が開始される(S20)と、まず、露出時間Texと遅れ時間Tdsの大小関係が比較され(S21)、露出時間Texの方が大きいか同じ時は、リセット走査を開始し(S22)、露出時間Texから遅れ時間Tdsを引いた時間だけ待機し(S23)、シャッタ幕のレリーズ信号を出す(S24)。
一方、遅れ時間Tdsの方が大きいときは、先にシャッタ幕のレリーズ信号を出し(S25)、遅れ時間Tdsから露出時間Texを引いた時間だけ待機し(S27)、リセット走査を開始するように制御する。
ところで、通常の銀塩フィルムによる一眼レフカメラの銀塩フィルムが配置される位置に撮像素子ユニットを配置して電子カメラとするカメラバック式の電子カメラ(以下電子カメラバックという)が知られている。このような電子カメラバックのシャッタには、先幕と後幕を備えたフォーカルプレーンシャッタが用いられ、通常は先幕によって遮光状態にある。
従って、このような電子カメラバックに本発明の実施の形態を適用するには、以下に述べるようにすればよい。即ち、電子カメラバックに、カメラ本体に設けられたレリーズボタンと同等のレリーズ信号を発生させる手段が設けられ、レリーズ信号によってシャッタ駆動部44が制御される。
そして、電子カメラバックの電源投入後又はシャッタチャージ終了後に、レリーズ信号が発生され、シャッタ駆動部44によってシャッタモードがバルブモードにされる。これによって、フォーカルプレーンシャッタの先幕だけが走行し、撮像素子は露光状態となる。この状態において、動画撮像、映像信号のモニタ又は露出制御が可能となる。
さらに、こうような状態で静止画撮影を行う場合は、まず、電子カメラバック本体に設けられたレリーズボタンが押される。これによって、上述のように、画素のリセット走査が行われ、所定時間経過後にバルブモードを解除して、後幕を走行させることによって、静止画撮影が可能となる。シャッタチャージ終了後は、上記同様にレリーズ信号によってシャッタはバルブモードにされ、先幕のみが走行した状態となる。
また、上記レリーズ信号によって、シャッタモードをバルブモードにする制御が行われる代わりに非常に長い露出時間が設定される制御が行われてもよい。即ち、レリーズ信号が発生すると、上記同様に先幕だけが走行し、撮像素子は露光状態となる。ここで、レリーズボタンが押されると、画素のリセット走査が行われ、且つ露出の強制解除信号が出され、後幕を走行させる。これによって、露光が終了し、静止画撮影が可能となる。
さらに、上述においては、電子カメラバックの電源投入時、及びシャッタチャージ終了時に自動的にシャッタ43の先幕だけを走行させ、シャッタ43を開状態にするように制御したが、動画撮影を行っていない場合は、先幕を走行させなくともよい。そして、静止画撮影を行うときは、通常の露出制御方法であるシャッタ43の先幕と後幕による露出制御が行われてもよい。
図8は、本発明の実施の形態におけるXYアドレス型の増幅型撮像素子の例である。図8における撮像素子は、マトリックス状に配置された複数の画素と、画素を垂直走査及び水平走査するそれぞれ垂直走査回路VSR61及び水平走査回路HSR65を備えている。そして、i行j列目(i、jは整数)の画素は、フォトダイオードPDij、転送スイッチQTij、増幅用電解効果トランジスタ(FET)QAij、リセット用スイッチQRSTijから構成される。
転送スイッチQTij、リセット用スイッチQRSTijはPチャネル一MOSスイッチなのでハイレベルでオフ、ローレベルでオンする動作をする。i行目の転送信号はφTRiであって、i行目のフォトダイオードPDijから増幅用電解効果トランジスタ(FET)QAijのゲートへの電荷転送を制御する。i行目のリセット信号はφRDiであって、上記増幅用電解効果トランジスタ(FET)QAijのゲートのリセット電位を制御する。リセット用スイッチQRSTijはすベて一括してリセット制御信号φPGが印加される。
j列目のFET(QAij)のソースには、共通の電流源CSVjと、信号蓄積用スイッチQTCsj及び暗出力蓄積用スイッチQTCdjのそれぞれソース又はドレインの一方とが接続されている。また、信号蓄積用スイッチQTCsjの他方には、信号蓄積コンデンサCTsjと信号水平走査スイッチQHsjのソース又はドレインの一方が接続されている。そして、信号水平走査スイッチQHsjの他方は出力信号線であって、信号線リセツトスイツチQRSSと信号用出力アンプVASに接続されている。また、暗出力蓄積用スイッチQTCdjの他方には、暗出力蓄積コンデンサCTdjと暗出力水平走査スイッチQHdjのソース又はドレインの一方が接続されている。暗出力水平走査スイッチQHdjの他方は暗出力線であって、暗出力リセットスイッチQRSdと暗出力用出力アンプVADに接続されている。
垂直走査回路VSR61は、信号読みだし走査用レジスタ62とリセット走査用のレジスタ63とパルス合成回路64を備えている。垂直走査回路VSR61には上記2つのレジスタの走査クロツクφCKV1とφCKV2が入力される。そして、信号読み出し走査レジスタ62には、スタートパルスφSTVS、読み出し画素転送選択パルスφTRSと読み出し電位選択パルスφRDSが入力される。さらに、リセット走査レジスタ63には、スタートパルスφSTVR、リセット画素転送選択パルスφTRRとリセット電位選択パルスφRDRが入力される。
垂直走査回路VSR61はスタートパルスφSTVSを信号走査開始時に1ライン走査分加え、走査クロックφCKV1、2に所定の走査パルスを加えることにより順次読み出しラインが選択される。読み出し画素転送選択パルスφTRSと読み出し電位選択パルスφRDSは、読み出しラインの転送信号φTRiとリセット信号φRDiのパルス位置を制御する。また、垂直走査回路VSR61はリセット用スタートパルスφSTVRをリセット走査開始時に1ライン走査分加え、走査クロックφCKV1、2に所定の走査パルスを加えることにより順次リセットされるラインが選択される。リセット画素転送選択パルスφTRRとリセット電位選択パルスφRDRはリセットラインの転送信号φTRiとリセット信号φRDiのパルス位置を制御する。
画素の読み出しの基本動作は以下の通りである。読み出しラインに設定されていないmライン目のFET(QAmn)のリセット信号φRDmがFET(QAmn)のスレシホールド以下の電圧に固定されている(m、nは整数)。垂直走査回路VSR61で選択されたiライン目の画素の読み出しは、リセット信号φRDiが読み出し電位に設定され、転送スイッチQTijが一旦オン、オフすることにより、FET(QAij)のゲ一トが読み出し電位に設定される。この時点で信号φTdが加えられ、暗出力蓄積用スイッチQTCdjがオン、オフして暗出力が暗出力蓄積コンデンサCTdjに蓄積される。
その後、転送信号φTRiを加えて転送スイッチQTijをオンしてフォトダイオードPDijの信号をFET(QAij)のゲートに転送する。そして、転送スイッチQTijをオフしてから信号φTsを加え、信号蓄積スイッチQTCsjをオン、オフして信号蓄積コンデンサCTsjに信号出力が蓄積される。これらの動作はいわゆる水平ブランキング期間に行われる。
信号蓄積コンデンサCTsjと暗出力蓄積コンデンサCTdjに蓄積された信号は、水平走査回路HSR65によって選択されたそれぞれ信号用水平走査スイッチQHsjと暗出力用水平走査スイッチQHdjをオン、オフすることによって信号電圧として出力される。その後、それぞれの水平信号線リセットスイッチQRSS、QRSDに信号φRSHを印加することによって、1画素転送するごとにリセットされ、次の画素の信号の転送に備える。出力された信号は外部回路で引き算され、暗信号の固定パターンノイズなどを除去した信号とする。このように、垂直走査回路VSR61で読み出しラインを走査し、1ライン毎に上記の動作を繰り返すことにより、1画面の信号が得られる。
図9は、電子シャッタ動作時のパルスのタイミングチャートである。図8において、iライン目は信号読み出しライン、kライン目はリセットライン、mライン目は信号蓄積中のラインとする。図9はライン選択に関わる水平ブランキング期間BLKを中心に図示している。また、それぞれの電圧レベルは必要な振幅とDCレベルに調整されているものとする。
垂直走査回路VSR61には、垂直走査クロックφCKV1、2が供給され、垂直走査クロックφCKV2の立ち上がりがライン切り替わり位置(Tch)になる。信号読み出しライン(iライン)では、読み出し用スタートパルスφSTVSによって信号読み出し走査レジスタ62が走査を開始する。iライン目が読み出しラインとして選択されると、読み出し画素転送選択パルスφTRSと読み出し電位選択パルスφRDSが読み出し走査レジスタ62に与えられ、撮像素子の動作に必要な信号振幅やDCレベルに整形されて、それぞれ転送信号φTRi及びリセット信号φRDiとして出力される。
同様に、リセットライン(kライン)では、リセット用スタートパルスφSTVRによってリセット走査レジスタ63が走査を開始する。kライン目がリセットラインとして選択されると、リセット画素転送選択パルスφTRR及びリセット電位選択パルスφRDRがリセット走査レジスタ63に与えられ、撮像素子の動作に必要な信号振幅やDCレベルに整形されて、それぞれ転送信号φTRk及びリセット信号φRDkとして出力される。ここで、転送スイッチQTij、QTkj及びリセット用スイッチQRSTij、QRSTkjはPチャネル−MOSスイッチなのでハイレベルでオフ、ローレベルでオンする動作をする。また、リセット用スイッチQRSTは通常オンしていて、信号の読み出し期間のみにオフするように動作する。
ここで、動画撮影時に電子シャッタ動作をさせるには、信号読み出しライン(iライン)の走査に先だってリセットライン(kライン)の走査を行えばよく、この撮像素子では、読み出し用スタートパルスφSTVSに露光時間分先だって、リセット用スタートパルスφSTVRを加えればよい。ただし、露光時間は走査クロックの関係でクロック周期の整数倍の制御間隔となり、画面全体のリセットと信号読み出しに1フレーム期間かかる。
また、iライン及びkライン以外のmラインは電荷蓄積ラインであって、mラインに供給されるリセット信号φRDm及び転送信号φTRmは、それぞれローレベル及びハイレベルに維持されているので、リセット用スイッチQRSTはオン状態、転送スイッチQTはオフ状態のままである。
このときの画素ラインのリセットと画素信号の読み出しは次のようになる。即ち、リセット信号φRDkが、読み出し電位選択パルスφRDRによって読み出し電位のハイレベルにされ、リセット制御信号φPGがハイレベルとなると、リセット用スイッチQRSTkjがオフされ、FET(QAkj)のゲートが読み出し電位に設定される。その後、リセット画素選択パルスφTRRによって転送信号φTRkをローレベル、続いてハイレベルにすると、転送スイッチQTkjがオン、オフして、フォトダイオードPDkjの電荷がFET(QAkj)のゲートに転送され、フォトダイオードPDkjがリセットされる。その後、リセット信号φRDkがFET(QAkj)のシャットオフ電位以下のローレベルに設定され、リセット制御信号φPGがローレベルとなると、リセット用スイッチQRSTkjがオンして、FET(QAkJ)がシャツトオフすると同時にそのゲートにある電荷を放電してリセットする。
一方、その期間、信号読み出しラインiではリセット信号φRDiがシャットオフ電位に固定され、FET(QAij)もシャットオフしている。kラインのリセットが終了後、読み出し電位選択パルスφRDSによってリセット信号φRDiが読み出し電位にされ、リセット制御信号φPGがハイレベルになると、リセット用スイッチQRSTijがオフされ、FET(QAij)のゲートが読み出し電位に設定される。ここで、信号φTdによって暗出力蓄積用スイッチQTCdjをオン、オフして暗出力蓄積コンデンサCTijに暗信号が蓄積される。この後、読み出し画素選択パルスφTRSによって転送信号φTRiがローレベルとなり、転送スイッチQTijがオンして、フォトダイオードPDijの電荷がFET(QAij)のゲートに転送される。さらに、転送信号φTRiがハイレベルになると、転送スイッチQTijがオフされる。そして、信号φTsによって信号蓄積用スイッチQTCsjをオン、オフして光信号が信号蓄積コンデンサCTsjに蓄積される。その後、読み出し電位選択パルスφRDSによってリセット信号φRDiはローレベルにされ、FET(QAij)もシャットオフされる。この間(リセット信号φRDiがハイレベルである間)、水平走査クロックφCKH1は水平走査回路65に供給されない。そして、その後、信号蓄積コンデンサCTsj、暗出力蓄積コンデンサCTdjに蓄積されたそれぞれ光信号Hsig と暗信号Hdkは水平走査回路65と水平スイッチφQHjで走査され、出力される。
図10は、本撮像素子における静止画撮影時のリセット走査のタイミングチャートである。このとき、読み出しスタートパルスφSTVS、読み出し画素転送選択パルスφTRS、リセット電位選択パルスφRDSは信号読み出し走査レジスタ62に加えられず、信号読み出し用の信号は画素には加えられない。信号φTs、φTdや水平走査回路65内のシフトレジスタなどの読み出し回路についても動作していてもかまわないが、動作させる必要はない。
図10のk番目のラインの選択期間では、リセット電位選択パルスφRDRによってリセット信号φRDkが、FET(QAkj)のカットオフ電位をローレベルから読み出し電位のハイレベルにする。さらに、リセット制御信号φPGをハイレベルすることによって、オンしていたリセット用スイッチQRSTkjがオフされると、FET(QAkj)が読み出し電位に固定される。その後、リセット画素転送選択パルスφTRRによって、転送信号φTRkがローレベル、続いてハイレベルにされると、それに応じて転送スイッチQTkjがオン、オフされ、FET(QAkj)のゲートにフォトダイオードPDkjの電荷が転送され、フォトダイオードPDkjがリセットされる。そして、リセット信号φRDkをローレベルに戻して、リセット制御信号φPGをローレベルにすることによりリセット用スイッチQRSTkjがオンされ、FET(QAkj)をカットオフ電位にする。それと同時にFET(QAkj)のゲート上の電荷は放電し、kラインのリセット動作が終了する。選択ラインが走査され、iライン目が選択された場合も同様の動作でラインのリセットが行われる。
このようなラインごとのリセット動作を、シャッタの走行に合わせた速度で1ラインずつ行うことで静止画像用のリセット走査を行う事ができる。
上記本発明の実施の形態は、上述のXYアドレス型の増幅型撮像素子に限られず、XYアドレス型のMOS型撮像素子の適用することもできる。上述した図12に示した電子シャッタ用のMOS型撮像素子で高速のリセット走査は、以下のように行われる。
まず、リセット用水平走査回路HSRReset 内の図示しない水平走査レジスタにすべてのリセット用水平スイッチをオンする回路と端子ALLsetを設け、それを設定することでリセット用垂直走査回路VSRReset から延びるリセット用垂直信号線を読みだし電位Vsigにする。そして、リセット用垂直走査回路VSRReset にスタートパルスφVSTrと高速の走査クロックVCKL1r、2rを入力すれば、同様に各ラインのフォトダイオードPDijをリセット走査することができる。なお、水平走査レジスタにダイナミックシフトレジスタ回路を使用した場合は、スタートパルスφVSTrと2相の走査クロックVCKL1r、2rをすべてハイレベルにすることで短時間にすべての水平スイッチをオンさせることができ、前述のような付加回路(すべてのリセット用水平スイッチをオンする回路)を水平走査レジスタに設けなくとも同様のことができる。