JPH1141523A

JPH1141523A - 撮像装置

Info

Publication number: JPH1141523A
Application number: JP9192125A
Authority: JP
Inventors: Masahiro Jiyuen; 正博壽圓
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1997-07-17
Filing date: 1997-07-17
Publication date: 1999-02-12
Anticipated expiration: 2017-07-17
Also published as: JP3988215B2; US6542194B1

Abstract

(57)【要約】【課題】スミアが発生しない動画撮影を行うことがで
き、さらに、十分な精度のシャッタ動作で静止画撮影も
行うことができる撮像装置を提供する。【解決手段】受光した光を電荷として蓄積する撮像素子
と、撮像素子を遮光するように走行するシャッタ手段
と、シャッタ手段の走行速度に合わせて撮像素子の電荷
蓄積開始走査を行う第一の走査手段と、撮像素子に蓄積
された電荷の読み出し走査を行う第二の走査手段と、第
一の走査手段及び該第二の走査手段の走査と該シャッタ
手段の走行を制御する制御手段とを有することを特徴と
する撮像装置が提供される。この撮像装置で静止画像を
撮影するときに、上記制御手段が前記第一の走査手段の
走査開始時期と前記シャッタ手段の走行開始時期を制御
することによって、露光時間を調節する。また、撮像素
子は、例えばＸＹアドレス型の撮像素子である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像素子により撮
影を行い、その撮像素子が受光する光の蓄積時間によっ
て露出が制御される撮像装置に関し、さらに、撮像素子
を遮光するシャッタを備えた撮像装置に関する。

【０００２】

【従来の技術】固体撮像素子を使用した電子カメラで
は、撮像素子の感光部の光電荷の蓄積時間を制御して露
出制御を行う電子シャッタが使用される。この種の電子
シャッタの実現方式は、撮像素子によって異なる。例え
ば、図１１（ａ）に示すようなインターライン（ＩＴ）
型ＣＣＤ（電荷結合素子）においては、感光部Ａのフォ
トダイオードで所定の時間光電荷を蓄積し、その信号電
荷を垂直転送部Ｂへ転送する。そして、垂直転送部Ｂか
らの信号電荷を、さらに水平転送部Ｃで出力回路Ｄに転
送し、読み出すことによって電子シャッタを実現してい
る。

【０００３】このとき、感光部Ａから垂直転送部Ｂへの
蓄積電荷の転送の際に、感光部Ａからの漏れ電荷等によ
るスミア（強い光が入ると垂直に白線が見える現象）が
発生するという問題があることが知られている。

【０００４】また、図１１（ｂ）に示すようなフレーム
転送（ＦＴ）型ＣＣＤでは、画素をリセット、即ち画素
の蓄積電荷量をゼロにした後に所定の露光時間経過後、
感光部Ａの電荷を蓄積部Ｅに高速で転送し、さらに、水
平転送部Ｃ及び出力回路Ｄに転送することで、電子シャ
ッタを実現している。

【０００５】しかし、上記ＦＴ−ＣＣＤの場合、蓄積部
Ｅへの転送中にも光を受光してしまい、スミアの発生が
抑えられない。特に、光電荷蓄積時間とＣＣＤ一段あた
りの蓄積部Ｅへの信号転送時間との比が、信号とスミア
との比になるので、スミアを十分抑圧しての高速の電子
シャッタは実現しにくいという問題点がある。

【０００６】このスミアの問題を解決する方法として、
ＩＴ−ＣＣＤの垂直転送部Ｂに必要分の蓄積部（図示せ
ず）を設け、信号電荷を垂直転送部Ｂから蓄積部へ高速
に転送することによって、感光部Ａと隣接していてスミ
アを発生する垂直転送部Ｂにとどまる時間を極力少なく
することが行われている。しかしながら、このような構
造を取ると、チツプ面積が増大する問題点がある。ま
た、画素数が多くなり、垂直転送段数が増えると短時間
に蓄積部に転送するのが困難になったり、消費電力が大
きくなったりする問題点がある。

【０００７】一方、電子カメラに、いわゆるＸＹアドレ
ス型の走査方法を採る増幅型撮像素子やＭＯＳ型撮像素
子を用いて電子シャッタを実現するとき、まず、画素毎
に又はライン毎に画素をリセット走査（画素の蓄積電荷
量を一旦ゼロにする走査）し、その後、一画素又はライ
ン毎にそれぞれ所定の時間を経過してから信号読み出し
の走査を行うことで実現できることが知られている。

【０００８】図１２は、特開昭５５−１４５４８１で開
示されているＸＹアドレス型のＭＯＳ型撮像素子の例で
ある。図１２の撮像素子は、垂直走査回路（ＶＳＲ）と
して、信号読みだし走査回路（ＶＳＲSignal）とリセッ
ト走査回路（ＶＳＲReset ）の２回路が設けられ、リセ
ット走査回路で先にリセット走査し、所定の時間ずらし
て、信号読みだし走査回路で読み出し走査することによ
って電子シャッタを実現している。

【０００９】また、特開平４−６１３５７で開示されて
いるＸＹアドレス型の増幅型撮像素子では、１つの垂直
走査回路でリセット走査と信号読み出し走査を時分割で
行うことで電子シャッタを実現している。

【００１０】しかし、このような電子シャッタは画面の
上部と下部で露光時点が画面の走査に要した時間だけず
れるという問題がある。従って、高速に信号出力の走査
ができないと、特に画素数が多い場合、このずれが問題
となり、電子シャッタの使用が制限されるという問題が
ある。

【００１１】さらに、静止画像を撮影する電子カメラに
おいては、光学的に光の入射を遮る機械式シャッタを必
要な時間だけ開くことで露出時間制御を行うことができ
る。しかし、シャッタが閉じた状態では通常の動画撮影
ができないので、撮影に先立って被写体をモニタするた
めには別にファインダー光学系が必要である。

【００１２】一方、静止画像を撮影し、その画像信号の
読み出し期間だけシャッタを閉じておき、その前後では
シャッタを開いて動画撮影する例が、米国特許第４５３
５３６３号に開示されている。本発明を実現するとき、
ＩＴ−ＣＣＤ撮像素子を用いると、ＩＴ−ＣＣＤの画素
に蓄積された電荷は一括してリセットされ、読み出しも
一括して行われ、電荷はＩＴ−ＣＣＤの感光部から遮光
されている垂直転送部に読み出される。従って、ＩＴ−
ＣＣＤの垂直転送部に電荷がある時間のみＩＴ−ＣＣＤ
を簡単なシャッタ構造体、例えば回転シャッタなどで遮
光すれば、スミアの発生を防ぐことが可能である。一
方、ＦＴ−ＣＣＤにおいて同様の事を行うには、全画素
同時に遮光する必要があり、絞り兼用のレンズシャッタ
などの特殊なものでしか対応できない。しかしながら、
両者とも動画像撮影時のスミアの問題は解決していな
い。

【００１３】一方、ＸＹアドレス型の撮像素子において
は、読み出し時点が画素又はライン毎に異なっており、
読み出し時のみ遮光するシャッタを閉じる有効な手段は
知られていない。特に、ＸＹアドレス型の増幅型撮像素
子においては、電子シャッタを行ってもスミアの発生が
ないという利点があるので、動画撮影時においてもスミ
アが発生しない。しかしながら、それを有効に活用した
撮像装置は知られてない。

【００１４】

【発明が解決しようとする課題】そこで、本発明の目的
は、スミアが発生しない動画撮影を行うことができ、さ
らに、十分な精度のシャッタ動作で静止画撮影も行うこ
とができる撮像装置を提供することである。

【００１５】

【課題を解決するための手段】上記目的を達成する本発
明の撮像装置の第一の構成は、受光した光を電荷として
蓄積する撮像素子と、該撮像素子を遮光するように走行
するシャッタ手段と、該シャッタ手段の走行速度に合わ
せて該撮像素子の電荷蓄積開始走査を行う第一の走査手
段と、該撮像素子に蓄積された電荷の読み出し走査を行
う第二の走査手段と、該第一の走査手段及び該第二の走
査手段の走査と該シャッタ手段の走行を制御する制御手
段とを有することを特徴とする撮像装置である。

【００１６】本構成により、動画撮影に加えて静止画撮
影を行うことができ、静止画撮影のためにシャッタ手段
を走行させるとき、撮像素子の全領域において、均一な
露光時間による静止画撮影を行うことができる。

【００１７】また、本発明の撮像装置の第二の構成は、
上記第一の構成において、前記制御手段が、静止画像を
撮影するときに、前記第一の走査手段の走査開始時期と
前記シャッタ手段の走行開始時期を制御することによっ
て、露光時間を調節することを特徴とする撮像装置であ
る。

【００１８】本構成により、さらに、静止画撮影におけ
る露光時間を任意に調節することが可能となる。

【００１９】また、本発明の撮像装置の第三の構成は、
上記第二の構成において、前記露光時間が、前記静止画
像撮影前に、前記第一の走査手段の走査後、前記シャッ
タ手段が走行されずに、前記第二の走査手段の走査によ
り読み出される電荷の出力レベルに応じて設定されるこ
とを特徴とする撮像装置である。

【００２０】本構成により、さらに、動画撮影時に読み
出される電荷の出力レベルに基づいて被写体の測光が行
われ、この測光に基づいて静止画撮影時の露光時間を設
定することができるまた、本発明の撮像装置の第四の構
成は、上記第一乃至第三の構成において、前記制御手段
が、前記第一の走査手段の走査速度の特性を、前記シャ
ッタ手段の走行速度の変化特性に合わせるように制御す
ることを特徴とする撮像装置である。

【００２１】本構成により、さらに、シャッタ手段の走
行速度が一定でない場合であっても、静止画撮影時に一
定の露光時間を確保することができる。

【００２２】また、本発明の撮像装置の第五の構成は、
上記第一乃至第四の構成において、前記制御手段が、前
記第二の走査手段の走査速度を、前記第一の走査手段の
走査速度より遅くなるように制御することを特徴とする
撮像装置である。

【００２３】本構成により、さらに、読み出し走査を精
度良く行うことができる。

【００２４】また、本発明の撮像装置の第六の構成は、
上記第一乃至第五の構成において、前記制御手段が、前
記シャッタ手段が走行して遮光された前記撮像素子の領
域から、蓄積された電荷を順次読み出すように、前記第
二の走査手段の走査開始時期を制御することを特徴とす
る撮像装置である。

【００２５】本構成により、さらに、シャッタ手段の走
行が終了する前から読み出し走査を開始することが可能
となる。

【００２６】また、本発明の撮像装置の第七の構成は、
上記第二乃至第六の構成において、前記制御手段が、前
記第一の走査手段の走査開始を指示する走査開始信号
と、前記シャッタ手段の走行開始を指示する走行開始信
号を発生し、該走査開始信号と該走行開始信号の発生時
期は、該走行開始信号の発生時期から前記シャッタ手段
の走行開始時期までの遅れ時間とあらかじめ設定された
露光時間とに基づいて設定されることを特徴とする撮像
装置である。

【００２７】本構成より、さらに、静止画撮影時の露光
時間を正確に制御することが可能となる。

【００２８】また、本発明の撮像装置の第八の構成は、
上記第一乃至第七の構成において、前記第一の走査手段
及び前記第二の走査手段により走査される前記撮像素子
の走査ラインと、前記シャッタ手段の走行により遮光さ
れる前記撮像素子の走査ラインはほぼ平行であることを
特徴とする撮像装置である。

【００２９】本構成により、さらに、撮像素子の全領域
において、均一な露光時間を確保することができる。

【００３０】また、本発明の撮像装置の第九の構成は、
上記第一乃至第八の構成において、前記第二の走査手段
の走査により読み出された電荷を画像として処理する画
像処理手段と、該画像処理手段によって処理された画像
を表示する画像表示手段とを有し、該画像表示手段は、
前記シャッタ手段を走行させず、前記第一の走査手段と
前記第二の走査手段の走査を交互に繰り返すことにより
得られる画像を動画像として表示することを特徴とする
撮像装置である。

【００３１】本構成により、さらに、撮影された動画を
モニターすることができる。

【００３２】また、本発明の撮像装置第十の構成は、上
記第九の構成において、前記制御手段が、前記第一の走
査手段と前記第二の走査手段を同じ速度で走査させ、前
記第一の走査手段と前記第二の走査手段の走査開始時期
を制御することによって露光時間を調節することを特徴
とする撮像装置である。

【００３３】本構成により、さらに、動画撮影時の露光
時間を任意に調節することが可能となる。

【００３４】また、本発明の撮像装置の第十一の構成
は、上記第一乃至第十の構成において、前記シャッタ手
段が、少なくとも１枚のシャッタ幕を有するフォーカル
プレーン型のシャッタであることを特徴とする撮像装置
である。

【００３５】本構成により、さらに、電荷蓄積開始走査
に対応した撮像素子の遮光を行うことができる。

【００３６】また、本発明の撮像装置の第十二の構成
は、上記第一乃至第十一の構成において、前記撮像素子
が、ＸＹアドレス型撮像素子であることを特徴とする撮
像装置である。

【００３７】本構成により、さらに、シャッタ手段の走
行に対応した電荷蓄積開始走査を行うことができる。

【００３８】また、本発明の撮像装置の第十三の構成
は、上記第十二の構成において、前記撮像素子が、増幅
型撮像素子であることを特徴とする撮像装置である。

【００３９】本構成により、さらに、スミアのない画像
を撮影することができる。

【００４０】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。しかしながら、本発明の技術的範囲がこの
実施の形態に限定されるものではない。

【００４１】本発明の実施の形態における撮像装置は、
その撮像素子として垂直走査手段と水平走査手段を有す
るＸＹアドレス型の撮像素子が用いられる。そして、そ
の垂直走査手段は、後述するように、画素の蓄積電荷量
を一旦ゼロにリセットし、その時点から電荷の蓄積が開
始される電荷蓄積開始走査（以下リセット走査という）
を行うリセット走査回路と、画素が蓄積した電荷の読み
出し走査を行う読み出し走査回路とを有し、リセット走
査と読み出し走査をその位相をずらして交互に行うこと
により、動画像の撮影が行われる。

【００４２】さらに、本発明の実施の形態における撮像
装置は、上記撮像素子を遮光するためのフォーカルプレ
ーン型シャッタの後幕に相当するシャッタ幕を有するシ
ャッタ手段が設けられる。このシャッタ手段は十分な早
さの走行速度で撮像素子を遮光でき、画面の上下のシャ
ッタ時点の違いも許容範囲にあるものとした。

【００４３】このような撮像装置での静止画撮影動作の
原理を図１、２（ａ）、２（ｂ）、を用いて説明する。

【００４４】図１は、静止画撮影において、撮像素子の
各画素の蓄積電荷量をゼロにするリセット走査が行われ
ているリセット走査位置と遮光が開始されるシャッタ先
端位置を模式的に示したものである。図１によれば、メ
カニカルフォーカルプレーンシャッタ１の開口部４内に
配置されている撮像面５上のシャッタ先端位置２とリセ
ット走査位置３は、所定の間隔をおいて撮像面５の下か
ら上へ移動する。このとき、撮影される画像は撮影レン
ズによって上下が逆になっているため、画像の走査方向
としては、画像上部から下部へリセット走査及びシャッ
タ走行が行われる。そして、シャッタ１は、シャッタ先
端位置２とリセット走査位置３とがほぼ平行になって移
動するように配置される。

【００４５】図２（ａ）は、リセット走査位置３、シャ
ッタ先端位置２及び撮像素子の画素の読み出し位置６と
時間との関係を示す。縦軸は撮像面５の垂直方向の位置
を示し、例えば、走査しているラインが出力画面の最上
ラインから何ライン目であるか、シャッタの遮光してい
る範囲が何ライン目であるかを示している。また、図２
（ｂ）は静止画撮影中に撮像素子の垂直走査手段に供給
されるクロック周波数を示す。

【００４６】なお、通常は、シャッタ幕が開かれた状態
（走行していない）で動画撮影が行われ、上述したよう
な電子シャッタモード、即ち電荷蓄積時間制御により露
出制御が行われる。そして、静止画撮影時の露光時間即
ち電荷蓄積時間Ｔexは、動画撮影時の読み出し走査によ
って読み出される電荷の出力レベルに基づいて設定され
る。

【００４７】図２（ａ）において、静止画像撮影に際し
ては、シャッタ幕の走行に同期した早さで、時刻ｔrsか
ら時間Ｔrnの間に前述の画素のリセット走査が行われ
る。そして、所定の露光時間Ｔexから計算される所定時
刻ｔasでシャッタ幕走行が開始され、遮光が行われる。
従って、撮像素子の画素がリセット走査されてから、シ
ャッタ幕により遮光されるまでの時間Ｔｅｘが露光時間
になる。

【００４８】そして、遮光時間Ｔdk内において、シャッ
タ幕が走行して遮光が完了した画素の部分から画素が蓄
積した電荷の読み出し走査が行われる。走査クロックと
時間の関係は、図２（ｂ）にあるように、時間Ｔrn中は
撮像素子の垂直走査手段には高い周波数のクロックが供
給され、高速にリセット走査できるようにし、時間Ｔrn
以降は低い周波数のクロックを供給することによって、
蓄積された電荷をゆっくり読み出せるようにする。

【００４９】また、図示されないが、静止画像の読み出
しが完了した後に、シャッタ手段は光路を開き通常の動
画撮影に移行するようにすることもできる。

【００５０】また、図３（ａ）、（ｂ）は、シャッタ幕
の走行速度が一定でない場合における図２に対応する図
である。本発明の実施の形態で用いられるフォーカルプ
レーン型シャッタのシャッタ幕走行は、その走行速度が
一定でない場合がある。このような場合に、リセット走
査速度が図２の如く一定であると、画面の上下で露出時
間が異なるという不都合が生じる。従って、例えば、撮
像素子の垂直走査手段にリセット走査の走査クロック周
波数を変調するクロック変調回路が設けられ、クロック
周波数を変調してリセット走査の走査速度の特性を、シ
ャッタ幕の走行速度の変化特性に合わせることによって
一定の露出時間Ｔexが維持される。例えば、図３（ａ）
では、通常見られるようにシャッタ幕走行のはじめが遅
く、だんだん早くなり、ほぼ一定となって走行が終了す
る場合を模式的に示している。そして、図３（ｂ）は走
行速度の変化に合わせるように走査クロックを変調した
場合のクロック周波数の変化を示す。この場合も、上記
図２（ａ）、（ｂ）同様に、リセット走査に続いて遮光
のためのシャッタ幕走行が開始され、遮光がされた画素
の部分からゆっくりと蓄積された電荷が読み出される。

【００５１】さらに、シャッタ幕走行の助走を長くした
り、適当なダンパー機構を用いるなどして速度の変動を
軽減することができる。

【００５２】図４は、上記原理に基づいて動作する撮像
素子とシャッタを有する本発明の実施形態における撮像
装置のブロック図である。図４によれば、撮影レンズ４
１はレンズ駆動部４２によって絞り制御、ズーム制御、
フォ一カス制御などが行われる。シャッタ４３はフォー
カルプレーン型のシャッタであって、通常の一眼レフカ
メラに使用されるフォーカルプレーンシャッタの後膜に
相当する部分を有している。そして、シャッタ４３はシ
ャッタ駆動部４４によって、上述の原理のごとく、動画
撮影時又は画像モニター時は開放されており、静止画撮
影時に閉じるように制御される。

【００５３】撮像素子４５はＸＹアドレス型撮像素子で
あって、後述するように、読み出し走査回路と画素リセ
ット走査回路を内蔵している。そして、撮像素子４５に
は、パルス発生部４６から走査クロック及び後述する所
定の制御パルスが供給される。また、パルス発生部４６
によって発生された走査クロックのうち垂直走査用のク
ロックは、垂直駆動変調部４７によって、上述の原理の
ごとく、クロック周波数が所定の周波数に変調されて、
撮像素子４５に供給される。さらに、パルス発生部４６
は、信号処理部４８にもクロック信号を供給する。

【００５４】撮像素子４５が蓄積した電荷である出力信
号は、信号処理回路４８において、所定の画像処理が施
され、映像信号として映像信号バス５４に供給される。
そして、映像信号バス５４上の映像信号は映像表示部４
９にモニター表示される。さらに、映像バス５４上の映
像信号は信号記録部５０に記録される。

【００５５】また、映像信号検出部５１は、映像信号バ
ス５４上の映像信号から映像信号のデータ容量や、色信
号の白バランスのずれ、映像信号の高周波成分などを検
出して、制御データバス５５を通じてＣＰＵ５２に検出
結果を送る。

【００５６】ＣＰＵ５２は撮像装置のコントロール用の
制御手段であって、指示部５３から入力された撮影者の
指示に従って、撮像装置の各部をコントロールする。さ
らに、ＣＰＵ５２は、映像信号検出部５１からの検出結
果を受けてレンズ駆動部４２、シャッタ駆動部４４、ク
ロック発生部４６により動画撮影時、静止画撮影時の露
出制御、オートフォーカス制御を行う。さらに、ＣＰＵ
５２は、信号処理部４８を制御して映像信号の白バラン
スや感度設定を制御する。

【００５７】図５は、本発明の実施の形態の撮像装置に
おける特徴的な静止画撮影時の動作のフローチャートで
ある。

【００５８】撮像装置の電源が入れられると、以下のプ
ログラムシーケンスが開始される。まず、撮像装置の初
期化（Ｓ１）が行われる。そして、図示しないレリーズ
ボタンが撮影者によって押されることによって静止画撮
影モードに進む（Ｓ２）。このとき、レリーズボタンが
押されて静止画撮影の準備が完了しているかどうかが調
ベられる。これは、前回の静止画撮影における本フロー
チャートのステップＳ４以降の動作が終了していない場
合があるからである。従って、ステップＳ２においてＹ
ｅｓならば、静止画撮影のシーケンスに進み（Ｓ４以
降）、Ｎｏならぱ動画撮影モードで動画撮影を行う（Ｓ
３）。なお、動画撮影中は、定期的又は非定期的にイン
タラプト処理などを行い、ステップＳ２を実行すること
によって、静止画撮影のシーケンスに入ることができ
る。

【００５９】ステップＳ４以降の静止画撮影において
は、まず、レリーズボタンが押されると、シャッタ動作
などでモニター画面がとぎれるのを防ぐために、表示さ
れているモニター画像をフリーズする（Ｓ４）。その
後、動画撮影又は他の手段で測光されたデータをもとに
静止画撮影の露出値（撮影レンズの絞り値、露出時間）
を決定する（Ｓ５）。その結果を受けて、撮像素子４５
のリセット走査の開始時点とシャッタ走行タイミングを
確定し（Ｓ６）、それに基づいてシャッタ制御が行われ
る（Ｓ７）。

【００６０】シャッタ制御が行われているとき、リセッ
ト走査に続いて、後述シャッタ走行開始遅れを考慮して
シャッタ幕走行が開始されているかが調ベられる（Ｓ
８）、ＮＯならば、一定時間待機し（Ｓ９）、Ｙｅｓな
らば、画像（蓄積電荷）の読み出し走査を開始する。読
み出し走査は、あらかじめ定められたリセット走査より
も遅い走査速度で行われ、読み出された画像信号は、信
号処理部４８を介して信号記録部５０への記録が開始さ
れる（Ｓ１０）。そして、画像読み出しが完了するのを
待って（Ｓ１１、Ｓ１２）、シャッタ膜のチャージを行
い、シャッタ４３を開く（Ｓ１３）。

【００６１】ここで、一般的なフォーカルプレーンシャ
ッタのように、電磁石とバネを使用したシャッタ機構で
は、レリーズボタンからのレリーズ信号の印加に対して
実際にシャッタ幕が走行開始する時点が遅れる現象が知
られている。一方、撮像素子のリセット走査にはそのよ
うな遅れは存在しない。即ち、レリーズボタンが押され
たとき、露光の開始及び終了を指示するためにＣＰＵ５
２から出力されるリセット走査開始信号とシャッタ幕走
行開始信号に対して、リセット走査は電気的な遅れは生
じないが、シャッタ幕走行には機械的な遅れが生じてし
まい、実際の露出時間が変動するという不都合が生じ
る。

【００６２】図６は、この露出時間の変動を説明するた
めの図である。図６（ａ）においては、露出時間Ｔex
が、シャッタ幕のレリーズ信号が出されてからシャッタ
幕の走行が開始するまでの遅れ時間Ｔdsより長い場合を
示す。即ち、リセット走査開始時刻ｔrsから露出時間Ｔ
ex経過時にシャッタ幕のレリーズ信号が出されると、そ
の遅れ時間Ｔdsだけ露出時間が長くなってしまう。従っ
て、この場合は、露出時間Ｔex経過時より遅れ時間Ｔｄ
ｓ分早くにシャッタ幕のレリーズ信号を出すことによ
り、露出時間Ｔexを確保することができる。

【００６３】また、図６（ｂ）は、露出時間Ｔexが、遅
れ時間Ｔdsより短い場合を示す。この場合は、たとえ、
リセット走査開始時刻ｔrsと同時にシャッタ幕のレリー
ズ信号が出されたとしても、露出時間Ｔexは、遅れ時間
Ｔdsとなってしまい、露出時間Ｔexを遅れ時間Ｔdsより
短くできない。従って、このような場合は、図６（ｂ）
に示すように、リセット走査時刻ｔrsより遅れ時間と露
出時間の差だけ早くシャッタ幕のレリーズ信号を出す。
これにより、所定の露出時間Ｔexが確保される。

【００６４】このように、露出時間Ｔexを維持するため
に、上記図５におけるフローチャートのステップＳ６に
おけるリセット走査とシャッタ膜走行のタイミングは、
図７に示すフローチャートのように制御される。

【００６５】シャッタ４３の制御が開始される（Ｓ２
０）と、まず、露出時間Ｔexと遅れ時間Ｔdsの大小関係
が比較され（Ｓ２１）、露出時間Ｔexの方が大きいか同
じ時は、リセット走査を開始し（Ｓ２２）、露出時間Ｔ
exから遅れ時間Ｔdsを引いた時間だけ待機し（Ｓ２
３）、シャッタ膜のレリーズ信号を出す（Ｓ２４）。

【００６６】一方、遅れ時間Ｔdsの方が大きいときは、
先にシャッタ膜のレリーズ信号を出し（Ｓ２５）、遅れ
時間Ｔdsから露出時間Ｔexを引いた時間だけ待機し（Ｓ
２７）、リセット走査を開始するように制御する。

【００６７】ところで、通常の銀塩フィルムによる一眼
レフカメラの銀塩フィルムが配置される位置に撮像素子
ユニットを配置して電子カメラとするカメラバック式の
電子カメラ（以下電子カメラバックという）が知られて
いる。このような電子カメラバックのシャッタには、先
膜と後膜を備えたフォーカルプレーンシャッタが用いら
れ、通常は先幕によって遮光状態にある。

【００６８】従って、このような電子カメラバックに本
発明の実施の形態を適用するには、以下に述べるように
すればよい。即ち、電子カメラバックに、カメラ本体に
設けられたレリーズボタンと同等のレリーズ信号を発生
させる手段が設けられ、レリーズ信号によってシャッタ
駆動部４４が制御される。

【００６９】そして、電子カメラバックの電源投入後又
はシャッタチャージ終了後に、レリーズ信号が発生さ
れ、シャッタ駆動部４４によってシャッターモードがバ
ルブモードにされる。これによって、フォーカルプレー
ンシャッタの先膜だけが走行し、撮像素子は露光状態と
なる。この状態において、動画撮像、映像信号のモニタ
ー又は露出制御が可能となる。

【００７０】さらに、こうような状態で静止画撮影を行
う場合は、まず、電子カメラバック本体に設けられたレ
リーズボタンが押される。これによって、上述のよう
に、画素のリセット走査が行われ、所定時間経過後にバ
ルブモードを解除して、後膜を走行させることによっ
て、静止画撮影が可能となる。シャッターチャージ終了
後は、上記同様にレリーズ信号によってシャッタはバル
ブモードにされ、先膜のみが走行した状態となる。

【００７１】また、上記レリーズ信号によって、シャッ
タモードをバルブモードにする制御が行われる代わりに
非常に長い露出時間が設定される制御が行われてもよ
い。即ち、レリーズ信号が発生すると、上記同様に先膜
だけが走行し、撮像素子は露光状態となる。ここで、レ
リーズボタンが押されると、画素のリセット走査が行わ
れ、且つ露出の強制解除信号が出され、後膜を走行させ
る。これによって、露光が終了し、静止画撮影が可能と
なる。

【００７２】さらに、上述においては、電子カメラバッ
クの電源投入時、及びシャッタチャージ終了時に自動的
にシャッタ４３の先膜だけを走行させ、シャッタ４３を
開状態にするように制御したが、動画撮影を行っていな
い場合は、先膜を走行させなくともよい。そして、静止
画撮影を行うときは、通常の露出制御方法であるシャッ
タ４３の先膜と後膜による露出制御が行われてもよい。

【００７３】図８は、本発明の実施の形態におけるＸＹ
アドレス型の増幅型撮像素子の例である。図８における
撮像素子は、マトリックス状に配置された複数の画素
と、画素を垂直走査及び水平走査するそれぞれ垂直走査
回路ＶＳＲ６１及び水平走査回路ＨＳＲ６５を備えてい
る。そして、ｉ行ｊ列目（ｉ、ｊは整数）の画素は、フ
ォトダイオードＰＤｉｊ、転送スイッチＱＴｉｊ、増幅
用電解効果トランジスタ（ＦＥＴ）ＱＡｉｊ、リセット
用スイッチＱＲＳＴｉｊから構成される。

【００７４】転送スイッチＱＴｉｊ、リセット用スイッ
チＱＲＳＴｉｊはＰチャネル一ＭＯＳスイッチなのでハ
イレベルでオフ、ローレベルでオンする動作をする。ｉ
行目の転送信号はφＴＲｉであって、ｉ行目のフォトダ
イオードＰＤｉｊから増幅用電解効果トランジスタ（Ｆ
ＥＴ）ＱＡｉｊのゲートへの電荷転送を制御する。ｉ行
目のリセット信号はφＲＤｉであって、上記増幅用電解
効果トランジスタ（ＦＥＴ）ＱＡｉｊのゲートのリセッ
ト電位を制御する。リセット用スイッチＱＲＳＴｉｊは
すベて一括してリセット制御信号φＰＧが印加される。

【００７５】ｊ列目のＦＥＴ（ＱＡｉｊ）のソースに
は、共通の電流源ＣＳＶｊと、信号蓄積用スイッチＱＴ
Ｃｓｊ及び暗出力蓄積用スイッチＱＴＣｄｊのそれぞれ
ソース又はドレインの一方とが接続されている。また、
信号蓄積用スイッチＱＴＣｓｊの他方には、信号蓄積コ
ンデンサＣＴｓｊと信号水平走査スイッチＱＨｓｊのソ
ース又はドレインの一方が接続されている。そして、信
号水平走査スイッチＱＨｓｊの他方は出力信号線であっ
て、信号線リセツトスイツチＱＲＳＳと信号用出力アン
プＶＡＳに接続されている。また、暗出力蓄積用スイッ
チＱＴＣｄｊの他方には、暗出力蓄積コンデンサＣＴｄ
ｊと暗出力水平走査スイッチＱＨｄｊのソース又はドレ
インの一方が接続されている。暗出力水平走査スイッチ
ＱＨｄｊの他方は暗出力線であって、暗出力リセットス
イッチＱＲＳｄと暗出力用出力アンプＶＡＤに接続され
ている。

【００７６】垂直走査回路ＶＳＲ６１は、信号読みだし
走査用レジスタ６２とリセット走査用のレジスタ６３と
パルス合成回路６４を備えている。垂直走査回路ＶＳＲ
６１には上記２つのレジスタの走査クロツクφＣＫＶ１
とφＣＫＶ２が入力される。そして、信号読み出し走査
レジスタ６２には、スタートパルスφＳＴＶＳ、読み出
し画素転送選択パルスφＴＲＳと読み出し電位選択パル
スφＲＤＳが入力される。さらに、リセット走査レジス
タ６３には、スタートパルスφＳＴＶＲ、リセット画素
転送選択パルスφＴＲＲとリセット電位選択パルスφＲ
ＤＲが入力される。

【００７７】垂直走査回路ＶＳＲ６１はスタートパルス
φＳＴＶＳを信号走査開始時に１ライン走査分加え、走
査クロックφＣＫＶ１、２に所定の走査パルスを加える
ことにより順次読み出しラインが選択される。読み出し
画素転送選択パルスφＴＲＳと読み出し電位選択パルス
φＲＤＳは、読み出しラインの転送信号φＴＲｉとリセ
ット信号φＲＤｉのパルス位置を制御する。また、垂直
走査回路ＶＳＲ６１はリセット用スタートパルスφＳＴ
ＶＲをリセット走査開始時に１ライン走査分加え、走査
クロックφＣＫＶ１、２に所定の走査パルスを加えるこ
とにより順次リセットされるラインが選択される。リセ
ット画素転送選択パルスφＴＲＲとリセット電位選択パ
ルスφＲＤＲはリセットラインの転送信号φＴＲｉとリ
セット信号φＲＤｉのパルス位置を制御する。

【００７８】画素の読み出しの基本動作は以下の通りで
ある。読み出しラインに設定されていないｍライン目の
ＦＥＴ（ＱＡｍｎ）のリセット信号φＲＤｍがＦＥＴ
（ＱＡｍｎ）のスレシホールド以下の電圧に固定されて
いる（ｍ、ｎは整数）。垂直走査回路ＶＳＲ６１で選択
されたｉライン目の画素の読み出しは、リセット信号φ
ＲＤｉが読み出し電位に設定され、転送スイッチＱＴｉ
ｊが一旦オン、オフすることにより、ＦＥＴ（ＱＡｉ
ｊ）のゲ一トが読み出し電位に設定される。この時点で
信号φＴｄが加えられ、暗出力蓄積用スイッチＱＴＣｄ
ｊがオン、オフして暗出力が暗出力蓄積コンデンサＣＴ
ｄｊに蓄積される。

【００７９】その後、転送信号φＴＲｉを加えて転送ス
イッチＱＴｉｊをオンしてフォトダイオードＰＤｉｊの
信号をＦＥＴ（ＱＡｉｊ）のゲートに転送する。そし
て、転送スイッチＱＴｉｊをオフしてから信号φＴｓを
加え、信号蓄積スイッチＱＴＣｓｊをオン、オフして信
号蓄積コンデンサＣＴｓｊに信号出力が蓄積される。こ
れらの動作はいわゆる水平ブランキング期間に行われ
る。

【００８０】信号蓄積コンデンサＣＴｓｊと暗出力蓄積
コンデンサＣＴｄｊに蓄積された信号は、水平走査回路
ＨＳＲ６５によって選択されたそれぞれ信号用水平走査
スイッチＱＨｓｊと暗出力用水平走査スイッチＱＨｄｊ
をオン、オフすることによって信号電圧として出力され
る。その後、それぞれの水平信号線リセットスイッチＱ
ＲＳＳ、ＱＲＳＤに信号φＲＳＨを印加することによっ
て、１画素転送するごとにリセットされ、次の画素の信
号の転送に備える。出力された信号は外部回路で引き算
され、暗信号の固定パターンノイズなどを除去した信号
とする。このように、垂直走査回路ＶＳＲ６１で読み出
しラインを走査し、１ライン毎に上記の動作を繰り返す
ことにより、１画面の信号が得られる。

【００８１】図９は、電子シャッタ動作時のパルスのタ
イミングチャートである。図８において、ｉライン目は
信号読み出しライン、ｋライン目はリセットライン、ｍ
ライン目は信号蓄積中のラインとする。図９はライン選
択に関わる水平ブランキング期間ＢＬＫを中心に図示し
ている。また、それぞれの電圧レベルは必要な振幅とＤ
Ｃレベルに調整されているものとする。

【００８２】垂直走査回路ＶＳＲ６１には、垂直走査ク
ロックφＣＫＶ１、２が供給され、垂直走査クロックφ
ＣＫＶ２の立ち上がりがライン切り替わり位置（Ｔｃ
ｈ）になる。信号読み出しライン（ｉライン）では、読
み出し用スタートパルスφＳＴＶＳによって信号読み出
し走査レジスタ６２が走査を開始する。ｉライン目が読
み出しラインとして選択されると、読み出し画素転送選
択パルスφＴＲＳと読み出し電位選択パルスφＲＤＳが
読み出し走査レジスタ６２に与えられ、撮像素子の動作
に必要な信号振幅やＤＣレベルに整形されて、それぞれ
転送信号φＴＲｉ及びリセット信号φＲＤｉとして出力
される。

【００８３】同様に、リセットライン（ｋライン）で
は、リセット用スタートパルスφＳＴＶＲによってリセ
ット走査レジスタ６３が走査を開始する。ｋライン目が
リセットラインとして選択されると、リセット画素転送
選択パルスφＴＲＲ及びリセット電位選択パルスφＲＤ
Ｒがリセット走査レジスタ６３に与えられ、撮像素子の
動作に必要な信号振幅やＤＣレベルに整形されて、それ
ぞれ転送信号φＴＲｋ及びリセット信号φＲＤｋとして
出力される。ここで、転送スイッチＱＴｉｊ、ＱＴｋｊ
及びリセット用スイッチＱＲＳＴｉｊ、ＱＲＳＴｋｊは
Ｐチャネル−ＭＯＳスイッチなのでハイレベルでオフ、
ローレベルでオンする動作をする。また、リセット用ス
イッチＱＲＳＴは通常オンしていて、信号の読み出し期
間のみにオフするように動作する。

【００８４】ここで、動画撮影時に電子シャッタ動作を
させるには、信号読み出しライン（ｉライン）の走査に
先だってリセットライン（ｋライン）の走査を行えばよ
く、この撮像素子では、読み出し用スタートパルスφＳ
ＴＶＳに露光時間分先だって、リセット用スタートパル
スφＳＴＶＲを加えればよい。ただし、露光時間は走査
クロックの関係でクロック周期の整数倍の制御間隔とな
り、画面全体のリセットと信号読み出しに１フレーム期
間かかる。

【００８５】また、ｉライン及びｋライン以外のｍライ
ンは電荷蓄積ラインであって、ｍラインに供給されるリ
セット信号φＲＤｍ及び転送信号φＴＲｍは、それぞれ
ローレベル及びハイレベルに維持されているので、リセ
ット用スイッチＱＲＳＴはオン状態、転送スイッチＱＴ
はオフ状態のままである。

【００８６】このときの画素ラインのリセットと画素信
号の読み出しは次のようになる。即ち、リセット信号φ
ＲＤｋが、読み出し電位選択パルスφＲＤＲによって読
み出し電位のハイレベルにされ、リセット制御信号φＰ
Ｇがハイレベルとなると、リセット用スイッチＱＲＳＴ
ｋｊがオフされ、ＦＥＴ（ＱＡｋｊ）のゲートが読み出
し電位に設定される。その後、リセット画素選択パルス
φＴＲＲによって転送信号φＴＲｋをローレベル、続い
てハイレベルにすると、転送スイッチＱＴｋｊがオン、
オフして、フォトダイオードＰＤｋｊの電荷がＦＥＴ
（ＱＡｋｊ）のゲートに転送され、フォトダイオードＰ
Ｄｋｊがリセットされる。その後、リセット信号φＲＤ
ｋがＦＥＴ（ＱＡｋｊ）のシャットオフ電位以下のロー
レベルに設定され、リセット制御信号φＰＧがローレベ
ルとなると、リセット用スイッチＱＲＳＴｋｊがオンし
て、ＦＥＴ（ＱＡｋＪ）がシャツトオフすると同時にそ
のゲートにある電荷を放電してリセットする。

【００８７】一方、その期間、信号読み出しラインｉで
はリセット信号φＲＤｉがシャットオフ電位に固定さ
れ、ＦＥＴ（ＱＡｉｊ）もシャットオフしている。ｋラ
インのリセットが終了後、読み出し電位選択パルスφＲ
ＤＳによってリセット信号φＲＤｉが読み出し電位にさ
れ、リセット制御信号φＰＧがハイレベルになると、リ
セット用スイッチＱＲＳＴｉｊがオフされ、ＦＥＴ（Ｑ
Ａｉｊ）のゲートが読み出し電位に設定される。ここ
で、信号φＴｄによって暗出力蓄積用スイッチＱＴＣｄ
ｊをオン、オフして暗出力蓄積コンデンサＣＴｉｊに暗
信号が蓄積される。この後、読み出し画素選択パルスφ
ＴＲＳによって転送信号φＴＲｉがローレベルとなり、
転送スイッチＱＴｉｊがオンして、フォトダイオードＰ
Ｄｉｊの電荷がＦＥＴ（ＱＡｉｊ）のゲートに転送され
る。さらに、転送信号φＴＲｉがハイレベルになると、
転送スイッチＱＴｉｊがオフされる。そして、信号φＴ
ｓによって信号蓄積用スイッチＱＴＣｓｊをオン、オフ
して光信号が信号蓄積コンデンサＣＴｓｊに蓄積され
る。その後、読み出し電位選択パルスφＲＤＳによって
リセット信号φＲＤｉはローレベルにされ、ＦＥＴ（Ｑ
Ａｉｊ）もシャットオフされる。この間（リセット信号
φＲＤｉがハイレベルである間）、水平走査クロックφ
ＣＫＨ１は水平走査回路６５に供給されない。そして、
その後、信号蓄積コンデンサＣＴｓｊ、暗出力蓄積コン
デンサＣＴｄｊに蓄積されたそれぞれ光信号Ｈsig と暗
信号Ｈdkは水平走査回路６５と水平スイッチφＱＨｊで
走査され、出力される。

【００８８】図１０は、本撮像素子における静止画撮影
時のリセット走査のタイミングチャートである。このと
き、読み出しスタートパルスφＳＴＶＳ、読み出し画素
転送選択パルスφＴＲＳ、リセット電位選択パルスφＲ
ＤＳは信号読み出し走査レジスタ６２に加えられず、信
号読み出し用の信号は画素には加えられない。信号φＴ
ｓ、φＴｄや水平走査回路６５内のシフトレジスタなど
の読み出し回路についても動作していてもかまわない
が、動作させる必要はない。

【００８９】図１０のｋ番目のラインの選択期間では、
リセット電位選択パルスφＲＤＲによってリセット信号
φＲＤｋが、ＦＥＴ（ＱＡｋｊ）のカットオフ電位をロ
ーレベルから読み出し電位のハイレベルにする。さら
に、リセット制御信号φＰＧをハイレベルすることによ
って、オンしていたリセット用スイッチＱＲＳＴｋｊが
オフされると、ＦＥＴ（ＱＡｋｊ）が読み出し電位に固
定される。その後、リセット画素転送選択パルスφＴＲ
Ｒによって、転送信号φＴＲｋがローレベル、続いてハ
イレベルにされると、それに応じて転送スイッチＱＴｋ
ｊがオン、オフされ、ＦＥＴ（ＱＡｋｊ）のゲートにフ
ォトダイオードＰＤｋｊの電荷が転送され、フォトダイ
オードＰＤｋｊがリセットされる。そして、リセット信
号φＲＤｋをローレベルに戻して、リセット制御信号φ
ＰＧをローレベルにすることによりリセット用スイッチ
ＱＲＳＴｋｊがオンされ、ＦＥＴ（ＱＡｋｊ）をカット
オフ電位にする。それと同時にＦＥＴ（ＱＡｋｊ）のゲ
ート上の電荷は放電し、ｋラインのリセット動作が終了
する。選択ラインが走査され、ｉライン目が選択された
場合も同様の動作でラインのリセットが行われる。

【００９０】このようなラインごとのリセット動作を、
シャッタの走行に合わせた速度で１ラインずつ行うこと
で静止画像用のリセット走査を行う事ができる。

【００９１】上記本発明の実施の形態は、上述のＸＹア
ドレス型の増幅型撮像素子に限られず、ＸＹアドレス型
のＭＯＳ型撮像素子の適用することもできる。上述した
図１２に示した電子シャッタ用のＭＯＳ型撮像素子で高
速のリセット走査は、以下のように行われる。

【００９２】まず、リセット用水平走査回路ＨＳＲRese
t 内の図示しない水平走査レジスタにすべてのリセット
用水平スイッチをオンする回路と端子ＡＬＬｓｅｔを設
け、それを設定することでリセット用垂直走査回路ＶＳ
ＲReset から延びるリセット用垂直信号線を読みだし電
位Ｖsiｇにする。そして、リセット用垂直走査回路ＶＳ
ＲReset にスタートパルスφＶＳＴｒと高速の走査クロ
ックＶＣＫＬ１ｒ、２ｒを入力すれば、同様に各ライン
のフォトダイオードＰＤｉｊをリセット走査することが
できる。なお、水平走査レジスタにダイナミックシフト
レジスタ回路を使用した場合は、スタートパルスφＶＳ
Ｔｒと２相の走査クロックＶＣＫＬ１ｒ、２ｒをすべて
ハイレベルにすることで短時間にすべての水平スイッチ
をオンさせることができ、前述のような付加回路（すべ
てのリセット用水平スイッチをオンする回路）を水平走
査レジスタに設けなくとも同様のことができる。

【００９３】

【発明の効果】以上説明したとおり、本発明の撮像装置
によれぱ、動画撮影時においては、フォ一カルプレーン
シャッタを開いたまま画素の光電荷蓄積時間制御で露出
制御して動画像撮影を行うことができる。

【００９４】そして、静止画撮影においては、フォーカ
ルプレーンシャッタのシャッタ膜走行に合わせて画素の
リセット走査（蓄積電荷をゼロにする走査）を行うこと
によって、全画素が一定の露出時間での静止画撮影が行
える。また、電荷蓄積時間が露出時間になるようにフォ
一カルプレーンシャッタの走行開始時期を制御してシャ
ッタ膜を走行させ、画素が遮光された後に信号電荷を読
み出すことによって、十分な精度の露出時間制御での静
止画撮影を行うことができる。また、信号読み出し時に
高速読み出しが必要ない。

【００９５】さらに、撮像素子にＸＹアドレス型の増幅
型撮像素子を用いれば、動画撮影時にもスミアを発生す
ることがない。

【図面の簡単な説明】

【図１】静止画撮影における撮像面のリセット走査位置
とシャッタ先端位置を模式的に示したものである。

【図２】リセット走査位置、シャッタ先端位置及び撮像
素子の画素の読み出し位置と時間との関係を示す。

【図３】シャッタの走行速度が一定でない場合における
図２に対応する図である。

【図４】本発明の実施の形態の撮像装置のブロック構成
図である。

【図５】本発明の実施の形態の撮像装置の動作を示すフ
ローチャートである。

【図６】シャッタ幕走行開始の遅れ時間に基づく露出時
間の変動を説明するための図である。

【図７】図５において、シャッタ膜の走行とリセット走
査のタイミングを制御するためのフローチャートであ
る。

【図８】本発明の実施の形態の撮像装置に用いられるＸ
Ｙアドレス型の増幅型撮像素子の説明図である。

【図９】電子シャッタ動作時のパルスのタイミングチャ
ートである。

【図１０】静止画撮影時のリセット走査のタイミングチ
ャートである。

【図１１】従来のＣＣＤの構造の例を示す図である。

【図１２】ＸＹアドレス型のＭＯＳ型撮像素子の例であ
る。

【符号の説明】

４１レンズ部４２レンズ駆動部４３シャッタ４４シャッタ駆動部４５撮像素子４６駆動パルス発生部４７垂直駆動パルス変調部４８信号処理部４９表示部５０信号記録部５１映像信号検出部５２ＣＰＵ５３指示部６１垂直走査回路６２信号読み出し走査レジスタ６３リセット走査レジスタ６４走査パルス合成回路６５水平走査回路

Claims

【特許請求の範囲】

【請求項１】受光した光を電荷として蓄積する撮像素子
と、該撮像素子を遮光するように走行するシャッタ手段と、該シャッタ手段の走行速度に合わせて該撮像素子の電荷
蓄積開始走査を行う第一の走査手段と、該撮像素子に蓄積された電荷の読み出し走査を行う第二
の走査手段と、該第一の走査手段及び該第二の走査手段の走査と該シャ
ッタ手段の走行を制御する制御手段とを有することを特
徴とする撮像装置。
【請求項２】請求項１において、前記制御手段は、静止画像を撮影するときに、前記第一
の走査手段の走査開始時期と前記シャッタ手段の走行開
始時期を制御することによって、露光時間を調節するこ
とを特徴とする撮像装置。
【請求項３】請求項２において、前記露光時間は、前記静止画像撮影前に、前記第一の走
査手段の走査後、前記シャッタ手段が走行されずに、前
記第二の走査手段の走査により読み出される電荷の出力
レベルに応じて設定されることを特徴とする撮像装置。
【請求項４】請求項１乃至３において、前記制御手段は、前記第一の走査手段の走査速度の特性
を、前記シャッタ手段の走行速度の変化特性に合わせる
ように制御することを特徴とする撮像装置。
【請求項５】請求項１乃至４において、前記制御手段は、前記第二の走査手段の走査速度を、前
記第一の走査手段の走査速度より遅くなるように制御す
ることを特徴とする撮像装置。
【請求項６】請求項１乃至５において、前記制御手段は、前記シャッタ手段が走行して遮光され
た前記撮像素子の領域から、蓄積された電荷を順次読み
出すように、前記第二の走査手段の走査開始時期を制御
することを特徴とする撮像装置。
【請求項７】請求項２乃至６において、前記制御手段は、前記第一の走査手段の走査開始を指示
する走査開始信号と、前記シャッタ手段の走行開始を指
示する走行開始信号を発生し、該走査開始信号と該走行開始信号の発生時期は、該走行
開始信号の発生時期から前記シャッタ手段の走行開始時
期までの遅れ時間とあらかじめ設定された露光時間とに
基づいて設定されることを特徴とする撮像装置。
【請求項８】請求項１乃至７において、前記第一の走査手段及び前記第二の走査手段により走査
される前記撮像素子の走査ラインと、前記シャッタ手段
の走行により遮光される前記撮像素子の走査ラインはほ
ぼ平行であることを特徴とする撮像装置。
【請求項９】請求項１乃至８において、前記第二の走査手段の走査により読み出された電荷を画
像として処理する画像処理手段と、該画像処理手段によって処理された画像を表示する画像
表示手段とを有し、該画像表示手段は、前記シャッタ手段を走行させず、前
記第一の走査手段と前記第二の走査手段の走査を交互に
繰り返すことにより得られる画像を動画像として表示す
ることを特徴とする撮像装置。
【請求項１０】請求項９において、前記制御手段は、前記第一の走査手段と前記第二の走査
手段を同じ速度で走査させ、前記第一の走査手段と前記
第二の走査手段の走査開始時期を制御することによって
露光時間を調節することを特徴とする撮像装置。
【請求項１１】請求項１乃至１０において、前記シャッタ手段は、少なくとも１枚のシャッタ幕を有
するフォーカルプレーン型のシャッタであることを特徴
とする撮像装置。
【請求項１２】請求項１乃至１１において、前記撮像素子は、ＸＹアドレス型撮像素子であることを
特徴とする撮像装置。
【請求項１３】請求項１２において、前記撮像素子は、増幅型撮像素子であることを特徴とす
る撮像装置。