JP2008118573A - 撮像装置及びその制御方法及びプログラム及び記憶媒体 - Google Patents

Abstract

【課題】ＣＭＯＳイメージセンサを用いた撮像装置において、良好なＳ／Ｎを保ちつつ、ダイナミックレンジを広くし、且つ動体の静止画撮影に対する適応性も確保する。
【解決手段】マトリクス状に多数の画素が配列された撮像素子と、撮像素子を遮光するように走行するシャッター幕を有するメカニカルシャッターと、撮像素子のマトリクス状の画素のうちの対象行を選択して、行毎に順次行内の画素の電荷リセット動作を行い、行毎に電荷蓄積開始時刻を変更させるリセット走査を行うリセット走査部と、シャッター幕の走行に先行して、リセット走査を対象行を変更して複数回実行させ、リセット走査からシャッター幕により遮光されるまでの間の時間を対象行内の画素の露光時間として制御する制御部とを具備する。
【選択図】図２

Description

本発明は、撮像装置において、メカニカルシャッターと電子シャッターを併用して撮像動作を行う技術に関するものである。

デジタルカメラ等の撮像装置に用いられる撮像素子としては、ＣＣＤ或いはＣＭＯＳイメージセンサが一般的に用いられる。これら撮像素子を用いた撮像装置は、銀塩写真システム、特にネガフィルムと比較するとダイナミックレンジが狭く、高輝度部分や低輝度部分では信号が潰れてしまい階調表現が不十分である。広いダイナミックレンジを確保するには、被写体輝度に対する撮像素子の感度を低下させればよいが、それではＳ／Ｎが低下し画質が劣化してしまう。

そこで、ダイナミックレンジの広い画像を得るための手段として、露出量を異ならせて撮影動作を複数回行い、得られた画像を合成するといった方法も考えられている。しかし、合成する画像の撮影時刻が異なることから、動く被写体を静止画として撮影するには適していない。

ＣＣＤを用いた撮像装置においては、電荷を吐き捨ててから蓄積された電荷を転送するまでの電荷の蓄積時間を制御することで、この撮像素子の出力から得られる画像データの露出状態を制御することができる。この動作を通常電子シャッターと呼んでいる。特許文献１では、この特長を活かしてダイナミックレンジの広い画像を得る方法が開示されている。その内容によると、メカニカルシャッタを開口した後、まずＣＣＤの全画素の電荷を吐き捨て、奇数フィールドは所定時間露光したところで蓄積電荷を転送することで露出状態を制御する。また、偶数フィールドは更に蓄積を継続した後にメカニカルシャッタを閉口することで露出状態を制御する。そして、得られた両フィールド画像を合成することにより画像のダイナミックレンジを拡げる。

この方法ならば、１回の撮影動作で済むことから上記問題は解決されると考えられる。しかし、電荷吐き捨てによる露光開始時刻は全画素同時であるのに対し、メカニカルシャッタによる露光終了時刻はシャッタ走行方向位置によって異なる。そのため、偶数フィールドでは画素によって露出状態が異なるという問題がある。但し、この問題は偶数フィールドの露出制御を奇数フィールドと同様に蓄積電荷の転送によって行うことで回避できると考えられる。
特開平９−２１４８２９号公報 特開平１１−４１５２３号公報

一方、ＸＹアドレス型の撮像素子であるＣＭＯＳイメージセンサは、ＣＣＤに比べて、スミアの発生が無視できるほど小さい、大判化の技術開発が進んでいる、などの利点がある。しかし、ＣＭＯＳイメージセンサの電子シャッター動作では、所謂ローリングシャッタとして行毎に異なるタイミングで電荷蓄積を行っており、全ての画素において同時に蓄積動作を終了させることができない。ＣＭＯＳイメージセンサの電荷蓄積時間を制御して露出制御を行おうとすると、走査線の最初の行と最後の行とで蓄積期間が１フレーム近くずれてしまうため、動く被写体を静止画として撮像するには適していないと考えられる。そのため、ＣＭＯＳイメージセンサの露光終了制御はメカニカルシャッタによって行う必要があり、特許文献１のような構成をとることができない。

ところで、ＣＭＯＳイメージセンサの電子シャッター動作では、電荷の蓄積開始のための各行におけるリセット動作は、各行における蓄積電荷の信号レベルの読み出し動作のタイミングから、電荷の蓄積に要する時間分だけ先駆けて行われることになる。このリセット動作の速度は、蓄積電荷の信号レベルの読み出し動作の走査速度と異ならせることもできる。

これを利用して、特許文献２にはＣＭＯＳイメージセンサのリセット動作をメカニカルシャッタの走行に沿う速度で１ラインずつ行って露出制御を行う構成が開示されている。特許文献２に開示されている構成では、メカニカルシャッタの走行に沿う速度で１ラインずつリセット動作を行って電荷蓄積を開始してから、メカニカルシャッタで遮光し、その後に蓄積電荷の信号レベルの読み出し動作を１ラインずつ行う。リセット動作とメカニカルシャッタの走行の間隔とを調整することで、画像データの露出制御を行うことができる。この方法では、リセット動作をメカニカルシャッタの走行に沿う速度で１ラインずつ行う。そのため、走査線の最初のラインと最後のラインとの蓄積時間のずれは、先幕である遮光羽根（以下、先羽根という）と後幕である遮光羽根（以下、後羽根という）を備えたメカニカルシャッタを用いた場合と同程度にまで改善することができる。この構成によれば、ＣＭＯＳイメージセンサを用いているために動画撮像時のスミアを抑制することができるとともに、高速シャッタが可能となり、ＣＭＯＳイメージセンサにて動く被写体の静止画撮像を行うことが可能となる。

しかしながら、特許文献２においても、ダイナミックレンジの広い画像を得るための方法については言及されていない。

従って、本発明は上述した課題に鑑みてなされたものであり、その目的は、ＣＭＯＳイメージセンサを用いた撮像装置において、良好なＳ／Ｎを保ちつつ、ダイナミックレンジを広くし、且つ動体の静止画撮影に対する適応性も確保することである。

上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、マトリクス状に多数の画素が配列された撮像素子と、前記撮像素子を遮光するように走行するシャッター幕を有するメカニカルシャッターと、前記撮像素子のマトリクス状の画素のうちの対象行を選択して、行毎に順次該行内の画素の電荷リセット動作を行い、行毎に電荷蓄積開始時刻を変更させるリセット走査を行うリセット走査手段と、前記シャッター幕の走行に先行して、前記リセット走査手段に前記リセット走査を対象行を変更して複数回実行させ、前記リセット走査から前記シャッター幕により遮光されるまでの間の時間を前記対象行内の画素の露光時間として制御する制御手段と、を具備することを特徴とする。

また、本発明に係わる撮像装置の制御方法は、マトリクス状に多数の画素が配列された撮像素子と、該撮像素子を遮光するように走行するシャッター幕を有するメカニカルシャッターと、前記撮像素子のマトリクス状の画素のうちの対象行を選択して、行毎に順次該行内の画素の電荷リセット動作を行い、行毎に電荷蓄積開始時刻を変更させるリセット走査を行うリセット走査手段と、を備える撮像装置を制御する方法であって、前記シャッター幕の走行に先行して、前記リセット走査手段に前記リセット走査を対象行を変更して複数回実行させ、前記リセット走査から前記シャッター幕により遮光されるまでの間の時間を前記対象行内の画素の露光時間として制御する制御工程を具備することを特徴とする。

また、本発明に係わるプログラムは、上記の制御方法をコンピュータに実行させることを特徴とする。

また、本発明に係わる記憶媒体は、上記のプログラムを記憶したことを特徴とする。

本発明によれば、ＣＭＯＳイメージセンサを用いた撮像装置において、良好なＳ／Ｎを保ちつつ、ダイナミックレンジを広くし、且つ動体の静止画撮影に対する適応性も確保することが可能となる。

以下、本発明の好適な一実施形態について、添付図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係わる撮像装置の構成を示す図である。

図１において、１０１はマトリクス状に多数の画素が配列された撮像素子でありＣＭＯＳイメージセンサが使用される。１０２はアナログ・フロント・エンド（ＡＦＥ）であり、撮像素子１０１からの信号に対し、アナログ−デジタル変換、ＯＢクランプ、ゲイン可変アンプなどの機能を有する。ＯＢクランプ処理とは、撮像素子の遮光部（オプティカルブラック：ＯＢ）の出力が所定値となるよう信号に対してオフセット調整を行なう処理である。１０３はＤＳＰ（DigitalSignalProseccer）であり、ＡＦＥ１０２からのデータに対して各種補正処理及び現像処理を行なう。またＤＳＰ１０３では、ＲＯＭ１０６、ＲＡＭ１０７等各種メモリの制御、記録媒体１０８への画像データの書き込み処理等が行なわれる。

１０４は、撮像素子１０１、ＡＦＥ１０２、ＤＳＰ１０３にクロック信号や制御信号を供給する駆動信号発生器であり、ＣＰＵ１０５により制御される。

１０５はＤＳＰ１０３、駆動信号発生器１０４の制御、及び測光・測距など不図示の各部を使ったカメラ機能の制御を行なうＣＰＵである。ＣＰＵ１０５には、電源スイッチ１０９、シャッタースイッチ（ＳＷ１）１１０、シャッタースイッチ（ＳＷ２）１１１の各スイッチ、モードダイアル１１２が接続され、それぞれの状態に応じた処理を実行する。

１０６はカメラの制御プログラムや各種補正データを記憶するＲＯＭ、１０７はＤＳＰ１０３で処理される画像データや補正データを一時的に記憶するＲＡＭである。ＲＡＭ１０７はＲＯＭ１０６より高速のアクセスが可能である。

１０８は撮影された画像を保存するコンパクトフラッシュ（登録商標）カード等の記録媒体であり、不図示のコネクタを介してカメラと接続される。

１０９はカメラを起動させるための電源スイッチ、１１０は測光処理、測距処理等の動作開始を指示するシャッタースイッチＳＷ１である。また、１１１はミラー部材１１３及びメカニカルシャッター１１５を駆動し、撮像素子１０１から読み出した信号をＡＦＥ１０２、ＤＳＰ１０３を介して記録媒体１０８に書き込む一連の撮像動作の開始を指示するシャッタースイッチＳＷ２である。１１２はモードダイアルであり、様々なカメラの動作モードを設定するダイアルスイッチである。なお、シャッタースイッチ（ＳＷ１）１１０は、不図示のレリーズボタンの半押しでＯＮするスイッチであり、シャッタースイッチ（ＳＷ２）１１１は、不図示のレリーズボタンの全押しでＯＮするスイッチである。

１１３は撮影光路内に位置するミラー部材であり、撮像装置が非撮影状態（図１に示す状態）にある場合において、撮影レンズ（不図示）を通過した被写体光束のうちの一部の光束は、このミラー部材１１３で反射してファインダ光学系１１４に導かれる。これにより、撮影者は、ファインダ光学系１１４を介して被写体像を観察することができる。

シャッタースイッチＳＷ２がＯＮされて撮像装置が非撮影状態から撮影状態に移行すると、ミラー部材１１３が撮影光路から退避する。これにより、撮影レンズからの被写体光束は、ＣＭＯＳイメージセンサである撮像素子１０１側に向かう。ここで、撮像素子１０１に対して物体側（レンズ側）にはフォーカルプレンシャッター（以下、メカニカルシャッター）１１５が配置されている。メカニカルシャッター１１５は、複数の遮光羽根で構成されたメカ後幕（シャッター幕）を有する。

１１６はシャッター駆動回路であり、ＣＰＵ１０５はこのシャッター駆動回路１１６を介してメカニカルシャッター１１５の駆動を制御する。

本実施形態の撮像装置は、一般的なメカ先幕に代えて撮像素子１０１のラインによって走行タイミングの異なる２つの電子シャッター（電子先幕１、電子先幕２）を採用し、２つの電子先幕とメカ後幕を用いて撮影を行う構成となっている。

図２（ａ）は撮像素子１０１及びメカニカルシャッター１１５のメカ後幕をレンズ側から光軸方向に沿って観察した様子を示す図である。

２０１は撮像素子１０１の画素領域を示し、２０２がメカニカルシャッター１１５（メカ後幕）を示す。撮影時には１ラインずつ画素の蓄積電荷をクリアして、撮影のための電荷蓄積を開始する電荷蓄積開始走査が行われる。以下、このような電荷蓄積開始走査をリセット走査と称し、実際にリセット動作中のラインをリセットラインと称する。１回の撮影中にリセット走査は２回行われ、それぞれ奇数行、偶数行を対象とする。ここで、奇数行対象のリセット走査及びリセットラインをそれぞれリセット走査１、リセットライン１と呼び、偶数行対象のリセット走査及びリセットラインをそれぞれリセット走査２、リセットライン２と呼ぶこととする。図中の２０３がリセットライン１、２０４がリセットライン２を表す。いずれもリセット走査は矢印２０５の方向に行われる。撮影レンズを介して撮像素子１０１に結像した被写体像は上下が反転するため、リセット走査は画像上部から下部へ行われることになる。

リセット走査開始から所定時間経過後、メカ後幕の走行を開始する。２０６はメカ後幕の先端部を示し、リセットライン１（２０３）とメカ後幕先端部２０６とにより形成される領域２０７が露光によって奇数ラインの電荷蓄積が行われれている領域（電荷蓄積領域１）である。また同様に、リセットライン２（２０４）とメカ後幕先端部２０６とにより形成される領域２０８が露光によって偶数ラインの電荷蓄積が行われている領域（電荷蓄積領域２）である。

図２（ｂ）には縦軸を撮像素子の垂直位置、横軸を時刻として電子先幕及びメカ後幕の駆動の様子を示す。

２０９，２１０がそれぞれリセットライン１（電子先幕１）、リセットライン２（電子先幕２）の推移である。２１１はメカ後幕の走行の様子である。リセット走査１の開始時刻ｔ１からメカ後幕走行開始時刻ｔ３までの時間（Δｔ１２＋Δｔ２３）が奇数ラインの露光時間に相当する。同様にリセット走査２の開始時刻ｔ２からメカ後幕走行開始時刻ｔ３までの時間Δｔ２３が偶数ラインの露光時間に相当する。電子先幕１、電子先幕２はメカ後幕の走行特性に沿う速度でリセット走査されるため、画像上下での露光時間の差は発生しない。

このように、奇数行と偶数行でリセット走査を独立することにより、露光時間の異なる画像信号を１回の撮影動作で取得することが出来る。

次に図３を用いてカメラの制御フローを説明する。

まず、ステップＳ３０１でカメラを起動する電源スイッチ１０９がＯＮされているか否か判定し、ＯＦＦならステップＳ３０１を繰り返す。ここで電源スイッチ１０９がＯＮされていれば、ステップＳ３０２でモードダイアル１１２が撮影モードに設定されているか否かを判別する。撮影モードに設定されていれば続いてステップＳ３０４へ進み、その他のモードに設定されていればステップＳ３０３で選択されているモードに応じた処理を行ないステップＳ３０１へ戻る。

ステップＳ３０４では、シャッタースイッチ（ＳＷ１） １１０がＯＮしているか否か判定する。ＳＷ１がＯＦＦしている場合、ステップＳ３０４の処理を繰り返す。ＳＷ１がＯＮしている場合には、ステップＳ３０５に進む。

ステップＳ３０５では、不図示の測光制御部及び測距制御部を用いて、絞り値およびシャッター速度を決定する測光処理、撮影レンズ焦点を被写体に合わせる測距処理が行なわれる。

測光・測距処理が終了すると、続くステップＳ３０６でシャッタースイッチ（ＳＷ２）１１１の状態が判定される。ＳＷ２がＯＦＦしている場合にはステップＳ３０６を繰り返し、ＯＮしている場合にはステップＳ３０７の撮影処理が実行される。この撮影処理の詳細については後述する。

撮影処理が終了すると、ステップＳ３０８へ進み、撮影した画像データに対しＤＳＰ１０３で現像処理が行なわれる。続いてステップＳ３０９で、現像処理の終了した画像データに対し圧縮処理が行なわれＲＡＭ１０７の空き領域に格納される。

ステップＳ３１０では、ＲＡＭ１０７に格納されている画像データが読み出され、記録媒体１０８への記録処理が実行される。記録処理終了後、ステップＳ３０１へ戻り次の撮影に備える。

次に、ステップＳ３０７の撮影処理の詳細について図４を用いて説明する。

まずステップＳ４０１でミラー部材１１３をミラーアップ位置に移動させる。ステップＳ４０２では、前述の測光処理（ステップＳ３０５）で得られた測光データに基づいて、所定の絞り値まで絞りを駆動する。

ステップＳ４０３で駆動信号発生器１０４を介して撮像素子１０１のリセット走査１を開始し電子先幕１を走行させる。これによって、奇数ラインに配置された画素において、それまで蓄積されていた電荷が一度クリアされ、本撮影のための電荷蓄積が開始される。

続くステップＳ４０４で電子先幕１走行開始から時間Δｔ１２が経過するまで待った後、ステップＳ４０５でリセット走査２を開始し電子先幕２を走行させる。この走査によって、偶数ラインに配置された画素において、それまで蓄積されていた電荷が一度クリアされ、本撮影のための電荷蓄積が開始される。

電子先幕２の走行後、ステップＳ４０６でさらに時間Δｔ２３が経過するのを待った後、ステップＳ４０７でメカ後幕の走行を開始し露光を終了する。ここまでの動作によって、奇数行に配置された画素には（Δｔ１２＋Δｔ２３）の間の露光に相当する電荷が蓄積され、偶数行に配置された画素にはΔｔ２３の間の露光に相当する電荷が蓄積された状態になる。

メカ後幕の走行が完了すると、ステップＳ４０８で開放の絞り値まで絞りを駆動し、ステップＳ４０９ではミラーダウン位置までミラー部材１１３を駆動する。

ステップＳ４１０では設定した電荷蓄積時間が経過するまで待ち、撮像素子１０１の電荷蓄積を終了する（ステップＳ４１１）。最後にステップＳ４１２で撮像素子１０１の信号が読み出され、一連の処理を終了してメインの処理へ復帰する。

以上が本実施形態におけるカメラの一連の撮影動作のフローである。

次に、ステップ４１２の撮像信号読出しによって得られた画像信号からダイナミックレンジの広い画像を生成する方法の例を図５、図６を用いて説明する。

なお、このダイナミックレンジの広い画像を生成するために画像信号を合成する処理は、撮像装置内部のＤＳＰ１０３で行ってもよいし、撮像装置の外部の画像処理装置により行ってもよい。

図５は被写体輝度と画素データの関係を示した図である。奇数ライン（ＯＤＤ）と偶数ライン（ＥＶＥＮ）の露光時間はそれぞれ（Δｔ１２＋Δｔ２３）、Δｔ２３であるから、Ｐｓａｔ１未満の領域におけるそれぞれの画素データの関係は、
ＯＤＤ＝ＥＶＥＮ＊（Δｔ１２＋Δｔ２３）／Δｔ２３
とみなせる。

Ｓａｔ１は画素データの飽和点あり、撮像素子１０１内部の回路構成やＡＦＥ１０２で行われるＡ／Ｄ変換などによって決まる値である。奇数ライン、偶数ラインの画素データがＳａｔ１に達する被写体輝度をＰｓａｔ１、Ｐｓａｔ２とすると、その関係も
Ｐｓａｔ２＝Ｐｓａｔ１＊（Δｔ１２＋Δｔ２３）／Δｔ２３
となり、偶数ラインは奇数ラインに対し、（Δｔ１２＋Δｔ２３）／Δｔ２３倍のダイナミックレンジを持つことになる。

しかしながら、逆に同一輝度に対して露光時間が短いことから偶数ラインでは光信号成分に対するショットノイズの割合が高くなり、Ｓ／Ｎは奇数ラインに比べて低くなる。このため、被写体輝度がＰｓａｔ１未満の領域においてはＳ／Ｎの良好な奇数ラインの画素データを使用し、被写体輝度がＰｓａｔ１以上の領域についてのみ偶数ラインのデータを使用して画素データを合成する。

図６（ａ）は撮像素子１０１の一部の画素配置を表した図である。白で示す画素は奇数ラインに配置された画素群であり、ハッチングで示す画素が偶数ラインに配置された画素群である。図６（ｂ）はそれぞれのラインに対応する画素データを示す。

いま、画素データｄ５３及びｄ５４に着目すると、合成後の画素データｄ５３’及びｄ５４’を下式によって算出する。β＝（Δｔ１２＋Δｔ２３）／Δｔ１２とすると、
ｄ５３’＝ ｄ５３ ：ｄ５３＜Ｓａｔ１
ｄ５３’＝ β＊（ｄ５２＋ｄ５４）／２ ：ｄ５３＝Ｓａｔ１
ｄ５４’＝ （ｄ５３＋ｄ５５）／２ ：ｄ５４＜Ｓａｔ１／β
ｄ５４’＝ β＊ｄ５４ ：ｄ５４≧Ｓａｔ１／β
である。

これによって、低輝度域から中輝度域にかけては良好なＳ／Ｎを保ちながら、高輝度域でも信号が潰れないダイナミックレンジの広い画像を得ることが出来る。ダイナミックレンジは、奇数ラインのみの場合と比較して、（Δｔ１２＋Δｔ２３）／Δｔ２３倍に拡大されることになる。

以上が本発明の実施形態の説明であるが、これにより、良好なＳ／Ｎを保ちつつダイナミックレンジの広い画像を得ることが出来る。また、露光時間の異なる画素データを１回の撮影で同時に取得できるため、動く被写体の静止画撮影にも適した撮像装置を提供できる。

なお、本実施形態においては、電子先幕１のリセット走査の対象ライン及び電子先幕２のリセット走査の対象ラインをそれぞれ奇数ラインと偶数ラインとし、１ライン毎に交互に配置した。しかし、勿論その配置はそれに限られるものではなく、周期的に配置される構成であればどのようなものでも構わない。例えば、図７に示すように２ライン毎に交互に配置するようにすれば、露光時間の異なる２つの画像信号それぞれにカラーフィルタのベイヤ配列のＲ（赤）、Ｇ（緑）、Ｂ（青）の信号成分が含まれる。この構成をとることで、露光時間の異なる画素データの合成が行いやすくなる。

また、本実施形態では電子先幕１と電子先幕２によって露光時間が異なる２種類の領域を形成しているが、３種類の領域を形成しても勿論構わない。その際には、図８に示すように電子先幕のためのリセット走査を撮影動作中にもう１回（計３回）行う必要がある。このとき、図９のようにそれぞれのリセット走査の対象ラインを３ラインに１ラインの周期で、かつ、互いに異なるラインとなるように配置すると、撮影後の画像信号の合成処理を行ない易い。

また、露光時間の異なる画素データの合成方法については、本実施形態で述べたものに限られるものではなく、他の計算式によるものでも勿論構わない。

さらに、本実施形態のような複数の電子先幕によって露光時間が異なる領域を形成する駆動モードと、それとは別に全行を対象とする電子先幕１回のみの駆動モードを用意し、カメラの撮影モードに応じていずれかの駆動モードを選択するようにしてもよい。前者のモードにおいては広いダイナミックレンジを確保できるが、画素間のデータ演算を行うために場合によっては画像の解像度が犠牲になる可能性もある。後者のモードにおいてはダイナミックレンジは狭いままだが解像度も従来通りである。従って、カメラの撮影モードに応じていずれかの駆動モードを選択するようにしてもよい。

（他の実施形態）
また、各実施形態の目的は、次のような方法によっても達成される。すなわち、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給する。そして、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行する。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、本発明には次のような場合も含まれる。すなわち、プログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される。

さらに、次のような場合も本発明に含まれる。すなわち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される。

本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した手順に対応するプログラムコードが格納されることになる。

本発明の一実施形態におけるデジタルカメラの全体構成図である。 本発明の一実施形態における電子先幕及びメカ後幕の関係を示した図である。 本発明の一実施形態におけるカメラの制御を示すフローチャートである。 本発明の一実施形態におけるカメラの撮影処理動作を示すフローチャートである。 本発明の一実施形態における被写体輝度と画素データの関係を示した図である。 本発明の一実施形態における画素配置と画素データを示した図である。 本発明の一実施形態における画素配置と画素データを示した図である。 本発明の一実施形態における電子先幕及びメカ後幕の関係を示した図である。 本発明の一実施形態における画素配置と画素データを示した図である。

符号の説明

１０１ 撮像素子
１０２ ＡＦＥ
１０３ ＤＳＰ
１０４ タイミング発生回路
１０５ ＣＰＵ
１０６ ＲＯＭ
１０７ ＲＡＭ
１０８ 記録媒体
１０９ 電源スイッチ
１１０，１１１ シャッタースイッチ
１１２ モードダイアル
１１３ ミラー部材
１１４ ファインダー光学系
１１５ メカニカルシャッター
１１６ シャッター駆動回路

Claims (10)

1. マトリクス状に多数の画素が配列された撮像素子と、
   前記撮像素子を遮光するように走行するシャッター幕を有するメカニカルシャッターと、
   前記撮像素子のマトリクス状の画素のうちの対象行を選択して、行毎に順次該行内の画素の電荷リセット動作を行い、行毎に電荷蓄積開始時刻を変更させるリセット走査を行うリセット走査手段と、
   前記シャッター幕の走行に先行して、前記リセット走査手段に前記リセット走査を対象行を変更して複数回実行させ、前記リセット走査から前記シャッター幕により遮光されるまでの間の時間を前記対象行内の画素の露光時間として制御する制御手段と、
   を具備することを特徴とする撮像装置。
2. 前記対象行は、それぞれ前記撮像素子上に一定の周期で配置されることを特徴とする請求項１に記載の撮像装置。
3. 前記リセット走査の回数を２回とし、それぞれの対象行を１行ごとに交互に選択することを特徴とする請求項１に記載の撮像装置。
4. 前記リセット走査の回数を２回とし、それぞれの対象行を、該対象行内に赤、緑、青の各色の画素が含まれるように２行ごとに交互に選択することを特徴とする請求項１に記載の撮像装置。
5. 前記リセット走査の回数を３回とし、それぞれの対象行を、３行に１行の周期で、かつ、互いに異なる行となるように選択することを特徴とする請求項１に記載の撮像装置。
6. 前記複数回の前記リセット走査と、前記シャッター幕による遮光動作とで得られた露出状態の異なる複数の画像を合成する合成手段をさらに具備することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記リセット走査を１回のみ行う第１の動作モードと、前記リセット操作を複数回行う第２の動作モードとを選択可能であることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. マトリクス状に多数の画素が配列された撮像素子と、該撮像素子を遮光するように走行するシャッター幕を有するメカニカルシャッターと、前記撮像素子のマトリクス状の画素のうちの対象行を選択して、行毎に順次該行内の画素の電荷リセット動作を行い、行毎に電荷蓄積開始時刻を変更させるリセット走査を行うリセット走査手段と、を備える撮像装置を制御する方法であって、
   前記シャッター幕の走行に先行して、前記リセット走査手段に前記リセット走査を対象行を変更して複数回実行させ、前記リセット走査から前記シャッター幕により遮光されるまでの間の時間を前記対象行内の画素の露光時間として制御する制御工程を具備することを特徴とする撮像装置の制御方法。
9. 請求項８に記載の制御方法をコンピュータに実行させることを特徴とするプログラム。
10. 請求項９に記載のプログラムを記憶したことを特徴とするコンピュータ読み取り可能な記憶媒体。

Images