JP3997195B2

JP3997195B2 - 画像入力装置及びその制御方法

Info

Publication number: JP3997195B2
Application number: JP2003390751A
Authority: JP
Inventors: 誠平松
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-11-20
Filing date: 2003-11-20
Publication date: 2007-10-24
Anticipated expiration: 2023-11-20
Also published as: US7583312B2; US20050110894A1; CN1620114A; JP2005159418A; CN100391234C

Description

本発明は画像入力装置及びその制御方法に関し、特に画像入力装置における高速秒時の露光制御に関する。

従来、デジタルカメラなどの固体撮像素子を用いて画像を撮影する画像入力装置においては、機械的なシャッタの開閉により露光を行っている。

特に、インターレース読み出しのインターライン（IT）CCDやフレーム読み出し（FT）CCD、あるいは、CMOSセンサなどのイメージセンサを用いる場合、センサを蓄積状態にしておき、その状態で機械的シャッタを開閉することにより露光を行うのが一般的である。

従来の画像入力装置の構成を図１２に示す（例えば、特許文献１）。図１２では、シャッターがレンズの焦点面付近にある、いわゆるフォーカルプレーンシャッタータイプの構成を示している。

被写体光はレンズ１を介して固体撮像素子６上に結像するが、シャッター２により固体撮像素子６を被写体光から遮蔽することが可能である。シャッター２はシャッター駆動装置５によって制御される。シャッター２は先幕３と後幕４から構成されている。また、固体撮像素子６はセンサ駆動回路７により駆動され、固体撮像素子６の受光面に入射する光量に応じて発生する電荷を蓄積する蓄積モード、及び、蓄積された電荷を読み出す読み出しモードなどで制御される。これらのモードにおける固体撮像素子６の駆動制御はＣＰＵ８によって行われる。

図１３は固体撮像素子６の構成を示す図である。

固体撮像素子６は複数の画素１４を含み、画素１４が横に所定数並んでラインを構成し、そのラインが異なる所定数縦に配置されて、二次元センサを構成している。さらにその周辺に周辺回路部（不図示）を配置して固体撮像素子６が構成されている。

図１４はシャッター２の駆動と固体撮像素子６の駆動のタイミングを示したものである。

センサ駆動回路７により固体撮像素子６を蓄積モードにし、シャッター駆動装置５により先幕３の走行をスタートする。そのＳ秒後、シャッター駆動装置により後幕４の走行をスタートする。後幕４の走行が完了後、センサ駆動回路７により固体撮像素子６を読み出しモードにし、蓄積された電荷（画像データ）を読み出す。このとき、固体撮像素子６の各画素には先幕と後幕の走行時間差分だけの期間（Ｓ秒間）、光が照射されることになる。

しかしながら、上記従来例では、高速秒時は機械的な限界で決まる。一般にスリット走行を行うフォーカルプレーンシャッタを用いた場合、機械的な制約により高速秒時側で精度が出るのが1/4000から1/8000と言われている。

一方、プログレッシブスキャン（全画素読み出し）のITCCDを用いた場合、機械的なシャッタを開いておき、電子シャッタによる露光時間の制御を行うことができる。この構成の場合、高速秒時側の機械的な制約が無くなる。電子シャッタを用いた場合、1/16000など、機械的な制約より、２倍以上の高速秒時が達成できる。

特開２００３−１０１８７３号公報

しかし、インターレース読み出しのITCCDやFTCCD、あるいは、CMOSセンサなどは、センサの構成上、電子シャッタによる高速秒時側での上述したレベルの露光時間の制御は不可能であった。

本発明は上記問題点を鑑みてなされたものであり、画像入力装置において、機械的な制約なく高速秒時の露光時間制御を実現することを目的とする。

上記目的を達成するために、本発明の画像入力装置は、複数の画素を有する固体撮像素子と、前記固体撮像素子への光路を開放するための先幕と、前記光路を遮蔽するための後幕とを有するシャッターと、前記先幕及び後幕の通過を、前記シャッターの走行方向の複数位置で検知する検知手段と、前記複数位置の各位置において前記検知手段が前記先幕の通過を検知してから予め設定された時間経過後、前記後幕の通過を検知する前に、前記各位置から前記固体撮像素子の画素のリセットを順次行うリセット手段とを有する。

また、複数の画素を有する固体撮像素子と、前記固体撮像素子への光路を開放するための先幕と、前記光路を遮蔽するための後幕とを有するシャッターと、前記先幕及び後幕の通過を検知する検知手段とを有する本発明の画像入力装置の制御方法は、前記検知手段により前記先幕の通過を前記シャッターの走行方向の複数位置で検知する工程と、前記複数位置の各位置において前記先幕の通過を検知してから予め設定された時間経過後、前記検知手段が前記後幕の通過を検知する前に、前記各位置から前記固体撮像素子の画素のリセットを順次行う工程とを有する。

上記構成によれば、画像入力装置において、機械的な制約なく高速秒時の露光時間制御を実現することができる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。ただし、本形態において例示される構成部品の寸法、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明がそれらの例示に限定されるものではない。

＜第１の実施形態＞
図１は本発明の第１の実施形態における、固体撮像素子を用いて画像を撮影する画像入力装置の構成を示すブロック図である。なお、上述した図１２に示す構成と同様の構成には同じ参照番号を付す。

被写体光はレンズ１を介して固体撮像素子６上に結像するが、シャッター２により固体撮像素子６を被写体光から遮蔽することが可能である。シャッター２は先幕３と後幕４から構成されるフォーカルプレーンシャッターであり、シャッター駆動装置５によって制御されている。また、固体撮像素子６は上述した図１３に示す構成を有し、センサ駆動回路７により駆動され、固体撮像素子６の受光面に入射する光量に応じて発生する電荷を各画素１４毎に蓄積する蓄積モード、及び、蓄積された電荷を読み出す読み出しモードなどで制御される。これらのモードにおける固体撮像素子６の駆動制御はＣＰＵ８によって行われる。また、先幕３および後幕４の位置はシャッター幕検出装置９により検出される。

図２は本第１の実施形態における固体撮像素子６と先幕３及び後幕４、さらにはシャッター幕検出装置９の配置を示す図であり、（ａ）はレンズ１側から見た正面図、（ｂ）はシャッター幕検出装置９部分の断面図であって、矢印の方向から光が入射する。

シャッター幕検出装置９は、発光部９１（図２（ｂ）では９１ー１〜ｎ）と、受光部９２（図２（ｂ）では９２ー１〜ｎ）とから成るフォトインタラプタ９０（図２（ｂ）では９０ー１〜ｎ）をシャッター幕の走行方向に複数個並べた構成を有する。フォトインタラプタ９０は個体撮像素子６のＮラインに１つの割合で設けられ、発光部９１と受光部９２の間を先幕３及び後幕４が通過するように配置される。図２から判るように、先幕３と後幕４のスリット部分にあるフォトインタラプタ９０の受光部９２が発光部９１からの光を受光することができるため、先幕３または後幕４により発光部９１の光が遮られているときは、受光部９２からの出力は低くなり、発光部９１と受光部９２との間に先幕３及び後幕４が無いときには、受光部９２からの出力は高くなる。

図３は、シャッター幕検出装置９の各フォトインタラプタ９０‐１〜９０‐ｎからの出力の一例及び、個体撮像素子６のラインリセット送りパルスを示すタイミングチャートである。

図３に示すように、シャッター幕検出装置９の出力は上のフォトインタラプタ９０‐１から順に、先幕３及び後幕４が移動して、共にフォトインタラプタ９０を遮らない間、出力が高くなる。このフォトインタラプタ９０‐１〜ｎからの出力値（パルス）は制御回路９に入力し、制御回路８はこのパルスに従って、幕走行間隔検出パルスを生成する。さらに、幕走行間隔検出パルス間に、上述したフォトインタラプタ９０の配置間隔（Ｎライン）に対応するようにＮ個のパルスを発生させたラインリセット送りパルスを生成し、このパルスをセンサ駆動回路７に入力する。センサ駆動回路７はこのパルスが入力されるごとに１ライン目から順に２、３、４、…、ｍ、ｍ＋１ライン目と言うように、個体撮像素子６のライン毎に画素１４のリセットを行っていく。

なお、先幕３及び後幕４はバネの復元力を用いて走行するので、走行開始直後と走行終了直前とで走行速度が異なる。そのため、幕走行間隔検出パルスが生成される度に、ラインリセット送りパルスの周期をＴ／Ｎ（直前の幕走行間隔検出パルス間隔をＴとする）と設定することで、フォトインタラプタからの信号間にＮ個のパルスを入れることができる。

具体的には、時間ｔ₀で先幕３の移動によりフォトインタラプタ９０−１の発光部９１−１からの光が受光部９２−１に入射し始めると（即ち、露光開始）受光部９２−１の出力が上昇し始める。制御回路８はこの出力が所定レベル以上になると、時間ｔ₁で幕走行間隔検出パルスを生成する。このｔ₁出力後、所定時間経過後にｔ₂でラインリセット送りパルスの生成を開始する。このパルスにより対応するラインの画素１４がリセットされるので、リセットが終了してから時間ｔ₃で後幕４によりそのラインの露光が終了するまでの時間（ｔ_aからリセットにかかる時間を差し引いた時間）が電荷蓄積時間となる。

このように、シャッター２による露光時間ｔ_eよりも高速秒時の露光が可能となる。なお、ｔ₁とｔ₂間の時間は、ｔ_eと、所望の電荷蓄積時間ｔ_aとリセット時間を差し引くことにより求めることができる。

上記の通り本第１の実施形態によれば、固体撮像素子の各画素の上を、先幕の走査後、後幕が走行するより所定時間以前（即ち、先幕の走行後、所定時間後）に画素のリセットを行うことにより、機械的な制約無く、高速秒時の露光時間制御を実現することができる。

また、固体撮像素子としてはどのようなものであっても良いが、インターレース読み出しのITCCDやFTCCD、あるいは、CMOSセンサなど、センサの構成上、電子シャッタによる高速秒時側での露光時間の制御が限られたものに適用することにより、従来不可能であった高速秒時の露光時間制御を実現することが可能となる。

＜第２の実施形態＞
次に、本発明の第２の実施形態を詳細に説明する。

本第２の実施形態で用いる画像入力装置の基本構成は、第１の実施形態で図１を参照して説明したものと同様であるため説明を省略するが、本第２の実施形態におけるシャッター幕検出装置９は図２に示すものと異なる構成を有する。

図４は本第２の実施形態における個体撮像素子６と先幕３及び後幕４、さらにはシャッター幕検出装置９の配置を示す図であり、（ａ）はレンズ１側から見た正面図、（ｂ）はシャッター幕検出装置９部分の断面図であって、矢印の方向から光が入射する。図４から分かるように、先幕３と後幕４のスリット部分に対応する行の画素が露光される。

本第２の実施形態におけるシャッター幕検出装置９はフォトダイオード９３をシャッター幕の走行方向に複数個並べた構成（図２（ｂ）では９３ー１〜ｎ）になっている。フォトダイオード９３は固体撮像素子６のＮラインに１つの割合で設置される。

フォトダイオード９３にはレンズを介して入射される被写体の光の一部が入射する。この光を用いて、第１の実施形態の図３に示す動作と同様の動作を行うことにより、上記第１の実施形態と同様の効果を得ることができる。

なお、本第２の実施形態の構成では、第１の実施形態の構成から発光部を省略した形で実現することができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態を詳細に説明する。

図５は本発明の第３の実施形態における、固体撮像素子を用いて画像を撮影する画像入力装置の構成を示すブロック図である。図５に示す構成では、固体撮像素子３０がシャッター幕検出部３１と、シャッター幕検出部３１の出力を受けて当該ラインをリセットするラインリセット制御部３２とを有するところが上述した図１２の固体撮像素子６の構成と異なる。それ以外は図１２と同様の構成であるため、同じ参照番号を付し説明を省略する。

図６は本発明の第３の実施形態における固体撮像素子３０の構成を示す図である。同図に示すように、固体撮像素子３０は、複数の画素１４と、シャッター幕検出部３１と、ラインリセット制御部３２とを有する。また、図７は、シャッター幕検出部３１の回路構成を示す図であり、発光ダイオード３３と、フォトダイオード３４とからシャッター幕検出部３１が構成される。

図８は本発明を実施したときの固体撮像素子３０と先幕３及び後幕４の配置を示す図である。

先幕３あるいは後幕４が、固体撮像素子３０の前に存在する期間は、発光ダイオード３３から発せられる光が先幕３あるいは後幕４の裏面に反射するので、これをフォトダイオード３４で受光する。先幕３も後幕４も固体撮像素子３０の前に存在しないときには発光ダイオード３３から発生される光は、先幕３と後幕４の間を通り抜けて出ていってしまうので、フォトダイオード３４に戻って来ない。従って、フォトダイオード３４から出力される信号は、図３の９０−１〜ｎに示す信号を反転した信号となる。

このシャッター幕検出部３０のフォトダイオード３４からの出力はラインリセット制御部３２に入力し、フォトダイオード３４の出力が無くなってから（図３のｔ₀に対応）、所定時間後（図３のｔ₂に対応）にラインリセット制御部３２は、当該ラインをリセットする。

上記の通り本第３の実施形態によれば、上記第１の実施形態と同様の効果を得ることができる。

＜第４の実施形態＞
次に、本発明の第４の実施形態を詳細に説明する。

本第４の実施形態で用いる画像入力装置の基本構成は、図５を参照して説明したものと同様であるが、本第４の実施形態におけるシャッター幕検出部３１の構成が図７に示すものと異なる。

図９は本発明の第４の実施形態における固体撮像素子３０のシャッター幕検出部３１の回路を示す図である。図９に示すように、シャッター幕検出部３１はフォトダイオード３４を有し、発光ダイオードが省略された構成となっている。フォトダイオード３４にはレンズ１を介して入射される被写体光の一部が入射する。この光を用いて、第３の実施形態で説明した動作と同様の動作を行うことにより、機械的な制約無く、高速秒時の露光制御を実現することができる。

なお、本第４の実施形態の構成では、第３の実施形態の構成からは発光ダイオードを省略した形で実現することができるが、低輝度被写体を撮影する時にはシャッター幕検出装置３０の検出精度が落ちることが考えられる。

＜第５の実施形態＞
次に、本発明の第５の実施形態を詳細に説明する。

図１０は、本発明の第５の実施形態における、固体撮像素子を用いて画像を撮影する画像入力装置の構成を示すブロック図である。図１０に示す構成は、図５に示す構成に発光ダイオード２０を加えたものである。なおこの場合、シャッター幕検出部３１は、第４の実施形態で説明した図９に示す構成を有する。

図１１は本発明の第５の実施形態の個体撮像素子３０と先幕３及び後幕４、及び、発光ダイオード２０の部分を示す図である。同図において、発光ダイオード２０が発光した光は、先幕３及び後幕４に遮られないスリット部分のみシャッター２を通過して、シャッター幕検出部３１のフォトダイオード３４に到達する。従って、シャッター幕検出部３１からは、図３の９１‐１〜ｎに示すような信号が出力されることになる。

このシャッター幕検出部３１の出力はラインリセット制御部３２に入力し、上記第３の実施形態と同様の制御が行われる。

上記の通り第５の実施形態によれば、上記第１の実施形態と同様の効果を得ることができる。

本発明の第１実施形態における画像入力装置の構成を示すブロック図である。本発明の第１実施形態における固体撮像素子と先幕及び後幕、さらにはシャッター幕検出装置の配置を説明する図である。本発明の第１実施形態における露光時間制御を説明するためのタイミングチャートである。本発明の第２実施形態における固体撮像素子と先幕及び後幕、さらにはシャッター幕検出装置の配置を説明する図である。本発明の第３実施形態における画像入力装置の構成を示すブロック図である。本発明の第３実施形態における固体撮像素子の構成を示す図である。本発明の第３実施形態におけるシャッター幕検出部の回路構成を示す図である。本発明の第３実施形態における固体撮像素子と先幕及び後幕の配置を説明する図である。本発明の第４実施形態におけるシャッター幕検出部の回路構成を示す図である。本発明の第５実施形態における画像入力装置の構成を示すブロック図である。本発明の第５実施形態における固体撮像素子と先幕及び後幕、発光ダイオード、シャッター幕検出装置の配置を説明する図である。従来の画像入力装置の構成を示すブロック図である。従来の固体撮像素子の構成を示す図である。従来のシャッター駆動と固体撮像素子駆動のタイミングを示すタイミングチャートである。

符号の説明

１レンズ
２シャッター
３先幕
４後幕
５シャッター駆動装置
６固体撮像素子
７センサ駆動回路
８制御回路
９シャッター幕検出装置

Claims

複数の画素を有する固体撮像素子と、
前記固体撮像素子への光路を開放するための先幕と、前記光路を遮蔽するための後幕とを有するシャッターと、
前記先幕及び後幕の通過を、前記シャッターの走行方向の複数位置で検知する検知手段と、
前記複数位置の各位置において前記検知手段が前記先幕の通過を検知してから予め設定された時間経過後、前記後幕の通過を検知する前に、前記各位置から前記固体撮像素子の画素のリセットを順次行うリセット手段と
を有することを特徴とする画像入力装置。
前記シャッターは、前記固体撮像素子の画素のラインと垂直な方向に前記先幕と後幕とを走行させるフォーカルプレーンシャッターであり、前記リセット手段は、前記固体撮像素子をライン毎にリセットすることを特徴とする請求項１に記載の画像入力装置。
前記固体撮像素子は、インターレースまたはフレーム読み出しのインターラインCCD、またはCMOSセンサであることを特徴とする請求項１に記載の画像入力装置。
前記リセット手段は、前記固体撮像素子と一体的に構成されていることを特徴とする請求項１に記載の画像入力装置。
前記検知手段は発光部と受光部とを有し、該発光部と受光部の間を前記先幕及び後幕の一部が通過するように配置したことを特徴とする請求項１乃至４のいずれか１項に記載の画像入力装置。
前記検知手段は受光部を有し、前記受光部の前面を前記先幕及び後幕の一部が通過するように配置したことを特徴とする請求項１乃至４のいずれか１項に記載の画像入力装置。
前記検知手段は前記固体撮像素子の端部に一体的に構成された発光部と受光部とを有し、前記検知手段の前面を前記先幕及び後幕の一部が通過するように配置したことを特徴とする請求項１乃至４のいずれか１項に記載の画像入力装置。
前記検知手段は前記固体撮像素子の端部に一体的に構成された受光部を有し、前記受光部の前面を前記先幕及び後幕の一部が通過するように配置したことを特徴とする請求項１乃至４のいずれか１項に記載の画像入力装置。
前記検知手段は、発光部と、前記個体撮像素子の端部に一体的に構成された受光部とを有し、該発光部と受光部の間を前記先幕及び後幕の一部が通過するように配置したことを特徴とする請求項１乃至４のいずれか１項に記載の画像入力装置。
複数の画素を有する固体撮像素子と、前記固体撮像素子への光路を開放するための先幕と、前記光路を遮蔽するための後幕とを有するシャッターと、前記先幕及び後幕の通過を検知する検知手段とを有する画像入力装置の制御方法であって、
前記検知手段により前記先幕の通過を前記シャッターの走行方向の複数位置で検知する工程と、
前記複数位置の各位置において前記先幕の通過を検知してから予め設定された時間経過後、前記検知手段が前記後幕の通過を検知する前に、前記各位置から前記固体撮像素子の画素のリセットを順次行う工程と
を有することを特徴とする制御方法。