JP3936415B2 - Xgaグラフィックシステム - Google Patents

Xgaグラフィックシステム Download PDF

Info

Publication number
JP3936415B2
JP3936415B2 JP22555096A JP22555096A JP3936415B2 JP 3936415 B2 JP3936415 B2 JP 3936415B2 JP 22555096 A JP22555096 A JP 22555096A JP 22555096 A JP22555096 A JP 22555096A JP 3936415 B2 JP3936415 B2 JP 3936415B2
Authority
JP
Japan
Prior art keywords
data
carry signal
odd
latched
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22555096A
Other languages
English (en)
Other versions
JPH09179527A (ja
Inventor
泰寶 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09179527A publication Critical patent/JPH09179527A/ja
Application granted granted Critical
Publication of JP3936415B2 publication Critical patent/JP3936415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はXGA(extended graphic array)グラフィックシステムに係り、特にダブルバンクに入力されるデータをシングルバンクに変換して処理するためのXGAグラフィックシステムに関する。
【0002】
【従来の技術】
図13は従来の技術によるグラフィックシステムの構成ブロック図である。PC−SET131はXGA用グラフィックカード付きコンピュータであり、XGAグラフィックモードのための制御信号及びデータ信号を発生する。ここで、制御信号には垂直同期信号(Vsync)、水平同期信号(Hsync)、データイネーブル信号(DE)及びメインクロック(MCLK)などがある。そしてデータ信号は画面に表示される画素データであって、偶数番目のデータ(IN B)と奇数番目のデータ(IN A)とに分けて伝送される。
【0003】
インターフェース部(I/F IC)133はPC−SET131から伝送された制御信号及びデータ信号に応じて3個のドライブ部、即ちゲートドライブ部(GATE IC)137、上位ソースドライブ部(UP SOURCE IC)138、下位ソースドライブ部(DOWN SOURCE IC)139を制御する。インターフェース部133は上位ソースドライブ部(UP SOURCE IC)138に偶数番目のデータIN Bを伝送し、下位ソースドライブ部(DOWN SOURCE IC)139には奇数番目のデータIN Aを伝送する。LCDパネル135はゲートドライブ部(GATE IC)137、上位ソースドライブ部138及び下位ソースドライブ部139により駆動される。
【0004】
図14は図13の従来のインターフェース部133の動作を説明するための図面である。偶数番目のデータIN Bはフリップフロップ141を通じて順に上位ソースドライブ部(UP SOURCE IC)138に伝送される。さらに、奇数番目のデータIN Aもフリップフロップ142を通じて順に下位ソースドライブ部(DOWN SOURCE IC)139に伝送される。これらデータ伝送はメインクロックMCLKに同期されて処理される。LCDパネル135は上位ソースドライブ部138及び下位ソースドライブ部139により駆動される。
【0005】
従って、従来のグラフィックシステムは順次入力されるデータを順次出力する回路には向いているが、そのデータを一時的に貯蔵したりデータの順序を変えて出力する回路には不向きである。そして高周波数のメインクロックMCLKによりデータを処理することによって電磁気障害が発生する可能性が高く、且つメインクロックの状態の遷移が多くて電力が多量消耗される。
【0006】
【発明が解決しようとする課題】
従って、本発明の目的はXGAグラフィックモードで偶数番目のデータと奇数番目のデータとに分けて伝送された画素データをデータ順に整列して処理するためのXGAグラフィックシステムを提供するにある。
【0007】
【課題を解決するための手段】
前記の目的を達成するために本発明によるXGAグラフィックシステムは、XGAグラフィックモードで画素データをディスプレイ手段に表示するためのXGAグラフィックシステムにおいて、XGAグラフィックモードによる同期信号及びメインクロックを発生し、ディスプレイ手段に表示する画素データを偶数番目のデータと奇数番目のデータとに分けて伝送するグラフィックデータ発生手段と、所定個数(N個)の画素データを貯蔵するための二つの貯蔵手段を具備し、前記貯蔵手段に貯蔵された前記画素データによって前記ディスプレイ手段を駆動するためのドライブ手段と、前記グラフィックデータ発生手段及び前記ドライブ手段をインターフェースするために、前記メインクロックの1周期と同期間中にイネーブル状態を有するキャリア信号に応じて前記ドライブ手段の前記貯蔵手段に貯蔵される画素データの個数(N個)単位で前記偶数番目データと前記奇数番目のデータをデータ順に整列し、前記データ順に整列されたN個単位の出力データのうち奇数番目の出力データと偶数番目の出力データを前記ドライブ手段の前記二つの貯蔵手段にそれぞれ出力するためのインターフェース手段とを含むことを特徴とする。
【0008】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
【0009】
図1は本発明によるXGAグラフィックシステムの構成ブロック図である。
【0010】
PC−SET11はXGA用グラフィックカード付きコンピュータであり、XGAグラフィックモードのための制御信号及びデータ信号を発生する。データ信号は奇数番目のデータIN A及び偶数番目のデータIN Bに分けて伝送する。
【0011】
ソースドライブ部15は所定個数(N個)の画素データを貯蔵するための二つのメモリを具備し、メモリに貯蔵された画素データによってLCDパネル17を駆動する。
【0012】
インターフェース部18はPC−SET11とソースドライブ部15をインターフェースするために、キャリ信号発生部183、データラッチ部181、OUT A出力部185及びOUT B出力部187を具備する。
【0013】
キャリ信号発生部183はメインクロック周期のN倍の周期を有し、メインクロックの一周期の間イネーブル状態を有するN個のキャリ信号を発生する。ここで、第1キャリ信号乃至第Nキャリ信号はその信号のイネーブル状態がメインクロック周期の単位だけ順に遅延される。データラッチ部181はN個以上のラッチを具備し、前記キャリ信号に応じて偶数番目のデータと奇数番目のデータをそれぞれ違うラッチに貯蔵する。OUT A出力部185はキャリ信号に応じてデータラッチ部181でデータ順に整列されたN個単位の出力データのうち奇数番目の出力データをソースドライブ部15の第1メモリ(図示せず)に出力し、OUT B出力部187はキャリ信号に応じてデータラッチ部181からデータ順に整列されたN個単位の出力データのうち偶数番目の出力データをソースドライブ部15の第2メモリ(図示せず)に出力する。
【0014】
即ち、インターフェース部18はメインクロックMCLKを2分周した制御信号に応じてソースドライブ部15のメモリに貯蔵される画素データの個数(N個)単位でPC−SET11から伝送される偶数番目のデータと奇数番目のデータをデータ順に整列し、データ順に整列されたN個単位の出力データをソースドライブ部15の二つのメモリに交互に出力する。
【0015】
図2乃至図4は図1のソースドライブ部15の各メモリに貯蔵される画素データの個数が偶数(N=2M、ここで、Mは正の整数)時のインターフェース部18の詳細な構成を示した図面である。図2はデータラッチ部181の構成を、図3はOUT A出力部185の構成を、そして図4はOUT B出力部187の構成を示しており、キャリ信号発生部183の構成は示さなかった。本実施例においてそのメモリに貯蔵される画素データの数はそれぞれ10個であり、この場合M=5である。
【0016】
ここで、IN A211はPC−SET11から伝送された奇数番目の画素データ、IN B212はPC−SET11から伝送された偶数番目の画素データ、CARRY1〜10はキャリ信号発生部183から発生されたキャリ信号、OUAはN個単位の出力データのうち奇数番目の出力データ、そしてOUBはN個単位の出力データのうち偶数番目の出力データを意味する。
【0017】
図2に示したデータラッチ部はIN A211の入力される5個のフリップフロップ(FO1〜FO5)221,223、225、227、229と2個のフリップフロップ(FOX1、FOX2)231、233及びIN B212の入力される5個のフリップフロップ(FE1〜FE5)222、224、226、228、230と2個のフリップフロップ(FEX1、FEX2)232、234より構成される。
【0018】
ここで、奇数番目のデータの入力される奇数フリップフロップはIN A211を通じて伝送された2M個単位の奇数テータのうち第1〜第(M−2)番目のデータが入力され、キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1奇数ラッチ部、IN A211を通じて伝送された2M個単位の奇数データのうち第(M−1)及びMデータが入力され、キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第2奇数ラッチ部及びIN A211を通じて伝送された2M個単位の奇数データのうち第(2M−1)及び第2Mデータが入力され、キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第3奇数ラッチ部に分けられる。
【0019】
そして、偶数番目の入力データの入力される偶数フリップフロップはIN B212を通じて伝送されたM個単位の偶数データのうち第1〜第(M−2)番目のデータがそれぞれ入力され、キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1偶数ラッチ部、IN B212を通じて伝送された2M個単位の偶数データのうち第(M−1)及びMデータが入力され、キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第2偶数ラッチ部及びIN B212を通じて伝送された2M個単位の偶数データのうち第(2M−1)及び第2Mデータが入力され、キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第3偶数ラッチ部に分けられる。
【0020】
本実施例においてN=10、M=5なので、第1奇数ラッチ部はフリップフロップFO1〜FO3 221,223,225、第2奇数ラッチ部はフリップフロップFO4,FO5 227,229、第3奇数ラッチ部はフリップフロップFOX1,FOX2 231,233、第1偶数ラッチ部はフリップフロップFE1〜FE3 222,224,226、第2偶数ラッチ部はフリップフロップFE4,FE5 228,230、第3偶数ラッチ部はフリップフロップFEX1,FEX2 232,234より構成される。
【0021】
図3のOUT A出力部はフリップフロップの出力データ及びキャリ信号が入力される10個のANDゲート261〜270、そしてANDゲート261〜270の出力信号が入力されてOUT Aを出力するOR回路25より構成され、所定のキャリ信号に応じて第1、第2奇数ラッチ部及び第1、第2偶数ラッチ部から伝送された2M個単位のデータA,B,C,D,E,F,G,H,I及びJをソースドライブ部15の第1メモリに出力する。
【0022】
そして、図4のOUT B出力部はフリップフロップの出力データ及びキャリ信号の入力される10個のANDゲート281乃至290、そしてANDゲート281乃至290の出力信号が入力されてOUT Bを出力するOR回路29より構成され、所定のキャリ信号により第1、第3奇数ラッチ部及び第1、第3偶数ラッチ部より伝送された2M個単位のデータA,B,C,D,E,F,K,L,M及びNをソースドライブ部15の第2メモリに出力する。
【0023】
先ず、図2を参照して、入力データがキャリ信号により各フリップフロップにラッチされる動作について説明する。
【0024】
第1奇数及び第1偶数フリップフロップFO1,FE1 221,222は第1キャリ信号CARRY1及び第6キャリ信号CARRY6をORゲート241で論理和した信号に応じて入力データをラッチし、第2奇数及び第2偶数フリップフロップFO2,FE2 223,224は第2キャリ信号CARRY2及び第7キャリ信号CARRY7)をORゲート242で論理和した信号に応じて入力データをラッチし、第3奇数及び第3偶数フリップフロップFO3,FE3 225,226は第3キャリ信号CARRY3及び第8キャリ信号CARRY8をORゲート243で論理和した信号に応じて入力データをラッチし、第4奇数及び第4偶数フリップフロップFO4,FE4 227,228は第4キャリ信号CARRY4により入力データをラッチし、第5奇数及び第5偶数フリップフロップFO5,FE5 229,230は第5キャリ信号CARRY5に応じて入力データをラッチし、第1奇数追加フリップフロップ及び第1偶数追加フリップフロップFOX1,FEX1 231,232は第9キャリ信号CARRY9に応じて入力データをラッチし、そして第2奇数追加フリップフロップ及び第2偶数追加フリップフロップFOX2,FEX2 233,234は第10キャリ信号CARRY10により入力データをラッチする。
【0025】
データをラッチしている各フリップフロップは次のキャリ信号により次の入力テータがラッチされるまで現在のデータをそのまま貯蔵する。
【0026】
次に、図3を参照して各フリップフロップにラッチされたデータがキャリ信号によりOUT Aに出力される動作について説明する。
【0027】
第1奇数フリップフロップFO1 221にラッチされたデータAは第2キャリ信号CARRY2が“HIGH”(イネーブル状態)の間に、第1偶数フリップフロップFE1 222にラッチされたデータBは第3キャリ信号CARRY3が“HIGH”の間に、第2奇数フリップフロップFO2 223にラッチされたデータCは第4キャリ信号CARRY4が“HIGH”の間に、第2偶数フリップフロップFE2 224にラッチされたデータDは第5キャリ信号CARRY5が“HIGH”の間に、第3奇数フリップフロップFO3 225にラッチされたデータEは第6キャリ信号CARRY6が“HIGH”の間に、第3偶数フリップフロップFE3 226にラッチされたデータFは第7キャリ信号CARRY7が“HIGH”の間に、第4奇数フリップフロップFO4 227にラッチされたデータGは第8キャリ信号CARRY8が“HIGH”の間に、第4偶数フリップフロップFE4 228にラッチされたデータHは第9キャリ信号CARRY9が“HIGH”の間に、第5奇数フリップフロップFO5 229にラッチされたデータIは第10キャリ信号CARRY10が“HIGH”の間に、そして第5偶数フリップフロップFE5 230にラッチされたデータJは第1キャリ信号CARRY1が“HIGH”の間にそれぞれOR回路25に順に出力される。
【0028】
即ち、OR回路25はキャリ信号のうち“HIGH”よりなるキャリ信号により選択されたフリップフロップの出力データを前記のような順序によりOUT Aに出力する。従って、フリップフロップにラッチされたデータA〜Jがキャリ信号CARRY2〜CARRY10、CARRY1により順にOUT Aに出力され、OUT Aに出力されるデータは第1〜第10データ、第21〜第30データなどの10個単位のデータである。
【0029】
次いで、図4を参照して各フリップフロップにラッチされたデータがキャリ信号によりOUT Bに出力される動作について説明する。
【0030】
第1奇数フリップフロップFO1 221にラッチされたデータAは第7キャリ信号CARRY7が“HIGH”の間に、第1偶数フリップフロップFE1 222にラッチされたデータBは第8キャリ信号CARRY8が“HIGH”の間に、第2奇数フリップフロップFO2 223にラッチされたデータCは第9キャリ信号CARRY9が“HIGH”の間に、第2偶数フリップフロップFE2 224にラッチされたデータDは第10キャリ信号CARRY10が“HIGH”の間に、第3奇数フリップフロップFO3 225にラッチされたデータEは第1キャリ信号CARRY1が“HIGH”の間に、第3偶数フリップフロップFE3 226にラッチされたデータFは第2キャリ信号CARRY2が“HIGH”の間に、第1奇数追加フリップフロップFOX1 231にラッチされたデータKは第3キャリ信号CARRY3が“HIGH”の間に、第1偶数追加フリップフロップFEX1 232にラッチされたデータLは第4キャリ信号CARRY4が“HIGH”の間に、第2奇数追加フリップフロップFOX2 233にラッチされたデータMは第5キャリ信号CARRY5が“HIGH”の間に、第2偶数追加フリップフロップFEX2 234にラッチされたデータNは第6キャリ信号CARRY6が“HIGH”の間にそれぞれOR回路29に順次出力される。
【0031】
即ち、OR回路29はキャリ信号のうち“HIGH”よりなるキャリ信号により選択されたフリップフロップのデータを前記のような順序によりOUT Bに出力する。従って、フリップフロップにラッチされたデータA〜F,K〜Nがキャリ信号CARRY7〜CARRY10、CARRY1〜CARRY6により順にOUT Bに出力され、OUT Bに出力されるデータは第11〜第20データ、第31〜第40データなどの10個単位のデータである。
【0032】
以上説明したように、OUT A出力は第1〜第5奇数フリップフロップFO1〜FO5 221,223,225,227,229及び第1〜第5偶数フリップフロップFE1〜FE5 222,224,226,228,230にラッチされたデータにより形成され、OUT B出力は第1〜第3奇数フリップフロップFO1〜FO3 221,223,225、第1〜第3偶数フリップフロップFE1〜FE3 222,224,226及び第1〜第2追加フリップフロップFOX1,FOX2,FEX1,FEX2 231,233,232,234にラッチされたデータにより形成される。
【0033】
図5乃至図6は図2乃至図4に示したインターフェース部の動作を説明するためのタイミング図である。
【0034】
図5A1はメインクロックMCLKの波形、図5B1は奇数番目の入力データであるIN Aの波形、図5C1は偶数番目の入力データであるIN Bの波形を示したものであり、各入力データはメインクロックの周期単位に入力される。
【0035】
図5A2乃至図5J2はキャリ信号CARRY1〜CARRY10の波形を示したものである。第1キャリ信号CARRY1(図5A2)はメインクロックMCLKの第1上昇エッジで“HIGH”となりメインクロックMCLKの第2上昇エッジで“LOW”となり(C1)、再びメインクロックMCLKの第11上昇エッジで“HIGH”となりメインクロックMCLKの第12上昇エッジで“LOW”となり(C11)、このように第1キャリ信号CARRY1はメインクロックMCLKの第1、11、21、31、41、...番目の上昇エッジで“HIGH”となりメインクロックMCLKの第2、12、22、32、42、...番目の上昇エッジで“LOW”となる。第2キャリ信号CARRY2(図5B2)はメインクロックMCLKの第2、12、22、32、...番目の上昇エッジで“HIGH”となり、メインクロックMCLKの第3、13、23、33、...番目の上昇エッジで“LOW”となる。第3〜第10キャリ信号(図5C2乃至図5J2)も前記のような方法で発生し、キャリ信号の番号順序通りにメインクロックのMCLKの一周期の差で順に“HIGH”となる。そして、これら全てのキャリ信号はその周期がメインクロック周期の10(=N)倍の周期を有し、そのデューティサイクルは10%(=1/N×100%)である。
【0036】
図6A乃至図6Nは各サイクル別にフリップフロップFO1〜FO5、FE1〜FE5、FOX1、FOX2、FEX1、FEX2にラッチされるデータを示している。ここに示された数字は入力データの順番であり、入力データ上に表示されたCX(X=1〜20の整数)は入力テータをフリップフロップにラッチさせるキャリ信号の順番である。
【0037】
そして、図6A1はソースドライブ部15の第1メモリに出力されるデータを示した図面であり、図6B1はソースドライブ部15の第2メモリに出力されるデータを示したものである。
【0038】
次に、キャリ信号により各フリップフロップに入力データのラッチされる動作を詳細に説明する。
【0039】
第1奇数フリップフロップFO1 221は第1キャリ信号CARRY1のC1によりIN Aの第1データを、第6キャリ信号CARRY6のC6によりIN Aの第11データを、第1キャリ信号CARRY1のC11によりIN Aの第21データを、第6キャリ信号CARRY6のC16によりIN Aの第31データを、そしてこのような方法で第1及び第6キャリ信号により(N×k+1)番目のデータをラッチする。ここで、N=10、k=0,1,2,3,...である。
【0040】
第1偶数フリップフロップFE1 222は第1キャリ信号CARRY1のC1によりIN Bの第2データを、第6キャリ信号CARRY6のC6によりIN Bの第12データを、第1キャリ信号CARRY1のC11によりIN Bの第22データを、第6キャリ信号CARRY6のC16によりIN Bの第32データを、そしてこのような方法で第1及び第6キャリ信号により(N×k+2)番目のデータをラッチする。
【0041】
第2奇数フリップフロップFO2 223は第2キャリ信号CARRY2のC2によりIN Aの第3データを、第7キャリ信号CARRY7のC7によりIN Aの第13データを、第2キャリ信号CARRY2のC12によりIN Aの第23データを、第7キャリ信号CARRY7のC17によりIN Aの第33データを、そしてこのような方法で第2及び第7キャリ信号により(N×k+3)番目のデータをラッチする。
【0042】
第2偶数フリップフロップFE2 224は第2キャリ信号CARRY2のC2によりIN Bの第4データを、第7キャリ信号CARRY7のC7によりIN Bの第14データを、第2キャリ信号CARRY2のC12によりIN Bの第24データを、第7キャリ信号CARRY7のC17によりIN Bの第34データを、そしてこのような方法で第2及び第7キャリ信号により(N×k+4)番目のデータをラッチする。
【0043】
第3奇数フリップフロップFO3 225は第3キャリ信号CARRY3のC3によりIN Aの第5データを、第8キャリ信号CARRY8のC8によりIN Aの第15データを、第3キャリ信号CARRY3のC13によりIN Aの第25データを、第8キャリ信号CARRY8のC18によりIN Aの第35データを、そしてこのような方法で第3及び第8キャリ信号により(N×k+5)番目のデータをラッチする。
【0044】
第3偶数フリップフロップFE3 226は第3キャリ信号CARRY3のC3によりIN Bの第6データを、第8キャリ信号CARRY8のC8によりIN Bの第16データを、第3キャリ信号CARRY3のC13によりIN Bの第26データを、第8キャリ信号CARRY8のC18によりIN Bの第36データを、そしてこのような方法で第3及び第8キャリ信号により(N×k+6)番目のデータをラッチする。
【0045】
第4奇数フリップフロップFO4 227は第4キャリ信号CARRY4のC4によりIN Aの第7データを、第4キャリ信号CARRY4のC14によりIN Aの第27データを、そしてこのような方法で第4キャリ信号により(N×2k+7)番目のデータをラッチする。
【0046】
第4偶数フリップフロップFE4 228は第4キャリ信号CARRY4のC4によりIN Bの第8データを、第4キャリ信号CARRY4のC14によりIN Bの第28データを、そしてこのような方法で第4キャリ信号により(N×2k+8)番目のデータをラッチする。
【0047】
第5奇数フリップフロップFO5 229は第5キャリ信号CARRY5のC5によりIN Aの第9データを、第5キャリ信号CARRY5のC15によりIN Aの第29データを、そしてこのような方法で第5キャリ信号により(N×2k+9)番目のデータをラッチする。
【0048】
第5偶数フリップフロップFE5 230は第5キャリ信号CARRY5のC5によりIN Bの第10データを、第5キャリ信号CARRY5のC15によりIN Bの第30データを、そしてこのような方法で第5キャリ信号により(N×2k+10)番目のデータをラッチする。
【0049】
第1奇数追加フリップフロップFOX1 231は第9キャリ信号CARRY9のC9によりIN Aの第17データを、第9キャリ信号CARRY9のC19によりIN Aの第37データを、そしてこのような方法で第9キャリ信号により(N×2k+17)番目のデータをラッチする。
【0050】
第1偶数追加フリップフロップFEX1 232は第9キャリ信号CARRY9のC9によりIN Bの第18データを、第9キャリ信号CARRY9のC19によりIN Bの第38データを、そしてこのような方法で第9キャリ信号により(N×2k+18)番目のデータをラッチする。
【0051】
第2奇数追加フリップフロップFOX2 233は第10キャリ信号CARRY10のC10によりIN Aの第19データを、第10キャリ信号CARRY10のC20によりIN Aの第39データを、そしてこのような方法で第10キャリ信号により(N×2k+19)番目のデータをラッチする。
【0052】
第2偶数追加フリップフロップFEX2 234は第10キャリ信号CARRY10のC10によりIN Bの第20データを、第10キャリ信号CARRY10のC20によりIN Bの第40データを、そしてこのような方法で第10キャリ信号により(N×2k+20)番目のデータをラッチする。
【0053】
前述したような各フリップフロップにおけるデータのラッチ動作はメインクロックMCLKの20周期C1〜C20単位で40個単位の入力データに対して繰り返し行う。
【0054】
次に、前述したように各フリップフロップにラッチされたデータがキャリ信号によりOUT A及びOUT Bに出力される動作を詳細に説明する。
【0055】
OUT Aは一番目の10個のデータを、その次に10個のデータを飛ばして第21番目のデータから10個のデータを順に出力し、OUT Bは第11番目のデータから10個のデータを、その次に10個のデータを飛ばして第31番目のデータから10個のデータを順に出力し、これらOUT AとOUT Bに出力されるデータはメインクロックMCLKの最初の幾つかのサイクルを除いては同時に形成される。
【0056】
OUT Aに出力される第1〜第10データは第1〜第5奇数フリップフロップと第1〜第5偶数フリップフロップにラッチされたデータにより形成され、このデータがキャリ信号により如何にデータ順に整列されて順次出力されるかを調べてみる。
【0057】
第1奇数フリップフロップFO1 221にラッチされた第1データは第2キャリ信号CARRY2のC2により出力され、第1偶数フリップフロップFE1222にラッチされた第2データは第3キャリ信号CARRY3のC3により出力される。
【0058】
第2奇数フリップフロップFO2 223にラッチされた第3データは第4キャリ信号CARRY4のC4により出力され、第2偶数フリップフロップFE2224にラッチされた第4データは第5キャリ信号CARRY5のC5により出力される。
【0059】
第3奇数フリップフロップFO3 225にラッチされた第5データは第6キャリ信号CARRY6のC6により出力され、第3偶数フリップフロップFE3226にラッチされた第6データは第7キャリ信号CARRY7のC7により出力される。
【0060】
第4奇数フリップフロップFO4 227にラッチされた第7データは第8キャリ信号CARRY8のC8により出力され、第4偶数フリップフロップFE4228にラッチされた第8データは第9キャリ信号CARRY9のC9により出力される。
【0061】
第5奇数フリップフロップFO5 229にラッチされた第9データは第10キャリ信号CARRY10のC10により出力され、第5偶数フリップフロップFE5 230にラッチされた第10データは第1キャリ信号CARRY1のC11により出力される。
【0062】
次に、OUT Bに出力される第11〜第20データは第1〜第3奇数フリップフロップ、第1〜第3偶数フリップフロップ、第1、第2奇数追加フリップフロップ及び第1、第2偶数追加フリップフロップにラッチされたデータにより形成され、このデータがキャリ信号により如何にデータ順に整列されて順次出力されるかを調べてみる。
【0063】
第1奇数フリップフロップFO1 221にラッチされた第11データは第7キャリ信号CARRY7のC7により出力され、第1偶数フリップフロップFE1 222にラッチされた第12データは第8キャリ信号CARRY8のC8により出力される。
【0064】
第2奇数フリップフロップFO2 223にラッチされた第13データは第9キャリ信号CARRY9のC9により出力され、第2偶数フリップフロップFE2 224にラッチされた第14データは第10キャリ信号CARRY10のC10により出力される。
【0065】
第3奇数フリップフロップFO3 225にラッチされた第15データは第1キャリ信号CARRY1のC11により出力され、第3偶数フリップフロップFE3 226にラッチされた第16データは第2キャリ信号CARRY2のC12により出力される。
【0066】
第1奇数追加フリップフロップFOX1 231にラッチされた第17データは第3キャリ信号CARRY3のC13により出力され、第1偶数追加フリップフロップFEX1 232にラッチされた第18データは第4キャリ信号CARRY4のC14により出力される。
【0067】
第2奇数追加フリップフロップFOX2 233にラッチされた第19データは第5キャリ信号CARRY5のC15により出力され、第2偶数追加フリップフロップFEX2 234にラッチされた第20データは第6キャリ信号CARRY6のC16により出力される。
【0068】
前述したインターフェース部におけるデータの入出力に対する動作をキャリ信号の周期別に調べてみる。
【0069】
第1キャリ信号CARRY1のC1の間に第1及び第2データが第1奇数及び第1偶数フリップフロップFO1 221及びFE1 222にそれぞれラッチされ、ラッチされたデータは第6キャリ信号CARRY6のC6が発生する前まで持続される。
【0070】
第2キャリ信号CARRY2のC2の間に第3及び第4データが第2奇数及び第2偶数フリップフロップFO2 223及びFE2 224にそれぞれラッチされ、ラッチされたデータは第7キャリ信号CARRY7のC7が発生する前まで持続されると同時に第1奇数フリップフロップFO1 21にラッチされている第1データがOUT Aに出力される。
【0071】
第3キャリ信号CARRY3のC3の間に第5及び第6データが第3奇数及び第3偶数フリップフロップFO3 225及びFE3 226にそれぞれラッチされ、ラッチされたデータは第8キャリ信号CARRY8のC8が発生する前まで持続されると同時に第1偶数フリップフロップFE1 222にラッチされている第2データがOUT Aに出力される。
【0072】
第4キャリ信号CARRY4のC4の間に第7及び第8データが第4奇数及び第4偶数フリップフロップFO4 227及びFE4 228にそれぞれラッチされ、ラッチされたデータは第4キャリ信号CARRY4のC14が発生する前まで持続されると同時に第2奇数フリップフロップFO2 223にラッチされている第3データがOUT Aに出力される。
【0073】
第5キャリ信号CARRY5のC5の間に第9及び第10データが第5奇数及び第5偶数フリップフロップFO5 229及びFE5 230にそれぞれラッチされ、ラッチされたデータは第5キャリ信号CARRY5のC15が発生する前まで持続されると同時に第2偶数フリップフロップFE2 224にラッチされている第4データがOUT Aに出力される。
【0074】
第6キャリ信号CARRY6のC6の間に第11及び第12データが第1奇数及び第1偶数フリップフロップFO1 221及びFE1 222にそれぞれラッチされ、ラッチされたデータは第1キャリ信号CARRY1のC11が発生する前まで持続されると同時に第3奇数フリップフロップFO3 225にラッチされている第5データがOUT Aに出力される。
【0075】
第7キャリ信号CARRY7のC7の間に第13及び第14データが第2奇数及び第2偶数フリップフロップFO2 223及びFE2 224にそれぞれラッチされ、ラッチされたデータは第2キャリ信号CARRY2のC12が発生する前まで持続されると同時に第3偶数フリップフロップFE3 226にラッチされている第6データがOUT Aに出力され、また第1奇数フリップフロップFO1 221にラッチされている第11データがOUT Bに出力される。
【0076】
第8キャリ信号CARRY8のC8の間に第15及び第16データが第3奇数及び第3偶数フリップフロップFO3 225及びFE3 226にそれぞれラッチされ、ラッチされたデータは第3キャリ信号CARRY3のC13が発生する前まで持続される。それと同時に第4奇数フリップフロップFO4 227にラッチされている第7データがOUT Aに出力され、また第1偶数フリップフロップFE1 222にラッチされている第12データがOUT Bに出力される。
【0077】
第9キャリ信号CARRY9のC9の間に第17及び第18データが第1奇数追加フリップフロップ及び第2偶数追加フリップフロップFOX1 231及びFEX1 232にそれぞれラッチされ、ラッチされたデータは第9キャリ信号CARRY9のC19が発生する前まで持続される。それと同時に第4偶数フリップフロップFE4 228にラッチされている第8データがOUT Aに出力され、また第2奇数フリップフロップFO2 223にラッチされている第13データがOUT Bに出力される。
【0078】
第10キャリ信号CARRY10のC10の間に第19及び第20データが第2奇数追加フリップフロップ及び第2偶数追加フリップフロップFOX2 233及びFEX2 234にそれぞれラッチされ、ラッチされたデータは第10キャリ信号CARRY10のC20が発生する前まで持続される。それと同時に第5奇数フリップフロップFO5 229にラッチされている第9データがOUT Aに出力され、また第2偶数フリップフロップFE2 224にラッチされている第14データがOUT Bに出力される。
【0079】
第1キャリ信号CARRY1のC11の間に第21及び第22データが第1奇数及び第1偶数フリップフロップFO1 221及びFE1 222にそれぞれラッチされ、ラッチされたデータは第6キャリ信号CARRY6のC16が発生する前まで持続される。それと同時に第5偶数フリップフロップFE5 230にラッチされている第10データがOUT Aに出力され、また第3奇数フリップフロップFO3 225にラッチされている第15データがOUT Bに出力される。
【0080】
第2キャリ信号CARRY2のC12の間に第23及び第24データが第2奇数追加フリップフロップ及び第2偶数追加フリップフロップFOX2 233及びFEX2 234にそれぞれラッチされ、ラッチされたデータは第7キャリ信号CARRY7のC17が発生する前まで持続される。それと同時に第1奇数フリップフロップFO1 221にラッチされている第21データがOUT Aに出力され、また第3偶数フリップフロップFE3 226にラッチされている第16データがOUT Bに出力される。
【0081】
前記のような方法で図5乃至図6に示したタイミング図を参照すればその他のサイクルにおける動作関係も容易に把握できる。
【0082】
次いで、前述した内容に基づいてフリップフロップにデータのラッチされる動作を要約する。
【0083】
第1奇数及び第1偶数フリップフロップは第1及び第6キャリ信号によりデータがラッチされ、第2奇数及び第2偶数フリップフロップは第2及び第7キャリ信号によりデータがラッチされ、第3奇数及び第3偶数フリップフロップは第3及び第8キャリ信号によりデータがラッチされる。これに反して、第4奇数及び第4偶数フリップフロップは第4キャリ信号にのみよりデータがラッチされ、第5奇数及び第5偶数フリップフロップは第5キャリ信号にのみよりデータがラッチされる。そして、第1奇数追加フリップフロップ及び第1偶数追加フリップフロップは第9キャリ信号によりのみデータがラッチされ、第2奇数追加フリップフロップ及び第2偶数追加フリップフロップは第10キャリ信号にのみよりデータがラッチされる。
【0084】
そして、フリップフロップにラッチされたデータが出力される動作を要約すれば次の通りである。
【0085】
OUT Aに出力される第1〜第10データは第2〜第10及び第1キャリ信号C2,C3,....,C10,C11により順次出力され、また後続する第21〜第30、第41〜第50データも同様である。OUT Bに出力される第11〜第20データは第7〜第10、第1〜第6キャリ信号C7,C8,C9,C10,C11,C12,...,C16により順に出力され、且つその次の第31〜第40、第51〜第60データなども同様である。
【0086】
このようなデータの入出力動作はソースドライブ部15に具備されたメモリ容量がさらに増加してもそのメモリに貯蔵されるデータの数が偶数である一つの同一方法で適用される。例えば、出力データの数Nを100にする場合、キャリ信号を100個、偶数フリップフロップを50個、奇数フリップフロップ50個、そして4個追加フリップフロップを具備し、第1〜第48奇数及び第1〜第48偶数フリップフロップは前記実施例における第1〜第3奇数及び第1〜第3偶数フリップフロップと同一の方法で動作し、第49、第50奇数及び第49、第50偶数フリップフロップは前記実施例における第4〜第5奇数及び第4〜第5偶数フリップフロップと同一の方法で動作し、一方、4個の追加フリップフロップは前記実施例における第1、第2奇数追加フリップフロップ及び第1、第2偶数追加フリップフロップと同一な方法で動作する。
【0087】
図7乃至図9は図1のソースドライブ部15の各メモリに貯蔵される画素データの数が奇数(N=2M+1、ここでMは正の整数)の時のインターフェース部18の詳細な構成を示している。図7はデータラッチ部181の構成を、図8はOUT A出力部185の構成を、そして図9はOUT B出力部187の構成を示したものであり、キャリ信号発生部183の構成は示さなかった。本実施例においてメモリに貯蔵される画素データの数はそれぞれ11個であり、この場合M=5である。
【0088】
ここで、IN A711はPC−SET11から伝送された奇数番目の画素データ、IN B712はPC−SET11から伝送された偶数番目の画素データ、CARRY1〜CARRY11はキャリ信号発生部183から発生したキャリ信号、OUT AはN個単位の出力データのうち奇数番目の出力データ、そしてるOUT BはN個単位の出力データのうち偶数番目の出力データを意味する。
【0089】
図7のデータラッチ部はIN A711の入力される6個のフリップフロップFO1〜FO6 721,723,725,727、729,731と2個のフリップフロップFOX1,FOX2 733,735及びIN B712の入力される6個フリップフロップFE1〜FE6 722,724,726,728,730,732の2個のフリップフロップFEX1,FEX2 734,736より構成される。
【0090】
ここで、奇数番目の入力データが入力される奇数フリップフロップはIN A711を通じて伝送された(2M+1)個の奇数データのうち第1〜第(M−2)番目のデータ又は第(M+2)〜第(2M−1)番目のデータが入力され、キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1奇数ラッチ部、IN A711を通じて伝送された(2M+1)個単位の奇数データのうち第(M−1)、M、(M+1)番目のデータが入力され、キャリ信号によりデータをラッチ及び出力するための、3個のラッチより構成された第2奇数ラッチ部、そしてIN A711を通じて伝送された(2M+1)個単位の奇数データのうち第2M、(2M+1)番目のデータが入力され、キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第3奇数ラッチ部に分けられる。
【0091】
そして、偶数番目の入力データが入力される偶数フリップフロップはIN B712を通じて伝送された(2M+1)個の偶数データのうち第1〜第(M−2)番目データ又は第(M+2)〜第(2M−1)番目のデータが入力され、キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1偶数ラッチ部、IN B712を通じて伝送された(2M+1)個単位の偶数データのうち第(M−1)、M、(M+1)番目のデータが入力され、キャリ信号によりデータをラッチ及び出力するための、3個のラッチより構成された第2偶数ラッチ部、そしてIN B712を通じて伝送された(2M+1)個単位の偶数データのうち第2M、(2M+1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第3偶数ラッチ部に分けられる。
【0092】
本実施例において、N=11、M=5なのて、第1奇数ラッチ部はフリップフロップFO1〜FO3 721,723,725、第2奇数ラッチ部はフリップフロップFO4〜FO6 727,729,731、第3奇数ラッチ部はフリップフロップFOX1,FOX2 733,735、第1偶数ラッチ部はフリップフロップFE1〜FE3 722,724,726、第2偶数ラッチ部はフリップフロップFE4〜FE6 728,730,732、第3偶数ラッチ部はフリップフロップFEX1,FEX2 734,736より構成される。
【0093】
図8のOUT A出力部はフリップフロップの出力データ及びキャリ信号の入力される11個のANDゲート761〜771、そしてANDゲート761〜771の出力信号が入力されてOUT Aを出力するOR回路75より構成され、所定のキャリ信号に応じて第1、第2奇数ラッチ部、第1偶数ラッチ部及び第2偶数ラッチ部のFE4 728、FE5 730より伝送された(2M+1)個単位のデータA,B,C,D,E,F,G,H,I,J及びKをソースドライブ部15の第1メモリに出力する。
【0094】
そして、図9に示したOUT B出力部はフリップフロップの出力データ及びキャリ信号の入力される11個のANDゲート781〜791、そしてANDゲート781〜791の出力信号が入力されてOUT Bを出力するOR回路79より構成され、所定のキャリ信号に応じて第2偶数ラッチ部のFE6 732、第1、第3奇数ラッチ部及び第1、第3偶数ラッチ部から伝送された(2M+1)個単位のデータA,B,C,D,E,F,M,N,O,P及びLをソースドライブ部15の第2メモリに出力する。
【0095】
先ず、図7を参照して入力データがキャリ信号により各フリップフロップにラッチされる動作について説明する。
【0096】
第1奇数及び第1偶数フリップフロップFO1,FE1 721,722は第1キャリ信号CARRY1及び第7キャリ信号CARRY7をORゲート741で論理和した信号により入力データをラッチし、第2奇数及び第2偶数フリップフロップFO2,FE2 723,724は第2キャリ信号CARRY2及び第8キャリ信号CARRY8をORゲート742で論理和した信号により入力データをラッチし、第3奇数及び第3偶数フリップフロップFO3,FE3 725,726は第3キャリ信号CARRY3及び第9キャリ信号CARRY9をORゲート743で論理和した信号により入力データをララッチし、第4奇数及び第4偶数フリップフロップFO4,FE4 727,728は第4キャリ信号CARRY4により入力データをラッチし、第5奇数及び第5偶数フリップフロップFO5,FE5 729,730は第5キャリ信号CARRY5により入力データをラッチし、第6奇数及び第6偶数フリップフロップFO6,FE6 731,732は第6キャリ信号CARRY6により入力データをラッチし、第1奇数及び第1偶数フリップフロップFOX1,FEX1 733,734は第10キャリ信号CARRY10により入力データをラッチし、そして第2奇数及び第2偶数追加フリップフロップFOX2,FEX2 735,736は第11キャリ信号CARRY11により入力データをラッチする。
【0097】
データをラッチしている各フリップフロップは次のキャリ信号により次の入力データがラッチされるまで現在のデータをそのまま貯蔵する。
【0098】
次に、図8を参照して各フリップフロップにラッチされたデータがキャリ信号によりOUT Aに出力される動作について説明する。
【0099】
第1奇数フリップフロップFO1 721にラッチされたデータAは第2キャリ信号CARRY2が“HIGH”(イネーブル状態)の間に、第1偶数フリップフロップFE1 722にラッチされたデータBは第3キャリ信号CARRY3が“HIGH”の間に、第2奇数フリップフロップFO2 723にラッチされたデータCは第4キャリ信号CARRY4が“HIGH”の間に、第2偶数フリップフロップFE2 724にラッチされたデータDは第5キャリ信号CARRY5が“HIGH”の間に、第3奇数フリップフロップFO3 725にラッチされたデータEは第6キャリ信号CARRY6が“HIGH”の間に、第3偶数フリップフロップFE3 726にラッチされたデータFは第7キャリ信号CARRY7が“HIGH”の間に、第4奇数フリップフロップFO4 727にラッチされたデータGは第8キャリ信号CARRY8が“HIGH”の間に、第4偶数フリップフロップFE4 728にラッチされたデータHは第9キャリ信号CARRY9が“HIGH”の間に、第5奇数フリップフロップFO5 729にラッチされたデータIは第10キャリ信号CARRY10が“HIGH”の間に、第5偶数フリップフロップFE5 730にラッチされたデータJは第11キャリ信号CARRY11が“HIGH”の間に、そして第6奇数フリップフロップFO6 731にラッチされたデータKは第1キャリ信号CARRY1が“HIGH”の間にそれぞれOR回路75に順に出力される。
【0100】
即ち、OR回路25はキャリ信号のうち“HIGH”よりなるキャリ信号により選択されたフリップフロップの出力データを前記のような順序に従ってOUT Aに出力する。従ってフリップフロップにラッチされたデータA〜Kがキャリ信号CARRY2〜CARRY11、CARRY1により順にOUT Aに出力され、OUT Aに出力されるデータは第1〜第11データ、第23〜第33データなどの10個単位のデータである。
【0101】
次いで、図9を参照して各フリップフロップにラッチされたデータがキャリ信号によりOUT Bに出力される動作について説明する。
【0102】
第1奇数フリップフロップFO1 721にラッチされたデータAは第8キャリ信号CARRY8が“HIGH”の間に、第1偶数フリップフロップFE1 722にラッチされたデータBは第9キャリ信号CARRY9が“HIGH”の間に、第2奇数フリップフロップFO2 723にラッチされたデータCは第10キャリ信号CARRY10が“HIGH”の間に、第2偶数フリップフロップFE2 724にラッチされたデータDは第11キャリ信号CARRY11が“HIGH”の間に、第3奇数フリップフロップFO3 725にラッチされたデータEは第1キャリ信号CARRY1が“HIGH”の間に、第3偶数フリップフロップFE3 726にラッチされたデータFは第2キャリ信号CARRY2が“HIGH”の間に、第1奇数追加フリップフロップFOX1 733にラッチされたデータMは第3キャリ信号CARRY3が“HIGH”の間に、第1偶数追加フリップフロップFEX1 734にラッチされたデータNは第4キャリ信号CARRY4が“HIGH”の間に、第2奇数追加フリップフロップFOX2 735にラッチされたデータOは第5キャリ信号CARRY5が“HIGH”の間に、第2偶数追加フリップフロップFEX2 736にラッチされたデータPは第6キャリ信号CARRY6が“HIGH”の間に、そして第6偶数フリップフロップFE6 732にラッチされたデータLは第7キャリ信号CARRY7が“HIGH”の間にそれぞれOR回路79に順次出力される。
【0103】
即ち、OR回路79はキャリ信号のうち“HIGH”よりなるキャリ信号により選択されたフリップフロップのデータを前記のような順序に従ってOUT Bに出力する。従って、フリップフロップにラッチされたデータA〜F,M〜P及びLがキャリ信号CARRY8〜CARRY11、CARRY1〜CARRY7により順にOUT Bに出力され、OUT Bに出力されるデータは第12〜第22データ、第34〜第44データなどの11個単位のデータである。
【0104】
以上説明したように、OUT A出力は第1〜第6奇数フリップフロップFO1〜FO6及び第1〜第5偶数フリップフロップFE1〜FE5にラッチされたデータにより形成され、OUT B出力は第1〜第3奇数フリップフロップFO1〜FO3、第1〜第3偶数フリップフロップFE1〜FE3、第6偶数フリップフロップFE6及び第1,第2追加フリップフロップFOX1,FOX2,FEX1,FEX2にラッチされたデータにより形成される。
【0105】
図10乃至図11は図7乃至図9に示したインターフェース部の動作を説明するためのタイミング図である。
【0106】
図10A0はメインクロックMCLKの波形、図10B0は奇数番目の入力データであるIN Aの波形、図10C0は偶数番目の入力データであるIN Bの波形を示したものであり、各入力データはメインクロックの周期単位で入力される。
【0107】
図10A乃至図10Kはキャリ信号CARRY1〜CARRY11の波形を示したものである。第1キャリ信号CARRY1(図10A)はメインクロックMCLKの第1上昇エッジで“HIGH”となりメインクロックMCLKの第2上昇エッジで“LOW”となり(C1)、再びメインクロックMCLKの第12上昇エッジで“HIGH”となりメインクロックMCLKの第13上昇エッジで“LOW”となり(C12)、このように第1キャリ信号CARRY1はメインクロックの第1、12、23、34、45、...番目の上昇エッジで“HIGH”となりメインクロックMCLKの第2、13、24、35、46、...番目の上昇エッジで“LOW”となる。第2キャリ信号CARRY2(図10B)はメインクロックMCLKの第2、13、24、35、...番目の上昇エッジで“HIGH”となりメインクロックMCLKの第3、14、25、36、...番目の上昇エッジで“LOW”となる。第3〜第11キャリ信号(図10C乃至図10K)も前記のような方法で発生し、キャリ信号の番号順序の通りにメインクロックMCLKの一周期の差で順に“HIGH”となる。そして、該全てのキャリ信号はその周期がメインクロック周期の11(=N)倍の周期を有し、メインクロックMCLKの一周期の間にイネーブル状態を保つ。
【0108】
図11A乃至図11Pは各サイクル別にフリップフロップFO1〜FO6、FE1〜FE6、FOX1、FOX2、FEX1、FEX2にラッチされるデータを示したものである。ここに示された数字は入力データの順番であり、入力データ上に表示されたCX(X=1〜23の整数)は入力データをフリップフロップにラッチさせるキャリ信号の順番である。
【0109】
そして、図11A’はソースドライブ部15の第1メモリ(図示せず)に出力されるデータを示した図面であり、図11B’はソースドライブ部15の第2メモリ(図示せず)に出力されるデータを示したものである。
【0110】
次に、キャリ信号により各フリップフロップに入力データのラッチされる動作を詳細に説明する。
【0111】
第1奇数フリップフロップFO1 721は第1キャリ信号CARRY1のC1によりIN Aの第1データを、第7キャリ信号CARRY7によりIN Aの第13データを、第1キャリ信号CARRY1のC12によりIN Aの第23データを、第7キャリ信号CARRY7のC18によりIN Aの第35データを、そしてこのような方法で第1キャリ信号CARRY1により(N×2k+1)番目のデータを、第7キャリ信号CARRY7により(N×(2k+1)+2)番目のデータをラッチする。ここで、Nは11、M=5、k=0,1,2,3...である。
【0112】
第1偶数フリップフロップFE1 722は第1キャリ信号CARRY1のC1によりIN Bの第2データを、第7キャリ信号CARRY7のC7によりIN Bの第14データを、第1キャリ信号CARRY1のC12によりIN Bの第24データを、第7キャリ信号CARRY6のC18によりIN Bの第36データを、そしてこのような方法で第1キャリ信号CARRY1により(N×2k+2)番目のデータを、第7キャリ信号CARRY7により(N×(2k+1)+3)番目のデータをラッチする。
【0113】
第2奇数フリップフロップFO2 723は第2キャリ信号CARRY2のC2によりIN Aの第3データを、第8キャリ信号CARRY8のC8によりIN Aの第15データを、第2キャリ信号CARRY2のC13によりIN Aの第25データを、第8キャリ信号CARRY8のC19によりIN Aの第37データを、そしてこのような方法で第2キャリ信号CARRY2により(N×2k+3)番目のデータを、第8キャリ信号CARRY8により(N×(2k+1)+4)番目のデータをラッチする。
【0114】
第2偶数フリップフロップFE2 724は第2キャリ信号CARRY2のC2によりIN Bの第4データを、第8キャリ信号CARRY8のC8によりIN Bの第16データを、第2キャリ信号CARRY2のC13によりIN Bの第26データを、第8キャリ信号CARRY8のC19によりIN Bの第38データを、そしてこのような方法で第2キャリ信号CARRY2により(N×2k+4)番目のデータを、第8キャリ信号CARRY8により(N×(2k+1)+5)番目のデータをラッチする。
【0115】
第3奇数フリップフロップFO3 725は第3キャリ信号CARRY3のC3によりIN Aの第5データを、第9キャリ信号CARRY9のC9によりIN Aの第17データを、第3キャリ信号CARRY3のC14によりIN Aの第27データを、第9キャリ信号CARRY9のC20によりIN Aの第39データを、そしてこのような方法で第3キャリ信号CARRY3により(N×2k+5)番目のデータを、第9キャリ信号CARRY9により(N×(2k+1)+6)番目のデータをラッチする。
【0116】
第3偶数フリップフロップFE3 726は第3キャリ信号CARRY3のC3によりIN Bの第6データを、第9キャリ信号CARRY9のC9によりIN Bの第18データを、第3キャリ信号CARRY3のC14によりIN Bの第28データを、第9キャリ信号CARRY9のC20によりIN Bの第40データを、そしてこのような方法で第3キャリ信号CARRY3により(N×2k+6)番目のデータを、第9キャリ信号CARRY9により(N×(2k+1)+7)番目のデータをラッチする。
【0117】
第4奇数フリップフロップFO4 727は第4キャリ信号CARRY4のC4によりIN Aの第7データを、第4キャリ信号CARRY4のC15によりIN Aの第29データを、そしてこのような方法で第4キャリ信号CARRY4により(N×2k+7)番目のデータをラッチする。
【0118】
第4偶数フリップフロップFE4 728は第4キャリ信号CARRY4のC4によりIN Bの第8データを、第4キャリ信号CARRY4のC15によりIN Bの第30データを、そしてこのような方法で第4キャリ信号CARRY4により(N×2k+8)番目のデータをラッチする。
【0119】
第5奇数フリップフロップFO5 729は第5キャリ信号CARRY5のC5によりIN Aの第9データを、第5キャリ信号CARRY5のC16によりIN Aの第31データを、そしてこのような方法で第5キャリ信号CARRY5により(N×2k+9)番目のデータをラッチする。
【0120】
第5偶数フリップフロップFE5 230は第5キャリ信号CARRY5のC5によりIN Bの第10データを、第5キャリ信号CARRY5のC16によりIN Bの第32データを、そしてこのような方法で第5キャリ信号CARRY5により(N×2k+10)番目のデータをラッチする。
【0121】
第6奇数フリップフロップFE6 731は第6キャリ信号CARRY6のC6によりIN Aの第11データを、第6キャリ信号CARRY6のC17によりIN Aの第33データを、そしてこのような方法で第6キャリ信号CARRY6により(N×2k+11=N×2k+N=N×(2k+1))番目のデータをラッチする。
【0122】
第6偶数フリップフロップFE6 732は第6キャリ信号CARRY6のC6によりIN Bの第12データを、第6キャリ信号CARRY6のC17によりIN Bの第34データを、そしてこのような方法で第6キャリ信号CARRY6により(N×2k+12=N×2k+N+1=N×(2k+1)+1)番目データをラッチする。
【0123】
第1奇数追加フリップフロップFOX1 733は第10キャリ信号CARRY10のC10によりIN Aの第19データを、第10キャリ信号CARRY10のC21によりIN Aの第41データを、そしてこのような方法で第10キャリ信号により(N×(2k+1)+8=N×(2k+1)+N−3=N×(2k+2)−3)番目のデータをラッチする。
【0124】
第1偶数追加フリップフロップFEX1 734は第10キャリ信号CARRY10のC10によりIN Bの第20データを、第10キャリ信号CARRY10のC21によりIN Bの第42データを、そしてこのような方法で第10キャリ信号CARRY10により(N×(2k+1)+9=N×(2k+1)+N−2=N×(2k+2)−2)番目のデータをラッチする。
【0125】
第2奇数追加フリップフロップFOX2 735は第11キャリ信号CARRY11のC11によりIN Aの第21データを、第11キャリ信号CARRY11のC22によりIN Aの第43データを、そしてこのような方法で第11キャリ信号CARRY11により(N×(2k+1)+10=N×(2k+1)+N−1=N×(2k+2)−1)番目のデータをラッチする。
【0126】
第2偶数追加フリップフロップFEX2 736は第11キャリ信号CARRY11のC11によりIN Bの第22データを、第11キャリ信号CARRY11のC22によりIN Bの第44データを、そしてこのような方法で第11キャリ信号CARRY11により(N×(2k+1)+11=N×(2k+1)+N=N×(2k+2)番目のデータをラッチする。
【0127】
前述したような各フリップフロップにおけるデータのラッチ動作はメインクロックMCLKの22周期C1〜C22単位で44個単位の入力データに対して繰り返し行われる。
【0128】
次に、前記のように各フリップフロップにラッチされたデータがキャリ信号によりOUT A及びOUT Bに出力される動作を詳細に説明する。
【0129】
OUT Aは一番目の11個のデータを、その次に11個のデータを飛ばして第23番目のデータから11個のデータを順に出力し、OUT Bは第12番目のデータから11個のデータを、その次に11個のデータを飛ばして第34番目データから11個のデータを順に出力し、該OUT AとOUT Bに出力されるデータはメインクロックの最初の幾つかのサイクルを除いては同時に形成される。
【0130】
OUT Aに出力される第1〜第11データは第1〜第6奇数フリップフロップ及び第1〜第5偶数フリップフロップにラッチされたデータにより形成され、このデータがキャリ信号により如何にデータ順に整列されて順次出力されるかを調べてみる。
【0131】
第1奇数フリップフロップFO1 721にラッチされた第1データは第2キャリ信号CARRY2のC2により出力され、第1偶数フリップフロップFE1722にラッチされた第2データは第3キャリ信号CARRY3のC3により出力される。
【0132】
第2奇数フリップフロップFO2 723にラッチされた第3データは第4キャリ信号CARRY4のC4により出力され、第2偶数フリップフロップFE2724にラッチされた第4データは第5キャリ信号CARRY5のC5により出力される。
【0133】
第3奇数フリップフロップFO3 725にラッチされた第5データは第6キャリ信号CARRY6のC6により出力され、第3偶数フリップフロップFE3726にラッチされた第6データは第7キャリ信号CARRY7のC7により出力される。
【0134】
第4奇数フリップフロップFO4 727にラッチされた第7データは第8キャリ信号CARRY8のC8により出力され、第4偶数フリップフロップFE4728にラッチされた第8データは第9キャリ信号CARRY9のC9により出力される。
【0135】
第5奇数フリップフロップFO5 729にラッチされた第9データは第10キャリ信号CARRY10のC10により出力され、第5偶数フリップフロップFE5 730にラッチされた第10データは第11キャリ信号CARRY11のC11により出力される。
【0136】
第6奇数フリップフロップFO6 731にラッチされた第11データは第1キャリ信号CARRY1のC12により出力される。
【0137】
次に、OUT Bに出力される第12〜第22データは第6偶数フリップフロップ、第1〜第3奇数フリップフロップ、第1〜第3偶数フリップフロップ、第1、第2奇数追加フリップフロップ及び第1,第2偶数追加フリップフロップにラッチされたデータにより形成され、このデータがキャリ信号により如何にデータ順に整列されて順次出力されるかを調べてみる。
【0138】
第6偶数フリップフロップFE6 732にラッチされた第12データは第8キャリ信号CARRY8のC8により出力される。
【0139】
第1奇数フリップフロップFO1 721にラッチされた第13データは第9キャリ信号CARRY9のC9により出力され、第1偶数フリップフロップFE1 722にラッチされた第14データは第10キャリ信号CARRY10のC10により出力される。
【0140】
第2奇数フリップフロップFO2 723にラッチされた第15データは第11キャリ信号CARRY11のC11により出力され、第2偶数フリップフロップFE2 724にラッチされた第16データは第1キャリ信号CARRY1のC12により出力される。
【0141】
第3奇数フリップフロップFO3 725にラッチされた第17データは第2キャリ信号CARRY2のC13により出力され、第3偶数フリップフロップFE3 726にラッチされた第18データは第3キャリ信号CARRY3のC14により出力される。
【0142】
第1奇数追加フリップフロップFOX1 733にラッチされた第19データは第4キャリ信号CARRY4のC15により出力され、第1偶数追加フリップフロップFEX1 734にラッチされた第20データは第5キャリ信号CARRY5のC16により出力される。
【0143】
第2奇数追加フリップフロップFOX2 735にラッチされた第21データは第6キャリ信号CARRY6のC17により出力され、第2偶数追加フリップフロップFEX2 736にラッチされた第22データは第7キャリ信号CARRY7のC18により出力される。
【0144】
以上説明したインターフェースにおけるデータの入出力動作をキャリ信号の周期別に調べてみる。
【0145】
第1キャリ信号CARRY1のC1の間に第1及び第2データが第1奇数及び第1偶数フリップフロップFO1 721及びFE1 722にそれぞれラッチされ、ラッチされたデータは第7キャリ信号CARRY7のC7が発生する前まで持続される。
【0146】
第2キャリ信号CARRY2のC2の間に第3及び第4データが第2奇数及び第2偶数フリップフロップFO2 723及びFE2 724にそれぞれラッチされ、ラッチされたデータは第8キャリ信号CARRY8のC8が発生する前まで持続される。それと同時に第1奇数フリップフロップFO1 721にラッチされている第1データがOUT Aに出力される。
【0147】
第3キャリ信号CARRY3のC3の間に第5及び第6データが第3奇数及び第3偶数フリップフロップFO3 725及びFE3 726にそれぞれラッチされ、ラッチされたデータは第9キャリ信号CARRY9のC9が発生する前まで持続されると同時に第1偶数フリップフロップFE1 722にラッチされている第2データがOUT Aに出力される。
【0148】
第4キャリ信号CARRY4のC4の間に第7及び第8データが第4奇数及び第4偶数フリップフロップFO4 727及びFE4 728にそれぞれラッチされ、ラッチされたデータは第4キャリ信号CARRY4のC15が発生する前まで持続されると同時に第2奇数フリップフロップFO2 723にラッチされている第3データがOUT Aに出力される。
【0149】
第5キャリ信号CARRY5のC5の間に第9及び第10データが第5奇数及び第5偶数フリップフロップFO5 729及びFE5 730にそれぞれラッチされ、ラッチされたデータは第5キャリ信号CARRY5のC16が発生する前まで持続されると同時に第2偶数フリップフロップFE2 724にラッチされている第4データがOUT Aに出力される。
【0150】
第6キャリ信号CARRY6のC6の間に第11及び第12データが第6奇数及び第6偶数フリップフロップFO6 731及びFE6 732にそれぞれラッチされ、ラッチされたデータは第6キャリ信号CARRY6のC17が発生する前まで持続されると同時に第3奇数フリップフロップFO3 725にラッチされている第5データがOUT Aに出力される。
【0151】
第7キャリ信号CARRY7のC7の間に第13及び第14データが第1奇数及び第1偶数フリップフロップFO1 721及びFE1 722にそれぞれラッチされ、ラッチされたデータは第1キャリ信号CARRY1のC12が発生する前まで持続されると同時に第3偶数フリップフロップFE3 726にラッチされている第6データがOUT Aに出力される。
【0152】
第8キャリ信号CARRY8のC8の間に第15及び第16データが第2奇数及び第2偶数フリップフロップFO2 723及びFE2 724にそれぞれラッチされ、ラッチされたデータは第2キャリ信号CARRY2のC13が発生する前まで持続されると同時に第4奇数フリップフロップFE4 727にラッチされている第7データがOUT Aに出力され、また第6偶数フリップフロップFE6 732にラッチされている第12データがOUT Bに出力される。
【0153】
第9キャリ信号CARRY9のC9の間に第17及び第18データが第3奇数及び第3偶数フリップフロップFO3 725及びFE3 726にそれぞれラッチされ、ラッチされたデータは第3キャリ信号CARRY3のC14が発生する前まで持続される。それと同時に第4偶数フリップフロップFE4 728にラッチされている第8データがOUT Aに出力され、また第1奇数フリップフロップFO1 721にラッチされている第13データがOUT Bに出力される。
【0154】
第10キャリ信号CARRY10のC10の間に第19及び第20データが第1奇数追加フリップフロップ及び第1偶数追加フリップフロップFOX1 733及びFEX1 734にそれぞれラッチされ、ラッチされたデータは第10キャリ信号CARRY10のC21が発生する前まで持続される。それと同時に第5奇数フリップフロップFO5 729にラッチされている第9データがOUTAに出力され、また第1偶数フリップフロップFE1 722にラッチされている第14データがOUT Bに出力される。
【0155】
第11キャリ信号CARRY11のC11の間に第21及び第22データが第2奇数追加フリップフロップ及び第2偶数追加フリップフロップFOX2 735及びFEX2 736にそれぞれラッチされ、ラッチされたデータは第11キャリ信号CARRY11のC22が発生する前まで持続される。それと同時に第5偶数フリップフロップFE5 730にラッチされている第10データがOUT Aに出力され、また第2奇数フリップフロップFO2 723にラッチされている第15データがOUT Bに出力される。
【0156】
第1キャリ信号CARRY1のC12の間に第23及び第24データが第1奇数及び第1偶数フリップフロップFO1 721及びFE1 722にそれぞれラッチされ、ラッチされたデータは第7キャリ信号CARRY7のC18が発生する前まで持続される。それと同時に第6奇数フリップフロップFO6 731にラッチされている第11データがOUT Aに出力され、また第2偶数フリップフロップFE2 724にラッチされている第16データがOUT Bに出力される。
【0157】
第2キャリ信号CARRY2のC13の間に第25及び第26データが第2奇数及び第2偶数フリップフロップFO2 723及びFE2 724にそれぞれラッチされ、ラッチされたデータは第8キャリ信号CARRY8のC19が発生する前まで持続されると同時に第1奇数フリップフロップFO1 721にラッチされている第23データがOUT Aに出力され、また第3奇数フリップフロップFO3 725にラッチされている第17データがOUT Bに出力される。
【0158】
前記のような方法で図10乃至図11に示したタイミング図を参照すればその他のサイクルにおける動作関係も容易に把握できる。
【0159】
次に、前述した内容に基づいてフリップフロップにデータのラッチされる動作を要約する。
【0160】
第1奇数及び第1偶数フリップフロップは第1及び第7キャリ信号によりデータがラッチされ、第2奇数及び第2偶数フリップフロップは第2及び第8キャリ信号によりデータがラッチされ、第3奇数及び第3偶数フリップフロップは第3及び第9キャリ信号によりデータがラッチされる。これに反して、第4奇数及び第4偶数フリップフロップは第4キャリ信号によりのみデータがラッチされ、第5奇数及び第5偶数フリップフロップは第5キャリ信号にのみよりデータがラッチされ、第6奇数及び第6偶数フリップフロップは第6キャリ信号にのみよりデータがラッチされる。そして、第1奇数追加フリップフロップ及び第1偶数追加フリップフロップは第10キャリ信号にのみよりデータがラッチされ、第2奇数追加フリップフロップ及び第2偶数追加フリップフロップは第11キャリ信号にのみよりデータがラッチされる。
【0161】
そして、フリップフロップにラッチされたデータの出力される動作を要約すれば次の通りとなる。
【0162】
OUT Aに出力される第1〜第11データは第2〜第11及び第1キャリ信号C2,C3,....,C11,C12により順次出力され、また後続く第23〜第33、第45〜第55データも同様である。OUT Bに出力される第12〜第22データは第8〜第11、第1〜第7キャリ信号C8,C9,..,C11,C12,...,C18により順次出力され、且つその次の第34〜第44、第56〜第66データなども同様である。
【0163】
このようなデータの入出力動作はソースドライブ部15に具備されたメモリ容量がさらに増加してもそのメモリに貯蔵されるデータの数が奇数である同一の方法で適用される。例えば、出力データの数を101にする場合、キャリ信号を101個、偶数フリップフロップを51個、奇数フリップフロップ51個、そして偶数フリップフロップを4個具備し、第1〜第48奇数及び第1〜第48偶数フリップフロップは前記実施例における第1〜第3奇数及び第1〜第3偶数フリップフロップと同一の方法で動作し、第49〜第51奇数及び第49〜第51偶数フリップフロップは前記実施例における第4〜第6奇数及び第4〜第6偶数フリップフロップと同一の方法で動作し、一方、4個の追加フリップフロップは前記実施例における第1、第2奇数追加フリップフロップ及び第1、第2偶数追加フリップフロップと同一な方法で動作する。
【0164】
図12Aにおいて図12Eは図1に示したソースドライブ部15の各メモリに貯蔵された画素データの個数Nが103個の場合のインターフェース部18の入出力動作を説明するためのタイミング図である。図12AはメインクロックMCLKの波形を、図12Bは奇数番目の入力データのIN Aの波形を、図12Cは偶数番目の入力データであるIN Bの波形を、図12Dはソースドライブ部15の第1メモリに出力されるデータを、そして図12Eはソースドライブ部15の第2メモリに出力されるデータを示した図面である。
【0165】
【発明の効果】
本発明によれば、XGAモードのLCD駆動用インターフェースの集積回路においてデータラッチ時EMIの発生に大きな影響を及ぼすメインクロックの代わりにその周波数より低い周波数を有するキャリ信号を用いることによってEMIの発生を減らし、さらに回路構成においてシフトレジスタ方式で用いられたフリップフロップの個数より減ることによって全体電力消耗を減らし得る。
【0166】
本発明は前記の実施例に限定されなく、多くの変形が本発明の属する技術分野で通常の知識を持つものにより可能なのは明白である。
【図面の簡単な説明】
【図1】 本発明によるXGAグラフィックシステムの構成ブロック図である。
【図2】 図1のインターフェース部の第1実施例を示す図面である。
【図3】 図1のインターフェース部の第1実施例を示す図面である。
【図4】 図1のインターフェース部の第1実施例を示す図面である。
【図5】 図2乃至図4のインターフェース部の動作を説明するためのタイミング図である。
【図6】 図2乃至図4のインターフェース部の動作を説明するためのタイミング図である。
【図7】 図1のインターフェース部の第2実施例を示した図面である。
【図8】 図1のインターフェース部の第2実施例を示した図面である。
【図9】 図1のインターフェース部の第2実施例を示した図面である。
【図10】 図7乃至図9のインターフェース部の動作を説明するためのタイミング図である。
【図11】 図7乃至図9のインターフェース部の動作を説明するためのタイミング図である。
【図12】 図1のインターフェース部の第3実施例の動作を説明するためのタイミング図である。
【図13】 従来の技術によるグラフィックシステムの構成ブロック図である。
【図14】 図13のインターフェース部の動作を説明するための図面である。
【符号の説明】
11 PC−SET(XGA用グラフィックカード付きコンピュータ)、15 ソースドライブ部、17 LCDパネル、18 インターフェース部、181 データラッチ部、183 キャリ信号発生部、185 OUT_A出力部、187 OUT_B出力部

Claims (16)

  1. XGAグラフィックモードで画素データをディスプレイ手段に表示するためのXGAグラフィックシステムにおいて、
    XGAグラフィックモードによる同期信号及びメインクロックを発生し、ディスプレイ手段に表示する画素データを偶数番目のデータと奇数番目のデータとに分けて伝送するグラフィックデータ発生手段と、
    所定個数(N個)の画素データを貯蔵するための二つの貯蔵手段を具備し、前記貯蔵手段に貯蔵された前記画素データによって前記ディスプレイ手段を駆動するためのドライブ手段と、
    前記グラフィックデータ発生手段及び前記ドライブ手段をインターフェースするために、前記メインクロックの1周期と同期間中にイネーブル状態を有するキャリア信号に応じて前記ドライブ手段の前記貯蔵手段に貯蔵される画素データの個数(N個)単位で前記偶数番目データと前記奇数番目のデータをデータ順に整列し、前記データ順に整列されたN個単位の出力データのうち奇数番目の出力データと偶数番目の出力データを前記ドライブ手段の前記二つの貯蔵手段にそれぞれ出力するためのインターフェース手段とを含むことを特徴とするXGAグラフィックシステム。
  2. 前記インターフェース手段は、前記メインクロック周期のN倍の周期を有し、前記メインクロックの一周期の間イネーブル状態を有するキャリ信号をN個発生し、前記N個のキャリ信号は前記メインクロックの周期だけ順に遅延された信号を発生するキャリ信号発生手段と、
    少なくともN個以上のラッチを具備し、前記キャリ信号に応じて前記偶数番目のデータと前記奇数番目のデータをそれぞれ違うラッチに貯蔵するデータラッチ手段と、
    前記キャリ信号に応じて前記データラッチ手段からデータ順に整列したN個単位の出力データのうち奇数番目の出力データを出力するための第1出力手段と、
    前記キャリ信号に応じて前記データラッチ手段からデータ順に整列されたN個単位の出力データのうち偶数番目の出力データを出力するための第2出力手段とを含むことを特徴とする請求項1に記載のXGAグラフィックシステム。
  3. XGAグラフィックモードで画素データをディスプレイ手段に表示するためのXGAグラフィックシステムにおいて、
    XGAグラフィックモードによる同期信号及びメインクロックを発生し、ディスプレイ手段に表示する画素データを偶数番目のデータと奇数番目のデータとに分けて伝送するグラフィックデータ発生手段と、
    所定の偶数個(2M個、ここで、Mは正の整数)の画素データをそれぞれ貯蔵するための二つの貯蔵手段を具備し、前記貯蔵手段に貯蔵された前記画素データによって前記ディスプレイ手段を駆動するためのドライブ手段と、
    前記メインクロック周期の2M倍の周期を有し、前記メインクロックの一周期の間イネーブル状態を有するキャリ信号を2M個発生し、前記2M個のキャリ信号は前記メインクロックの周期だけ順次に遅延されるキャリ信号発生手段と、
    前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第1〜第(M−2)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1奇数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第(M−1)及び第Mデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第2奇数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第(2M−1)及び第2Mデータが入力され、前記キャリ信号に応じてデータをラッチ及び出力するための、2個のラッチより構成された第3奇数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第1〜第(M−2)番目のデータがそれぞれ入力され、前記キャリ信号に応じてデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1偶数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第(M−1)及びMデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第2偶数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第(2M−1)及び第2Mデータが入力され、前記キャリ信号に応じてデータをラッチ及び出力するための、2個のラッチより構成された第3偶数ラッチ手段と、
    前記キャリ信号に応じて前記第1、第2奇数ラッチ手段及び前記第1、第2偶数ラッチ手段から2M個単位のデータを前記ドライブ手段の第1貯蔵手段に出力するための第1出力手段と、
    前記キャリ信号に応じて前記第1、第3奇数ラッチ手段及び前記第1、第3偶数ラッチ手段から2M個単位のデータを前記ドライブ手段の第2貯蔵手段に出力するための第2出力手段とを含むことを特徴とするXGAグラフィックシステム。
  4. 前記第1奇数ラッチ手段において(M−2)個のラッチのうち第K番目のデータを第K番目のキャリ信号に応じてラッチし、ラッチされたデータを第2K番目のキャリ信号に応じて第1出力手段に出力し、
    前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第(M+K)データを第(M+K)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+2K)番目のキャリ信号に応じて第2出力手段に出力し、前記KはM−2以下の整数であることを特徴とする請求項3に記載のXGAグラフィックシステム。
  5. 前記第1偶数ラッチ手段において(M−2)個のラッチのうち第K番目のラッチは、前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第K番目のデータを第K番目のキャリ信号に応じてラッチし、ラッチされたデータを第(2K+1)番目のキャリ信号に応じて前記第1出力手段に出力し、
    前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第(M+K)番目のデータを第(M+K)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+2K+1)番目のキャリ信号に応じて前記第2出力手段に出力し、前記KはM−2以下の整数であることを特徴とする請求項3に記載のXGAグラフィックシステム。
  6. 前記第2奇数ラッチ手段において、一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第(M−1)番目のデータを第(M−1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第2(M−1)番目のキャリ信号に応じて前記第1出力手段に出力し、
    もう一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第M番目のデータを第M番目のキャリ信号に応じてラッチし、ラッチされたデータを第2M番目のキャリ信号に応じて前記第1出力手段に出力することを特徴とする請求項3に記載のXGAグラフィックシステム。
  7. 前記第2偶数ラッチ手段において、一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第(M−1)番目のデータを第(M−1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(2M−1)番目のキャリ信号に応じて前記第1出力手段に出力し、
    もう一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第M番目のデータを第M番目のキャリ信号に応じてラッチし、ラッチされたデータを一番目のキャリ信号に応じて前記第1出力手段に出力することを特徴とする請求項3に記載のXGAグラフィックシステム。
  8. 前記第3奇数ラッチ手段において、一つのラッチは、前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第(2M−1)番目のデータを第(2M−1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M−2)番目のキャリ信号に応じて前記第2出力手段に出力し、
    もう一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の奇数データのうち第2M番目のデータを第2M番目のキャリ信号に応じてラッチし、ラッチされたデータを第M番目のキャリ信号に応じて前記第2出力手段に出力することを特徴とする請求項3に記載のXGAグラフィックシステム。
  9. 前記第3偶数ラッチ手段において、一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第(2M−1)番目のデータを第(2M−1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M−1)番目のキャリ信号に応じて前記第2出力手段に出力し、
    もう一つのラッチは前記グラフィックデータ発生手段から伝送された2M個単位の偶数データのうち第2M番目のデータを第2M番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+1)番目のキャリ信号に応じて前記第2出力手段に出力することを特徴とする請求項3に記載のXGAグラフィックシステム。
  10. XGAグラフィックモードで画素データをディスプレイ手段に表示するためのXGAグラフィックシステムにおいて、
    XGAグラフィックモードによる同期信号及びメインクロックを発生し、ディスプレイ手段に表示する画素データを偶数番目のデータと奇数番目のデータとに分けて伝送するグラフィックデータ発生手段と、
    所定の奇数個(2M+1個、ここで、Mは正の整数)の画素データを貯蔵するための二つの貯蔵手段を具備し、前記貯蔵手段に貯蔵された前記画素データによって前記ディスプレイ手段を駆動するためのドライブ手段と、
    メインクロック周期の(2M+1)倍の周期を有し、前記メインクロックの一周期の間イネーブル状態を有するキャリ信号を(2M+1)個発生し、前記(2M+1)個のキャリ信号は前記メインクロックの周期だけ順に遅延されるキャリ信号発生手段と、
    前記グラフィックデータ発生手段から伝送された(2M+1)個の奇数データのうち第1〜第(M−2)及び第(M+2)〜第(2M−1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1奇数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第(M−1)、M、(M+1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、3個のラッチより構成された第2奇数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第2M、(2M+1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第3奇数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された(2M+1)個の偶数データのうち第1〜第(M−2)番目のデータ及び第(M+2)〜第(2M−1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、(M−2)個のラッチより構成された第1偶数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第(M−1)、M、(M+1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、3個のラッチより構成された第2偶数ラッチ手段と、
    前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第2M、(2M+1)番目のデータが入力され、前記キャリ信号によりデータをラッチ及び出力するための、2個のラッチより構成された第3偶数ラッチ手段と、
    前記キャリ信号に応じて前記第1,第2奇数ラッチ手段、前記第1偶数ラッチ手段及び前記第2偶数ラッチ手段の第1,第2ラッチから(2M+1)個単位のデータを前記ドライブ手段の第1貯蔵手段に出力するための第1出力手段と、
    前記キャリ信号に応じて前記第2偶数ラッチ手段の第3ラッチ、前記第1,第3奇数ラッチ手段及び前記第1,第3偶数ラッチ手段から(2M+1)個単位のデータを前記ドライブ手段の第2貯蔵手段に出力するための第2出力手段とを含むことを特徴とするXGAグラフィックシステム。
  11. 前記第1奇数ラッチ手段において(M−2)個のラッチのうち第K番目のラッチは、前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第K番目のデータを第K番目のキャリ信号に応じてラッチし、ラッチされたデータを第2K番目のキャリ信号に応じて前記第1出力手段に出力し、
    前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第(M+K+1)データを第(M+K+1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+2(K+1))番目のキャリ信号に応じて前記第2出力手段に出力し、前記KはM−2以下の正の整数であることを特徴とする請求項10に記載のXGAグラフィックシステム。
  12. 前記第1偶数ラッチ手段において(M−2)個のラッチのうち第K番目のラッチは、前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第K番目のデータを第K番目のキャリ信号に応じてラッチし、ラッチされたデータを第(2K+1)番目のキャリ信号に応じて前記第1出力手段に出力し、
    前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第(M+K+1)番目のデータを第(M+K+1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+2(K+1)+1)番目のキャリ信号に応じて前記第2出力手段に出力し、前記KはM−2以下の正の整数であることを特徴とする請求項10に記載のXGAグラフィックシステム。
  13. 前記第2奇数ラッチ手段において、第1ラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第(M−1)番目のデータを第(M−1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(2M−2)番目のキャリ信号に応じて前記第1出力手段に出力し、
    第2ラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第M番目のデータを第M番目のキャリ信号に応じてラッチし、ラッチされたデータを第2M番目のキャリ信号に応じて前記第1出力手段に出力し、
    第3ラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第(M+1)番目のデータを第(M+1)番目のキャリ信号に応じてラッチし、ラッチされたデータを一番目キャリ信号に応じて前記第1出力手段に出力することを特徴とする請求項10に記載のXGAグラフィックシステム。
  14. 前記第2偶数ラッチ手段において、第1ラッチは、前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第(M−1)番目のデータを第(M−1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(2M−1)番目のキャリ信号に応じて前記第1出力手段に出力し、
    第2ラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第M番目のデータを第M番目のキャリ信号に応じてラッチし、ラッチされたデータを第(2M+1)番目のキャリ信号に応じて前記第1出力手段に出力し、
    第3ラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第(M+1)番目のデータを第(M+1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+3)番目のキャリ信号に応じて前記第2出力手段に出力することを特徴とする請求項10に記載のXGAグラフィックシステム。
  15. 前記第3奇数ラッチ手段において、一つのラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第2M番目のデータを第2M番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M−1)番目のキャリ信号に応じて第2出力手段に出力し、
    もう一つのラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の奇数データのうち第(2M+1)番目のデータを第(2M+1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+1)番目のキャリ信号に応じて前記第2出力手段に出力することを特徴とする請求項10に記載のXGAグラフィックシステム。
  16. 前記第3偶数ラッチ手段において、一つのラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第2M番目のデータを第2M番目のキャリ信号に応じてラッチし、ラッチされたデータを第M番目のキャリ信号に応じて前記第2出力手段に出力し、
    もう一つのラッチは前記グラフィックデータ発生手段から伝送された(2M+1)個単位の偶数データのうち第(2M+1)番目のデータを第(2M+1)番目のキャリ信号に応じてラッチし、ラッチされたデータを第(M+2)番目のキャリ信号に応じて前記第2出力手段に出力することを特徴とする請求項10に記載のXGAグラフィックシステム。
JP22555096A 1995-12-14 1996-08-27 Xgaグラフィックシステム Expired - Fee Related JP3936415B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950049696A KR0155934B1 (ko) 1995-12-14 1995-12-14 엑스.지.에이. 그래픽 시스템
KR1995-P-049696 1995-12-14

Publications (2)

Publication Number Publication Date
JPH09179527A JPH09179527A (ja) 1997-07-11
JP3936415B2 true JP3936415B2 (ja) 2007-06-27

Family

ID=19439951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22555096A Expired - Fee Related JP3936415B2 (ja) 1995-12-14 1996-08-27 Xgaグラフィックシステム

Country Status (4)

Country Link
US (1) US6014123A (ja)
JP (1) JP3936415B2 (ja)
KR (1) KR0155934B1 (ja)
TW (1) TW315447B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990010293A (ko) * 1997-07-16 1999-02-18 윤종용 액정 표시 장치의 구동 방법
KR100326200B1 (ko) * 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
KR100471054B1 (ko) * 2000-11-18 2005-03-07 삼성전자주식회사 컴퓨터 시스템 및 그의 화상처리방법
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP5190472B2 (ja) * 2010-01-25 2013-04-24 ルネサスエレクトロニクス株式会社 駆動回路
CN102866872B (zh) * 2012-08-30 2014-03-19 深圳市开立科技有限公司 一种界面图像存储显示方法、装置及设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724053B2 (ja) * 1991-03-29 1998-03-09 沖電気工業株式会社 Lcd駆動回路
JP2894039B2 (ja) * 1991-10-08 1999-05-24 日本電気株式会社 表示装置
US5481275A (en) * 1992-11-02 1996-01-02 The 3Do Company Resolution enhancement for video display using multi-line interpolation
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路

Also Published As

Publication number Publication date
US6014123A (en) 2000-01-11
KR970049405A (ko) 1997-07-29
KR0155934B1 (ko) 1998-11-16
TW315447B (ja) 1997-09-11
JPH09179527A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
KR900008068B1 (ko) 표시 데이타의 변환 방법 및 그 장치
US6628259B2 (en) Device circuit of display unit
EP0574142B1 (en) Driver circuit for dot matrix display apparatus
KR100368702B1 (ko) 액정 표시 장치의 구동 회로
KR100324843B1 (ko) 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
JP4054395B2 (ja) 液晶表示装置のタイミング制御装置
CN102314827A (zh) 显示装置的驱动电路及其驱动方法
JP3936415B2 (ja) Xgaグラフィックシステム
JPS5911916B2 (ja) 表示デ−タ合成回路
JPH11194748A (ja) 液晶表示装置
JP2001109437A (ja) 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法
JP2638010B2 (ja) 画像表示装置
JP2920919B2 (ja) インターフェイス装置
KR100249106B1 (ko) 주사회로 및 매트릭스 형화상 표시장치
JPH0744124A (ja) マトリクス型表示駆動装置及びマトリクス型表示装置
JPH0628423B2 (ja) 画像表示装置
JP2001109439A (ja) 液晶パネルの走査電極駆動回路と駆動方法
JP2001255841A (ja) 表示装置及びその駆動回路と信号伝送方法
KR100402227B1 (ko) 액정구동장치
JPH08272340A (ja) 液晶駆動装置およびそれを用いた携帯機器
JP3259694B2 (ja) Lcd表示回路
JPS60140297A (ja) ドツトマトリクス液晶表示装置駆動回路
JP3587166B2 (ja) 表示装置および電子機器
JPH04270578A (ja) 平面型画像表示装置
KR19980017987A (ko) 액정 표시 장치의 타이밍 제어장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees