JP3868764B2 - 強誘電性材料のメモリコンデンサ及び、該メモリコンデンサ内への水素の進入に対する保護層を形成するための方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電性材料のメモリコンデンサ及び、該メモリコンデンサ内への水素の進入に対する保護層を形成するための方法に関する。
【０００２】
本発明は特に、２進的なデータを記憶するための不揮発性のメモリセルを製造するための方法である。このような形式のメモリセルは一般的に１つの切換トランジスタと１つのメモリコンデンサとを有している。これらのコンデンサ電極は白金金属を有していてよく、これらの電極の間には強誘電性材料または常誘電性材料が誘電体として配置されている。
【０００３】
【従来の技術】
従来のマイクロエレクトロニクス的な半導体メモリ構成部材（ＤＲＡＭｓ）は主として１つの選択トランジスタまたは切換トランジスタと、１つのメモリコンデンサとからなっている。メモリコンデンサの２つのコンデンサプレートの間には誘電性材料が挿入されている。誘電体として一般的には大抵、酸化層または窒化層が使用される。これらの層は最大で約８の誘電係数を有している。メモリコンデンサを縮小するために、並びに不揮発性のメモリを製造するためには、著しく高められた誘電係数を有する新たな種類のコンデンサ材料（強誘電体または常誘電体）が必要とされる。このような材料の例が、刊行物「ノイエ ディエレクトリカ フュア ギガビットシュパイヒャーチップ（Ｎｅｕｅ Ｄｉｅｌｅｋｔｒｉｋａ ｆｕｅｒ Ｇｂｉｔ−Ｓｐｅｉｃｈｅｒｃｈｉｐｓ）」、物理学者Ｗ・Ｈｏｅｎｌｅｉｎ著、５５ページ（１９９９年）に挙げられている。高い集積度を有する揮発性の半導体メモリ構成部材に使用するための強誘電性のコンデンサを製造するために、例えば強誘電性材料、ＳｒＢｉ_２（Ｔａ，Ｎｂ）_２Ｏ_９（ＳＢＴまたはＳＢＴＮ）、またはＰｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ）、またはＢｉ_４Ｔｉ_３Ｏ１_２（ＢＴＯ）を誘電体としてコンデンサプレートの間に挿入することができる。しかし例えば（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）のような常誘電性材料も使用することができる。
【０００４】
しかしこの新たな種類の誘電体の使用は半導体プロセステクノロジに新しい要求が生じる。まずこの新しい材料はもはや従来の電極材料つまり多結晶シリコンと一緒に使用することができない。そのため不活性な電極材料例えば白金金属または導電性の酸化物（例えばＲｕＯ_２）を使用しなければならない。これは、強誘電体の析出後、この強誘電体を酸素雰囲気内で、約５５０〜８００℃、場合によっては複数倍の温度で高温処理（コンディショニング）しなければならないことによる。さらに強誘電体と電極との所望されない化学反応を防止するために大抵、白金、または別の白金金属（Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ｏｓ）のような別の十分に熱耐性のある不活性材料から強誘電体は製造される。
【０００５】
メモリコンデンサの集積のために、水素雰囲気においてプロセス段階が実施される。したがって例えば金属化層とトランジスタとのコンディショニングのためには、９５％の窒素（Ｎ_２）と５％の水素（Ｈ_２）とから成るフォーミングガス（Ｆｏｒｍｉｅｒｇａｓ）内での高温処理が必要である。改良されたメモリコンデンサつまり誘電体への水素の進入は、還元反応によって誘電体の酸化セラミックの変質を生ぜしめる。さらにプラズマに支援される、層間金属酸化物もしくはシリコン窒化物不活性層の析出（ＰＥＣＶＤ）は層内の高い水素含有率に基づき誘電体の強誘電性材料もしくは常誘電性材料の還元を生ぜしめる。導電性の材料例えばウォルフラムまたはチタンのような不反応性の金属を析出させる場合にも、水素が使用される。この析出は例えば層を発生させるためにまたはコンタクトホールを充填するために働く。
【０００６】
コンデンサもしくはコンデンサの誘電体を水素から保護するために、コンデンサへの水素の進入に対するバリアとして保護層を設けることが提案されている。この保護層は例えばＡｌ_２Ｏ_３、ＺｒＯ_２またはＴｉＯＮのような酸化材料から成っていて、例えば直接コンデンサ構造体に被着されている。
【０００７】
マイクロエレクトロニクス構造体の電気的なコンタクト形成のために、本来の構造体の製造後に、場合によって別の材料をこの構造体上に被着させた後に、コンタクトホールをエッチングし、このコンタクトホールを導電性材料で充填することは一般的である。電気的なコンタクト形成を、保護層が位置する側から行う場合には、まずこの保護層を開放しなければならない。
【０００８】
ＲＩＥ方法（反応性イオンエッチング）によってコンタクトホールを形成することは公知である。このＲＩＥ方法は化学物理的な乾式エッチング方法に属する。開口を所期のように形成することができるように、ここではレジストマスクが使用される。このような形式で局所的に高い精密さでエッチングすることができるが、特にＡｌ_２Ｏ_３、ＺｒＯ_２でのエッチング率は低い。ＲＩＥ方法のような公知の方法によるコンタクトホールエッチングでは、コンタクトホールをまず汎用の形式で保護層上に位置する材料（大抵はＳｉＯ２）を介してエッチングしなければならないことにより問題が大きくなる。相応するエッチングの進行の後、保護層に到達する。いずれにしろ困難な孔の底部における材料のエッチング、ここではコンタクトホールの上方部分のエッチングは特に困難である、つまり遅くて不正確である。
【０００９】
さらに種々異なる材料間の選択性は小さい、つまりこの方法は一般的にレジストマスクの材料の剥離を生ぜしめ、かつ／またはコンタクトホール底部における電極材料の剥離を生ぜしめる。エッチングしたい表面にイオンが斜めに突入する場合、つまり表面に対してイオンが垂直に衝突しない場合に、斜行したエッチング側面への反射が生じ得る。これによりエッチング側面の縁部に、またはエッチングされたホールの底部に側方から所望されないトレンチまたは孔が形成され得る（いわゆるトレンチ効果）。さらにＲＩＥ方法において高い運動エネルギを有するイオンの衝突はエッチングされた表面の損傷を生ぜしめ得る。最終的にはＲＩＥ方法においていわゆる再堆積が生ぜしめられる、つまり剥離した材料が別の場所に沈殿する。
【００１０】
特に上記したような水素の進入に対するバリアとして保護層において、開放しようとする層の集積性に問題がある場合には、上記した効果は層の機能もしくはマイクロエレクトロニクス構造体の機能に欠点として作用し得る。例えばエッチングされた開口の底部における側方のトレンチは、のちに水素バリアへの水素分子の進入を生ぜしめ得る。
【００１１】
【発明が解決しようとする課題】
本発明の課題は冒頭に記載した方法を改良して、開放したい層の所期の局所的な開口の形成を可能にし、この開放したい層を開口の領域以外はできるだけ損傷させないような方法を提供することである。
【００１２】
この課題を解決するために本発明の手段では、基板に第１の電極を被着し、該第１の電極に強誘電材料又は常誘電性の層を被着し、この層に第２の電極を被着することによって、強誘電性材料のメモリコンデンサを形成し、第２の電極に隆起した構造体を被着させ、その結果、該構造体が第２の電極の表面の一部を覆い、強誘電性のメモリコンデンサ内への水素の進入に対する保護層を前記構造体に被着させ、その結果、該保護層が第２の電極の関連した表面領域と前記構造体とを覆い、平坦なエッチングによって、構造体の材料が露出されるまで、構造体における前記保護層の材料を取り除くことを特徴とする、強誘電性材料のメモリコンデンサ及び、該メモリコンデンサ内への水素の進入に対する保護層を形成するようにした。
【００１３】
本発明の改良形態は従属請求項に記載した。
【００１４】
【発明の効果】
本発明による方法によって、基板上に、場合によっては構造体が位置する基板上に、補助材料から成る少なくとも１つの隆起した補助構造体を被着させ、その結果、該補助構造体が前記基板の表面の一部を覆うようにした。ここでの基板とはつまりマイクロエレクトニクス構造体が取り付けられた本来の基板と構造体とのユニットのことを意味している。基板に加えられる別の層または別のコンポーネントを設けることもできる。
【００１５】
開放したい層を前記補助構造体に被着させ、その結果、該開放したい層が基板の関連した表面領域と前記補助構造体とを覆う。その後、ほぼ平坦なエッチングによって、補助構造体における前記層が開放されかつ補助材料が露出されるまで前記層の材料と、場合によっては表面に存在する別の材料とを取り除く。
【００１６】
平坦なエッチングとは、平坦な表面における材料をほぼ均等に取り除くか、もしくは表面のおける材料を、ほぼ平坦な表面を形成するように取り除くエッチング方法のことを意味している。つまりこの平坦なエッチングによって、隆起した補助構造体に存在する層の材料が取り除かれ、補助構造体の材料（補助材料）が露出される。これに対して補助材料は隆起した表面領域の外側ではふれられない。
【００１７】
本発明の著しい利点は層の開放の際の所望されない隣接作用、例えばトレンチ作用および再堆積が生じないことにある。さらに開放される層と補助構造体の材料との間の正確に規定された鋭い移行部が形成される。この移行部の量もしくは位置は補助構造体および層の形状と平坦なエッチングの進行とによって規定される。しかし層が隆起した補助構造体の縁部で、エッチング平面に対して垂直に延びている方向に延在している場合には、層の開口の大きさは平坦なエッチングの進行とは無関係であってもよい。この場合、補助構造体の隆起部上に位置する材料を被着させるだけでよい。この材料は特にエッチング平面に対して平行に延びている。
【００１８】
隆起された補助構造体がアイランド状（島形状）の隆起部である。この場合、層の材料を、露出された補助材料を中心に環状に延びる、閉じられた縁部を形成するように取り除く。開放したい層を介して電気的なコンタクト成形を行いたい場合にはこの方法を特に有効に使用することができる。
【００１９】
本発明による方法の改良形態では、開放したい層の被着後に第２の補助材料を被着し、その結果非平面が少なくとも部分的に補償されるか、もしくは深くに位置する領域が少なくとも部分的に充填される。有利には平坦なエッチング時におけるエッチング平面は第２の補助材料の表面の経過に対してほぼ平行であるように調整されている。この第２の補助材料は補助構造体の補助材料と同じ材料または別の材料から構成することができ、構造体全体、特に開放したい層の機械的な安定のために作用する。したがって材料剥離は平坦なエッチングのプロセスガイドによってのみ制御されることが保証されている。第２の補助材料は開放したい領域の外側に位置する層材料を長期にわたって外部の影響から保護する。
【００２０】
第１の補助材料および／第２の補助材料は特にＳｉＯ_２のような酸化材料である。しかしそれぞれ別の最適な材料を使用することもできる。万一、第１の補助材料および／または第２の補助材料によって電気的な絶縁が得られると、所望の誘電性材料、例えばＰＴＦＥ（ポリテトラフルオロエチレン）のようなポリマも使用することができる。このことは部分的に特に高い誘電係数によって特徴付けられている。
【００２１】
有利な形式では平坦なエッチングを少なくとも部分的にＣＭＰ（化学的機械研磨）によって行う。この平坦化方法としてそれ自体公知である方法では、化学的に支援された機械的な研磨と機械的な作用によって支援された化学的な湿式エッチングとのプロセスコンポーネントの割合を換えることができる。一般的にはＣＭＰでは電気的な載置部（パッド）を有する研磨台が設けられている。パッドには繰り返し研磨材（スラリ）が被着される。エッチングしたい表面はパッドに押し付けられ、その結果表面とパッドとの間の相対運動が生じる。この場合、研磨台および／またはエッチングしたい表面を回転させることができる。
【００２２】
スラリは有利には剥離される材料の各特性を考慮して選択している。この場合大抵できるだけ大きなエッチング進行を得たい。
【００２３】
上記した第２の補助材料が被着され、その結果ほぼ平坦な表面が生じるような方法の手段では、有利な形式ではまず第２の補助材料に関連して最適なスラリが使用され、このスラリは相応したエッチング進行後に、開放したい層の材料に関連して最適なスラリ上に移行させられる。この場合、所望である限り、開放したい層の材料における選択的に高いエッチングレートも達成することができる。
【００２４】
本発明による方法の改良形態では、補助構造体の、露出した補助材料に切欠がエッチングされる。切欠は特に開放された層を通る電気的なコンタクト形成するために働く。有利には閉鎖された環状の縁部も発生し、この縁部は補助構造体の補助材料によって形成される。したがってこの切欠は開放したい層の材料から間隔をおいて位置している。これは、開放された層が機械的に安定しているという利点を有している。さらに公知の方法、例えば前記したようなＲＩＥ方法をコンタクトホールおよび同様の切欠を形成するために使用することができる。補助構造体の補助材料は開放された層を保護し、かつ層材料の、所望されない剥離が生じるのを防止する。導電性の材料に至るまで延びる切欠内には別の導電性材料を挿入することができる。切欠を、基板の互いに反対側に位置する外側面にまで促進させることもでき、導電性材料で切欠を充填した後、初めて別の電気的なコンタクト形成を行うことができる。
【００２５】
特別な利点を有する本発明による方法は基板にも使用することができる。この基板は、コンデンサを備えたマイクロエレクトロニクス構造体を有しており、前記コンデンサの誘電体が強誘電性材料または常誘電性材料を有しており、開放したい層が、マイクロエレクトロニクス構造体への所定の物質の進入に対するバリアを形成する。例えば誘電体が水素の進入に対してまたは水素との接触に対して敏感であり、開放したい層は、マイクロエレクトロニクス構造体特に誘電体の領域への水素の進入に対するバリアを形成する。
【００２６】
このような手段により、開放したい領域以外における、開放したい層での非損傷性が得られる。デジタルメモリ構造体のミニチュア化の進行に関連して、構造体の所期の精密な製造を許容し、かつ構造体の長期にわたる機能能力を危機にさらさない、処理可能な方法技術が重要である。したがって本発明は材料の平坦な剥離を可能にするにもかかわらず、あるいはそれだからこそ開口の精度の高い製造を可能にする方法を提供する。開口の位置はつまり常に補助構造体の形状によって前もって規定されるか、または少なくとも一緒に規定される。この補助構造体の構成は公知の方法技術を用いて高い精度で実施可能である。例えば公知であるＲＩＥのような乾式エッチング方法が使用される。あとで開放したい層の損傷は排除される。なぜならば補助構造体のストラクチャ化における層が全く存在しないからである。
【００２７】
【発明の実施の形態】
次に本発明の形態を図面に記載した１実施例に基づき詳説する。
【００２８】
しかし本発明はこの実施例だけに限定されない。
【００２９】
図１に示した構造は半導体の製造に一般的に使用されているような担体材料１、例えば結晶性のシリコンを有している。この担体材料１には電気的な接続部３が、マイクロエレクトロニクス構造体の電気的なコンタクト形成および接続のために挿入されている。この電気的な接続部３は導電性材料、特に白金金属（Ｐｔ，Ｐｄ，Ｉｒ，Ｒｈ，Ｒｕ，Ｏｓ）のような不活性材料から成る第１の電極５とコンタクト形成する。
【００３０】
この第１の電極５には強誘電性材料または常誘電性材料から成る誘電体７が被着されている。この誘電体材料は特に水素の接触および／または侵入に対して敏感である。
【００３１】
誘電体７上には第２の電極９が被着されている。この第２の電極９は特に第１の電極５と同じ材料からなっている。これらの両電極５，９と誘電体７とは一緒に、デジタル化された情報を記憶するためのコンデンサを形成する。このコンデンサを公知の形式で選択トランジスタまたは切換トランジスタと一緒に組み合わせて記憶部材（ＤＲＡＭ）を成すように形成することもできる。このトランジスタは特に担体材料１の中にまたは下方に位置していて、有利な形式では電気的な接続部３を介して第１の電極５に電気的に接続している（図示せず）。
【００３２】
図１に示したように第２の電極９の左側端部領域には補助材料１３から成るアイランド１１が被着されている。補助材料１３から成る別のアイランド１１は担体材料１の表面に直接被着されている。この補助材料１３は特に酸化した補助材料例えばＳｉＯ_２である。この補助材料１３を公知の形式では連続するほぼ均等な高さの層として基板１，５，７，９の表面上に析出させることができる。それから次いで同様に公知の形式で、例えばマスクを使用して図１に示したアイランド状の構造体をエッチングすることができる。
【００３３】
図１〜図４に示した実施例では、アイランド１１がコンデンサ５，７，９，のレベルを超えて高められることに留意しなければならない。
【００３４】
アイランド１１のストラクチャ化の後、開放したい保護層１５を被着させ、その結果、担体材料１とコンデンサ５，７，９とアイランド１１との共同表面が一方の側で連続して保護層１５の材料によって覆われている。この層の材料は例えばＡｌ_２Ｏ_３，ＺｒＯ_２またはＴｎＯＮのような材料である。保護層１５は１つの最適な材料から構成されていて、かつ水素の通抜けを防止するのに十分な厚さを有している。したがってこの保護層１５は水素の通抜けに対するバリアであり、水素に対して敏感な誘電体７を保護する。水平方向（図１）において保護層１５がアイランド１１の縁部から見て第２の電極に沿ってもしくは担体材料１の表面に沿って延びている。万一、第２の電極９と保護層１５との間の材料移行部もしくは担体材料１と保護層１５との間の材料移行部に中空室がある場合でさえ、もしくは水素がアイランド１１の領域に侵入した場合にさえ、前記した装置はコンデンサ５，７，９内への水素の侵入を効果的に防止する。このために本実施例では第２の電極９および担体材料１も水素の通抜けに対する効果的なバリアであると役立つ。
【００３５】
図２から分るように、図１に示した構造上には第２の補助材料、つまり酸化層１７が被着される。この酸化層１７は例えばＳｉＯ_２から成っている。この酸化層１７はアイランド１１とコンデンサ５，７，９とに起因する非平坦性を均等化、つまり平坦化し、ほぼ平坦な表面を形成する。
【００３６】
ＣＭＰ（化学機械研磨）によって、構造体全体の材料は上方から取り除かれる。このエッチング平面は酸化層１７の表面平面に対して平行に延在している。エッチング工程の経過ではまず酸化層１７の材料だけが取り除かれる。続く経過では、保護層１５が図２の左側に示したアイランド１１の一種のカバーを形成する領域において、保護層１５の材料も取り除かれる。さらに続く経過では図２の左側に示したアイランド１１の材料、さらに図２の右側に示したアイランド１１のカバーを形成する保護層１５の付加的な材料が取り除かれる。左側に示したアイランド１１の補助材料１３も、右側に示したアイランド１１の補助材料も露出された後、エッチング工程を終了することができる。それから第２の窓状の開口を保護層１５に形成する目的は達成される（図３参照）。
【００３７】
次いでコンタクトホール１９が補助材料１３の残存アイランドの領域に設けられる。図４の左側に示したコンタクトホール１９は第２の電極９に至るまで延びている。図４の右側に示したコンタクトホール１９は貫通孔であり、この貫通孔は担体材料１の下側に至るまで延びている。次いで電気的なコンタクト形成を公知の形式でコンタクトホール１９の充填によって、かつ貫通孔１９の下方端部における別のコンタクト形成を貫通孔１９の充填によって行うことができる。
【００３８】
前記した実施例では開放したい層の材料は電気的に絶縁する材料である。しかし本発明ではこのような材料に限定されるわけではない。開放したい層が導電性の材料を有している場合には、本発明の変化実施例に基づく方法により、層の開放後、もしくは補助材料の露出後、電気的に絶縁する材料を、開放したい層の残りの材料上に被着させる。これは開放したい層と、さらに被着したい表面的な金属めっき層との望まれない電気的な接続を回避することができるという利点を有している。この電気的に絶縁する材料は有利には薄い付加的な層として被着される。このような薄い層は一般的に深く位置する領域を充填するために使用された材料とは異なって、コンタクトホールを後でエッチングする際に障害とならない。有利な形式ではこの補助層の材料と、開放したい層の残存材料上に被着された絶縁材料とは化学的に互いに類似しているか、または互いに同じ材料である。この場合には連続するエッチング段階においてコンタクトホールをエッチングする際に、各コンタクトホールを付加的な絶縁層と、補助構造体の材料とにエッチング加工することができる。また高い選択性を有するエッチング方法を使用することができる。つまり類似した材料もしくは同一の材料における選択的なエッチングが可能である。
【００３９】
さらに本発明による方法はアイランド状の補助構造体の被着に限定されるものではない。むしろ、例えば内側領域または中央領域に切欠を有するアイランド状の補助構造体を被着させることも可能である。このような補助構造体は例えば横断面で見て環状である。このような補助構造体はアイランド状の補助構造体と同様に単一のリソグラフィ段階において、オーバフローした材料を取り除くために次いで行われるエッチングにより製造することができる。
【００４０】
このような形式の補助構造体が電気的に絶縁された材料から構成され、かつこの補助構造体に対して開放したい層が導電性の材料から構成されていると、開放したい層の開放後に、補助構造体材料によって互いに絶縁された、導電性材料を有する少なくとも２つの領域が生じる。開放したい層の、互いに絶縁された２つの導電性領域が存在する前記した構造体は、図１から図４に記載した構造体と同様に、開放したい層が水素バリアであると特に有利である。この開放したい層もしくは平坦なエッチングによってすでに開放された層が、複数の電極を有する電気的な接触部を有していて、しかも電極の各１つがコンデンサに対応配置されている場合には、これらの電極間の短絡を防止しなければならない。これは、導電性の水素バリアの、他方の領域に対して電気的に絶縁された領域の各一方が電極の一方にだけ電気的に接続されていることによって達成される。各電極が導電性の水素バリアに接続している場合、この水素バリアは相応した形式でコンデンサの電極同様に、電気的に構造化されているということを意味している。
【００４１】
そのため本発明による方法では、まず電気的に絶縁する材料からなる単数もしくは複数の補助構造体を被着することができ、それから連続する導電性の水素バリアを被着させ、かつ平坦なエッチングによって水素バリアは、分離された互いに絶縁された領域を有する水素バリアの所望の構造体が生じるように開放される。
【００４２】
ＣＭＰ方法は層内に開口を所期のように局所的に形成するための公知の方法に対して比較的大きなエッチング率が達成可能であるという利点を有している。さらに有利な形式では、単一の方法段階で半導体構成部材上の酸化層１７または相応する層を汎用の形式で平坦化することは、保護層１５の開放のためにまたは相応する層の開放のためにも使用することができる。さらにコンタクトホール１９を保護層１５に対して著しい間隔をおいて補助材料１３に設けることができ、その結果、保護層１５は開放された領域の外側では完全に損傷されない。全体的に、本実施例に示したように、望まれない材料例えば水素の進入に対する効果的なバリアが実現可能である。プロセスガイドはＣＭＰにおいても、あとのコンタクトホールのエッチングにおいても比較的簡単に行われる。なぜならばエッチングの際には正確に目標づける必要がない、つまり全くマスクを使用する必要がないか（ＣＭＰ方法の際）、もしくはコンタクトホールのエッチングの際、マスクの位置決めのために比較的大きな遊び空間が提供されるからである。単に補助構造体（本実施例ではアイランド１１）のストラクチャ化の際にだけ、あとのコンタクトホールの所望の位置がほぼ規定されるように、かつ補助構造体の十分な大きさの側面（本実施例では垂直方向に延びる側面）が保護層１５の材料によって覆われているように注意するだけでよい。
【００４３】
この保護層１５もしくは相応する層を保護構造体上に直接被着させる必要はない。むしろまず補助構造体上に別の材料を被着させることができ、もしくは構造全体を、補助構造体の材料と開放したい層の材料との間に少なくとも部分的に別の材料が配置されているように構成することもできる。
【図面の簡単な説明】
【図１】基板の表面および補助構造体の表面が、開放しようとする層によって被覆されている、隆起した島形状の２つの補助構造体を有する基板の図である。
【図２】ほぼ扁平な表面を形成する第２の補助材料が被着された後の、図１に基づいた構造である。
【図３】扁平なエッチングによって開放したい層に開口を形成した後の、図２に基づいた構造である。
【図４】マイクロエレクトロニクス構造体の電気的なコンタクト形成するための孔を構成した後の、図３に基づいた構造である。
【符号の説明】
１ 担体材料、 ３ 電気的な接続部、 ５ 第１電極、 ７ 誘電体、 ９第２電極、 １１ 、 １３ 補助材料、 １５ 保護層、 １７ 酸化層、１９ コンタクトホール（または貫通孔）

Claims (9)

1. 強誘電性材料のメモリコンデンサ及び、該メモリコンデンサ内への水素の進入に対する保護層を形成するための方法において、
   基板（１）に第１の電極（５）を被着し、該第１の電極（５）に強誘電材料又は常誘電性の層（７）を被着し、この層（７）に第２の電極（９）を被着することによって、強誘電性材料のメモリコンデンサ（５，７，９）を形成し、
   第２の電極（９）に隆起した構造体（１１）を被着させ、その結果、該構造体（１１）が第２の電極（９）の表面の一部を覆い、
   強誘電性のメモリコンデンサ（５，７，９）内への水素の進入に対する保護層（１５）を前記構造体（１１）に被着させ、その結果、該保護層（１５）が第２の電極（９）の関連した表面領域と前記構造体（１１）とを覆い、
   平坦なエッチングによって、構造体（１１）の材料（１３）が露出されるまで、構造体（１１）における前記保護層（１５）の材料を取り除くことを特徴とする、強誘電性材料のメモリコンデンサ及び、該メモリコンデンサ内への水素の進入に対する保護層を形成するための方法。
2. 前記隆起した構造体（１１）がアイランド状の隆起部であり、前記保護層（１５）の材料が、露出された材料（１３）を中心に環状に延びる、閉じられた縁部を形成するように、前記保護層（１５）の材料を取り除く、請求項１記載の方法。
3. 前記保護層（１５）の被着後に、第２の材料（１７）を被着する、請求項１または２記載の方法。
4. エッチングを少なくとも部分的にＣＭＰ（化学的機械研磨）によって行う、請求項１から３までのいずれか１項記載の方法。
5. 構造体（１１）の、露出された材料（１３）にホール（１９）をエッチング加工する、請求項１から４までのいずれか１項記載の方法。
6. 導電性の材料にまで到達するホール（１９）内に、導電性の材料を挿入する、請求項５記載の方法。
7. 基板（１）が、コンデンサを備えたメモリコンデンサ（５，７，９）を有しており、前記コンデンサの誘電体（７）が強誘電性材料または常誘電性材料を有しており、保護層（１５）が、メモリコンデンサ（５，７，９）への所定の物質の進入に対するバリアを形成する、請求項１から６までのいずれか１項記載の方法。
8. 前記誘電体（７）が水素の影響に対して敏感であって、前記保護層（１５）が、前記誘電体（７）への水素の進入に対するバリアである、請求項７記載の方法。
9. 前記保護層が導電性材料から構成されており、構造体（１１）の材料（１３）が露出された後、電気的に絶縁する材料を、前記保護層の残存材料上に被着させる、請求項１から８までのいずれか１項記載の方法。

Images