JP5526061B2 - Mems及びその製造方法 - Google Patents

Mems及びその製造方法 Download PDF

Info

Publication number
JP5526061B2
JP5526061B2 JP2011054334A JP2011054334A JP5526061B2 JP 5526061 B2 JP5526061 B2 JP 5526061B2 JP 2011054334 A JP2011054334 A JP 2011054334A JP 2011054334 A JP2011054334 A JP 2011054334A JP 5526061 B2 JP5526061 B2 JP 5526061B2
Authority
JP
Japan
Prior art keywords
electrode
auxiliary structure
lower electrode
upper electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011054334A
Other languages
English (en)
Other versions
JP2012191052A (ja
Inventor
友博 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011054334A priority Critical patent/JP5526061B2/ja
Priority to US13/413,889 priority patent/US9287050B2/en
Priority to CN201210061957.8A priority patent/CN102674235B/zh
Publication of JP2012191052A publication Critical patent/JP2012191052A/ja
Application granted granted Critical
Publication of JP5526061B2 publication Critical patent/JP5526061B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H01G5/18Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611Processes for the planarisation of structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/01Switches
    • B81B2201/012Switches characterised by the shape
    • B81B2201/018Switches not provided for in B81B2201/014 - B81B2201/016
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0221Variable capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109Bridges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118Processes for the planarization of structures
    • B81C2201/0126Processes for the planarization of structures not provided for in B81C2201/0119 - B81C2201/0125

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

本発明の実施形態は、MEMS(Micro Electro Mechanical System)及びその製造方法に関するものである。
MEMSを用いた可変容量素子(以下、MEMSキャパシタ)は、固定電極、固定電極の上方に設けられた可動電極、及び固定電極と可動電極間に設けられた絶縁膜を有している。可動電極は、固定電極上に塗布により形成された犠牲膜上に形成される。
このような構造を有するMEMSキャパシタでは、犠牲膜の下地の凹凸により、すなわち犠牲膜の下に位置する固定電極により可動電極が平坦に形成されない場合がある。例えば、固定電極の端部がある領域では、犠牲膜の塗布特性により対応する可動電極が下方に湾曲する。このため、電圧を印加して可動電極を駆動させたとき、可動電極の湾曲部分が固定電極の端部に接触して、キャパシタ面積の大きな部分を占める固定電極と可動電極の平面部が十分に密着しない。
この結果、可動電極と固定電極(及び固定電極上に形成した絶縁膜)からなるMEMSキャパシタでは十分な容量が得られないなどの不具合が生じる。また、MEMSを用いたスイッチ素子では、スイッチング動作が不安定になるなどの不具合が生じる。このように、従来のMEMSを用いて形成されたデバイスでは、優れた素子特性を得ることができないという問題がある。
特開2010−199246号公報
優れた素子特性を得ることができるMEMS及びその製造方法を提供する。
一実施態様のMEMSの製造方法は、基板上に第1の電極を形成する工程と、前記第1の電極に隣接し、電気的にフローティング状態になる補助構造体を前記基板上に形成する工程と、前記第1の電極上、前記補助構造体上、及び前記基板上に犠牲膜を形成する工程と、前記犠牲膜上に第2の電極を形成する工程と、前記犠牲を除去し、前記第2の電極を前記第1の電極の上方に空洞を介して配置する工程とを具備し、前記第1の電極上及び前記補助構造体上に形成された前記犠牲膜は上面が平坦であり、前記犠牲膜上に形成された前記第2の電極は下面が平坦であり、前記補助構造体の端部外側近傍上に形成された前記犠牲膜は上面が湾曲しており、前記犠牲膜上に形成された前記第2の電極は下面が湾曲している
第1実施形態のMEMSの構造を示す図である。 第1実施形態のMEMSの製造方法を示す断面図である。 第1実施形態のMEMSの第1下部電極と第2下部電極間の断面図である。 第1実施形態のMEMSの下部電極の端部近傍の断面図である。 第2実施形態のMEMSの構造を示す図である。 第2実施形態のMEMSの製造方法を示す断面図である。 第2実施形態のMEMSの製造方法を示す断面図である。 第3実施形態のMEMSの構造を示す図である。 第3実施形態のMEMSの製造方法を示す断面図である。 第3実施形態のMEMSの製造方法を示す断面図である。 第3実施形態の変形例の第1下部電極と第2下部電極間の断面図である。 第3実施形態の変形例の下部電極の端部近傍の断面図である。 第1変形例のMEMSの構造を示す図である。 第2変形例のMEMSの構造を示す図である。 第3変形例のMEMSの構造を示す図である。
以下、図面を参照して実施形態のMEMSについて説明する。ここでは、MEMSを用いた可変容量素子を例に取る。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
[第1実施形態]
第1実施形態のMEMSについて説明する。
[1]構造
図1(a)は、第1実施形態のMEMSの構造を示す平面図である。図1(b)は、図1(a)中の1B−1B線に沿った断面図である。
図1(b)に示すように、支持基板10上には絶縁膜11が形成されている。例えば、支持基板10はシリコン半導体基板から形成され、絶縁膜11はシリコン酸化膜から形成される。
絶縁膜11上には、第1下部電極12A、第2下部電極12B、第1補助構造体13A、第2補助構造体13B、第3補助構造体13C、及び配線層14が形成されている。第1補助構造体13Aは、第1下部電極12Aと第2下部電極12Bとの間に、これら電極に隣接して配置されている。第2補助構造体13Bは、第1補助構造体13Aとの間で第1下部電極12Aを挟むように、第1下部電極12Aに隣接して配置されている。第3補助構造体13Cは、第1補助構造体13Aとの間で第2下部電極12Bを挟むように、第2下部電極12Bに隣接して配置されている。
第1下部電極12A及び第2下部電極12Bは、支持基板10上に固定された固定電極であり、信号用の電極、駆動用の電極、電源用の電極、あるいは基準電圧(例えば、接地電圧)用の電極である。第1下部電極12A、第2下部電極12B、及び配線層14は、導電材料、例えばアルミニウム(Al)またはタングステン(W)から形成される。
第1補助構造体13A、第2補助構造体13B、及び第3補助構造体13Cは、第1,第2下部電極12A,12B、及び配線層14と絶縁されると共に、その他の信号用、駆動用、電源用、あるいは基準電圧用の電極と電気的に絶縁されたフローティング状態になっている。第1補助構造体13A、第2補助構造体13B、及び第3補助構造体13Cは、第1,第2下部電極12A,12B、及び配線層14と同じ材料、例えばアルミニウム(Al)またはタングステン(W)から形成されていてもよいし、異なる導電材料から形成されていてもよい。
第1,第2下部電極12A,12B上、第1,第2,第3補助構造体13A,13B,13C上、及び配線層14上には、絶縁膜15が形成されている。絶縁膜15は、例えばシリコン窒化膜から形成される。
第1,第2下部電極12A,12B上、及び第1,第2,第3補助構造体13A,13B,13C上の絶縁膜15の上方には、空洞21Aを介して上部電極(可動電極)16が形成されている。
例えば、駆動電極としての下部電極と上部電極16との間に印加される電圧によって生じる静電力により、上部電極16は、下側(第1,第2下部電極12A,12B側)に駆動される。上部電極16は、導電膜、例えばアルミニウム(Al)またはタングステン(W)から形成される。また、絶縁膜15は、第1,第2下部電極12A,12Bと上部電極16との間に配置され、可変容量素子の絶縁膜として働く。
図1(a)に示すように、絶縁膜11上にはアンカー17が形成され、アンカー17には支持梁18が固定されている。上部電極16は、支持梁18によって、第1,第2下部電極12A,12B、及び第1,第2,第3補助構造体13A,13B,13Cの上方に保持される。上部電極16は、また接続梁19及びアンカー20を介して配線層14に電気的に接続されている。
第1,第2,第3補助構造体13A,13B,13Cは、上部電極16、支持梁18、及び接続梁19などを含む構造体と、第1,第2下部電極12A,12Bとが重なる領域の近傍に配置されている。
第1,第2下部電極12A,12Bと、上部電極16と、及び下部電極12A,12Bと上部電極16間の絶縁膜15とにより、可変容量素子が構成されている。駆動電極としての下部電極と上部電極16との間に生じる静電力により、上部電極16が駆動されると、上部電極16が下方向(下部電極側)に下降し、上部電極16が下部電極12A,12B上の絶縁膜15に接触する。これにより、可変容量素子が持つ容量を可変することができる。
[2]製造方法
図2(a)〜図2(e)は、第1実施形態のMEMSの製造方法を示す断面図である。
図2(a)に示すように、支持基板10上に、例えばCVD(Chemical Vapor Deposition)により絶縁膜11を形成する。さらに、CMP(Chemical Mechanical Polish)により絶縁膜11を研磨し、絶縁膜11の上面を平坦化する。
次に、絶縁膜11上に電極膜を形成する。そして、リソグラフィ法により電極膜をパターニングして、図2(b)に示すように、絶縁膜11上に第1下部電極12A、第2下部電極12B、第1補助構造体13A、第2補助構造体13B、第3補助構造体13C、及び配線層14をそれぞれ形成する。第1補助構造体13A、第2補助構造体13B、及び第3補助構造体13Cは、信号電極あるいは駆動電極として関与しないように、電気的に絶縁されたフローティング状態となるように形成される。
続いて、図2(b)に示した構造上に、すなわち第1,第2下部電極12A,12B上、第1,第2,第3補助構造体13A,13B,13C上、配線層14上、及び絶縁膜11上に、CVDにより絶縁膜15を成膜する。そして、リソグラフィ法により絶縁膜15をパターニングして、図2(c)に示すように、第1,第2下部電極12A,12B上、第1,第2,第3補助構造体13A,13B,13C上、及び配線層14上に、絶縁膜15を形成する。
次に、図2(c)に示した構造上に、すなわち絶縁膜11,15上に、図2(d)に示すように、犠牲膜21を形成する。ここで、第1下部電極12Aと第2下部電極12Bとの間に第1補助構造体13Aが形成され、第1,第2下部電極12A,12Bの端部に隣接して第2,第3補助構造体13B,13Cがそれぞれ形成されているため、絶縁膜11,15上に形成される犠牲膜21は平坦化される。すなわち、犠牲膜21の上面が平坦になるように形成される。言い換えると、下部電極及び補助構造体を含む基板10上に形成される犠牲膜21の上面が十分に平坦になるように、下部電極の周辺に補助構造体13A,13B,13Cを配置する。さらに、リソグラフィ法により犠牲膜21をパターニングすると共に、配線層14上の犠牲膜21にコンタクト孔を形成する。犠牲膜21は、例えば、ポリイミド膜、またはシリコン窒化膜、シリコン酸化膜から形成される。
また、補助構造体13A,13B,13Cは、上部電極16と、下部電極12A,12Bとが重なる領域の近傍に配置する。さらに、上部電極16が存在しない箇所でも下部電極上に形成する犠牲膜21の上面が平坦になるように、補助構造体を配置する。
続いて、犠牲膜21上に、CVDにより上部電極となる電極膜16を形成する。そして、リソグラフィ法により電極膜16をパターニングして、図2(e)に示すように、上部電極16を形成する。さらに、配線層14上のコンタクト孔に、アンカー(コンタクトプラグ)17,20を形成する。
次に、図1(a)に示すように、犠牲膜21上に支持梁18及び接続梁19を形成する。支持梁18は、アンカー17と上部電極16に接続され、上部電極16を支持する。接続梁19は、上部電極16とアンカー20に接続される。これにより、上部電極16は、接続梁19及びアンカー20を介して配線層14に電気的に接続される。なお、支持梁18あるいは接続梁19は、上部電極16と同じ工程にて形成することもできる。
続いて、図2(e)に示した構造において、犠牲膜21を除去する。これにより、図1(b)に示したように、下部電極12A,12Bと上部電極16との間に空洞21Aができ、空洞21A中に、上部電極16が支持されたMEMSが形成される。
[3]下部電極間及び下部電極端部近傍の構造
次に、下部電極間、及び下部電極端部近傍の構造と、補助構造体を形成した場合の効果について説明する。
まず、下部電極12A,12B間の構造を述べる。
図3(a)、図3(b)及び図3(c)は、MEMSの第1下部電極12Aと第2下部電極12B間の断面構造を示す図である。図3(a)は、下部電極12A,12B上、及び第1補助構造体13A上に犠牲膜21と上部電極16を形成した後の断面を示す。図3(b)は、犠牲膜21を除去した後の断面を示す。図3(c)は、上部電極16を駆動し、上部電極16を第1,第2下部電極12A,12B上の絶縁膜15に接触させたときの断面を示す。
図3(a)に示すように、第1下部電極12A上、第1補助構造体13A上、及び第2下部電極12B上に犠牲膜21が形成され、さらに犠牲膜21上に上部電極16が形成されている。
ここで、第1下部電極12Aと第2下部電極12Bとの間には、第1補助構造体13Aが設けられている。第1補助構造体13Aの上面は、第1,第2下部電極12A,12Bの上面と、絶縁膜11(または基板10)から同じ高さに形成されている。このため、第1下部電極12Aと第2下部電極12Bとの間の犠牲膜21は窪むことなく、平坦化されている。すなわち、犠牲膜21の上面は平坦に形成されている。従って、この犠牲膜21上に形成された上部電極16は、下側(基板10側)に窪むことなく、平坦化される。すなわち、第1下部電極12Aと第2下部電極12B間の上部電極16の下面は、基板10側に下降せず、平坦に形成されている。
図3(a)に示した構造を持つMEMSにおいて、犠牲膜21を除去すると、図3(b)に示すように、上部電極16は基板10側に窪むことなく、平坦なまま維持される。
図3(b)に示した構造を持つMEMSの上部電極16を駆動した場合、上部電極16は下部電極12A,12B側に下降し、図3(c)に示すように、上部電極16は下部電極12A,12B上の絶縁膜15に接触する。このとき、第1下部電極12Aと第2下部電極12B間の上部電極16が基板10側(下部電極側)に窪んだり、湾曲したりしていないため、上部電極16に湾曲部分は存在せず、湾曲部分が下部電極12A(または12B)の端部に接触するといった不具合は生じず、下部電極12A,12B上の絶縁膜15と上部電極16との間に空隙が生じない。このため、MEMSキャパシタにおいて上部電極を下部電極側へ駆動した時に、上部電極と下部電極間に不要な空隙が生じないため十分な容量を確保することができる。
一方、例えば、上部電極16が基板10側に窪んでいる場合には、上部電極16の湾曲部分が下部電極の端部に接触し、下部電極に対向する上部電極16の平坦部分が下部電極上の絶縁膜15に接触するのを妨げる。これにより、下部電極上の絶縁膜15と上部電極16との間に空隙が生じてしまう。この結果、MEMSキャパシタを構成する下部電極12A,12Bと上部電極16間の実効的な絶縁膜の膜厚が大きくなるという不具合が生じる。第1実施形態では、このような不具合を低減することができる。
また、前述したように、上部電極16に湾曲部分がないため、上部電極16の湾曲部分が下部電極の端部に接触し、接触部分が支点となって、上部電極16の駆動を妨げることがない。このため、上部電極16と下部電極を十分に密着させるために、すなわち容量を十分に飽和させるために高い電圧を必要としたり、また上部電極と下部電極間に印加する電圧を高くしたとき、接触部分が支点となって上下電極間の空隙が変化するという問題も生じない。
次に、下部電極12Bの近傍の構造を述べる。
図4(a)、図4(b)及び図4(c)は、MEMSの第2下部電極12B端部近傍の断面構造を示す図である。図4(a)は、第2下部電極12B上及び第3補助構造体13C上に犠牲膜21と上部電極16を形成した後の断面を示す。図4(b)は、犠牲膜21を除去した後の断面を示す。図4(c)は、上部電極16を駆動し、上部電極16を第2下部電極12B上の絶縁膜15に接触させたときの断面を示す。
図4(a)に示すように、第2下部電極12B上及び第3補助構造体13C上に犠牲膜21が形成され、さらに犠牲膜21上に上部電極16が形成されている。
ここで、第2下部電極12Bの周辺には、第2下部電極12Bに隣接して第3補助構造体13Cが設けられている。第3補助構造体13Cの上面は、第2下部電極12Bの上面と、絶縁膜11(または基板10)から同じ高さに形成されている。このため、第2下部電極12Bの近傍上の犠牲膜21は窪むことなく、平坦化されている。すなわち、犠牲膜21の上面は平坦に形成されている。従って、この犠牲膜21上に形成された上部電極16は、下側(基板10側)に窪むことなく、平坦化される。すなわち、第2下部電極12Bの端部近傍に形成された上部電極16の下面は、基板10側に下降せず、平坦に形成されている。
図4(a)に示した構造を持つMEMSにおいて、犠牲膜21を除去すると、図4(b)に示すように、第2下部電極12Bの端部近傍の上部電極16は基板10側に窪むことなく、平坦なまま維持される。
図4(b)に示した構造を持つMEMSの上部電極16を駆動した場合、上部電極16は下部電極12B側に下降し、図4(c)に示すように、上部電極16は下部電極12B上の絶縁膜15に接触する。このとき、第2下部電極12Bの端部近傍の上部電極16が基板10側(下部電極側)に窪んだり、湾曲したりしていないため、上部電極16に湾曲部分は存在せず、湾曲部分が下部電極12Bの端部に接触するといった不具合は生じない。このため、下部電極12B上の絶縁膜15と上部電極16との間に空隙が生じることはない。これにより、MEMSキャパシタにおいて上部電極を下部電極側へ駆動した時に、上部電極と下部電極間に不要な空隙が生じないため、十分な容量を確保することができる。その他の効果は、前述した下部電極12A,12B間の効果と同様である。
[第2実施形態]
第2実施形態のMEMSについて説明する。第1実施形態では補助構造体を下部電極と同じ電極材料で形成したが、第2実施形態では補助構造体を絶縁膜で形成する。
[1]構造
図5(a)は、第2実施形態のMEMSの構成を示す平面図である。図5(b)は、図5(a)中の5B−5B線に沿った断面図である。
図5(b)に示すように、支持基板10上の絶縁膜11上には、第1下部電極12A、第2下部電極12B、第1補助構造体31A、第2補助構造体31B、第3補助構造体31C、及び配線層14が形成されている。第1補助構造体31Aは、第1下部電極12Aと第2下部電極12Bとの間に、これら電極に隣接して配置されている。第2補助構造体31Bは、第1補助構造体31Aとの間で第1下部電極12Aを挟むように、第1下部電極12Aに隣接して配置されている。第3補助構造体31Cは、第1補助構造体31Aとの間で第2下部電極12Bを挟むように、第2下部電極12Bに隣接して配置されている。
下部電極12A,12Bは、支持基板10上に固定された固定電極であり、信号用の電極、駆動用の電極、電源用の電極、あるいは基準電圧用の電極である。下部電極12A,12B、及び配線層14は、導電材料、例えばアルミニウム(Al)またはタングステン(W)から形成される。補助構造体31A,31B,31Cは、絶縁膜、例えばシリコン窒化膜またはシリコン酸化膜から形成される。
下部電極12A,12B上、補助構造体31A,31B,31C上、及び配線層14上には、絶縁膜15が形成されている。絶縁膜15は、例えばシリコン窒化膜から形成される。
下部電極12A,12B上、及び補助構造体31A,31B,31C上の絶縁膜15の上方には、空洞21Aを介して上部電極(可動電極)16が形成されている。上部電極16は、導電膜、例えばアルミニウム(Al)またはタングステン(W)から形成される。また、絶縁膜15は、下部電極12A,12Bと上部電極16との間に配置され、可変容量素子の絶縁膜として働く。
図5(a)に示すように、上部電極16は、支持梁18によって、下部電極12A,12B、及び補助構造体31A,31B,31Cの上方に保持される。上部電極16は、また接続梁19及びアンカー20を介して配線層14に電気的に接続されている。その他の構造は、第1実施形態と同様である。
[2]製造方法
図6(a)〜図6(c)及び図7(a)〜図7(c)は、第2実施形態のMEMSの製造方法を示す断面図である。
図6(a)に示すように、支持基板10上に、例えばCVDにより絶縁膜11を形成する。さらに、CMPにより絶縁膜11を研磨し、絶縁膜11の上面を平坦化する。
次に、絶縁膜11上に電極膜を形成する。そして、リソグラフィ法により電極膜をパターニングして、図6(b)に示すように、絶縁膜11上に第1下部電極12A、第2下部電極12B、及び配線層14をそれぞれ形成する。
続いて、図6(b)に示した構造上に、すなわち第1,第2下部電極12A,12B上、配線層14上、及び絶縁膜11上に、CVDにより絶縁膜を成膜する。そして、リソグラフィ法により絶縁膜をパターニングして、図6(c)に示すように、絶縁膜11上に第1,第2,第3補助構造体31A,31B,31Cをそれぞれ形成する。
さらに、図6(c)に示した構造上に、すなわち下部電極12A,12B上、補助構造体31A,31B,31C上、配線層14上、及び絶縁膜11上に、CVDにより絶縁膜15を成膜する。そして、リソグラフィ法により絶縁膜15をパターニングして、図7(a)に示すように、下部電極12A,12B上、補助構造体31A,31B,31C上、及び配線層14上に、絶縁膜15を形成する。なお、下部電極12A,12Bを形成した後で、補助構造体31A,31B,31Cを形成する前に、絶縁膜15を形成してもよい。
次に、図7(a)に示した構造上に、すなわち絶縁膜11,15上に、図7(b)に示すように、犠牲膜21を形成する。ここで、第1下部電極12Aと第2下部電極12Bとの間に第1補助構造体31Aが形成され、下部電極12A,12Bの端部に隣接して補助構造体31B,31Cがそれぞれ形成されているため、絶縁膜11,15上に形成される犠牲膜21は平坦化される。すなわち、犠牲膜21の上面が平坦になるように形成される。言い換えると、下部電極及び補助構造体を含む基板10上に形成される犠牲膜21の上面が十分に平坦になるように、下部電極の周辺に補助構造体31A,31B,31Cを配置する。
さらに、リソグラフィ法により犠牲膜21をパターニングすると共に、配線層14上の犠牲膜21にコンタクト孔を形成する。犠牲膜21は、例えば、ポリイミド膜、またはシリコン窒化膜、シリコン酸化膜から形成される。
続いて、犠牲膜21上に、CVDにより上部電極となる電極膜16を形成する。そして、リソグラフィ法により電極膜16をパターニングして、図7(c)に示すように、上部電極16を形成する。さらに、配線層14上のコンタクト孔にアンカー(コンタクトプラグ)17,20を形成する。
次に、図5(a)に示すように、犠牲膜21上に支持梁18及び接続梁19を形成する。支持梁18は、アンカー17と上部電極16に接続され、上部電極16を支持する。接続梁19は、上部電極16とアンカー20に接続される。これにより、上部電極16は、接続梁19及びアンカー20を介して配線層14に電気的に接続される。なお、支持梁18あるいは接続梁19は、上部電極16と同じ工程にて形成することもできる。
続いて、図7(c)に示した構造において、犠牲膜21を除去する。これにより、図5(b)に示したように、下部電極12A,12Bと上部電極16との間に空洞21Aができ、空洞21A中に、上部電極16が支持されたMEMSが形成される。
[3]下部電極間及び下部電極端部近傍の構造
下部電極間、及び下部電極端部近傍の構造と、補助構造体を形成した場合の効果については、第1実施形態にて説明したものと同様である。
図5(b)に示した構造を持つMEMSの上部電極16を駆動した場合、上部電極16は下部電極12A,12B側に下降し、上部電極16は下部電極12A,12B上の絶縁膜15に接触する。このとき、第1下部電極12Aと第2下部電極12B間の上部電極16が基板10側(下部電極側)に窪んだり、湾曲したりしていないため、上部電極16に湾曲部分は存在せず、湾曲部分が下部電極12A(または12B)の端部に接触するといった不具合は生じず、下部電極12A,12B上の絶縁膜15と上部電極16との間に空隙が生じない。このため、MEMSキャパシタにおいて上部電極を下部電極側へ駆動した時に、上部電極と下部電極間に不要な空隙が生じないため十分な容量を確保することができる。
また、前述したように、上部電極16に湾曲部分がないため、上部電極16の湾曲部分が下部電極の端部に接触し、接触部分が支点となって、上部電極16の駆動を妨げることがない。このため、上部電極16と下部電極を十分に密着させるために、すなわち容量を十分に飽和させるために高い電圧を必要としたり、また上下電極間に印加する電圧を高くしたとき、接触部分が支点となって上下電極間の空隙が変化するという問題も生じない。
[第3実施形態]
第3実施形態のMEMSについて説明する。第1,第2実施形態では補助構造体を残す例を示したが、第3実施形態では上部電極を形成した後、犠牲膜と共に補助構造体を除去する。
[1]構造
図8(a)は、第3実施形態のMEMSの構成を示す平面図である。図8(b)は、図8(a)中の8B−8B線に沿った断面図である。
図8(b)に示すように、支持基板10上の絶縁膜11上には、第1下部電極12A、第2下部電極12B、及び配線層14が形成されている。下部電極12A,12Bは、支持基板10上に固定された固定電極であり、信号用の電極、駆動用の電極、電源用の電極、あるいは基準電圧用の電極である。下部電極12A,12B、及び配線層14は、導電材料、例えばアルミニウム(Al)またはタングステン(W)から形成される。
下部電極12A,12B上及び配線層14上には、絶縁膜15が形成されている。絶縁膜15は、例えばシリコン窒化膜から形成される。
下部電極12A,12B上の絶縁膜15の上方には、空洞21Aを介して上部電極(可動電極)16が形成されている。上部電極16は、導電膜、例えばアルミニウム(Al)またはタングステン(W)から形成される。また、絶縁膜15は、下部電極12A,12Bと上部電極16との間に配置され、可変容量素子の絶縁膜として働く。
図8(a)に示すように、上部電極16は、支持梁18によって、下部電極12A,12Bの上方に保持される。上部電極16は、また接続梁19及びアンカー20を介して配線層14に電気的に接続されている。その他の構造は、第1実施形態と同様である。
[2]製造方法
図9(a)〜図9(c)及び図10(a)〜図10(c)は、第3実施形態のMEMSの製造方法を示す断面図である。
図9(a)に示すように、支持基板10上に、例えばCVDにより絶縁膜11を形成する。さらに、CMPにより絶縁膜11を研磨し、絶縁膜11の上面を平坦化する。
次に、絶縁膜11上に電極膜を形成する。そして、リソグラフィ法により電極膜をパターニングして、図9(b)に示すように、絶縁膜11上に第1下部電極12A、第2下部電極12B、及び配線層14をそれぞれ形成する。
続いて、図9(b)に示した構造上に、すなわち下部電極12A,12B上、配線層14上、及び絶縁膜11上に、CVDにより絶縁膜15を成膜する。そして、リソグラフィ法により絶縁膜15をパターニングして、図9(c)に示すように、下部電極12A,12B上、及び配線層14上に、絶縁膜15を形成する。
次に、図9(c)に示した構造上に、すなわち絶縁膜11,15上に、CVDにより絶縁膜を成膜する。そして、リソグラフィ法により絶縁膜をパターニングして、図10(a)に示すように、第1補助構造体41A、第2補助構造体41B、及び第3補助構造体41Cをそれぞれ形成する。補助構造体41A,41B,41Cは、例えば、ポリイミド膜、またはレジスト膜から形成される。
第1補助構造体41Aは、第1下部電極12Aと第2下部電極12Bとの間に、これら電極に隣接して配置される。第2補助構造体41Bは、第1補助構造体41Aとの間で第1下部電極12Aを挟むように、第1下部電極12Aに隣接して配置されている。第3補助構造体41Cは、第1補助構造体41Aとの間で第2下部電極12Bを挟むように、第2下部電極12Bに隣接して配置されている。
続いて、図10(a)に示した構造上に、すなわち絶縁膜11,15上、及び補助構造体41A,41B,41C上に、図10(b)に示すように、犠牲膜21を形成する。ここで、第1下部電極12Aと第2下部電極12Bとの間に第1補助構造体41Aが形成され、下部電極12A,12Bの端部に隣接して補助構造体41B,41Cがそれぞれ形成されているため、絶縁膜11,15上、及び補助構造体41A,41B,41C上に形成される犠牲膜21は平坦化される。すなわち、犠牲膜21の上面が平坦になるように形成される。言い換えると、下部電極及び補助構造体を含む基板10上に形成される犠牲膜21の上面が十分に平坦になるように、下部電極の周辺に補助構造体41A,41B,41Cを配置する。
さらに、リソグラフィ法により犠牲膜21をパターニングすると共に、配線層14上の犠牲膜21にコンタクト孔を形成する。犠牲膜21は、例えば、ポリイミド膜またはレジスト膜から形成される。
続いて、犠牲膜21上に、CVDにより上部電極となる電極膜16を形成する。そして、リソグラフィ法により電極膜16をパターニングして、図10(c)に示すように、上部電極16を形成する。さらに、配線層14上のコンタクト孔にアンカー(コンタクトプラグ)17,20を形成する。
次に、図8(a)に示すように、犠牲膜21上に支持梁18及び接続梁19を形成する。支持梁18は、アンカー17と上部電極16に接続され、上部電極16を支持する。接続梁19は、上部電極16とアンカー20に接続される。これにより、上部電極16は、接続梁19及びアンカー20を介して配線層14に電気的に接続される。なお、支持梁18あるいは接続梁19は、上部電極16と同じ工程にて形成することもできる。
続いて、図10(c)に示した構造において、犠牲膜21を除去し、さらに補助構造体41A,41B,41Cを除去する。犠牲膜と補助構造体を同じ材料、例えばポリイミド膜で形成した場合は、同時にエッチングすることができる。また、犠牲膜と補助構造体を異なる材料で形成した場合は、犠牲膜をエッチングした後に、ガスなどのエッチング条件を変更してから補助構造体をエッチングしてもよい。さらに、補助構造体が部分的に残留していてもよい。これにより、図8(b)に示したように、下部電極12A,12Bと上部電極16との間に空洞21Aができ、空洞21A中に、上部電極16が支持されたMEMSが形成される。
[3]下部電極間及び下部電極端部近傍の構造
補助構造体が存在しないことを除けば、その他の下部電極間、及び下部電極端部近傍の構造と、補助構造体を形成した場合の効果については、第1実施形態にて説明したものと同様である。
図8(b)に示した構造を持つMEMSの上部電極16を駆動した場合、上部電極16は下部電極12A,12B側に下降し、上部電極16は下部電極12A,12B上の絶縁膜15に接触する。このとき、第1下部電極12Aと第2下部電極12B間の上部電極16が基板10側(下部電極側)に窪んだり、湾曲したりしていないため、上部電極16に湾曲部分は存在せず、湾曲部分が下部電極12A(または12B)の端部に接触するといった不具合は生じず、下部電極12A,12B上の絶縁膜15と上部電極16との間に空隙が生じない。このため、MEMSキャパシタにおいて上部電極を下部電極側へ駆動した時に、上部電極と下部電極間に不要な空隙が生じないため十分な容量を確保することができる。
また、前述したように、上部電極16に湾曲部分がないため、上部電極16の湾曲部分が下部電極の端部に接触し、接触部分が支点となって、上部電極16の駆動を妨げることがない。このため、上部電極16と下部電極を十分に密着させるために、すなわち容量を十分に飽和させるために高い電圧を必要としたり、また上下電極間に印加する電圧を高くしたとき、接触部分が支点となって上下電極間の空隙が変化するという問題も生じない。
第3実施形態では、補助構造体41A,41B,41Cが全て除去された例を示したが、各々の補助構造体は残っていてもよいし、除去されてもよい。例えば、中央の補助構造体41Aを残し、両側の補助構造体41B,41Cを除去してもよい。さらに、補助構造体41A,41B,41Cを全て残してもよい。
犠牲膜21の材料に対して、補助構造体の材料がエッチング選択比を有するものであれば補助構造体を残すことができ、補助構造体の材料がエッチング選択比を有さないものであれば補助構造体を除去することができる。
犠牲膜21をポリイミド膜で形成する場合、補助構造体もポリイミド膜で形成すれば、犠牲膜21を除去する工程で補助構造体も同時に除去することができる。一方、犠牲膜(ポリイミド膜)21を除去する工程でエッチングされ難い材料で補助構造体を形成すれば、補助構造体を残すことができる。
また、犠牲膜21をシリコン膜で形成してもよい。犠牲膜21をシリコン膜で形成する場合、同様に、補助構造体もシリコン膜で形成すれば、犠牲膜21を除去する工程で補助構造体も同時に除去することができる。一方、犠牲膜(シリコン膜)21を除去する工程でエッチングされ難い材料で補助構造体を形成すれば、補助構造体を残すことができる。
次に、下部電極12A,12B間の構造及びその製造方法の変形例を、図11を参照して述べる。
図10(a)に示したように、補助構造体41Aの上面の高さを下部電極12A,12Bの上面の高さと同じにした場合、犠牲膜21の材料によっては犠牲膜21上面の平坦性を確保できない場合がある。このような場合に、犠牲膜21上面の平坦性を確保するために、この図11に示す変形例では補助構造体41Aの上面の高さを下部電極12A,12Bの上面の高さより高くしている。
図11(a)、図11(b)及び図11(c)は、MEMSの第1下部電極12Aと第2下部電極12B間の断面構造とその製造方法を示す図である。図11(a)は、下部電極12A,12B上、及び補助構造体41A上に犠牲膜21と上部電極16を形成した後の断面を示す。図11(b)は、犠牲膜21と補助構造体41Aを除去した後の断面を示す。図11(c)は、上部電極16を駆動し、上部電極16を第1,第2下部電極12A,12B上の絶縁膜15に接触させたときの断面を示す。
図11(a)に示すように、第1下部電極12A上、補助構造体41A上、及び第2下部電極12B上に犠牲膜21が形成され、さらに犠牲膜21上に上部電極16が形成されている。
ここで、第1下部電極12Aと第2下部電極12Bとの間には、補助構造体41Aが形成されている。補助構造体41Aの上面の高さは、下部電極12A,12Bの上面の高さより高くなっている。このため、第1下部電極12Aと第2下部電極12Bとの間の犠牲膜21は、上方向に盛り上がった構造を持つ。すなわち、犠牲膜21の上面は上側に膨らんでいる。従って、この犠牲膜21上に形成された上部電極16も、上側に膨らむように形成される。すなわち、第1下部電極12Aと第2下部電極12B間の上部電極16の下面は、上側に膨らんでいる。
図11(a)に示した構造を持つMEMSにおいて、犠牲膜21と補助構造体41Aを除去すると、図11(b)に示すように、上部電極16は基板10側に窪むことなく、上側に膨らんだまま維持される。
図11(b)に示した構造を持つMEMSの上部電極16を駆動した場合、上部電極16は下部電極12A,12B側に下降し、図11(c)に示すように、上部電極16は下部電極12A,12B上の絶縁膜15に接触する。このとき、第1下部電極12Aと第2下部電極12B間の上部電極16が上側に膨らんでいる、すなわち上部電極16の下面が上方向に盛り上がっている。このため、上部電極16が絶縁膜15に接触する前に、上部電極16の一部が下部電極の端部に接触するようなことはなく、下部電極12A,12B上の絶縁膜15と上部電極16との間に空隙が生じない。このため、MEMSキャパシタにおいて上部電極を下部電極側へ駆動した時に、上部電極と下部電極間に不要な空隙が生じないため、十分な容量を確保することができる。
また、上部電極16に下側への湾曲部分がないため、上部電極16の湾曲部分が下部電極の端部に接触し、接触部分が支点となって、上部電極16の駆動を妨げるといった不具合は生じない。このため、上部電極16と下部電極を十分に密着させるために、すなわち容量を十分に飽和させるために高い電圧を必要としたり、また上下電極間に印加する電圧を高くしたとき、前記接触部分が支点となって上下電極間の空隙が変化するという問題も生じない。
次に、下部電極12Bの近傍の構造及びその製造方法の変形例を、図12を参照して述べる。
図12(a)、図12(b)及び図12(c)は、MEMSの第2下部電極12B端部近傍の断面構造を示す図である。図12(a)は、第2下部電極12B上及び補助構造体41C上に犠牲膜21と上部電極16を形成した後の断面を示す。図12(b)は、犠牲膜21と補助構造体41Cを除去した後の断面を示す。図12(c)は、上部電極16を駆動し、上部電極16を第2下部電極12B上の絶縁膜15に接触させたときの断面を示す。
図10(a)では、補助構造体41Cの上面の高さを下部電極12Bの上面の高さと同じにしたが、図12(a)、図12(b)及び図12(c)では補助構造体41Cの上面の高さを下部電極12Bの上面の高さより高くしている。
図12(a)に示すように、第2下部電極12B上、及び補助構造体41C上に犠牲膜21が形成され、さらに犠牲膜21上に上部電極16が形成されている。
ここで、第2下部電極12Bの周辺には、第2下部電極12Bに隣接して補助構造体41Cが設けられている。補助構造体41Cの上面は、第2下部電極12Bの上面より高く形成されている。このため、第2下部電極12Bの近傍(補助構造体41C)上の犠牲膜21は窪むことなく、平坦化されている。すなわち、犠牲膜21の上面は平坦に形成されている。従って、この犠牲膜21上に形成された上部電極16は、下側(基板10側)に窪むことなく、平坦化される。すなわち、第2下部電極12Bの端部近傍に形成された上部電極16の下面は、基板10側に下降せず、平坦に形成されている。
図12(a)に示した構造を持つMEMSにおいて、犠牲膜21と補助構造体41Cを除去すると、図12(b)に示すように、第2下部電極12Bの端部近傍の上部電極16は基板10側に窪むことなく、平坦なまま維持される。
図12(b)に示した構造を持つMEMSの上部電極16を駆動した場合、上部電極16は下部電極12B側に下降し、図12(c)に示すように、上部電極16は下部電極12B上の絶縁膜15に接触する。このとき、第2下部電極12Bの端部近傍の上部電極16が基板10側(下部電極側)に窪んだり、湾曲したりしていないため、上部電極16に湾曲部分は存在せず、湾曲部分が下部電極12Bの端部に接触するといった不具合は生じず、下部電極12B上の絶縁膜15と上部電極16との間に空隙が生じない。このため、MEMSキャパシタにおいて上部電極を下部電極側へ駆動した時に、上部電極と下部電極間に不要な空隙が生じないため、十分な容量を確保することができる。
また、前述したように、下部電極12Bの端部近傍の上部電極16に湾曲部分がないため、上部電極16の湾曲部分が下部電極の端部に接触し、接触部分が支点となって、上部電極16の駆動を妨げることがない。このため、上部電極16と下部電極を十分に密着させるために、すなわち容量を十分に飽和させるために高い電圧を必要としたり、また上下電極間に印加する電圧を高くしたとき、接触部分が支点となって上下電極間の空隙が変化するという問題も生じない。
[変形例]
下部電極端部の周辺に配置される補助構造体は、以下に示すような構成を有していてもよい。
図13(a)は、第1変形例のMEMSの構造を示す平面図である。図13(b)は、図13(a)中の13B−13B線に沿った断面図である。
図13(a)及び図13(b)に示すように、支持基板10上の絶縁膜11上には、下部電極12A、補助構造体13A,13B、及び配線層14が形成されている。補助構造体13Aと補助構造体13Bは、下部電極12Aを挟むように、下部電極12Aに隣接して配置されている。
補助構造体13A,13Bは、下部電極12A及び配線層14と絶縁されると共に、その他の信号用、駆動用、電源用、あるいは基準電圧用の電極と電気的に絶縁されたフローティング状態になっている。補助構造体13A,13Bは、下部電極12A及び配線層14と同じ材料から形成されていてもよいし、異なる導電材料あるいは絶縁膜から形成されていてもよい。
下部電極12Aと、上部電極16と、及び下部電極12Aと上部電極16間の絶縁膜15とにより、可変容量素子が構成されている。駆動電極としての下部電極と上部電極16との間に生じる静電力により、上部電極16が駆動されると、上部電極16が下方向(下部電極側)に下降し、上部電極16が下部電極12A上の絶縁膜15に接触する。これにより、可変容量素子が持つ容量を可変することができる。その他の構成及び効果については、前述した第1実施形態と同様である。
図14(a)は、第2変形例のMEMSの構造を示す平面図である。図14(b)は、図14(a)中の14B−14B線に沿った断面図である。
図14(a)及び図14(b)に示すように、支持基板10上の絶縁膜11上には、下部電極12A、補助構造体13D、及び配線層14が形成されている。補助構造体13Dは、下部電極12Aの周囲を囲むように、下部電極12Aに隣接して配置されている。
補助構造体13Dは、下部電極12A及び配線層14と絶縁されると共に、その他の信号用、駆動用、電源用、あるいは基準電圧用の電極と電気的に絶縁されたフローティング状態になっている。補助構造体13Dは、下部電極12A及び配線層14と同じ材料から形成されていてもよいし、異なる導電材料あるいは絶縁膜から形成されていてもよい。
下部電極12Aと、上部電極16と、及び下部電極12Aと上部電極16間の絶縁膜15とにより、可変容量素子が構成されている。駆動電極としての下部電極と上部電極16との間に生じる静電力により、上部電極16が駆動されると、上部電極16が下方向(下部電極側)に下降し、上部電極16が下部電極12A上の絶縁膜15に接触する。これにより、可変容量素子が持つ容量を可変することができる。
この変形例では、補助構造体13Dが下部電極12Aの周囲を囲むように、下部電極12Aに隣接して配置されている。すなわち、下部電極12Aが矩形形状を有し、補助構造体13Dは、下部電極12Aの3辺方向を囲うように設けられている。このため、下部電極12Aの周囲に形成される上部電極16が下方向に窪んだり、湾曲したりするのを防ぐことができる。このように湾曲部分が存在しないため、湾曲部分が存在する場合に生じる、下部電極12A上の絶縁膜15と上部電極16との間の空隙や、湾曲部分と下部電極端部との接触部分が支点となって下部電極と上部電極間の空隙が変化するという問題をなくすことができる。その他の構成及び効果については、前述した第1実施形態と同様である。
図15(a)は、第3変形例のMEMSの構造を示す平面図である。図15(b)は、図15(a)中の15B−15B線に沿った断面図である。
図15(a)及び図15(b)に示すように、支持基板10上の絶縁膜11上には、下部電極12A、補助構造体13E,13F、及び配線層14が形成されている。補助構造体13Eは複数の島状パターンからなり、これら島状パターンが下部電極12Aの周囲を囲むように、下部電極12Aに隣接して配列されている。さらに、補助構造体13Fも、複数の島状パターンからなり、これら島状パターンは補助構造体13Eに隣接して接続梁19側に配列されている。
補助構造体13E,13Fは、下部電極12A及び配線層14と絶縁されると共に、その他の信号用、駆動用、電源用、あるいは基準電圧用の電極と電気的に絶縁されたフローティング状態になっている。補助構造体13E,13Fは、下部電極12A及び配線層14と同じ材料から形成されていてもよいし、異なる導電材料あるいは絶縁膜から形成されていてもよい。
下部電極12Aと、上部電極16と、及び下部電極12Aと上部電極16間の絶縁膜15とにより、可変容量素子が構成されている。駆動電極としての下部電極と上部電極16との間に生じる静電力により、上部電極16が駆動されると、上部電極16が下方向(下部電極側)に下降し、上部電極16が下部電極12A上の絶縁膜15に接触する。これにより、可変容量素子が持つ容量を可変することができる。
この変形例では、複数の補助構造体13Eが下部電極12Aの周囲を囲むように、下部電極12Aに隣接して配列されると共に、補助構造体13Eの外側にさらに複数の補助構造体13Fが配列されている。すなわち、下部電極12Aが矩形形状を有し、複数の補助構造体13Eは、下部電極12Aの3辺方向を囲うように配設されている。さらに、補助構造体13Eのアンカー20側にさらに複数の補助構造体13Fが配設されている。このため、この変形例では、補助構造体13E,13F上に形成される上部電極16が下方向に窪んだり、湾曲したりするのを防ぐことができる。このように湾曲部分が存在しないため、湾曲部分が存在する場合に生じる、下部電極12A上の絶縁膜15と上部電極16との間の空隙や、湾曲部分と下部電極端部との接触部分が支点となって上下電極間の空隙が変化するという問題をなくすことができる。その他の構成及び効果については、前述した第1実施形態と同様である。
なお、前述したMEMSの製造方法は一例であり、特に限定するものではない。例えば、上部電極の支持梁は、上部電極と同じ材料で上部電極と同時に形成することもできるし、別の材料で別に形成することもできる。また、実施形態は、上下電極間に電圧を印加して静電力で駆動させる方式であるが、電極を積層の異種金属で形成してその圧電力で駆動する方式のMEMS構造体にも適用できる。
実施形態のMEMSは、可変容量素子だけではなく、スイッチにも適用可能である。スイッチに適用する場合、下部電極上に形成したキャパシタ絶縁膜の一部、例えば上部信号電極と接触する絶縁膜をパターニングとエッチングにより除去し、下部電極の表面を露出させる。これにより、上部電極と下部電極によるスイッチが形成され、上下駆動電極により上部電極が駆動することにより、スイッチが動作する。
実施形態は、可動する上部電極と固定された下部電極の2つの電極を有する構造であるが、上部電極と下部電極のどちらも可動する構造とした場合でも適用可能である。また、3つ以上の電極(例えば、固定した上部電極と固定した下部電極と可動する中間電極)で構成されたMEMSにも適用可能である。
下部電極及び上部電極の大きさは、必要な静電容量により自由に設計できる。また、MEMS構造をCMOS等のトランジスタ回路上に形成することも可能である。さらに、MEMSを保護するようなドーム構造を形成することもできる。
以上説明したように実施形態によれば、優れた素子特性を得ることができるMEMS及びその製造方法を提供できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…支持基板、11…絶縁膜、12A…第1下部電極、12B…第2下部電極、13A…第1補助構造体、13B…第2補助構造体、13C…第3補助構造体、13D…補助構造体、13E…補助構造体、13F…補助構造体、14…配線層、15…絶縁膜、16…上部電極、17…アンカー、18…支持梁、19…接続梁、20…アンカー、21…犠牲膜、21A…空洞、31A…第1補助構造体、31B…第2補助構造体、31C…第3補助構造体、41A…第1補助構造体、41B…第2補助構造体、41C…第3補助構造体。

Claims (7)

  1. 基板上に第1の電極を形成する工程と、
    前記第1の電極に隣接し、電気的にフローティング状態になる補助構造体を前記基板上に形成する工程と、
    前記第1の電極上、前記補助構造体上、及び前記基板上に犠牲膜を形成する工程と、
    前記犠牲膜上に第2の電極を形成する工程と、
    前記犠牲を除去し、前記第2の電極を前記第1の電極の上方に空洞を介して配置する工程と、
    を具備し、
    前記第1の電極上及び前記補助構造体上に形成された前記犠牲膜は上面が平坦であり、前記犠牲膜上に形成された前記第2の電極は下面が平坦であり、
    前記補助構造体の端部外側近傍上に形成された前記犠牲膜は上面が湾曲しており、前記犠牲膜上に形成された前記第2の電極は下面が湾曲していることを特徴とするMEMSの製造方法。
  2. 基板上に設けられた第1の電極と、
    前記基板上に前記第1の電極に隣接して設けられ、電気的にフローティング状態にある補助構造体と、
    前記第1の電極及び前記補助構造体の上方に設けられ、前記第1の電極の方向へ駆動される第2の電極と、
    を具備し、
    前記第1の電極及び前記補助構造体の上方に設けられた前記第2の電極は下面が平坦であり、
    前記補助構造体の端部外側近傍の上方に設けられた前記第2の電極は下面が湾曲していることを特徴とするMEMS。
  3. 前記第1の電極との間で、前記補助構造体を挟むように前記基板上に設けられた第3の電極をさらに具備することを特徴とする請求項2に記載のMEMS。
  4. 前記補助構造体は、前記第1の電極を挟むように、前記第1の電極の両側に配置されていることを特徴とする請求項2または3に記載のMEMS。
  5. 前記補助構造体は、前記第1の電極と同じ材料から形成されていることを特徴とする請求項2乃至4のいずれかに記載のMEMS。
  6. 基板上に第1の電極を形成する工程と、
    前記第1の電極に隣接し、電気的にフローティング状態になる補助構造体を前記基板上に形成する工程と、
    前記第1の電極上、前記補助構造体上、及び前記基板上に犠牲膜を形成する工程と、
    前記犠牲膜上に第2の電極を形成する工程と、
    前記犠牲を除去し、前記第2の電極を前記第1の電極の上方に空洞を介して配置する工程と、
    を具備し、
    前記第1の電極上及び前記補助構造体上に形成された前記第2の電極は下面が平坦であり、
    前記補助構造体の端部外側近傍上に形成された前記第2の電極は下面が湾曲していることを特徴とするMEMSの製造方法。
  7. 基板上に第1の電極を形成する工程と、
    前記第1の電極に隣接し、電気的にフローティング状態になる補助構造体を前記基板上に形成する工程と、
    前記第1の電極上、前記補助構造体上、及び前記基板上に犠牲膜を形成する工程と、
    前記犠牲膜上に第2の電極を形成する工程と、
    前記犠牲膜を除去し、前記第2の電極を前記第1の電極の上方に空洞を介して配置する工程と、
    を具備し、
    前記犠牲膜を除去する工程では、前記犠牲膜と共に前記補助構造体を除去することを特徴とするMEMSの製造方法。
JP2011054334A 2011-03-11 2011-03-11 Mems及びその製造方法 Expired - Fee Related JP5526061B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011054334A JP5526061B2 (ja) 2011-03-11 2011-03-11 Mems及びその製造方法
US13/413,889 US9287050B2 (en) 2011-03-11 2012-03-07 MEMS and method of manufacturing the same
CN201210061957.8A CN102674235B (zh) 2011-03-11 2012-03-09 微机电系统及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054334A JP5526061B2 (ja) 2011-03-11 2011-03-11 Mems及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012191052A JP2012191052A (ja) 2012-10-04
JP5526061B2 true JP5526061B2 (ja) 2014-06-18

Family

ID=46794775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011054334A Expired - Fee Related JP5526061B2 (ja) 2011-03-11 2011-03-11 Mems及びその製造方法

Country Status (3)

Country Link
US (1) US9287050B2 (ja)
JP (1) JP5526061B2 (ja)
CN (1) CN102674235B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
JP5908422B2 (ja) * 2013-03-19 2016-04-26 株式会社東芝 Mems装置及びその製造方法
JP2014184536A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 電気部品およびその製造方法
CN107077971A (zh) * 2014-10-03 2017-08-18 维斯普瑞公司 减少微机电系统装置中的介电充电的系统、装置和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149951A (ja) * 1996-11-15 1998-06-02 Murata Mfg Co Ltd 可変容量コンデンサ
DE10066082B4 (de) * 2000-06-14 2006-05-18 Infineon Technologies Ag Gezielte lokale Erzeugung von Öffnungen in einer Schicht
WO2002079814A2 (en) * 2000-12-19 2002-10-10 Coventor Incorporated Method for fabricating a through-wafer optical mems device having an anti-reflective coating
EP1343190A3 (en) 2002-03-08 2005-04-20 Murata Manufacturing Co., Ltd. Variable capacitance element
JP3783635B2 (ja) * 2002-03-08 2006-06-07 株式会社村田製作所 シャントスイッチ素子
JP4438786B2 (ja) 2005-11-17 2010-03-24 セイコーエプソン株式会社 Mems振動子及びその製造方法
JP2007234582A (ja) * 2006-02-02 2007-09-13 Matsushita Electric Ind Co Ltd 電気機械スイッチ
JP5198322B2 (ja) * 2009-02-24 2013-05-15 株式会社東芝 Mems素子及びmems素子の製造方法
JP5398411B2 (ja) 2009-08-10 2014-01-29 株式会社東芝 マイクロ可動デバイスおよびマイクロ可動デバイスの製造方法
JP5395589B2 (ja) * 2009-09-15 2014-01-22 学校法人 関西大学 発電装置

Also Published As

Publication number Publication date
JP2012191052A (ja) 2012-10-04
US20120228726A1 (en) 2012-09-13
CN102674235A (zh) 2012-09-19
US9287050B2 (en) 2016-03-15
CN102674235B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US11736037B2 (en) MEMS structure and method of forming same
KR100419233B1 (ko) 멤스소자 및 그의 제작방법
JP4438786B2 (ja) Mems振動子及びその製造方法
US7312677B2 (en) Micro-switching element fabrication method and micro-switching element
JP5951344B2 (ja) Memsデバイスおよびその製造方法
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
JP5208867B2 (ja) Memsデバイス及びその製造方法
JP2007535797A (ja) マイクロマシン技術(mems)スイッチ用のビーム
JP5526061B2 (ja) Mems及びその製造方法
US11750980B2 (en) MEMS device with enhanced membrane structure and method of forming the same
TWI496176B (zh) 微機電系統裝置和製造微機電系統裝置的方法
JP2008296335A (ja) 中空封止構造体及び中空封止構造体の製造方法
JP2013145802A (ja) Memsデバイスおよびその製造方法
JP5202236B2 (ja) 微小電気機械スイッチ及びその作製方法
JP2014184536A (ja) 電気部品およびその製造方法
JP5870616B2 (ja) Memsスイッチおよびその製造方法
TWI516436B (zh) 微機電系統(mems)裝置及其製造方法
JP7147335B2 (ja) Memsマイクロフォン
TWI525777B (zh) MEMS components
TWI571978B (zh) A method of manufacturing a microelement with a support structure
US8502328B2 (en) Micro electronic mechanical system structure
JP2009105277A (ja) 半導体装置及びその製造方法
JP2007216358A (ja) Memsデバイスおよびその製造方法
JP2013114755A (ja) スイッチ装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees