JP5908422B2 - Mems装置及びその製造方法 - Google Patents

Mems装置及びその製造方法 Download PDF

Info

Publication number
JP5908422B2
JP5908422B2 JP2013057278A JP2013057278A JP5908422B2 JP 5908422 B2 JP5908422 B2 JP 5908422B2 JP 2013057278 A JP2013057278 A JP 2013057278A JP 2013057278 A JP2013057278 A JP 2013057278A JP 5908422 B2 JP5908422 B2 JP 5908422B2
Authority
JP
Japan
Prior art keywords
electrode
sacrificial layer
forming
film
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013057278A
Other languages
English (en)
Other versions
JP2014180732A (ja
Inventor
友博 齋藤
友博 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013057278A priority Critical patent/JP5908422B2/ja
Priority to US13/965,133 priority patent/US20140284730A1/en
Priority to TW102129133A priority patent/TWI496176B/zh
Publication of JP2014180732A publication Critical patent/JP2014180732A/ja
Application granted granted Critical
Publication of JP5908422B2 publication Critical patent/JP5908422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0221Variable capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)

Description

本発明の実施形態は、MEMS装置及びその製造方法に関する。
可動電極と固定電極で形成されたMEMS(Micro-Electro-Mechanical Systems)デバイスは、低損失、高絶縁性、高線形性の特徴を有し、次世代の携帯電話のキーデバイスとして注目されている。さらに、このようなMEMSの特長を生かし、静電容量を可変できるMEMSキャパシタが提案されている。
MEMSキャパシタでは、下に位置する下部電極(固定電極)のパターンの凹凸により上部電極(可動電極)が平坦に形成されない場合がある。例えば、下部電極のパターンエッジがある箇所では、このエッジに対応して上部電極が下方に湾曲する。そのため、上下電極間に電圧を印加して駆動させた時に上部電極が下部電極のエッジに接触して、キャパシタの面積の大きな部分を占める上部電極と下部電極の平面部が十分に密着しない。
この場合、上部電極と下部電極(及び下部電極上に形成した絶縁膜)からなるキャパシタにおいて十分な容量が得られないという問題点がある。また、上部電極と下部電極とを十分に密着させるために電極間に印加する電圧を高くすると電極間の空隙が変化し、即ち容量が十分に飽和するには高い電圧を必要とするという問題も存在する。
特開2011−66150号公報 特開2012−196041号公報
発明が解決しようとする課題は、下部電極のエッジに起因する上部電極の湾曲を抑制することができ、可変容量キャパシタやスイッチ等で優れた容量特性を有するMEMS装置及びその製造方法を提供することである。
実施形態のMEMS装置は、支持基板上に設けられた第1の電極と、前記第1の電極の周辺部に埋め込まれた埋め込み絶縁膜と、前記第1の電極に対向配置され、端部が第1の電極の端部よりも外側にはみ出すように設けられ、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、前記基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、を具備している。そして、前記埋め込み絶縁膜は、シリコン酸化膜とシリコン窒化膜からなる積層膜である。
第1の実施形態に係わるMEMS装置の概略構成を示す平面図。 図1の矢視A−A’断面図及び矢視B−B’断面図。 第1の実施形態のMEMS装置の製造工程を示す断面図。 第1の実施形態のMEMS装置の製造工程を示す断面図。 第2の実施形態に係わるMEMS装置の要部構成を示す断面図。 第2の実施形態のMEMS装置の製造工程を示す断面図。 第2の実施形態の変形例を示す断面図。 第3の実施形態のMEMS装置の製造工程を示す断面図。 第4の実施形態のMEMS装置の概略構成を示す平面図。 図9の矢視B−B’断面図。
以下、実施形態のMEMS装置を、図面を参照して説明する。なお、以下の実施形態では、静電容量を可変できるMEMSキャパシタの例を説明するが、これに限らずスイッチ素子に適用することも可能である。
(第1の実施形態)
図1は、第1の実施形態に係わるMEMS装置の概略構成を示す平面図である。図2(a)は図1の矢視A−A’断面図、図2(b)は図1の矢視B−B’断面拡大図である。なお、図2(a)では、埋め込み絶縁膜は一部省略して示している。また、本実施形態は、上下電極間に電圧を印加して静電力で駆動させる方式である。
図中の10は、Si基板11上にシリコン酸化膜等の絶縁膜12を形成した支持基板であり、この基板10には、ロジック回路や記憶回路を構成する電界効果トランジスタなどの素子が設けられていても良い。
支持基板10上に、固定電極としての下部電極(第1の電極)21が形成されている。下部電極21は、例えば長方形に形成され、例えばアルミニウム(Al)又はAlを主成分とする合金で構成されている。下部電極21の構成材料は、必ずしもこれらに限らず、銅(Cu)、又は白金(Pt)、タングステン(W)等であっても良い。また、下部電極21は、下部電極21と同じ材料で形成された配線28に接続され、種々の回路又は接地線等に接続されるものとなっている。
下部電極21の表面を覆うように、例えばシリコン窒化膜からなる厚さ100nmのキャパシタ絶縁膜31が形成されている。キャパシタ絶縁膜31の材料としては、シリコン窒化膜に限らず、SiOxやSiNよりも高誘電率を有する High-k 膜を用いても良い。
下部電極21の側部には、シリコン酸化膜からなる埋め込み絶縁膜34が形成され、下部電極21の上面とその外側との段差が小さくなっている。より具体的には、図2(b)に示すように、下部電極21及び支持基板10の表面を覆うようにキャパシタ絶縁膜31が形成され、下部電極21の側面及び支持基板10上で、キャパシタ絶縁膜31上に、シリコン酸化膜からなるバッファ膜32、及びシリコン窒化膜からなるストッパ膜33が形成されている。そして、下部電極21の側部で、ストッパ膜33上にシリコン酸化膜からなる埋め込み絶縁膜34が形成されている。
下部電極21の上方に該電極21に対向するように、可動電極としての上部電極(第2の電極)22が配置されている。上部電極22は、下部電極21よりも大きな長方形であり、下部電極21にオーバーラップするように形成されている。即ち、上部電極22の端部は、下部電極21の端部よりも外側にはみ出すように設けられている。上部電極22は、例えばAl、Al合金、Cu,Au,又はPt等の延性材料で形成されている。但し、必ずしも延性材料に限らず、タングステン(W)等の脆性材料で形成されていても良い。
なお、図面において、下部電極21及び上部電極22の平面における形状は長方形であるが、これに限らず正方形、円形、又は楕円形であっても良い。
上部電極22の一部は、第1バネ部(梁部)23により支持基板10上に設けたアンカー部24に固定されている。これらの第1バネ部23及びアンカー部24は、複数箇所(例えば4箇所)に設けられている。第1バネ部23は、例えばシリコン窒化膜からなり、メアンダ形状に形成されて弾性を有している。このバネ部23により上部電極22が上下方向に可動可能となっている。
また、上部電極22の一部は、導電性の第2バネ部25により基板10上に設けたアンカー部26に接続されている。さらに、第2のバネ部25は、上部電極22の一部が延びて、上部電極22と一体的に形成されていても良い。第2バネ部25は、上部電極22と導通を取るためのものであり、極めて細いAl等の弾性材料で形成されている。
なお、図には示さないが、上部電極22及びバネ部23,25の可動空間を覆うようにドーム層が形成されていても良い。
このように本実施形態では、下部電極21の側部が埋め込み絶縁膜34で埋め込まれているので、後述するように上部電極22を平坦性を向上させた犠牲層上に形成することができ、上部電極22の湾曲を抑制することができる。
次に、本実施形態のMEMS装置の製造方法を、図3及び図4を参照して説明する。図3及び図4は、前記図1の矢視B−B’断面に相当している。
まず、図3(a)に示すように、Si等の基板11上に絶縁膜12を形成した支持基板10上に、下部信号電極若しくは下部駆動電極及びそれらの配線を構成する電極材料(例えばAl合金)を全面に形成し、パターニングすることにより電極及び配線を形成する。図3(a)では、下部電極(第1の電極)21の部分のみを示している。パターニング方法としては、例えばレジストによる転写と異方性エッチングによる電極材料の加工で行うことができる。下部電極21の高さは例えば1μmである。
続いて、下部電極21の上面に形成されるキャパシタの絶縁体となる、例えばシリコン窒化膜(キャパシタ絶縁膜)31を、堆積とパターニングにより下部電極21を覆うように基板10上に形成する。キャパシタ絶縁膜31の厚さは、例えば100nmである。
次いで、図3(b)に示すように、例えばシリコン酸化膜からなるバッファ膜32、例えばシリコン窒化膜からなるストッパ膜33を順に堆積する。これらの膜厚は共に10〜500nmである。ストッパ膜33を設けるのは、後述する犠牲層のエッチバック時にバッファ膜32がエッチングされるのを防止するためである。バッファ膜32を設けるのは、ストッパ膜33をエッチングする際にキャパシタ絶縁膜31にダメージが発生するのを防止するためである。
次いで、図3(c)に示すように、例えばシリコン酸化膜からなる埋め込み絶縁膜34を成膜する。膜厚は1.8〜2.0μmである。バッファ膜32、ストッパ膜33及び埋め込み絶縁膜34の各膜厚は、下部電極21の厚さにも依存するので適宜変更できるものである。
次いで、図3(d)に示すように、CMP(ケミカル・メカニカル・ポリッシュ)により埋め込み絶縁膜34を研磨する。研磨はストッパ膜32の上面で研磨が停止するように条件を設定するとよい。これにより、下部電極21上とそれ以外の部分との平坦性が良くなる。
次いで、図4(e)に示すように、ドライエッチング又はウェットエッチング処理によって埋め込み絶縁膜34の上面をエッチングする。このときのエッチング量は、おおよそバッファ膜32及びストッパ膜33の合計膜厚分である。ドライエッチングの代表的な手法はRIE(リアクティブ・イオン・エッチング)であり、ウェットエッチングの場合は埋め込み絶縁膜34が酸化膜である場合はフッ酸を含む溶液で行う。
次いで、図4(f)に示すように、下部電極21上のストッパ膜33をドライエッチング、例えばCDE(ケミカル・ドライ・エッチング)で除去する。続いて、露出したバッファ膜32をウェット処理によって除去する。ここで、キャパシタ絶縁膜31が形成された下部電極21が露出し、且つ電極21の側部が絶縁膜34によって埋め込まれた形状を形成することができる。
次いで、図4(g)に示すように、下部電極21と上部電極22との間を中空にするために、ポリイミド等の有機材料からなる第1の犠牲層41を全面に塗布形成する。
このとき、下部信号電極又は下部駆動電極、配線の直上、特に上部電極構造が形成される箇所の犠牲層は、おおむね平坦に形成されている。続いて、犠牲層41を上部電極22の位置決めを行うためのアンカー部分などを形成するためにパターニングを行う。犠牲層41のパターニングは、例えばレジストによる転写とエッチングにより行われる。
次いで、図4(h)に示すように、上部電極材料を形成し、パターニングによって上部電極22、駆動電極、及びバイアス線などを形成する。図4(h)では上部電極22の部分のみを示している。このとき上部電極22の裏面で直下の下部電極21と対向する箇所はおおむね平坦となっている。
次いで、図には示さないが、上部電極22を支持する第1バネ部23を形成し、犠牲層41を除去することにより、前記図2(b)に示すように、上部電極22が中空に支持された構造を形成することができる。また、第2バネ部25は上部電極22と同時に形成することもできる。
これ以降の形成方法は、従来と同じで上部電極上にドーム層との空間を確保するための第2の犠牲層を形成し、その上にドーム層を形成する。続いて、ドーム層をパターニングして犠牲層を除去する貫通孔を形成する。さらに、貫通孔を通して第1及び第2の犠牲層をエッチングすることにより、構造体をそれを覆うドームが形成されることになる。
このように本実施形態によれば、下部電極21の両側部に埋め込み絶縁膜34を形成し、下部電極21による段差を小さくしているので、犠牲層41の表面をほぼ平坦に形成することができる。このため、上部電極22の形成のための導電層は、平坦性を向上させた犠牲層41上に形成されることになり、下部電極21のエッジに起因する上部電極22の湾曲を抑制することができる。さらに、上部電極22の湾曲を抑制することで、上部電極22が浮いているとき(オフ時)のキャパシタ容量を小さくでき、キャパシタの可変容量の範囲を維持又は大きくすることができる。従って、可変容量キャパシタやスイッチで優れた容量特性を有するMEMS装置を実現することが可能となる。
(第2の実施形態)
図5は、第2の実施形態に係わるMEMS装置の要部構成を示す断面図であり、前記図1のB−B’断面に相当している。なお、図2(b)と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第1の実施形態と異なる点は、埋め込み絶縁膜34を設けることなく、上部電極22をほぼ平坦に形成したことである。即ち、埋め込み絶縁膜34は無いものの、以下の製法により上部電極22はほぼ平坦に形成されている。
本実施形態の製造方法を、図6(a)〜(d)を参照して説明する。
まず、第1の実施形態の図3(a)と同様にして、支持基板10上に下部信号電極若しくは下部駆動電極及びそれらの配線を構成する電極材料を形成し、パターニングすることによって下部電極21を形成する。
次いで、図6(a)に示すように、ポリイミド等の有機樹脂からなる第1の犠牲層41を全面に塗布し、パターニングを行う。
次いで、図6(b)に示すように、ポリイミド等の有機樹脂からなる第2の犠牲層42を全面に塗布し、パターニングを行う。第2の犠牲層42のパターンは第1の犠牲層41のパターンを完全に覆っている。第1の犠牲層41と第2の犠牲層42の合わせた高さが、下部電極21と上部電極22との間隔に相当する。このように犠牲層を2層に形成することで、1層のみの場合より下部電極パターンによる犠牲層上面の凹凸が緩和される。
ここで、第2の犠牲層42の表面は完全に平坦である必要はなく、図6(c)に示すように下地の第1の犠牲層41の段差を反映したものであっても良い。この場合であっても、第2の犠牲層42の表面は、第1の犠牲層41のエッジから少し離れた位置まではほぼ平坦となっている。
次いで、図6(d)に示すように、導電膜の堆積及びパターニングにより上部電極22を形成する。犠牲層を2層で形成しているので犠牲層上面に対応した上部電極22の下面がほぼ平坦に形成され、下部電極21の端部での上部電極22がほぼ平坦に形成されるため、十分な容量が得られる。
なお、図6(c)に示すように、第2の犠牲層42が下地の第1の犠牲層41の段差を反映している場合、図7に示すように、上部電極22の端部は湾曲したものとなる。しかし、上部電極22の湾曲している部分は、下部電極21の端部よりも外側に位置するため、キャパシタ特性上は何ら問題にならない。
また、犠牲層は2回での塗布・パターニングだが、更に多数回での塗布・パターニングでも問題ない。さらに、第1の犠牲層41と第2の犠牲層42は同一の材料でなくても構わない。また、第1の犠牲層41の塗布後に第2の犠牲層42を塗布し、同時にパターニングを行っても構わない。
このように本実施形態によれば、下部電極21と上部電極22との間の高さを確保するための犠牲層を複数回に分けて形成することで、下部電極パターンに起因する犠牲層上面の凹凸の平坦性が向上する。これにより、下部電極21の段差による影響を緩和することができ、上部電極22のエッジ部の湾曲を抑制することができる。従って、第1の実施形態と同様の効果が得られる。
(第3の実施形態)
図8(a)〜(d)は、第3の実施形態に係わるMEMS装置の製造工程を示す断面図である。なお、図6(a)〜(d)と同一部分には同一符号を付して、その詳しい説明は省略する。
この実施形態が先の第2の実施形態と異なる点は、第1の犠牲層にエッチバック処理を加えたことである。
本実施形態では、図8(a)に示すように、支持基板10上に下部電極21を形成し、その上にキャパシタ絶縁膜31を形成する。続いて、第1の犠牲層41を全面に塗布し、パターニングを行う。
次いで、図8(b)に示すように、第1の犠牲層41をエッチバックし、キャパシタ絶縁膜31の表面を露出させる。これにより、第1の犠牲層41は、下部電極21の側部近傍では下部電極21の上面とほぼ同じ高さとなり、それより外側では下部電極21の上面よりも低くなる。
次いで、図8(c)に示すように、露出したキャパシタ絶縁膜31上及び第1の犠牲層41上に第2の犠牲層42を塗布する。このとき、第2の犠牲層42は必ずしも表面が平坦である必要はなく、下地の段差を反映したものであっても良い。なお、必ずしもキャパシタ絶縁膜の表面を露出しなくても良い。その場合は、電極間の距離は残留した第1の犠牲層41と第2の犠牲層42との積層で決まる。
次いで、図8(d)に示すように、第2の犠牲層42上に導電膜を堆積した後、パターニングすることにより、上部電極22を形成する。
本実施形態の場合も上部電極22の端部が湾曲する可能性があるが、上部電極22の形成のための導電膜を形成する際に、下部電極21の端部近傍は第1の犠牲層41で埋め込まれて段差が小さくなっているため、仮に上部電極22に湾曲が発生したとしても、それは下部電極21の端部よりも外側方向に離れた位置である。従って、上部電極22の湾曲は何ら問題とならない。
このように本実施形態によれば、下部電極21と上部電極22との間の高さを確保するための犠牲層を複数回に分けて形成し、更に第1の犠牲層41のエッチバック処理を施すことにより、下部電極パターンに起因する犠牲層上面の凹凸の平坦性が向上する。従って、第2の実施形態と同様の効果が得られる。また、第1の犠牲層41をエッチバックしているので、下部電極21と上部電極22との間の距離が第2の犠牲層42の厚さのみで決まる利点もある。
(第4の実施形態)
図9は、第4の実施形態に係わるMEMS装置の概略構成を示す平面図であり、図10は、図9の矢視B−B’断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、スリットを有する電極構造に適用した例であり、基本的には、第1の実施形態と同様である。
下部電極21の中央部に、該電極21の長手方向と平行な方向にスリット21aが形成されており、上部電極22にもスリット21aに対応するスリット22aが形成されている。そして、上部電極22は下部電極21よりも大きく形成され、且つ上部電極22のスリット22aは下部電極21のスリット21aよりも小さく形成されている。即ち、上部電極22は下部電極21の全体にオーバーラップするように設けられている。
また、下部電極21を覆うようにキャパシタ絶縁膜31が形成されている。下部電極21の側部及びスリット21aの部分には埋め込み絶縁膜34が埋め込まれており、これにより下部電極21のエッジ部における段差が小さくなっている。なお、図10には示さないが、第1の実施形態と同様に、下部電極21の周辺の側部及びスリット部にバッファ膜32及びストッパ膜33が形成されていても良い。
このような構成においては、下部電極21の周辺の側部は勿論のこと、下部電極21のスリット21aを設けた部分にも埋め込み絶縁膜34が埋め込まれている。このため、上部電極22の形成のための犠牲層の表面をほぼ平坦に形成することができ、下部電極21のエッジに起因する上部電極22の湾曲を抑制することができる。従って、第1の実施形態と同様の効果が得られる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態では、犠牲層のエッチバックにおけるキャパシタ絶縁膜のダメージを抑制するためにバッファ膜及びストッパ膜を形成したが、キャパシタ絶縁膜のダメージが問題とならない場合はこれらを省略することも可能である。
支持基板は、Si基板上にシリコン酸化膜を形成したものに限らず、ガラス等の絶縁基板を用いることも可能である。上部電極の梁部は必ずしも上部電極と異なる材料で形成することに限らず、上部電極と同じ材料で同時に形成することも可能である。
実施形態は、上下電極間に電圧を印加して静電力で駆動させる方式であるが、電極を積層の異種金属で形成してその圧電力で駆動する方式のMEMS構造体にも適用できる。
実施形態ではMEMSキャパシタの例で説明したが、MEMSスイッチでも適用可能である。この場合、下部電極上に形成するキャパシタ絶縁膜の一部、例えば上部信号電極と接触する箇所をパターニングとエッチングにより除去することで下部電極表面を露出させる。これにより、上部電極と下部電極によるスイッチが形成され、上下駆動電極により電極が駆動することによりスイッチが動作する。
実施形態では、下部電極と上部電極の2つの電極を用いた例で説明したが、3つ以上の電極(例えば固定した上部電極と固定した下部電極と可動する中間電極)で構成されたMEMSにも適用可能である。更に、電極の大きさは必要な静電容量により自由に設計できる。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…支持基板
11…Si基板
12…絶縁膜
31…シリコン窒化膜(キャパシタ絶縁膜)
32…シリコン酸化膜(バッファ膜)
33…シリコン窒化膜(ストッパ膜)
34…シリコン酸化膜(埋め込み絶縁膜)
21…下部電極(第1の電極)
21a…下部電極のスリット
22…上部電極(第2の電極)
22a…上部電極のスリット
23…第1バネ部(梁部)
25…第2バネ部
24,26…アンカー部
41…第1の犠牲層
42…第2の犠牲層

Claims (9)

  1. 支持基板上に設けられた第1の電極と、
    前記第1の電極の周辺部に埋め込まれた埋め込み絶縁膜と、
    前記第1の電極に対向配置され、端部が第1の電極の端部よりも外側にはみ出すように設けられ、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、
    前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、
    を具備し、
    前記埋め込み絶縁膜は、シリコン酸化膜とシリコン窒化膜からなる積層膜であることを特徴とするMEMS装置。
  2. 支持基板上に設けられた第1の電極と、
    前記第1の電極を覆うように前記支持基板上に設けられた、シリコン窒化膜からなるキャパシタ絶縁膜と、
    前記第1の電極の側面及び前記支持基板上で、前記キャパシタ絶縁膜上に設けられた、シリコン酸化膜からなるバッファ膜と、
    前記第1の電極の側面及び前記支持基板上で、前記バッファ膜上に設けられた、シリコン窒化膜からなるストッパ膜と、
    前記第1の電極の周辺部を埋め込むように前記ストッパ膜上に設けられた埋め込み絶縁膜と、
    前記第1の電極に対向配置され、端部が第1の電極の端部よりも外側にはみ出すように設けられ、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、
    前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、
    を具備したことを特徴とするMEMS装置。
  3. 前記埋め込み絶縁膜の高さは、前記第1の電極の上面よりも低いことを特徴とする、請求項1又は2に記載のMEMS装置。
  4. 前記埋め込み絶縁膜は、シリコン酸化膜であることを特徴とする、請求項2に記載のMEMS装置。
  5. 前記支持基板は、シリコン基板上にシリコン酸化膜を形成したものであることを特徴とする、請求項1乃至の何れかに記載のMEMS装置。
  6. 支持基板上の一部に第1の電極を形成する工程と、
    前記第1の電極の周辺部に、シリコン酸化膜とシリコン窒化膜を積層した埋め込み絶縁膜を埋め込む工程と、
    前記第1の電極上及び前記埋め込み絶縁膜上に犠牲層を形成する工程と、
    前記犠牲層上に、端部が前記第1の電極の端部よりも外側にはみ出すように第2の電極を形成する工程と、
    前記第2の電極を弾性的に支持するための梁部を形成する工程と、
    前記第2の電極及び前記梁部を形成した後に、前記犠牲層を除去する工程と、
    を含むことを特徴とするMEMS装置の製造方法。
  7. 支持基板上の一部に第1の電極を形成する工程と、
    前記支持基板上及び前記第1の電極上に、前記第1の電極が設けられた部分の凸部を反映する上面を有するように第1の犠牲層を塗布法により形成する工程と、
    前記第1の犠牲層上に、第1の犠牲層の表面の凸部のエッジから該エッジ近傍までの上面が平坦化するように第2の犠牲層を塗布法により形成する工程と、
    前記第2の犠牲層上に、端部が前記第1の電極の端部よりも外側にはみ出すように第2の電極を形成する工程と、
    前記第2の電極を形成した後に、前記第1及び第2の犠牲層を除去する工程と、
    を含むことを特徴とするMEMS装置の製造方法。
  8. 支持基板上の一部に第1の電極を形成する工程と、
    前記支持基板上及び前記第1の電極上に、前記第1の電極が設けられた部分の凸部を反映する上面を有するように第1の犠牲層を塗布法により形成する工程と、
    前記第1の犠牲層をエッチバックして前記第1の電極上の前記第1の犠牲層を除去する工程と、
    前記第1の犠牲層上及び前記第1の電極上に第2の犠牲層を塗布法により形成する工程と、
    前記第2の犠牲層上に、端部が前記第1の電極の端部よりも外側にはみ出すように第2の電極を形成する工程と、
    前記第2の電極を形成した後に、前記第1及び第2の犠牲層を除去する工程と、
    を含むことを特徴とするMEMS装置の製造方法。
  9. 前記犠牲層又は前記第1及び第2の犠牲層は、有機材料であることを特徴とする、請求項6乃至8の何れかに記載のMEMS装置の製造方法。
JP2013057278A 2013-03-19 2013-03-19 Mems装置及びその製造方法 Expired - Fee Related JP5908422B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013057278A JP5908422B2 (ja) 2013-03-19 2013-03-19 Mems装置及びその製造方法
US13/965,133 US20140284730A1 (en) 2013-03-19 2013-08-12 Mems device and method of manufacturing the same
TW102129133A TWI496176B (zh) 2013-03-19 2013-08-14 微機電系統裝置和製造微機電系統裝置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013057278A JP5908422B2 (ja) 2013-03-19 2013-03-19 Mems装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014180732A JP2014180732A (ja) 2014-09-29
JP5908422B2 true JP5908422B2 (ja) 2016-04-26

Family

ID=51568547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013057278A Expired - Fee Related JP5908422B2 (ja) 2013-03-19 2013-03-19 Mems装置及びその製造方法

Country Status (3)

Country Link
US (1) US20140284730A1 (ja)
JP (1) JP5908422B2 (ja)
TW (1) TWI496176B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203844A (ja) * 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法
CN105819394A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
KR102266707B1 (ko) * 2015-02-04 2021-06-22 삼성디스플레이 주식회사 터치패널 제조방법
JP6511368B2 (ja) * 2015-09-01 2019-05-15 アズビル株式会社 微細機械装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419233B1 (ko) * 2002-03-11 2004-02-21 삼성전자주식회사 멤스소자 및 그의 제작방법
JP4007172B2 (ja) * 2002-12-03 2007-11-14 ソニー株式会社 マイクロマシンおよびその製造方法
JP4470606B2 (ja) * 2004-06-18 2010-06-02 ソニー株式会社 高周波素子、並びに通信装置
KR100661349B1 (ko) * 2004-12-17 2006-12-27 삼성전자주식회사 Mems 스위치 및 그 제조 방법
JP2007276089A (ja) * 2006-04-11 2007-10-25 Sony Corp 電気機械素子とその製造方法、並びに共振器とその製造方法
JP4231062B2 (ja) * 2006-05-12 2009-02-25 株式会社東芝 Mems素子
JP5374860B2 (ja) * 2007-11-08 2013-12-25 株式会社ニコン マイクロアクチュエータ及びその製造方法、マイクロアクチュエータアレー、マイクロアクチュエータ装置、光学デバイス、表示装置、露光装置、並びにデバイス製造方法
JP2010220139A (ja) * 2009-03-19 2010-09-30 Fujitsu Ltd フィルタ、フィルタリング方法、および通信装置
JP5050022B2 (ja) * 2009-09-16 2012-10-17 株式会社東芝 Memsデバイス
TWI559388B (zh) * 2010-03-01 2016-11-21 煙草動力學股份有限公司 用於微機電系統的化學機械研磨處理流程
JP5526061B2 (ja) * 2011-03-11 2014-06-18 株式会社東芝 Mems及びその製造方法
WO2013033725A1 (en) * 2011-09-02 2013-03-07 Cavendish Kinetics, Inc Mems variable capacitor with enhanced rf performance

Also Published As

Publication number Publication date
US20140284730A1 (en) 2014-09-25
TW201438042A (zh) 2014-10-01
JP2014180732A (ja) 2014-09-29
TWI496176B (zh) 2015-08-11

Similar Documents

Publication Publication Date Title
US9065358B2 (en) MEMS structure and method of forming same
JP5951344B2 (ja) Memsデバイスおよびその製造方法
JP5908422B2 (ja) Mems装置及びその製造方法
JP5208867B2 (ja) Memsデバイス及びその製造方法
TWI773903B (zh) 具有薄膜的微機電系統麥克風
JP2007535797A (ja) マイクロマシン技術(mems)スイッチ用のビーム
JP5881635B2 (ja) Mems装置
US9287050B2 (en) MEMS and method of manufacturing the same
US7973374B2 (en) Semiconductor device and method for fabricating the same
KR20110004966A (ko) 디램 소자 및 이의 제조 방법
US20140285060A1 (en) Electrical component and method of manufacturing the same
US9202654B2 (en) MEMS device and manufacturing method thereof
US20160181040A1 (en) Mems structure with multilayer membrane
JP5870616B2 (ja) Memsスイッチおよびその製造方法
JP4174761B2 (ja) 機構デバイスの製造方法及び機構デバイス
JP2016172292A (ja) Memsデバイス
JP2014203844A (ja) Mems装置及びその製造方法
WO2023159342A1 (zh) 微机电系统开关及其制造方法
JP2007212818A (ja) Memsデバイス、memsデバイスの製造方法
TWI525777B (zh) MEMS components
US8502328B2 (en) Micro electronic mechanical system structure
JP2012024861A (ja) Mems装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160323

R151 Written notification of patent or utility model registration

Ref document number: 5908422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees