JP2014203844A - Mems装置及びその製造方法 - Google Patents

Mems装置及びその製造方法 Download PDF

Info

Publication number
JP2014203844A
JP2014203844A JP2013076091A JP2013076091A JP2014203844A JP 2014203844 A JP2014203844 A JP 2014203844A JP 2013076091 A JP2013076091 A JP 2013076091A JP 2013076091 A JP2013076091 A JP 2013076091A JP 2014203844 A JP2014203844 A JP 2014203844A
Authority
JP
Japan
Prior art keywords
electrode
lower electrode
upper electrode
support substrate
mems device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013076091A
Other languages
English (en)
Inventor
友博 齋藤
Tomohiro Saito
友博 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013076091A priority Critical patent/JP2014203844A/ja
Priority to US14/024,178 priority patent/US20140291780A1/en
Priority to TW102132996A priority patent/TWI516436B/zh
Publication of JP2014203844A publication Critical patent/JP2014203844A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H01G5/18Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes due to change in inclination, e.g. by flexing, by spiral wrapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0221Variable capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)

Abstract

【課題】可変容量キャパシタやスイッチ等で優れた特性を有する。【解決手段】MEMS装置であって、支持基板10上に設けられた第1の電極21と、第1の電極21上に、少なくとも一つの端部が第1の電極21と重なるように該第1の電極21に対向配置され、且つ第1の電極21との対向方向に可動可能に設けられた第2の電極22と、支持基板10上に設けられ、第2の電極22を弾性的に支持する梁部23と、を具備している。そして、第2の電極22の端部と対向する領域の第1の電極21の上面の高さを、第2の電極22の中央部と対向する領域の第1の電極21の上面の高さよりも低くしている。【選択図】図2

Description

本発明の実施形態は、MEMS装置及びその製造方法に関する。
可動電極と固定電極で形成されたMEMS(Micro-Electro-Mechanical Systems)デバイスは、低損失、高絶縁性、高線形性の特徴を有し、次世代の携帯電話のキーデバイスとして注目されている。さらに、このようなMEMSの特長を生かし、静電容量を可変できるMEMSキャパシタが提案されている。
しかし、この種のMEMSキャパシタにおいては、所望の容量が得られない云う問題が発生している。また、MEMSスイッチの場合は、十分な信頼性を得られないという問題が発生している。
特開2011−66150号公報 特開2012−196041号公報
発明が解決しようとする課題は、可変容量キャパシタやスイッチ等で優れた特性を有するMEMS装置及びその製造方法を提供することである。
実施形態のMEMS装置は、支持基板上に設けられた第1の電極と、前記第1の電極上に、少なくとも一つの端部が前記第1の電極と重なるように該第1の電極に対向配置され、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、を具備している。そして、前記第2の電極の端部と対向する領域の前記第1の電極の上面の高さを、前記第2の電極の中央部と対向する領域の前記第1の電極の上面の高さよりも低くしている。
第1の実施形態に係わるMEMS装置の概略構成を示す平面図。 図1の矢視A−A’断面図及び矢視B−B’断面拡大図。 第1の実施形態のMEMS装置の製造工程を示す断面図。 上部電極と下部電極との重なり状態の一例を示す平面図。 上部電極と下部電極との重なり状態の他の例を示す平面図。 第2の実施形態に係わるMEMS装置の要部構成を示す断面図。 第3の実施形態に係わるMEMS装置の要部構成を示す断面図。 第3の実施形態に係わるMEMS装置の要部構成を示す断面図。 変形例に係わるMEMS装置の要部構成を示す断面図。 変形例に係わるMEMS装置の要部構成を示す断面図。 変形例に係わるMEMS装置の要部構成を示す断面図。
以下、実施形態のMEMS装置を、図面を参照して説明する。
(第1の実施形態)
図1及び図2は第1の実施形態に係わるMEMS装置の概略構成を説明するためのもので、図1は平面図、図2(a)は図1の矢視A−A’断面図、図2(b)は図1の矢視B−B’断面拡大図である。また、本実施形態は、上下電極間に電圧を印加して静電力で駆動させる方式である。
図中の10は、Si基板11上にシリコン酸化膜等の絶縁膜12を形成した支持基板であり、この基板10には、ロジック回路や記憶回路を構成する電界効果トランジスタなどの素子が設けられていても良い。
支持基板10上に、固定電極としての下部電極(第1の電極)21が形成されている。下部電極21は、例えば長方形に形成され、例えばアルミニウム(Al)又はAlを主成分とする合金で構成されている。下部電極21の構成材料は、必ずしもこれらに限らず、銅(Cu)、又は白金(Pt)、タングステン(W)等であっても良い。
また、下部電極21と支持基板10との間に、後述する上部電極のパターンに応じてシリコン窒化膜からなるバンプ層32が形成されている。即ち、バンプ層32は、上部電極の端部下を除く領域に形成されている。そして、このバンプ層32の存在により、下部電極21の上面には凹部21aが形成されている。凹部21aの深さは、MEMSを駆動させ上部電極22を下部電極21に接触させた時に、上部電極22のエッジ部分が下部電極21の平坦部分よりも先に下部電極21に接触しない深さに設定されている。
下部電極21の表面を覆うように、例えばシリコン窒化膜からなる厚さ100nmのキャパシタ絶縁膜31が形成されている。キャパシタ絶縁膜31の材料としては、シリコン窒化膜に限らず、SiOxやSiNよりも高誘電率を有する High-k 膜を用いても良い。
下部電極21の上方に該電極21に対向するように、可動電極としての上部電極(第2の電極)22が配置されている。上部電極22は、下部電極21よりも大きな長方形であり、一部が下部電極21にオーバーラップするように形成されている。上部電極22は、例えばAl,Al合金,Cu,Au,又はPt等の延性材料で形成されている。但し、必ずしも延性材料に限らず、タングステン(W)等の脆性材料で形成されていても良い。
上部電極22の端部は、図2(b)に示すように、例えば後述するプロセスに起因して下側に湾曲している。そして、湾曲した端部エッジが下部電極21の凹部21aに位置するようになっている。
なお、図面において、下部電極21及び上部電極22の平面における形状は長方形であるが、これに限らず正方形、円形、又は楕円形であっても良い。
上部電極22の一部は、第1バネ部(梁部)23により支持基板10上に設けたアンカー部24に固定されている。これらの第1バネ部23及びアンカー部24は、複数箇所(例えば4箇所)に設けられている。第1バネ部23は、例えばシリコン窒化膜からなり、メアンダ形状に形成されて弾性を有している。このバネ部23により上部電極22が上下方向に可動可能となっている。
また、上部電極22の一部は、導電性の第2バネ部25により基板10上に設けたアンカー部26に接続されている。さらに、第2のバネ部25は、上部電極22の一部が延びて、上部電極22と一体的に形成されていても良い。第2バネ部25は、上部電極22と導通を取るためのものであり、極めて細いAl等の弾性材料で形成されている。
なお、図には示さないが、上部電極22及びバネ部23,25の可動空間を覆うようにドーム層が形成されていても良い。
このように本実施形態では、上部電極22の端部が下部電極21上に位置する部分において、下部電極21の表面に凹部21aが形成されているので、上部電極22の端部に湾曲が生じても、この端部が下部電極21に先に接触することはない。
ここで、MEMSキャパシタにおいて所望の容量が得られず、優れた特性が得られないない理由は、次のように推察される。
MEMSキャパシタでは、上部電極(可動電極)が平坦に形成されない場合がある。例えば、上部電極の周りに中空を確保するための犠牲層の塗布、キュア、除去のプロセスに起因して、上部電極の端部が下側に湾曲する。そのため、上下電極間に電圧を印加して駆動させた時に上部電極の湾曲したエッジ部分が先に下部電極に接触し、上部電極の平面部分と下部電極との間には空気層が発生する。
この場合、上部電極と下部電極(及び下部電極上に形成した絶縁膜)からなるキャパシタにおいて十分な容量が得られない。さらに、上部電極と下部電極とを十分に密着させるためには電極間に印加する電圧を高くする必要があり、即ち容量が十分に飽和するには高い電圧を必要とするという問題も存在する。
また、MEMSスイッチの場合は、上部電極のエッジ部分が先に下部電極に接触するため、電極エッジ部分での電界集中が生じ、信頼性が低下する問題が発生する。
これに対し本実施形態のように、下部電極21の表面に凹部21aを形成しておけば、上部電極22の端部に湾曲が生じても、この端部が下部電極21に先に接触することはない。従って、上部電極22の端部が下側に湾曲している場合においても、上部電極端部が先行して下部電極21に接触するのを未然に防止できることになる。
次に、本実施形態のMEMS装置の製造方法を、図3を参照して説明する。図3は、前記図1の矢視B−B’断面に相当している。
まず、図3(a)に示すように、Si等の基板11上に絶縁膜12を形成した支持基板10上に、下部電極に段差を形成するためのバンプ層32を形成する。バンプ層32の形成方法は、下地のシリコン絶縁膜12上にシリコン窒化膜を全面に形成し、例えばレジストパターニングとドライエッチングにより加工することで形成される。このときのシリコン窒化膜の膜厚は、下部電極21の上面に形成する段差におおよそ相当する。
より具体的には、後述する犠牲層を除去した後の変形した上部電極22のエッジ部分が接触しないだけの高さがあればよく、その後に形成する犠牲層の平坦性を劣化させない高さである必要がある。例えば、100nm〜400nm程度である。但し、この値は犠牲層の膜厚や、上部電極の膜厚によるもので、あくまで一例である。
また、バンプ層32のパターン、即ち下部電極21の凸部となる箇所は上部電極21のエッジに対応する部分を除いた箇所の全て又は一部となる。但し、下部電極21は1μm程度の厚さを持つのであれば、下部電極21の成膜法にもよるが、等方的に形成されるのであれば、バンプ層32の凹凸と下部電極21の凹凸のズレが膜厚分あるので、その膜厚分は変換差として余裕を持ってパターニングを行う必要がある。また、凹部の領域は上部電極22の湾曲領域の幅に対応するので、上部の電極端から数μmの領域が必要になることもある。
バンプ層32の材料は絶縁膜でなく、導電性の材料でもよい。また、バンプ層32の形成方法として、感光性を持つ材料でパターニングしてもよい。さらに、支持基板10上に選択CVD法でバンプ層32を形成しても良い。例えば、支持基板10上にSiを選択的に形成し、WF6 でCVDを行うとSiを触媒として選択的にWが成長する。これをバンプ層32として用いることも可能である。
次いで、下部電極及びこれに繋がる配線等を構成する電極材料(例えばAl合金)を全面に形成し、パターニングすることにより下部電極21を形成する。パターニング方法は、例えばレジストによる転写と異方性エッチングによる電極材料の加工で行うことができる。このとき、下部電極21の下層に形成されたバンプ層32により下部電極21の上面には対応した凹凸が形成されている。即ち、上部電極21の端部下に位置する領域に凹部21aが形成されている。なお、前記アンカー部24,26は下部電極21と同時に形成することができる。
次いで、図3(b)に示すように、キャパシタの絶縁体となる絶縁膜(例えばシリコン窒化膜)31を、下部電極21の露出表面を覆うように形成する。その後、下部電極21と上部電極(信号線用と駆動線用)22との間を中空にするために、ポリイミド等の有機樹脂からなる第1の犠牲層41を全面に塗布形成する。このとき、先に形成した下部電極21の上面の凹凸(段差)はさほど大きくなく、更に有機樹脂は流動性があるため、犠牲層41の上面はほぼ平坦に形成される。
続いて、図には示さないが、上部電極の位置決めを行うためのアンカー部分などを形成するために、犠牲層41のパターニングを行う。犠牲層41のパターニングは、例えばレジストによる転写とエッチングにより行われる。必要に応じてキュア処理を行う。
次いで、図3(c)に示すように、上部電極材料を形成し、パターニングによって例えば上部電極22及び図示しない駆動電極、バイアス線、更には第2バネ部25等を形成する。このとき、上部電極22の裏面で直下の下部電極21と対向する箇所は平坦となっている。
次いで、図には示さないが、上部電極22を支持する第1バネ部23を形成する。例えば、上部電極22及びアンカー部24を覆うように犠牲層41上にシリコン窒化膜を形成した後、このシリコン窒化膜を上部電極22からアンカー部24に渡って残すようにパターニングする。なお、第1バネ部23は、上部電極22と同時に形成することも可能である。
次いで、図3(d)に示すように、薄膜ドームとの中空部を形成するために第2の犠牲層42を形成する。第1の犠牲層41と同様に塗布とパターニングを行った後、キュアを行う。このとき、第2の犠牲層42が収縮し、その力で上部電極22の端部を下側に湾曲させる。この湾曲量(変形量)は第2の犠牲層42の厚さ・収縮率・キュア条件、上部電極22の厚さ・剛性・パターン等に依存する。
これ以降は、ドームを形成する膜を全面に堆積し、パターニングにより犠牲層41,42の除去用のパターニング等を行う。そして、犠牲層41,42を除去することにより、上部電極22が中空に支持された構造を形成することができる。
なお、上部電極22と下部電極21との重なり状態には種々のバリエーションがある。図4(a)は前記図1に示したように、上部電極22の一方の端部が下部電極21に重なっている状態である。この場合、先に説明したように、上部電極22の一方の端部に対応する下部電極21の部分に凹部21a(太線破線)を形成すればよい。
図4(b)は、上部電極22の両方の端部が下部電極21に重なっている状態である。この場合、上部電極22の両方の端部において、下部電極21に凹部21aを形成すればよい。
また、図5は、上部電極22の4辺の全てが下部電極21に重なっている場合である。この場合、上部電極22の全ての辺に対して、下部電極21に凹部21aを形成すればよい。
このように本実施形態によれば、上部電極22のパターンに応じて支持基板10上にバンプ層32を設けることにより、上部電極22の端部が下部電極21上に位置する部分において、下部電極21に凹部21aを形成している。このため、下部電極21とキャパシタ等を形成する上部電極22の端部が下部電極22側に変形したとしても、上部電極21の端部が先行して下部電極22に接触するのを回避することができる。従って、上部電極21と下部電極22との間に空気層が形成されるのを未然に防止することができ、静電容量が設計値よりも低下することはない。つまり、可変容量キャパシタおいて優れた容量特性を有することになる。
また、印加電圧の変動によって容量値が変わるといったバラツキが抑えられるので、製品歩留まりが向上するといった利点もある。また、スイッチに適用した場合は、電極エッジ部分での電界集中を防ぐことができ、高信頼性を得ることができる。
(第2の実施形態)
図6は、第2の実施形態に係わるMEMS装置の要部構成を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第1の実施形態と異なる点は、バンプ層を設ける代わりに支持基板の表面に凹凸を設けたことにある。即ち、支持基板10の絶縁膜12の表面に上部電極21の端部に対応して凹部12aが形成されている。
具体的には、まず、支持基板10の絶縁膜12の表面に、下部電極21に段差を形成するためのバンプ構造を形成する。バンプ構造の形成方法は、レジストパターニングとエッチングにより絶縁膜12の表面を加工する。エッチングは、例えばドライエッチング又はウェットエッチングにより行うことができる。次いで、レジストを除去した後、下部電極21を形成することで、上面に凹凸部を持つ下部電極21を形成することができた。絶縁膜12を加工する段差の深さ、パターンは第1の実施形態で形成したバンプ層32と同等になる。この後の工程は、先の第1の実施形態と同じとなる。
このように本実施形態では、支持基板10の絶縁膜12の表面にバンプ構造を形成するための凹部12aを形成しているので、固の凹部12aに対応して下部電極21の表面に凹部21aが形成される。このため、下部電極22とキャパシタ等を形成する上部電極21の端部が下部電極22側に変形したとしても、上部電極21の端部の接触を回避することができる。従って、第1の実施形態と同様の効果が得られる。
(第3の実施形態)
図7及び図8は、第3の実施形態に係わるMEMS装置の要部構成を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先の第1の実施形態と異なる点は、バンプ層を設けることなく、下部電極21の表面にエッチング等による凹凸を設けたことにある。
具体的には、まず、支持基板10上に下部電極21を形成した後に、下部電極21の上面に凹凸部を設ける。その方法の一つは、図7に示すように、例えば下部電極21を、下層膜51と上層膜52の2層で形成した後、上層膜52をパターニングとエッチングで除去することで形成できる。具体的には、膜厚の厚い下層膜51上に凹部21aの深さに相当する薄い上層膜52を形成しておき、凹部形成位置でこの上層膜52をRIE等でエッチングすれば良い。
他の方法としては、図8に示すように、下部電極21上にレジストパターニングを行って、エッチングにより下部電極21の上面に凹凸に形成する。凹凸の形成と下部電極自体のパターニングはどちらが先になっても構わない。また、例えばエッチング後に更にカバー膜を形成しても構わない。これ以降は、第1の実施形態と同様にすればよい。
このように本実施形態によれば、下部電極21自体の表面に凹凸加工を施し、上部電極22の端部に対応する箇所に凹部21aを形成しているので、上部電極21の端部の接触を回避することができる。従って、第1の実施形態と同様の効果が得られる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
図9に示すように、第2及び第3の実施形態を組み合わせ、バンプ層32の形成と下部電極21の表面加工との両方を行うようにしても良い。さらに、図10及び図11に示すように、上部電極22の両方の端部が下部電極21と重なる場合は、両方の端部に対応して下部電極21に凹部21aを形成すればよい。ここで、図10の左側では、上部電極22に対する下部電極21のはみ出し量が少ないために、凹部21aではなく、下部電極22の端部まで低くした段差部21bとしている。このように、下部電極21の上部電極22の端部と対向する領域は、必ずしも凹部に限定されず、表面の高さが中央部よりも低くなるような段差部であってもよい。図11では、端部に対応する部分の両方を凹部21aにしている。段差部21bよりも凹部21aの方が上部電極21を形成する前の犠牲層の平坦化に有効である。
支持基板は、Si基板上にシリコン酸化膜を形成したものに限らず、ガラス等の絶縁基板を用いることも可能である。上部電極の梁部は必ずしも上部電極と異なる材料で形成することに限らず、上部電極と同じ材料で同時に形成することも可能である。
実施形態は、上下電極間に電圧を印加して静電力で駆動させる方式であるが、電極を積層の異種金属で形成してその圧電力で駆動する方式のMEMS構造体にも適用できる。
実施形態ではMEMSキャパシタの例で説明したが、MEMSスイッチでも適用可能である。この場合、下部電極上に形成するキャパシタ絶縁膜の一部、例えば上部信号電極と接触する箇所をパターニングとエッチングにより除去することで下部電極表面を露出させる。これにより、上部電極と下部電極によるスイッチが形成され、上下駆動電極により電極が駆動することによりスイッチが動作する。
実施形態では、下部電極と上部電極の2つの電極を用いた例で説明したが、3つ以上の電極(例えば固定した上部電極と固定した下部電極と可動する中間電極)で構成されたMEMSにも適用可能である。更に、電極の大きさは必要な静電容量により自由に設計できる。
また、下部電極の下地にバンプ層が無い構成においても、選択CVD法を用い、下部電極の形成速度を変えて膜厚に高さの変化を付けることも可能である。例えば、支持基板の表面にSiを選択的に形成又は露出させておき、原料ガスとしてWF6 を用いてCVDを行うことにより、Siを触媒として選択的にWを成長させることができる。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…支持基板
11…Si基板
12…絶縁膜
12a,21a…凹部
31…シリコン窒化膜(キャパシタ絶縁膜)
32…シリコン窒化膜(バンプ層)
21…下部電極(第1の電極)
21b…段差部
22…上部電極(第2の電極)
23…第1バネ部(梁部)
25…第2バネ部
24,26…アンカー部
41…第1の犠牲層
42…第2の犠牲層
51…下層膜
52…上層膜

Claims (8)

  1. 支持基板上に設けられた第1の電極と、
    前記第1の電極上に、少なくとも一つの端部が前記第1の電極と重なるように該第1の電極に対向配置され、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、
    前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、
    を具備し、
    前記第2の電極の端部は下側に湾曲しており、
    前記第2の電極の端部と対向する領域の前記第1の電極の上面の高さを、前記第2の電極の中央部と対向する領域の前記第1の電極の上面の高さよりも低くするように、前記第2の電極の端部と前記第1の電極とが重なる領域の前記第1の電極の表面に凹部が形成されていることを特徴とするMEMS装置。
  2. 支持基板上に設けられた第1の電極と、
    前記第1の電極上に、少なくとも一つの端部が前記第1の電極と重なるように該第1の電極に対向配置され、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、
    前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、
    を具備し、
    前記第2の電極の端部と対向する領域の前記第1の電極の上面の高さを、前記第2の電極の中央部と対向する領域の前記第1の電極の上面の高さよりも低くしてなることを特徴とするMEMS装置。
  3. 前記第2の電極の端部と前記第1の電極とが重なる領域の前記第1の電極の表面に凹部が形成されていることを特徴とする請求項2記載のMEMS装置。
  4. 前記支持基板と前記第1の電極との間に、前記第1の電極の表面に段差を設けるためのバンプ層が形成されていることを特徴とする、請求項1乃至3の何れかに記載のMEMS装置。
  5. 前記支持基板の表面上に、前記第1の電極の表面に段差を設けるための段差が形成されていることを特徴とする、請求項1乃至3の何れかに記載のMEMS装置。
  6. 前記第1の電極は、前記支持基板上に形成された下層膜と該下層膜上に積層された上層膜の2層で形成され、前記上層膜は、前記第2の電極の端部と前記第1の電極とが重なる領域以外に形成されていることを特徴とする、請求項1乃至3の何れかに記載のMEMS装置。
  7. 前記第2の電極の端部は下側に湾曲していることを特徴とする請求項2乃至6の何れかに記載のMEMS装置。
  8. 支持基板上に、表面の一部に凹部を有する第1の電極を形成する工程と、
    前記第1の電極を覆うように犠牲層を形成する工程と、
    前記犠牲層上に、少なくとも一つの端部が前記第1の電極と重なる領域が前記第1の電極の凹部と一致するように第2の電極を形成する工程と、
    前記第2の電極を形成した後に、前記犠牲層を除去する工程と、
    を含むことを特徴とするMEMS装置の製造方法。
JP2013076091A 2013-04-01 2013-04-01 Mems装置及びその製造方法 Pending JP2014203844A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013076091A JP2014203844A (ja) 2013-04-01 2013-04-01 Mems装置及びその製造方法
US14/024,178 US20140291780A1 (en) 2013-04-01 2013-09-11 Mems device and method of manufacturing the same
TW102132996A TWI516436B (zh) 2013-04-01 2013-09-12 微機電系統(mems)裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076091A JP2014203844A (ja) 2013-04-01 2013-04-01 Mems装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014203844A true JP2014203844A (ja) 2014-10-27

Family

ID=51619980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076091A Pending JP2014203844A (ja) 2013-04-01 2013-04-01 Mems装置及びその製造方法

Country Status (3)

Country Link
US (1) US20140291780A1 (ja)
JP (1) JP2014203844A (ja)
TW (1) TWI516436B (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004522996A (ja) * 2001-02-15 2004-07-29 ティーム、フォトニクス 旋回する光マイクロミラー、マイクロミラーのマトリックス、およびマイクロミラーの製造方法
WO2010032820A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Memsセンサ
JP2010199246A (ja) * 2009-02-24 2010-09-09 Toshiba Corp Mems素子及びmems素子の製造方法
JP2010217397A (ja) * 2009-03-16 2010-09-30 Panasonic Electric Works Co Ltd マイクロミラー素子
JP2011023468A (ja) * 2009-07-14 2011-02-03 Murata Mfg Co Ltd 可変容量素子
JP2011066150A (ja) * 2009-09-16 2011-03-31 Toshiba Corp Memsデバイス
JP2013090442A (ja) * 2011-10-18 2013-05-13 Murata Mfg Co Ltd 静電駆動型アクチュエータ、可変容量素子、および、それらの製造方法
JP2014134482A (ja) * 2013-01-11 2014-07-24 Seiko Epson Corp 物理量センサー、電子機器、及び移動体
JP2014180732A (ja) * 2013-03-19 2014-09-29 Toshiba Corp Mems装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006289520A (ja) * 2005-04-06 2006-10-26 Toshiba Corp Mems技術を使用した半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004522996A (ja) * 2001-02-15 2004-07-29 ティーム、フォトニクス 旋回する光マイクロミラー、マイクロミラーのマトリックス、およびマイクロミラーの製造方法
WO2010032820A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Memsセンサ
JP2010199246A (ja) * 2009-02-24 2010-09-09 Toshiba Corp Mems素子及びmems素子の製造方法
JP2010217397A (ja) * 2009-03-16 2010-09-30 Panasonic Electric Works Co Ltd マイクロミラー素子
JP2011023468A (ja) * 2009-07-14 2011-02-03 Murata Mfg Co Ltd 可変容量素子
JP2011066150A (ja) * 2009-09-16 2011-03-31 Toshiba Corp Memsデバイス
JP2013090442A (ja) * 2011-10-18 2013-05-13 Murata Mfg Co Ltd 静電駆動型アクチュエータ、可変容量素子、および、それらの製造方法
JP2014134482A (ja) * 2013-01-11 2014-07-24 Seiko Epson Corp 物理量センサー、電子機器、及び移動体
JP2014180732A (ja) * 2013-03-19 2014-09-29 Toshiba Corp Mems装置及びその製造方法

Also Published As

Publication number Publication date
TWI516436B (zh) 2016-01-11
TW201438983A (zh) 2014-10-16
US20140291780A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5951344B2 (ja) Memsデバイスおよびその製造方法
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
WO2019221116A1 (ja) Memsマイクロフォン
JP5908422B2 (ja) Mems装置及びその製造方法
JP2013172523A (ja) 振動発電素子およびそれを用いた振動発電装置
US9287050B2 (en) MEMS and method of manufacturing the same
JP2014187262A (ja) Mems装置
US10276419B1 (en) Pick and place device with interdigitated electrodes for micro scale device
JP4466081B2 (ja) Mems素子
JP2014184536A (ja) 電気部品およびその製造方法
JP2013145802A (ja) Memsデバイスおよびその製造方法
JP2014203844A (ja) Mems装置及びその製造方法
US9202654B2 (en) MEMS device and manufacturing method thereof
JP5870616B2 (ja) Memsスイッチおよびその製造方法
JP2016172292A (ja) Memsデバイス
TWI525777B (zh) MEMS components
US10370240B2 (en) Layer structure and method of manufacturing a layer structure
JP2007212818A (ja) Memsデバイス、memsデバイスの製造方法
US8502328B2 (en) Micro electronic mechanical system structure
JP2007216358A (ja) Memsデバイスおよびその製造方法
TW201631713A (zh) 具有支撐結構的微元件的製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124