TW530343B - Locally-aimed creation of openings in a layer - Google Patents

Locally-aimed creation of openings in a layer Download PDF

Info

Publication number
TW530343B
TW530343B TW090114271A TW90114271A TW530343B TW 530343 B TW530343 B TW 530343B TW 090114271 A TW090114271 A TW 090114271A TW 90114271 A TW90114271 A TW 90114271A TW 530343 B TW530343 B TW 530343B
Authority
TW
Taiwan
Prior art keywords
layer
auxiliary
patent application
openable
item
Prior art date
Application number
TW090114271A
Other languages
English (en)
Inventor
Matthias Kroenke
Gunther Schindler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW530343B publication Critical patent/TW530343B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

530343 五、發明説明(1 ) 本發明是有關一種方法用於在層(尤其是微電子結構上 的保護層)以對準局部的方式產生開口。本發明尤其是有 關一種方法用於製造不消逝記憶胞以儲存二位元(binary) 資料。此種記憶胞通常具有切換電晶體與記憶體電容器。 此電容器電極可以包括鈾金屬,在電極之間配置鐵電性 (ferro-electric)或順電性(para electric)材料作爲電 介質。 傳統之微電子電晶體記憶體構件(DRAM)在基本上由選擇 電晶體或切換電晶體與記憶體電容器所構成,其中介於兩 個電容器板之間插入電介質材料。作爲電介質通常至少使 用氧化物層或氮化物層,其具有最大大約8的介電常數。 爲了縮小記憶體電容器以及爲了製造不消逝記憶體而需要 具有顯著較高介電常數之”新式電容器(鐵電性或順電性) 材料。對於此種材料例如是在出版刊物’’New dielectric for Gbit-Memory Chipsf’(W. Honlein 所著,物理學報 55 1 999))中提到。爲了製造電鐵性電容器而用於不消逝半導 體記憶體構件高的積體密度中可以使用例如鐵電性材料, 像是 SrBi2(Ta,Nb)209(SBT 或 SBTN)、Pb(Zr,Ti)03(PZT)、 或Bi4Ti3012(BT0)作爲電容器板之間的電介質。然而還可 以使用順電性材料,像是例如(Ba,Sr)Ti03(SBT)。 然而此種新式電介質之使用,意味著對於半導體製造技 術新的挑戰。首先使得本身此新的材料不再與傳統的電極 材料多晶矽組合。因此必須使用惰性電極材料像是例如鉑 族金屬或其導電氧化物(例如Rii02)。其理由在於此,即, 530343 五、發明説明(2 ) 在沈積鐵電質後,此在含氧氛圍中在大約58〇-8〇〇°c的溫 度中也許必須迴火(調整)許多次。爲了避免鐵電質與此等電 極非所欲之化學反應,此電極因此至少是由鉑或是另一種 足夠溫度穩定並且惰性之材料,像是另一種鈾金屬(Pd,Ir, Rh,Ru,Os)所製成。 爲了整合記憶體電容器必須實施製程步驟,其在含氫的 周圍環境中實施。因此例用於金屬化與電晶體之調整而 需要在Formiergas中迴火,其至95%由氮(N2)以及至5% 由氫(H2)所組成。然而,此種氫之侵入於處理中的記憶體 電容器中,即電介質中可以借由還原反應導致電介質之氧 化陶瓷之退化。此外,金屬間氧化物或是矽氮化物保護層 之電漿加強沈積(PECVD),由於在此等層中高的氫含量導 致電介質之鐵電性或順電性材料之還原。還有在導電材料 (例像是鎢或鈦之不敏感金屬)的沈積中使用氫。此沈積 例 用於層的產生或通孔(contact hole)之塡滿。 爲了保護電容器或其電介質防止氫的入侵而建議設有保 護層作爲阻障以防止氫之侵入於電容器中。此保護層例 是由氧化材料像是Al2〇3,Zr02或TiON構成,並且例直 接塗佈在電容器結構上。 通常用於電性接觸微電子結構,在製造了真正的結構之 後,以及也許在此結構上塗佈了其他的材料之後蝕刻通 孔’並且將此以導電材料塡滿。若此電性接觸由側面進行 (此保護層位於其上),則必須將它敞開。 爲所熟知的是,根據離子反應触刻(RIE : Reacive ion -4- 530343
五、發明説明(3 ) etching)方法而設立通孔。此RIE方法屬於化學物理乾式 触刻法。爲了可以以封準的方式產生開口,因此使用抗倉虫 遮卓。當然可以以此方式以局的局部準確性鈾刻,然而其 鈾刻率尤其在Ah〇3與Zr〇2中是低的。在通孔鈾刻中根據 所熟知的像是RIE方法此問題由於以下原因而更加嚴重, 即,首先此通孔通常必須經由位於保護層上的材料(大部份 是Si02)而蝕刻。根據相對應的蝕刻進展然後到達保護層 。此在洞孔底部上難以餓刻材料之触亥[| (在此是通孔的上 部),然而是尤其困難,即,尤其緩慢並且經常不準確。 此外’在不同材料之間的触刻選擇性是小的,即,此方 法通常還導致抗鈾(Reist)遮罩材料之去除及/或通孔底部 上電極材料之去除。當離子傾斜的入射於此待蝕刻的表面 上時,也就是當這些離子不是垂直打擊在表面上時,它可 以在傾斜的蝕刻側面上產生反射。此導致在蝕刻側面邊緣 上或所蝕刻或洞孔的底部上之側面形成非所欲之溝渠式洞 孔(所謂的溝渠效應)。此外,此等離子之撞擊,其在RIE (反應性離子蝕刻)中具有高的動能,會導致此待鈾刻表面的 損壞。最後在反應性離子蝕亥fj (RIE)中產生所謂的重新沈積 (Redeposition),即,被去除的材料在其他的地方沈積。 尤其是當它如同在上述保護層中作爲阻障以防止氫的入 侵,取決於此待開口層的完整性,此所描述的效應會對於 層的功能或微電子結構的功能產生不利的影響。例如可以 在此所蝕刻開口底部上之側面溝渠在以後導致具有氫分子 之氫阻障之分化瓦解。 530343 五、發明説明(4 ) 本發明的目的是說明在一開始所提到特性的方法,以它 而可以產生此可開口層之對準局部之開口,其中應將此可 開口之層之開口區域之外部儘可能保持完好無損。 本發明之目的是藉由具有申請專利範圍第1項特徵之方 法而達成。本發明其他的發展是申請專利範圍附屬項之標 的。 根據本發明的方法是在基板上(或許具有在其上的結構 尤其是微電子結構),至少塗佈由輔助材料所構成突出之 輔助結構,因此,此輔助結構將基板表面的一部份覆蓋。 在基板下在此因此是基板本身的單元,在其上塗佈微電子 結構。這可以存在其他的層或元件,其亦歸屬於基板。 在輔助結構上塗佈此待開口的層,因此它覆蓋輔助結構 與基板之相連的表面區域。因此藉由在基本上將層之平面 蝕刻材料以及也許在表面上之其他材料去除一直至輔助結 構上的層而開口,並且此輔助材料裸露爲止。 在平面蝕刻下來理解蝕刻方法,其將在平坦平面上的材 料大致均勻地去除,或須將表面上的材料去除,以致產生 在基本上平坦之表面。藉由此平面蝕刻,因此此在層之突 起輔助結構上的材料被去除,並且輔助結構之材料(輔助 材料)裸露。與此相反的,在此突起表面區域之外的輔助 材料不受影響。 本發明之基本優點在於,在層開口時之非所欲之附帶效 應(像是溝渠效應與重新沈積(redeP〇sitiQn)不會發生。此外 ,產生此介於此可開口層與輔助結構材料之間之淸晰準確 -6- 530343 五、發明説明(5 ) 界定之界面。此界面之大小或位置是藉由輔助結構與層之 配置以及藉由平面蝕刻之進展而界定。然而此層中開口之 大小還可以與平面蝕刻之進展無關,即,當此層是在突起 之輔助結構之邊緣上時,其本身是在垂直於蝕刻平面的方 向中延伸。在此情況中必須僅僅此在輔助材料突起上的材 料被去除,其本身尤其平行於蝕刻平面而延伸。 此突起的輔助材料例如是島形的突起。在此情況中須將 此層的材料去除,使得它形成圍繞裸露之輔助材料之封閉 環繞之邊緣。當經由穿過此可開口層而實施電性接觸時, 則此方法之配置可以首先被有利地使用。 在本發明之其他發展中在塗佈了此待開口的層之後塗佈 一種第二輔助材料,因此此不平坦的部份至少部份整平或 位於深處的區域至少部份被塡滿。較佳是此蝕刻平面在平 面蝕刻中被調整大約平行於第二輔助材料之平面而延伸。 此第二輔助材料,其可由相同的材料或另外一種材料像是 輔助結構之輔助材料所構成,其用作爲整個結構尤其是此 可開口層之機械性穩定。因此確保,此材料之去除獨自藉 由平面触刻之製程實施而控制。同樣此第二輔助材料持久 地保護此層在開口區域之外的材料防止外部的影響。 此第一及/或第二材料例如是一種例如是si〇2的氧化材 料。然而匕途可以使用第一種適當的材料。藉由此第一及 /或第二輔助材料應產生電性絕緣,其可以使用任何的介 電性材料,例如像是”聚四氟乙烯”(PTFE : polytetra-fluorethylen)之聚合物。這是部份藉由特別高的介電常 -7- 530343 五、發明説明(6 ) 數而突顯。 較佳的是此平面蝕刻至少部份藉由化學機械拋光(CMP) 而實施。在此本身所熟知的方法中(其作爲平坦化的方法 而爲熟知),根據需要可以將介於化學加強機械拋光與藉 由機械作用加強之化學濕性蝕刻之間之方法成份的比重改 變。通常在化學機械拋光中提供具有彈性覆蓋物(墊: pad)之拋光台,於其上再度塗佈拋光劑(漿:Slurry)。 此待蝕刻的表面是被壓在墊上,因此在其表面與墊之間產 生相對移動。因此可以將此拋光台及/或此待飩刻的表面 旋轉。 此將是較佳在考慮此可去除材料之各個特性之下而選擇 ,其中應達成儘可能大的蝕刻進展。 在此方法之配置中,其中塗佈上述之第二輔助材料,因 此產生在基本上平坦之表面,較佳是首先使用一種關於第 二輔助材料最適化的漿,並且根據相對應的蝕刻進展而轉 換到此可開口層之材料之最適的漿◦因此只要想要,可 以在此可開口層的材料上達成較高的選擇性飩刻率。 在本發明方法的其他發展中,在輔助結構之裸露的輔助 材料中蝕刻出凹口,其尤其是作爲經由此開口層而穿過之 電性接觸。因此較佳是產生一封閉環繞之邊緣,其藉由輔 助結構之輔助材料而形成。因此,此可開口層之材料之凹 口彼此間隔,其具有優點,此被開口層被以機械的方式穩 定。此外,可以使用所熟知的方法(例如是先前所描述的 反應性離子蝕刻RIE方法)產生通孔與這一類的凹口。此輔 530343 五、發明説明( 助結構之輔助材料保護此開口層,並且防止此層材料非所 欲之去除的發生。在此尤其一直可到達導電材料的凹口中 可以導入另一種導電材料。此凹口還可以一直至基板對面 之外側向_推進,並且只有在將凹口以導電材料將凹口塡 滿之後’才能進行另一個電性接觸。 具有特別優點的是此根據本發明之方法在使用基板時, 其具有微電子結構其具有電容器,此電容器電介質具有一 種順電性或鐵電性材料◦因此說明此可開口之層尤其是阻 障防止物質侵入微電子結構。例如此電介質對於氫的入侵 或對於具有氫之接觸敏感,並且此可開口的層形成阻障以 防止氫侵入於微電子結構中,尤其是侵入於電介質的區域 中。 在此配置中重要的尤其是在此可開口區域外之可開口層 中的完好無損。此在進行發展之數位記憶體構件之微型化 (miniaturization)是取決於可使用之方法技術,其允許 精確地對準產生此種結構,而不會危及此結構之堅固耐用 的功能。本發明因此提供一種方法,其使得可以準確地製 造開口,雖然或是正好因此,由於它將材料平坦地去除而 使得可能。此開口的位置即在事先已經藉由輔助結構之配 置而確定或是至少共同決定。此輔助結構之配置是以所熟 知的方法技術在高度精確度中可行。它使用例如所熟知的 像是RIE的乾式蝕刻方法,它排除了此可開口層以後之損 害。因爲此層在輔助結構之結構化中根本不存在。 -9- 530343 五、發明説明(8 ) 本發明現在根據實施例並參考所附圖式作進一步説明, 然而本發明並不受到此等實施例之限制。 圖式之簡單說明 第1圖顯示基板,其具有兩個突出之島形輔助結構,其 中此基板與輔助結構的表面,以一個可開口的層覆蓋。 第2圖顯示根據第1圖之結構,其在塗佈第二輔助材料 後,形成在基本上平坦之表面。 第3圖顯示根據第2圖之結構,此爲在經由平面蝕刻而 在此可開口層中產生開口之後者。 第4圖顯示根據第3圖之結構,此爲在微電子結構之用 於電性接觸之洞孔產生之後者。 此在第1圖中所顯示的結構具有載體材料1,其如在通常 使用於半導體構件(例如是結晶矽)的製造中可發現者。在 載體材料1中使用電性連接3,其用仿微電子結構之電性接 觸與連接。此電性連接了接觸第一電極5,其由一種導電 材料尤其像是鈾族金屬(?1,?(1,111,1111,1111,0〇的一種惰性材料 所構成。 在第一電極5上之塗佈由鐵電性或順電性材料所構成之 電介質7。此電介質材料對於氫的接觸及/或氫的侵入是 尤其敏感。 在電介質7上塗佈第二電極9,其特別是由如第一電極5 相同的材料所構成。此兩個電極5,9與電介質7共同形成 電容器用於儲存數位資訊。此電容器可以熟知的方式與選 擇式電晶體或切換電晶體組合成記憶體元件(DRam)。此電 -10- 530343 五、發明説明(9 ) 晶體尤其是在載體材料1之內之下,並且較佳經由電性連 接3與第一電極5電性連接(未圖示)。 如在第1圖中說明,在第二電極9之左邊終端區域中塗 佈由輔助材料1 3所構成之島狀物1 1。由輔助材料1 3所構 成之另一個島狀物11是直接地塗佈在載體材料1的表面 上。輔助材料1 3尤其是一種例如是Si02之氧化輔助材 料。此輔助材料1 3可以以熟知的方式被沈積在基板1、5、 7、9的表面上作爲經過大約對稱高的層,並且然後可以以 同樣熟知的方式,例如在使用遮罩的情況下,蝕刻成此在 第1圖中所說明之島形結構。 在此根據第1至4個中所說明的實施例中要注意,此島 狀物1 1本身高於電容器5,7,9之位準。 在島狀物11之結構化之後塗佈此待開口的保護層1 5,因 此經由電容器5,7,9之載體材料1與島狀物Π之一側之 共同表面,以保護層1 5之材料覆蓋。此層的材料例如像是 Al2〇3、Zr〇a TiON之氧化材料。此保護層15是由一種 適當的材料所構成並且具有足夠的厚度,以防止氫之穿過 此保護層1 5。因此是阻障其防止氫之穿過並且保護對氫敏 感的電介質7。在水平的方向(第1圖)中,保護層15由所 設島狀物1 1的邊緣沿著第二電極9或沿著載體材料1的表 面延伸。如果於第二電極9與保護層1 5之材料界面上或是 介於載體材料1與保護層1 5之間的材料界面上有空腔,則 產生所描述之有效阻障之配置以防止氫侵入於電容器5, 7,9之中,這是如果氫侵入島狀物1 1之區域中時之結果。 -11- 530343 五、發明説明(10 ) 對此有益的是,在此實施例中還說明此第二電極9與載體 材料1爲有效的阻障以防止氫之侵入。 如同由第2圖而明顯,在此第1圖中所顯示的結構上塗 佈第二輔助材料(即,氧化物層17),其例如由SiCh所構成 。此氧化層17整平此藉由島狀物η與電容器5,7,9所 造成之不平坦,並且形成在基本上平坦之表面。 借助於化學機械式抛光(CMP : Chemical Mechanical Polish),此時整個結構的材料由上面去除。其飩刻平面因 此平行於氧化物層1 7之表面延伸。在蝕刻過程的進行發展 中’首先僅只氧化物層1 7的材料被去除,在其他的發展中 然後還有保護層1 5的材料在其區域中,在此區域中保護層 1 5形成一個在第2圖中所說明的左邊島狀物丨丨的一種覆蓋 物,以及在另外的發展中,還有在第2圖中所說明的左邊 島狀物11之材料,與保護層1 5之其他的材料,在那裡保 護層1 5形成在第2圖中所說明之右邊島狀物丨丨的覆蓋物 。在不但在左邊所說明島狀物11的輔助材料1 3,而且在所 右邊所說明島狀物Π的輔助材料1 3裸露之後,可以將倉虫 刻過程結束。其於是達成在保護層1 5中產生兩個窗戶形開 口的目的(參閱第3圖)。 然後將通孔1 9導入於其餘島與區域中之輔助材料丨3中 。此在第4圖左邊所說明之通孔1 9 一直延伸至第二電丰函 9。此在第4圖右邊所說明之通孔19是一貫穿孔,其—直 向前推進至載體材料1之下側。然後可以將電性接觸以所 熟知的方式藉由將通孔1 9塡滿,並且在通孔1 9的下端上 -12- 530343
五、發明説明(11 ) 實現其他的接觸。 在先刖所說明的實施例中此用於開口層的材料是一種電 性絕緣材料。然後,本發明並不受限於此種材料。若此可 開口層具有一種導電材料,而在根據本發明方法的變化例 中,在層的開口之後或在輔助材料裸露之後,在此可開口 層之剩餘材料上塗佈電性絕緣材料。這具有優點,因爲此 可以避免此可開口層與仍待塗佈之金屬化層之表面之非所 谷人之丨生連接。此電性絕緣材料較佳是作爲另外的薄層而 塗佈。此種薄層是不同於通常用於塡滿到達深部區域所使 用的材料,其在以後通孔的蝕刻中不會造成障礙。較佳是 此輔助結構的材料與此在可開口層之剩餘存留材料上所塗 佈的絕緣材料在化學上彼此類似或是相同的材料。在此情 況中當通孔的飽刻時,在所經過的鈾刻步驟中,將各個通 孔飩刻進入此額外的絕緣層中與輔助結構的材料中。亦可 使用一種蝕刻方法,其具有高的選擇性也就是說允許在所 使用材料上作選擇性的触刻。 此外’此根據本發明之方法不受限於塗佈島形的輔助結 構。更正確地說它例如可以是一種島形輔助結構,然而具 有在其內部或中央區域中塗佈之凹口。此種輔助結構例如 在橫截面中爲環形。此種輔助結構亦可如同島形輔助結構 藉由唯一僅有的微影步驟,以緊接著的將多餘的材料蝕刻 去除而產生。 若此種輔助結構是由電性絕緣材料所構成,並且此可開 口層是由導電材料所構成’因此在此可開口層開口之後產 -13- 530343 五、發明説明(12) 生至少兩個具有導電材料之區域,其藉由輔助結構之材料 而彼此電性絕緣。 此在先前所說明的結構,其中存在此可開口層之兩個彼 此絕緣的導電區域。當此可開口層產生類似如同根據第1 至第4圖所說明之氫阻障時,則爲特別有利。若此可開口 層或此經由平面蝕刻已經開口的層與多個電極電性連接, 其中各個電極配置一電容器,因此必須防止此等電極之間 的短路。這可以此種方式達成,即,導電氫阻障之電性邊緣 區之各相對另一區與電極之一電性連接。當各電極與導電 氫阻障連接時,這意味著,此氫阻障以相對應的方式電性 結構化,如同此等電容器之電極在其整體中被電性結構化 一般。 根據本發明的方法因此可以首先塗佈由電性絕緣材料所 構成之一或多個輔助結構,然後塗佈一個貫穿之導電氫阻 障,並且須藉由平面蝕刻將氫阻障開口,使得產生此所欲 之具有分離彼此絕緣區域之氫阻障結構。 此化學機械式拋光方法(CMP),相對於所熟知之在層中 產生局部對準之開口之方式是具有優點,其可達成較大的 鈾刻率。此外,可以以有利的方式使用:氧化物層1 7之通 常的平坦化,或是用於保護層1 5或相對應層之開口之唯一 方法步驟中之半導體構件中相對應的層。此外,使得通孔 1 9在明確的間隔中被置入於保護層1 5之輔助材料1 3中 。因此,此在開口區域之外的保護層1 5保持完全不受損害 。總之,因此如同在實施例中顯示可以實現一個有效的阻 -14- 530343 五、發明説明(n) 障,防止非所欲的材料像是例如氫的侵入。還有此製程的 實施不但在化學機械地拋光(CMP)中,而且在以後通孔的 蝕刻中相當地簡單,因爲在蝕刻中不須要準確地對準,即 ,根本不須要使用遮罩(在CMP中),或是通孔的蝕刻中用 於遮罩之定位而使用相當大的間隙。其僅僅在輔助結構(在 實施例中之島11)之結構化中,要注意確定例如此以後通孔 所欲之位置,並且要注意此輔助結構在其側面上之足夠的 尺寸大小中,在實施例中此在垂直方向中延伸的側面,以 保護層1 5的材料覆蓋。 此保護層1 5或相對應之層必須不直接地塗佈在輔助結構 之上,更確切地說可以首先在此輔助結構上塗佈其他的材 料或者須配置地整個的結構,使得在介於輔助結構之材料 與此可開口層的材料之間至少一部份配置其他的材料。 符號之說明 1.. ...載體材料 3.. ...電性連接 5…第一電極 7.. ...電介質 9.. ...第二電極 11.. ..島狀物 Π.…輔助材料 15.. ..保護層 17.…氧化物層 1 9....通孔 -15-

Claims (1)

  1. 530343 六、申請專利範圍 _ 第9 0 1 1 4 2 7 1號「在(保護)層中以對準局部的方式產生開 口所用之方法」專利案 (9 2年2月修正) 六申請專利範圍: 1. 一種在層(15)(尤其是在微電子結構上的保護層)中 以對準局部的方式產生開口所用之方法,其特徵爲 -在基板(1,5,7,9)(其上可具有多種結構)上塗 佈至少一由輔助材料(1 3 )所構成之突出的輔助結 構(1 1 ),其將基板(1,5,7,9)表面的一部份覆 蓋, -將此可開口的層(1 5 )塗佈在輔助結構(11 )上,使 其將基板(1,5,7,9 )與輔助結構(11 )之相連接 之表面區域覆蓋;以及 -藉由平面式蝕刻,將層(1 5 )的材料與位於該表面 上的其他可能存在之材料(1 7 )去除,一直到輔助 結構(11)上之層(15)被開口且輔助材料(13)裸露 爲止。 2. 如申請專利範圍第1項之方法,其中 此突出的輔助結構(Π )是島形的突出部且須將層 (1 5 )的材料去除,使其圍繞此裸露之輔助材料(丨3 ) 而形成封閉式環繞的邊緣。 3. 如申請專利範圍第1或2項之方法,其中 530343 六、申請專利範圍 在塗佈了此可開口之層(15)後,塗佈一種第二輔 助材料(1 7 )。 4. 如申請專利範圍第1項之方法’其中 此平面蝕刻至少一部份藉由化學機械式拋光(CMP :Chemical Mechanical Polish)而貫施。 5. 如申請專利範圍第1或2項之方法,其中 在輔助結構(11)之裸露之輔助材料(13)中蝕刻成 凹口( 19)。 6. 如申請專利範圍第5項之方法’其中 在此一直到達一種導電材料的凹口(19)中,置入 導電材料。 7. 如申請專利範圍第1項之方法,其中 此基板(1,5,7,9 )具有微電子結構(5,7,9), 此結構具有電容器,其電介質(7 )具有鐵電性或順電 性材料,且此可開口之層(1 5 )形成一種阻障,以防 止物質侵入微電子結構(5,7,9 )中。 8. 如申請專利範圍第7項之方法,其中 此電介質(7 )對於氫的流入是敏感的,且此可開口 的層(1 5 )是一種阻障以防止氫入侵至電介質(7 )。 9. 如申請專利範圍第1或2項之方法,其中此可開口 之層由導電材料所構成,其中 在輔助材料裸露後,將一種電性絕緣材料塗佈在 此可開口之層之存留的材料上。
TW090114271A 2000-06-14 2001-06-13 Locally-aimed creation of openings in a layer TW530343B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10029290 2000-06-14

Publications (1)

Publication Number Publication Date
TW530343B true TW530343B (en) 2003-05-01

Family

ID=7645697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114271A TW530343B (en) 2000-06-14 2001-06-13 Locally-aimed creation of openings in a layer

Country Status (7)

Country Link
US (1) US20020016012A1 (zh)
EP (1) EP1164631A3 (zh)
JP (1) JP3868764B2 (zh)
KR (1) KR100432986B1 (zh)
CN (1) CN1276497C (zh)
DE (1) DE10066082B4 (zh)
TW (1) TW530343B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984857B2 (en) * 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
US7001821B2 (en) * 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
JP5526061B2 (ja) * 2011-03-11 2014-06-18 株式会社東芝 Mems及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239027A (ja) * 1985-08-14 1987-02-20 Mitsubishi Electric Corp 半導体装置の製造方法
US5206183A (en) * 1992-02-19 1993-04-27 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations
KR0179289B1 (ko) * 1996-04-12 1999-04-15 문정환 금속배선 형성방법
KR100230368B1 (ko) * 1996-08-20 1999-11-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100213263B1 (ko) * 1996-11-20 1999-08-02 윤종용 강유전체 커패시터 제조방법
US5825068A (en) * 1997-03-17 1998-10-20 Integrated Device Technology, Inc. Integrated circuits that include a barrier layer reducing hydrogen diffusion into a polysilicon resistor
JPH118355A (ja) * 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH1187633A (ja) * 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
JPH11126881A (ja) * 1997-10-23 1999-05-11 Hitachi Ltd 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same

Also Published As

Publication number Publication date
DE10066082B4 (de) 2006-05-18
DE10066082A1 (de) 2002-09-12
EP1164631A2 (de) 2001-12-19
EP1164631A3 (de) 2004-03-24
KR20010112117A (ko) 2001-12-20
US20020016012A1 (en) 2002-02-07
CN1329359A (zh) 2002-01-02
JP2002016149A (ja) 2002-01-18
KR100432986B1 (ko) 2004-05-24
JP3868764B2 (ja) 2007-01-17
CN1276497C (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
KR100411353B1 (ko) 커패시터와커패시터를형성하는방법
JPH1174473A (ja) 高集積記憶素子およびその製造方法
JP2001291843A (ja) 半導体素子の製造法
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
TW530343B (en) Locally-aimed creation of openings in a layer
KR100379197B1 (ko) 스택형 캐패시터 및 그 제조 방법
KR100536590B1 (ko) 강유전체 커패시터 및 그 제조 방법
JP3715099B2 (ja) コンデンサ電極の製造方法
US5918123A (en) Method for fabricating capacitor of semiconductor device
JP3654898B2 (ja) 半導体メモリデバイスの製造方法
KR100489845B1 (ko) 커패시터 구조물의 제조 방법
KR100699206B1 (ko) 강유전성 메모리 셀 제조방법
JP2004134692A (ja) 半導体メモリ装置およびその製造方法
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR20010017211A (ko) 반도체 소자의 캐패시터 제조 방법
KR100477835B1 (ko) 강유전체캐패시터형성방법
KR100359785B1 (ko) 반도체 소자 및 그 제조방법
KR100546151B1 (ko) 반도체소자의 캐패시터 제조방법
KR100843940B1 (ko) 반도체소자의 캐패시터 형성방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100268911B1 (ko) 반도체소자의 커패시터 및 이의 제조방법
KR100307539B1 (ko) 커패시터 제조방법
KR19990017321A (ko) 반도체 메모리 소자의 커패시터 제조방법
KR20020015036A (ko) 금속층 또는 금속 규화물층을 구조화하기 위한 방법 및상기 방법에 의해 제조된 커패시터
KR20050002996A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees