JP3727631B2 - マトリクスディスプレイの制御装置 - Google Patents
マトリクスディスプレイの制御装置 Download PDFInfo
- Publication number
- JP3727631B2 JP3727631B2 JP2003181595A JP2003181595A JP3727631B2 JP 3727631 B2 JP3727631 B2 JP 3727631B2 JP 2003181595 A JP2003181595 A JP 2003181595A JP 2003181595 A JP2003181595 A JP 2003181595A JP 3727631 B2 JP3727631 B2 JP 3727631B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- frequency
- matrix display
- lines
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、マトリクスディスプレイの制御装置に関する。
【0002】
【従来の技術】
画像再生のために、CRTの他にいわゆるマトリクス表示器またはマトリクスディスプレイが多く使用されていることは周知である。マトリクスディスプレイは、液晶表示器(LCDディスプレイ)、プラズマ表示器(プラズマディスプレイ)等として構成することができる。
【0003】
マトリクスディスプレイは、M×N個の画素(いわゆるピクセル)の配置構成体から成る。ここでMは、走査線当たりの画素数であり、Nは走査線の数である。
【0004】
画素の制御は通常、走査線毎に行われる。すなわち、画像走査線の情報を含む1つのアナログビデオ信号がまずM回サンプリングされる。M個のサンプリング値が先行する信号処理から既に存在することも考えられる。
【0005】
サンプリング値は直/並ライン変換され、それによりM個のサンプリング値すべてが同時に表示走査線の制御に使用される。相応の表示走査線がアドレシングされ、これによりパラレルに使用し得るサンプリング値を相応の表示走査線に書き込むことができる。
【0006】
信号処理装置が例えば上記の直/並ライン変換を行い、マトリクスディスプレイを制御する。この信号処理装置を制御するためのクロック周波数ftは、走査線当たりの表示すべき画素数M’により定められる。
【0007】
ft=M’/Tza (1)
Tzaは、1つの走査線で表示すべきビデオ信号の持続時間である。
【0008】
【発明が解決しようとする課題】
本発明の課題は、比
ft/za (2)
を小さくすることである。
【0009】
ここでftは信号処理およびマトリクスディスプレイの制御のためのクロック周波数、zaは表示すべき走査線の数である。
【0010】
比を小さくすることは、表示すべき走査線の数zaが所定の場合はクロック周波数を低減することを意味し、クロック周波数ftが所定の場合は表示すべき走査線の数Zaを高めることを意味する。
【0011】
同様に、ftとZaの両方が式(2)に表される比が小さくなるように変化することも考えられる。
【0012】
【課題を解決するための手段】
この課題は、入力ビデオライン源と、第1の制御信号および第2の制御信号の制御信号源と、メモリとを有するマトリクスディスプレイの制御装置であって、
前記入力ビデオラインは全画像持続時間中に第1の部分と第2の部分を含み、
前記第1の部分には画像情報がなく、かつ該第1の部分はCRTの偏向サイクルの帰線部分と互換性があり、
前記第2の部分には画像情報があり、かつ該第2の部分は前記偏向サイクルの掃引部分と互換性があり、
前記第1の制御信号は第1の周波数であり、前記第2の制御信号は前記第1の周波数より低い第2の周波数であり、
該第2の周波数は、第1の周波数と定数値の商に等しく、
前記メモリは前記第1の制御信号に応答し、前記第2の部分の入力ビデオラインを第1の周波数により決定される第1の画素速度で連続的に記憶し、
前記メモリは前記第1の部分のすべての入力ビデオラインの数に等しい複数の入力ビデオラインを同時に記憶する記憶容量を有し、
前記メモリはさらに第2の制御信号に応答し、前記記憶されたビデオラインは前記第1の画素速度よりも低い第2の画素速度で読み出され、それぞれ画像情報を含む出力ビデオラインが形成され、
前記第2の画素速度は第2の周波数により決定され、
前記第1の部分の持続時間と前記第2の部分のビデオラインすべての持続時間とを占める出力ビデオラインを、マトリクスディスプレイの複数の表示ラインに表示することができ、
該複数の表示ラインの数は、前記第2の部分の入力ビデオラインの総数よりも多い、
ことを特徴とするマトリクスディスプレイの制御装置により解決される。
【0013】
【発明の実施の形態】
本発明によれば、マトリクスディスプレイを制御するための信号処理アルゴリズムを実行する時間が、送信器または記憶手段から伝送されるビデオ信号が画像情報を含まない時間へ拡張される。その際有利には、水平帰線消去期間、垂直帰線消去期間および/またはオーバーライト期間が使用される。
【0014】
この関連から、信号処理の実行はビデオ信号の処理およびマトリクス表示器の制御であると理解すべきである。
【0015】
本発明は以下の知識に基づくものである。
【0016】
従来の通常の画像再生装置、例えばテレビジョン装置、モニタ等に使用されるCRTの制御のためは、各個別の画像走査線を掃引した後に電子ビームを次の画像走査線開始部にフライバックしなければならない。このフライバックには所定の時間が必要である。従って各走査線内には水平帰線消去期間が設けられ、この期間内には表示すべき画像が導出されるアクティブビデオ信号が存在しない。
【0017】
さらにCRTの制御の際には、各画像の最後の走査線を掃引した後、電子ビームを最初の走査線の開始部にフライバックしなければならない。そのために必要な時間は垂直帰線消去期間と呼ばれ、処理すべきビデオ信号では可視されないフライバック走査線によって考慮される。
【0018】
さらにCRTでは製造工程、老化等により生じる公差があるから、水平方向および垂直方向でオーバーライトするのが普通である。しかしこれにより表示すべき画像領域が水平方向でも垂直方向でも低減される。
【0019】
これに対しマトリクス表示器の制御の際には、水平および垂直帰線消去期間を考慮する必要がない。
【0020】
これにより、当該の期間を前記の信号処理アルゴリズムのために使用し、関連のクロック周波数を低減することができる。
【0021】
クロック周波数を低減することには、信号処理のためのデジタル構成素子およびアナログ構成素子に対する要求が低減され、高周波の不要輻射が減少するという利点がある。
【0022】
また表示すべき走査線の数Zaを、クロック周波数ftを相応に上昇させることなく増加することができる。
【0023】
【実施例】
本発明の他の利点および詳細を図面に基づき実施例で説明する。
【0024】
図1は、それ自体公知のビデオ走査線10の経過を概略的に示す。ビデオ走査線10はアクティブ部11と非アクティブ部12からなる。走査線10の全持続時間はTzであり、そのうちアクティブ部11が持続時間Tzaを占める。
【0025】
図2は、ビデオ画像、ないし走査線飛越信号を使用した場合のフィールド画像の時間的構成を示す。この画像は総数Zの走査線からなり、そのうちZaがアクティブである。すなわち、画像情報を含んでいる。
【0026】
これら走査線の各々は図1に示したような経過を有する。前記の走査線のそれぞれの持続時間はTzである。単に画像情報を受け取る走査線だけを見るならば、その数はZaであり、アクティブ走査線を伝送するための持続時間はTzaである。
【0027】
図2に単純なハッチングで示した時間間隔では、CRTを有する画像再生装置では電子ビームの後続の走査線開始部へのフライバックが行われる。前記の時間間隔は、
Tz−Tza (3)
の差から得られる。
【0028】
図2で2重にハッチングして示した時間間隔では、CRTを有する画像再生装置では電子ビームの最初の走査線の開始部へのフライバックが行われる。この時間間隔は、
Tb−Tba (4)
の差から得られる。
【0029】
図2に示された走査線は、図1に示されたのとは異なる経過を有することもできる。重要なことは単に、アクティブ部の他に非アクティブ部が設けられており、この非アクティブ部がそれぞれのテレビジョン形式に依存して同期パルス、例えば“sync”,“burst”等を含むことができることである。
【0030】
第1実施例による装置が図3に示されている。画像源13は、記録担体または送信器から伝送された信号を処理し、例えば受信器、カラーデコードおよびアナログ/デジタル変換器を有する。画像源13は走査線毎にビデオ信号を走査線メモリ14のデータ入力側に出力する。この走査線メモリは第1の制御入力側15と第2の制御入力側16を有する。
【0031】
第1の制御入力側15には第1の走査線制御信号S1が印加される。この信号によってビデオ走査線データの記憶(書き込み)が制御される。第2の制御入力側16には第2の走査線制御信号S2が印加される。この信号によってビデオ走査線データの読出しが制御される。
【0032】
走査線メモリ14から読出された信号は信号処理装置17に出力される。信号処理装置17により処理された信号は走査線−直/並ライン変換器18に供給され、その出力信号はマトリクスディスプレイ19を走査線毎に制御する。
【0033】
冒頭に述べたように、マトリクスディスプレイを制御するために、ビームをフライバックするための時間を設ける必要はないので、図2に単純なハッチングにより示された時間間隔をマトリクスディスプレイの制御の際には付加的に、信号処理アルゴリズムの実行およびマトリクスディスプレイ19の制御のために使用することができる。
【0034】
水平帰線消去期間Tz−Tzaを使用することにより、画像処理アルゴリズムに対して付加的に使用される時間は、係数k1だけ拡張することができる。ここでk1は1.23より小さいか、または1.23と同じである。
【0035】
マトリクスディスプレイ19の制御のために付加的に、1走査線当たりの初期化時間Tiが考慮される。これにより、走査線の読出し、処理および表示に使用される持続時間としてTza*が得られる。
【0036】
Tza*≦Tz−Ti (5)
走査線当たりの表示すべき画素数M’はこの実施例では、マトリクスディスプレイの幾何構造により定められる走査線当たりの画素数Mと同じである。
【0037】
従って第1の走査線制御信号S1は第1のクロック周波数ftを有し、その値は
ft=M/Tza (6)
から得られる。
【0038】
第2の走査線制御信号S2は第1の低減されたクロック周波数ft’を有し、その値は
ft’=M/Tza* (7)
ないし
ft’=ft/k1 (8)
すなわち
Tza*=Tza・k1 (9)
から得られる。
【0039】
これにより段17、18に対して必要な、マトリクスディスプレイ19を制御するためのクロック周波数は、表示すべき走査線の数Zaが同じ場合は低くなる。
【0040】
第2実施例の装置が図4に示されている。図3の第1実施例と同じ機能を果たす手段には同じ参照符号が付してあり、理解に必要な場合だけ説明する。
【0041】
画像源13はその出力信号を画像メモリ20に送出する。画像メモリは第1の制御入力側21と第2の制御入力側22を有する。
【0042】
第1の制御入力側21には第1の画像制御信号S1’が印加され、この信号はビデオ画像データの記憶(書き込み)を制御する。第2の制御入力側22には第2の画像制御信号S2’が印加され、この信号はビデオ画像データの読出しを制御する。
【0043】
制御信号S1’,S2’の経過によって、種々異なるバージョンを実現することができる。
【0044】
水平帰線消去と垂直帰線消去の両方を考慮すれば、信号処理に使用される時間は33%まで拡大される。これは係数k2に相応し、k2は1.33より小さいか、または1.33と同じである。
【0045】
これに加えて、第1の画像制御信号S1’により制御されて、画像源13から出力されたアクティブ信号は画像メモリ20に次の値で書き込まれる。すなわち
ft=M/Tza (6)
に相応するクロック周波数ft、および
fz=Z/Tb (10)
に相応する走査線周波数fzにより書き込まれる。
【0046】
ここで画像持続時間Tb=1/fBであり、fBは画像周波数(通常は50ないし60Hz)である。
【0047】
画像データの読出しは、第2の画像制御信号により制御され、垂直帰線消去期間まで拡張して行われる。
【0048】
Za個の走査線を表示するのに使用される時間はTba’により示される。
【0049】
Tba≦Tba’≦Tb (11)
Za個の走査線を表示するための時間が拡大されたので、これにより走査線周波数の低減が得られる。
【0050】
画像情報を有する走査線の数Zaは、ビデオ信号により伝送される全走査線の数Z(図2参照)よりも少ないから、表示すべき走査線に対する持続時間Tz’は延長される。
【0051】
Tz’=Tba’/Za (9)
従って低減された走査線周波数fz’が得られる。
【0052】
fz’=1/Tz’ (12)
1ラインのマトリクスディスプレイの制御に対しては、全体で使用される走査線持続時間Tza’として
Tza’≦Tz’−Ti (13)
が得られる。
【0053】
この実施例に適する低減されたクロック周波数ft’は
ft’=M/Tza’ (14)
である。
【0054】
ここで注意すべきことは、低減されたクロック周波数ft’は低減された走査線周波数fz’の整数倍であることである。
【0055】
第2実施例による画像形成が図5に示されている。
【0056】
各走査線10(図1参照)のアクティブ部11および画像情報を有する走査線の数Zaから生じる表示すべき画像情報に対して、全体でほぼ元の画像持続時間Tbが使用されることがわかる。
【0057】
注意すべきことは時間Tb(ハッチングされた領域とハッチングされない領域の縁取られたすべての面に相当する)は図2でも図5でも同じであることである。
【0058】
図5からさらに、時間TB’は必ずしも偶数の走査線TB/Tz’に分割する必要のないことがわかる。
【0059】
この実施例の変形では単に、垂直帰線消去期間Z−Za(図2参照)だけが考慮される。これにより、信号処理アルゴリズムに使用される時間Tza+は、これまで公知の装置に比較して係数k3だけ小さく、k3は1.09より小さいか、または1.09と同じである。
【0060】
Tz+=Tz・k3 (15)
ここから相応するクロック周波数ft+が得られる。
【0061】
ft+=ft/k3 (16)
この変形実施例では、第1の画像制御信号S1’がクロック周波数ftにより変調され、第2の画像制御信号S2’が低減されたクロック周波数ft+により変調される。
【0062】
さらに、CRTで画像領域のオーバーライトによって失われる画像領域を諦めるならば、低減された画像内容に対してさらに多くの時間がマトリクスディスプレイ19の制御に使用される。これによりクロック周波数をさらに低減することが可能である。
【0063】
図6は、図4の画像メモリ20に対する記憶および読出し過程を説明するものである。
【0064】
既に述べたように、記憶は読出しよりも高い周波数で行われる。全画像持続時間を通じ、アクティブ画像持続時間内にだけこの持続時間で記憶される画像情報が存在する。
【0065】
アクティブ画像持続時間とは、係数k2=1.33だけ低減されたクロック周波数を使用する装置では、図2でハッチングされていない面に相応する時間である。
【0066】
これに対し読出しは、初期化時間Tiを考慮すれば実質的にほぼ全画像持続時間Tbに相応し得る時間内で行われる。
【0067】
画像メモリの所要の大きさは、画像表示が垂直方向で拡大される領域によって定められる。この領域とは、
Tb−Tba
である。
【0068】
575のアクティブ走査線を有するプログレッシブ625走査線システムを基本とすれば、これはほぼ50走査線の最大記憶領域に相当する。
【0069】
別の実施例では、クロック周波数ftが前の実施例で説明した程度には低減されない。しかしその代りに、画像メモリ20に記憶されたビデオ情報は、画像情報を含む走査線の数Zaと比較して多数の走査線にわたって表示される。このことは走査線数Zaの垂直上昇補間に相応する。
【0070】
従って画像情報を含むアクティブビデオ画像はメモリ20に同じクロック周波数を使用して書き込みおよび読出しされる。
【0071】
ビームフライバックのための時間は、段23、24による処理のため、並びにマトリクスディスプレイ19による表示のために付加的に使用される。この時間は当該のテレビジョン規格によるものより多くのマトリクスディスプレイ走査線を制御するために使用することができる。このことにより可視となる走査線構造が低減される。
【0072】
画像ひずみを低減または回避するため、表示すべき画像は例えばその水平寸法を拡張することができる。これによりマトリクスディスプレイ19の水平寸法からはみ出す部分は切断(トリミング)することができる。
【0073】
以下の適用も考えられる。
【0074】
例えば560ラインを有するマトリクスディスプレイを使用し、約482のアクティブ走査線を有するM規格(米国規格)に従ってビデオ画像を処理する場合、表示すべき画像を560ラインに拡張することができる。
【0075】
これにより走査線構造が比較的に見えなくなり、また比較的に多数のラインを有するマトリクスディスプレイをさらに有効に使用するようになる。ディスプレイの最大走査線数に適合された光学系を使用する場合、全マトリクスディスプレイを制御することによって光量の増大が得られる。
【0076】
前記実施例の別の変形として少なくとも以下の構成がある。
【0077】
・マトリクスディスプレイ19を間接制御するために、時間的に“拡張された画像”を記憶する記憶手段を設けることができる。この記憶手段から読出された情報はマトリクスディスプレイ19の制御に使用される。
【0078】
・表示すべき画素数M’が、マトリクスディスプレイ19の幾何構造により設定される走査線当たりの画素数Mに相応しない。その代りに、ビデオ信号の走査線メモリないし画像メモリへの記憶および/または読出しを比較的に低い分解能で行うことができる。このようにして得られる画像情報によってマトリクスディスプレイ19の隣接する画素を共通に制御することができる。それによりこのマトリクスディスプレイはほぼその全面に比較的解像度の低いビデオ画像を表示する。画像情報をマトリクスディスプレイ19の部分領域にだけ供給することも考えられる。これは例えば“ピクチャーインピクチャー”システムの場合と同じである。同様に垂直解像度も低減することができる。
【0079】
・ただ1つのビデオ画像(ないしその一部)を記憶する代わりに、連続して複数のマトリクスディスプレイに表示または記録することのできる複数のビデオ画像を記憶する。
【0080】
・マトリクスディスプレイを直接制御する代わりに、同様に間接制御も可能である。直接制御とはこの関連から、ビデオ信号により伝送された画像情報を“オンライン”で表示することである。間接制御では、画像情報の記録がメモリ14ないし20の後で行われ、マトリクスディスプレイ19が別個に制御される。
【図面の簡単な説明】
【図1】図1は、慣用のカラービデオ信号の経過を示す線図である。
【図2】図2は、従来の技術による時間的画像構成を説明するための線図である。
【図3】図3は、本発明の第1実施例による装置のブロック回路図である。
【図4】図4は、本発明の第2実施例による装置のブロック回路図である。
【図5】図5は、第2実施例による時間的画像形成を説明するための線図である。
【図6】図6は、第2実施例による記憶および読出し過程を説明する概略図である。
【符号の説明】
10 ビデオ画像走査線
11 アクティブ部分
12 非アクティブ部分
13 画像源
14 走査線メモリ
17 信号処理装置
18 走査線−直/並ライン変換器
19 マトリクスディスプレイ
Claims (1)
- 入力ビデオライン源と、第1の制御信号(S1’)および第2の制御信号(S2’)の制御信号源と、メモリ(20)とを有するマトリクスディスプレイの制御装置であって、
前記入力ビデオラインは全画像持続時間(Tb)中に第1の部分(Tb−Tba)と第2の部分(Tba)を含み、
前記第1の部分(Tb−Tba)には画像情報がなく、かつ該第1の部分はCRTの偏向サイクルの帰線部分と互換性があり、
前記第2の部分(Tba)には画像情報があり、かつ該第2の部分は前記偏向サイクルの掃引部分と互換性があり、
前記第1の制御信号(S1’)は第1の周波数(ft)であり、前記第2の制御信号(S2’)は前記第1の周波数より低い第2の周波数(ft’)であり、
該第2の周波数は、第1の周波数と定数値の商に等しく(ft’=ft/k1,k2,k3)、
前記メモリ(20)は前記第1の制御信号(S1’)に応答し、前記第2の部分の入力ビデオラインを第1の周波数により決定される第1の画素速度で連続的に記憶し、
前記メモリは前記第1の部分のすべての入力ビデオラインの数に等しい複数の入力ビデオラインを同時に記憶する記憶容量を有し、
前記メモリはさらに第2の制御信号(S2’)に応答し、前記記憶されたビデオラインは前記第1の画素速度よりも低い第2の画素速度で読み出され、それぞれ画像情報を含む出力ビデオラインが形成され、
前記第2の画素速度は第2の周波数により決定され、
前記第1の部分(Tb−Tba)の持続時間と前記第2の部分(Tba)のビデオラインすべての持続時間とを占める出力ビデオラインを、マトリクスディスプレイの複数の表示ラインに表示することができ、
該複数の表示ラインの数は、前記第2の部分の入力ビデオラインの総数よりも多い、
ことを特徴とするマトリクスディスプレイの制御装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4129459A DE4129459A1 (de) | 1991-09-05 | 1991-09-05 | Verfahren und vorrichtung zur ansteuerung von matrixdisplays |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6504901A Division JPH0812082B2 (ja) | 1992-08-06 | 1993-08-06 | 非接触式距離測定システム及び非接触式距離測定方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000236A Division JP3853819B2 (ja) | 1991-09-05 | 2005-01-04 | マトリクスディスプレイの制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004046176A JP2004046176A (ja) | 2004-02-12 |
JP3727631B2 true JP3727631B2 (ja) | 2005-12-14 |
Family
ID=6439869
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5504901A Pending JPH07501626A (ja) | 1991-09-05 | 1992-08-26 | マトリクスディスプレイの制御方法および制御装置 |
JP2003181595A Expired - Lifetime JP3727631B2 (ja) | 1991-09-05 | 2003-06-25 | マトリクスディスプレイの制御装置 |
JP2005000236A Expired - Lifetime JP3853819B2 (ja) | 1991-09-05 | 2005-01-04 | マトリクスディスプレイの制御装置 |
JP2006197381A Pending JP2006301667A (ja) | 1991-09-05 | 2006-07-19 | マトリクスディスプレイの制御装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5504901A Pending JPH07501626A (ja) | 1991-09-05 | 1992-08-26 | マトリクスディスプレイの制御方法および制御装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000236A Expired - Lifetime JP3853819B2 (ja) | 1991-09-05 | 2005-01-04 | マトリクスディスプレイの制御装置 |
JP2006197381A Pending JP2006301667A (ja) | 1991-09-05 | 2006-07-19 | マトリクスディスプレイの制御装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6121941A (ja) |
EP (1) | EP0603226B1 (ja) |
JP (4) | JPH07501626A (ja) |
KR (1) | KR100256841B1 (ja) |
CN (1) | CN1030806C (ja) |
DE (2) | DE4129459A1 (ja) |
ES (1) | ES2082497T3 (ja) |
HK (1) | HK113296A (ja) |
MY (1) | MY111957A (ja) |
WO (1) | WO1993005497A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4093380B2 (ja) * | 1996-04-17 | 2008-06-04 | 三星電子株式会社 | 表示モードの変換機能を有する液晶表示装置 |
KR100205009B1 (ko) | 1996-04-17 | 1999-06-15 | 윤종용 | 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
AU2003267775A1 (en) * | 2002-11-08 | 2004-06-07 | Koninklijke Philips Electronics N.V. | Circuit for driving a display panel |
JP4152934B2 (ja) * | 2003-11-25 | 2008-09-17 | シャープ株式会社 | 表示装置及びその駆動方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60227296A (ja) * | 1984-04-25 | 1985-11-12 | シャープ株式会社 | 表示制御方式 |
JPS60257497A (ja) * | 1984-06-01 | 1985-12-19 | シャープ株式会社 | 液晶表示装置の駆動方法 |
JPS60257683A (ja) * | 1984-06-01 | 1985-12-19 | Sharp Corp | 液晶表示装置の駆動回路 |
JPH084340B2 (ja) * | 1985-08-07 | 1996-01-17 | セイコーエプソン株式会社 | インタ−フエイス装置 |
JPS62218943A (ja) * | 1986-03-19 | 1987-09-26 | Sharp Corp | 液晶表示装置 |
JPH0782306B2 (ja) * | 1986-05-30 | 1995-09-06 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
GB8728434D0 (en) * | 1987-12-04 | 1988-01-13 | Emi Plc Thorn | Display device |
JP2508673B2 (ja) * | 1986-12-17 | 1996-06-19 | ソニー株式会社 | 表示装置 |
DE3720353A1 (de) * | 1987-06-19 | 1989-01-05 | Online Tech Datenuebertragungs | Verfahren und schaltungsanordnung zur ansteuerung einer bildwiedergabeeinrichtung |
DE3852215T2 (de) * | 1987-06-19 | 1995-04-06 | Toshiba Kawasaki Kk | System zum Steuern der Anzeigezone für ein Plasmaanzeigegerät. |
JP2892010B2 (ja) * | 1988-05-28 | 1999-05-17 | 株式会社東芝 | 表示制御方式 |
EP0382567B1 (en) * | 1989-02-10 | 1996-05-29 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
JP2531534B2 (ja) * | 1989-05-26 | 1996-09-04 | 三菱電機株式会社 | 表示装置 |
JP2578984B2 (ja) * | 1989-07-06 | 1997-02-05 | 松下電器産業株式会社 | 映像信号変換回路 |
JP2906462B2 (ja) * | 1989-07-18 | 1999-06-21 | ソニー株式会社 | テレビジョン受信機 |
JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
CA2041819C (en) * | 1990-05-07 | 1995-06-27 | Hiroki Zenda | Color lcd display control system |
GB9015986D0 (en) * | 1990-07-20 | 1990-09-05 | Philips Electronic Associated | Image display |
DE69212076T2 (de) * | 1991-07-19 | 1997-01-30 | Philips Electronics Nv | Mehrnormwiedergabeanordnung |
-
1991
- 1991-09-05 DE DE4129459A patent/DE4129459A1/de not_active Withdrawn
-
1992
- 1992-08-26 EP EP92918425A patent/EP0603226B1/de not_active Expired - Lifetime
- 1992-08-26 WO PCT/EP1992/001954 patent/WO1993005497A1/de active IP Right Grant
- 1992-08-26 DE DE59204522T patent/DE59204522D1/de not_active Expired - Lifetime
- 1992-08-26 ES ES92918425T patent/ES2082497T3/es not_active Expired - Lifetime
- 1992-08-26 JP JP5504901A patent/JPH07501626A/ja active Pending
- 1992-08-26 KR KR1019940700712A patent/KR100256841B1/ko not_active IP Right Cessation
- 1992-09-01 MY MYPI92001563A patent/MY111957A/en unknown
- 1992-09-02 CN CN92110261A patent/CN1030806C/zh not_active Expired - Lifetime
-
1996
- 1996-06-27 HK HK113296A patent/HK113296A/xx not_active IP Right Cessation
-
1997
- 1997-07-26 US US08/926,751 patent/US6121941A/en not_active Expired - Lifetime
-
2003
- 2003-06-25 JP JP2003181595A patent/JP3727631B2/ja not_active Expired - Lifetime
-
2005
- 2005-01-04 JP JP2005000236A patent/JP3853819B2/ja not_active Expired - Lifetime
-
2006
- 2006-07-19 JP JP2006197381A patent/JP2006301667A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO1993005497A1 (de) | 1993-03-18 |
EP0603226A1 (de) | 1994-06-29 |
JP2004046176A (ja) | 2004-02-12 |
JPH07501626A (ja) | 1995-02-16 |
JP2006301667A (ja) | 2006-11-02 |
JP2005165346A (ja) | 2005-06-23 |
JP3853819B2 (ja) | 2006-12-06 |
ES2082497T3 (es) | 1996-03-16 |
EP0603226B1 (de) | 1995-11-29 |
CN1070276A (zh) | 1993-03-24 |
DE4129459A1 (de) | 1993-03-11 |
MY111957A (en) | 2001-03-31 |
US6121941A (en) | 2000-09-19 |
HK113296A (en) | 1996-07-05 |
DE59204522D1 (de) | 1996-01-11 |
CN1030806C (zh) | 1996-01-24 |
KR100256841B1 (ko) | 2000-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090225088A1 (en) | Display controller, graphics processor, rendering processing apparatus, and rendering control method | |
JP2573925B2 (ja) | 画像ハ−ドコピ−作成装置 | |
US5880707A (en) | Display control apparatus and method | |
JP3203650B2 (ja) | テレビジョン信号受信機 | |
JPH09307832A (ja) | 画面比変換装置及び方法 | |
JP2006301667A (ja) | マトリクスディスプレイの制御装置 | |
US20040183945A1 (en) | Image processor with frame-rate conversion | |
JP2000221952A (ja) | 画像表示装置 | |
JPH02312380A (ja) | 表示装置 | |
JP2001057654A (ja) | 高感度撮像装置 | |
KR100192949B1 (ko) | 투사형 화상표시시스템의 순차주사변환장치 | |
JP3587539B2 (ja) | 複数の画像フレームを含む画像クリップを表示するための方法および装置 | |
JPH08171364A (ja) | 液晶駆動装置 | |
JP2548017B2 (ja) | 倍速変換装置 | |
JP3331227B2 (ja) | 撮像装置 | |
JP2603689Y2 (ja) | テレビジョン受像機 | |
JPH11308535A (ja) | 撮像装置 | |
KR100280848B1 (ko) | 비디오 주사방식 변환회로 | |
JPH02131685A (ja) | ハードコピー方式 | |
JP3244422B2 (ja) | 走査線変換回路 | |
KR910001168B1 (ko) | 프레임 메모리를 이용한 텔레비젼의 미러 화면회로 | |
JPH02254883A (ja) | ノンインタレース縮小表示変換器 | |
JPS62145975A (ja) | 画像表示装置 | |
JPH07327204A (ja) | レーダ映像変換装置およびレーダ映像記録方法 | |
JPS63680A (ja) | マルチウインドウ表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050104 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050117 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |