KR100256841B1 - 매트릭스 디스플레이의 제어장치 및 방법 - Google Patents

매트릭스 디스플레이의 제어장치 및 방법 Download PDF

Info

Publication number
KR100256841B1
KR100256841B1 KR1019940700712A KR19940700712A KR100256841B1 KR 100256841 B1 KR100256841 B1 KR 100256841B1 KR 1019940700712 A KR1019940700712 A KR 1019940700712A KR 19940700712 A KR19940700712 A KR 19940700712A KR 100256841 B1 KR100256841 B1 KR 100256841B1
Authority
KR
South Korea
Prior art keywords
matrix display
line
lines
video signal
image
Prior art date
Application number
KR1019940700712A
Other languages
English (en)
Inventor
강올프 히르츠
Original Assignee
루엘랑 브리지뜨
도이체 톰손-브란트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6439869&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100256841(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 루엘랑 브리지뜨, 도이체 톰손-브란트 게엠베하 filed Critical 루엘랑 브리지뜨
Application granted granted Critical
Publication of KR100256841B1 publication Critical patent/KR100256841B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers

Abstract

매트릭스를 제어하는 방법 및 장치.
본 발명은 비(ft/Za)를 줄이는 작업을 해결하는 것이고, ft는 신호처리를 위한 클럭주파수이고 Za는 매트릭스 디스플레이에 도시된 라인의 수를 나타낸다.
본 발명에 따라, 전송비디오 신호가 정보를 포함하고 있지 않은 시간 주기속에 매트릭스 디스플레이의 트리거를 위한 신호처리 알고리즘을 실행시키기 위해 시간주기를 늘리는 것이 제안된다.
본 발명은 바람직하게는 LCD 디스플레이를 트리거하기 위해 사용될 수 있다.

Description

매트릭스 디스플레이의 제어 장치 및 방법
본 발명은 화상 정보를 가지는 전송 비디오 신호의 활성 부분이 상기 활성 부분에 포함된 미리 결정된 화상 정보의 밀도와 상기 전송된 비디오 신호의 활성 부분의 기간에 대응하는 제1 속도로 주사 및 저장되며 디스플레이될 화상 정보의 밀도와 디스플레이를 위해 이용가능한 시간으로부터 얻어지는 제2속도로 판독되는, 다수의 화소를 가진 매트릭스 디스플레이 제어 방법 및 장치에 관한 것이다.
화상 재생을 위하여 음극선관 뿐만 아니라 소위 매트릭스 표시장치, 다시말해서 매트릭스 디스플레이가 사용된다는 것은 공지된 사실이다. 이들 표시장치는 액정 디스플레이(LED), 플라즈마 디스플레이 등으로써 구성될 수 있다.
매트릭스 디스플레이는 M*N 화상 요소, 소위 화소의 배열로 구성된다. 여기서, M은 라인당 화소수이고, N은 라인수이다.
화소의 트리거(제어)는 통상적으로 라인 단위로 수행된다. 즉, 화상라인의 정보를 가진 아날로그 비디오 신호는 우선 M회 주사된다.
또한, M주사값은 이전 신호처리로부터 이미 이용가능하다는 것이 생각될 수 있다.
주사값은 모든 M 주사값이 디스플레이 라인을 트리거하기 위해 동시에 이용될 수 있도록 직렬-병렬 변환된다. 적절한 디스프레이 라인이 어드레싱되고, 그 결과 병렬로 이용가능한 주사값은 적절한 디스플레이 라인에 기록될 수 있다.
특히 전술한 직병렬 변환을 수행하고 매트릭스 디스플레이를 제어하는 신호처리장치를 트리거하기 위한 클럭 주파수(ft)는 라인마다 디스플레이 될 화소의 수(M')에 의존한다.
ft=M'/Tza (1)
Tza은 한 라인내에 디스플레이될 비디오 신호의 기간이다.
본 발명의 목적은 다음과 같은 비를 줄이는데 있다.
ft/Za (2)
여기서, ft는 신호처리 및 매트릭스 디스플레이 제어를 위한 클럭 주파수이며, Za는 디스플레이될 라인의 수를 나타낸다.
이는 디스플레이될 라인의 수(Za)가 미리 결정되어 있을때 클럭 주파수(ft)가 감소하거나, 또는 클럭 주파수(ft)가 미리 결정되어 있을때 라인의 수(Za)가 증가한다는 것을 의미한다.
ft 및 Za 둘다는 식(2)으로 주어진 비가 감소되도록 변형될 수 있다는 것이 생각될 수 있다.
본 발명의 목적은 화상 정보를 가지는 전송 비디오 신호의 활성 부분이 상기 활성 부분에 포함된 미리 결정된 화상 정보의 밀도와 상기 전송된 비디오 신호의 활성 부분의 기간에 대응하는 제1 속도로 주사 및 저장되며 디스플레이될 화상 정보의 밀도와디스플레이를 위해 이용가능한 시간으로 부터 얻어지는 제2속도로 판독되는 다수의 화소를 가진 매트릭스 디스플레이 제어 방법에 있어서, 상기 디스플레이될 화상 정보의 밀도가 제어될 화소의 수에 의해 결정되도록 한 방법 및 장치에 의해 달성된다.
본 발명에 따르면, 송신기 또는 저장수단으로부터 전송된 비디오 신호가 화상정보를 포함하지 않는 기간까지 매트릭스 디스플레이를 제어하는 신호처리 알고리즘을 수행하는 기간을 연장하는 것이 제안된다. 이 기간은 바람직하게는 수평 소거기간, 수직 소거기간 및/또는 과기록 기간일 것이다.
상기 내용에서, 신호처리는 특히 비디오 신호의 처리 및 매트릭스 디스플레이의 제어로 이해된다.
본 발명은 다음 사항에 기초한다.
지금까지 텔레비젼 장치, 모니터등과 같은 통상적인 화상 재생 장치에 사용된 음극선관과 같은 음극선관을 트리거하기 위해서는 각각의 개별 화상라인을 주사한 후에 전자빔이 다음 화상라인의 시작지점까지 되돌아가야 했다. 이러한 피이드백은 임의의 기간을 요구한다. 이러한 이유로 인해, 수평 소거기간은 디스플레이될 화상이 유도되는 활성 비디오 신호가 디스플레이되지 않는 각 라인내에 제공된다.
더욱이, 음극선관을 트리거하기 위해서는 각 화상의 최종 라인을 주사한 후에 전자빔이 제1라인의 시작지점으로 옮겨져야 한다. 이를 위해 요구되는 시간은 수직 소거기간으로 지정되며 비-가시적 플라이백(non-visible flyback)라인에 의해 처리될 비디오 신호에서 고려된다.
더욱이, 음극선관에 있어서 수평 및 수직방향의 과기록은 제조공정에서 초래된 허용오차, 에이징등 때문에 발생하므로, 디스플레이될 화상영역은 수평 및 수직 양방향에서 감소된다.
상기와 반대로, 매트릭스 디스플레이를 트리거할 때 수평 및 수직 소거기간을 고려하는 것은 필수적인 것이 아니다.
따라서, 이들 기간은 앞서 언급된 신호 처리 알고리즘에 이용될 수 있고 이와 연관된 클럭 주파수는 감소될 수 있다.
한편으로, 이와 같은 클럭 주파수의 감소는 신호처리를 위한 디지탈 및 아날로그 성분에 대한 요구가 감소될 수 있으며 높은 주파수 섭동방사가 또한 줄어들 수 있는 잇점을 가진다.
다른 한편으로, 디스플레이될 라인의 수(Za)는 클럭 주파수(ft)를 증가시키지 않고 증가될 수 있다.
본 발명의 특징, 장점 및 상세한 설명은 도면에 의해 다음 실시예에서 기술된다.
도 1은 통상적인 칼라 비디오 신호의 진행을 나타내는 도면.
도 2는 종래의 상태에 따른 일시적인 화상구축을 나타내는 도면.
도 3은 본 발명의 장치에 따른 제1실시예를 나타낸 도면.
도 4는 본 발명의 장치에 따른 제2실시예를 나타낸 도면.
도 5는 제2실시예에 따른 일시적 화상구축을 나타낸 도면.
도 6은 제2실시예에 따른 심볼 저장 및 판독과정을 나타낸 도면.
도 1은 활성 구간(11) 및 비활성 구간(12)으로 이루어진 비디오 화상라인(10)의 진행을 도시한다. 라인(10)의 전체 구간은 Tz이며, Tz중에서 활성구간(11)은 기간(Tza)을 점유한다.
도 2는 라인 격행 신호를 사용한 비디오 화상 또는 각 필드의 시간적인 파형을 도시한다. 이는 라인의 전체수(Z)로 구성되며, 라인의 전체 수 Z중 Za는 활성 라인, 즉 화상정보를 포함한다.
각각의 이들 라인은 도 1에 심볼로 도시된 것과 같이 진행한다고 가정하자. 각 라인의 기간은 Tz이다. 만일 이러한 라인이 단순히 화상정보를 포함하는 것으로써 고려된다면, 라인의 수는 Za가 되면 활성 라인의 전송을 위한 시간 길이는 Tza이다.
도 2에서 단순하게 해칭되고 다음과 같은 차이, 즉 Tz-Tza(3)가 생기는 기간에서는 다음 라인의 시작지점으로의 전자빔의 피이드백이 전자빔관을 가진 화상재생장치에서 수행된다.
도 2에서 크로스 해칭되고 다음과 같은 차이, 즉 Tb-Tba(4)가 생기는 기간에서, 제1라인의 시작지점으로의 전자빔의 피이드백이 전자빔관을 가진 화상재생장치에서 수행된다.
도 2에 표시된 라인은 또한 도 1에 도시된 라인과는 다른 과정을 따를 수 있다. 필수적인 요소는 활성 구간 이외에 비활성 구간이 제공된다는 것이며, 비활성 구간은 각 텔레비젼 표준에 따라, "동기", "버스트(burst)"등과 같은 동기화 임펄스를 포함할 수 있다.
도 3은 제1실시예에 따른 장치가 도시되어 있다. 화상원(13)은 기록수단 또는 송신기로부터 전송되는 신호를 처리하며, 예를 들어 수신기, 칼라 디코더 및 아날로그-디지탈 변환기를 포함하며, 비디오 신호를 라인 메모리(14)의 데이타 입력에 라인 단위로 제공한다. 라인 메모리(14)는 제1제어입력(15) 및 제2제어입력(16)을 포함한다.
제1제어입력(15)에서는 제1라인제어신호(S1)가 제공되며, 이 제1라인제어신호(S1)를 통해서 비디오 라인 데이타의 저장(기록)이 제어된다. 제2제어입력(16)에서는 제2라인제어신호(S2)가 제공되며, 이 제2라인제어신호(S2)를 통해 비디오 라인 데이타의 판독이 제어된다.
라인 메모리(14)로부터 판독된 신호는 신호처리장치(17)에 전송된다. 신호처리장치(17)에 의해 처리되는 신호는 라인 직-병렬 변환기(18)에 전송되고, 라인 직-병렬 변환기의 출력은 매트릭스 디스플레이(19)를 라인 단위로 트리거한다.
전술한 바와 같이 빔의 피이드백을 위한 기간이 매트릭스 디스플레이를 트리거하기 위해 제공될 필요가 없다는 사실로 인해, 도 2에 단순하게 해칭된 기간은 매트릭스 디스플레이를 트리거할 때 신호처리 알고리즘을 실행하고 매트릭스 디스플레이(19)를 트리거하기 위해 추가로 사용될 수 있다.
단지 수평 소거기간(Tz-Tza)을 이용함으로써, 화상처리 알고리즘을 위해 추가로 이용될 수 있는 시간은 다음 인자, 즉 1.23보다 작거나 동일한 k1만큼 연장될 수 있다.
매트릭스 디스플레이(19)를 제어하기 위해서, 라인당 초기 시간(Ti)이 또한 고려되야 한다. 따라서, 한 라인을 판독, 처리 및 디스플레이를 하기 위해 이용될 수 있는 구간(Tza*)은 다음과 같다.
Tza*〈=Tz-Ti (5)
디스플레이될 라인당 화소의 수(m')는 본 실시예에서는 매트릭스 디스플레이의 기하학적 형태에 의해 결정된 라인당 화소의 수(M)와 동일하다.
결과적으로, 제1라인 제어신호(S1)는 제1클럭 주파수(ft)를 가지며, 이 제1 클럭 주파수의 값은 다음과같이 얻어진다.
ft=M/Tza (6)
제2라인제어신호(S2)는 제1감소된 클럭 주파수(ft')을 가지며, 이 클럭 주파수(ft')의 값은 다음과 같이 얻어진다.
ft'=M/Tza* (7)
또는, 각각
ft'=ft/K1, 즉 Tza*=Tza*K1 (8)
따라서, 매트릭스 디스플레이(19)를 트리거하기 위해 스테이지(17, 18)에서 요구되는 클럭 주파수는 디스플레이될 라인의 수(Za)가 동일한 경우에 작다.
제2실시예의 장치는 도 4에 도시되어 있다. 도 3에 기술된 제1실시예에서와 같은 기능을 수행하는 수단은 도 4에서 동일 부호로 표시되며, 이들 수단은 단지 본 발명을 이해하는데 필요한 경우에만 기술될 것이다.
화상원(13)은 그것의 출력신호를 화상 메모리(20)에 전송하고, 화상 메모리( 20)는 제1제어입력(21) 및 제2제어입력(22)을 포함한다.
제1제어입력(21)에서는 비디오 화상 데이타의 저장(기록)을 제어하는 제1화상제어신호(S1')가 제공된다. 제2제어입력(22)에서는 비디오 화상 데이타의 판독을 제어하는 제2화상제어신호(S2')가 제공된다.
여러 버전이 제어신호(S1', S2')의 진행을 통해 실현될 수 있다.
수평 및 수직 소거기간이 둘다 고려되는 경우, 33%까지, 즉 1.33보다 작거나 동일한 인자 k2에 대응하게 신호처리를 위해 이용가능한 시간을 연장할 수 있다.
이를 이루기 위해, 화상원(13)에 의해 출력된 활성 신호는 제1화상제어신호( S1')에 의해 제어되는 방식으로, 다음과 같은 값으로 화상 메모리(20)에 기록된다:
ft=M/Tza(6)에 대응하는 클럭 주파수(ft) 및 fz=Z/Tb(10)에 대응하는 라인 주파수fz.
여기서, 화상 기간은 Tb=1/fB이고, fB는 화상 주파수(통상 50 또는 각 60Hz)이다.
이제 화상 데이타의 판독은 제2화상제어신호(S2')에 의해 제어되는 방식으로 수직 소거기간까지 연장된다.
Za 라인을 디스플레이하기 위하여 이용될 수 있는 시간은 다음과 같이 Tba'으로 표현된다.
Tba〈=Tba'〈Tb (11)
Za라인을 디스플레이하기 위한 시간이 증가됨에 따라, 라인 주파수는 감소된다.
화상정보를 가진 라인의 수(Za)가 비디오 신호(도 2 참조)에 의해 전송된 라인의 전체수(Z)보다 적기 때문에, 디스플레이될 라인의 연장된 기간(Tz')은 다음과 같다.
Tz'=Tba'/Za (9)
따라서, 감소된 라인 주파수(ft')는 다음과 같다.
fz'/=1/Tz' (12)
한 라인의 매트릭스 디스플레이를 트리거하기 위해, 전체 이용가능한 라인구간( Tza*)은 다음과 같다.
Tza'〈=Tz'-Ti (13)
본 실시예에서 적절히 감소된 클럭 주파수(ft')는 다음과 같다.
ft'=M/Tza' (14)
감소된 클럭 주파수(ft')는 감소된 라인 주파수(fz')의 전체 수 곱이라는 것에 주목해야 한다.
제2실시예에 따른 화상구축은 도 5에 도시되어 있다.
각 라인(10)의 활성 구간(11)(도 1 참조)과 화상정보를 가진 라인의 수(Za)로부터 얻어지는 화상정보에 대해서는, 거의 원래의 전체 화상기간(Tb)이 이용가능하다는 것을 알 수 있다.
시간(Tb)(해칭된 범위 그리고 해칭되지 않은 범위의 전체 프레임 영역에 대응함)은 도 2 및 도 5에서와 같다는 것에 유의해야 한다.
시간(TB')이 라인의 짝수(TB/Tz')로 강제적으로 분할될 필요가 없다는 것을 도 5로부터 알 수 있다.
본 실시예의 변형예로써, 수직 소거기간(Z-Za)(도 2 참조)이 고려되었다. 따라서, 신호처리 알고리즘에 이용가능한 시간(Tza*)은 종래의 시스템의 시간에 비해 1.09보다 작거나 동일한 k3만큼 증가한다. 여기서, k3은 다음과 같은 관계식을 가진다.
TZ+=Tz*k3 (15)
이로부터 대응 클럭 주파수(ft+)는 다음과 같이 표현될 수 있다.
t+ft/k3 (16)
이러한 변형예에서, 제1화상제어신호(S1')는 클럭 주파수(ft)로 변조되고, 제2화상제어신호(S2')는 감소된 클럭 주파수(ft+)로 변조된다.
만일 음극선관에서 화상영역의 과기록을 통해 손실된 화상영역이 무시된다면, 감소된 화상내용에 대해서 훨씬 긴 시간이 매트릭스 디스플레이(19)를 트리거하는데 이용될 수 있고, 따라서 클럭 주파수의 추가 감소가 가능하다.
도 6은 도 4의 화상 메모리(20)에 대한 저장 및 판독 과정을 심볼로 도시한다.
전술한 바와 같이, 저장은 판독보다 높은 주파수로 수행된다. 화상정보는 전체 화상기간(Tb)동안 활성 화상기간내에서만 디스플레이되고, 또한 저장된다.
인자 K2=1.33만큼 클럭 주파수가 감소된 시스템에서의 활성 화상기간은 도 2에서 해칭되지 않은 영역에 대응하는 시간으로 이해된다.
대조적으로, 판독은 특히 초기 시간(Ti)을 고려할 때 본질적으로 거의 전체 화상기간(Tb)에 대응할 수 있는 기간동안 일어난다.
화상 메모리에서 요구되는 크기는 화상표현이 수직방향으로 연장된 영역에 의존한다. 이 영역은 다음과 같다.
[Tb-Tba]
575개의 활성 라인을 가진 순행 625-라인 시스템을 기본으로 할 때 이는 약 50라인까지 저장될 최대 영역에 대응한다.
다른 실시예는 전술한 실시예에서 기술되었던 정도까지 감소되지 않은 클럭 주파수(ft)를 제공한다. 그러나, 대신에, 화상 메모리(20)에 저장된 비디오 정보는, 화상정보를 포함하는 라인의 수(Za)와 비교할때, 라인수(Za)의 수직 상향 보간에 대응하는 많은 수의 라인을 통해 디스플레이될 수 있고, 따라서, 예를 들어, 화상정보를 포함한 활성 비디오 화상은 동일 클럭 주파수를 사용해서 메모리(20)에 기록되거나 판독될 수 있다.
빔 피이드백에 대한 기간은 스테이지(23, 24)에 의해 처리 뿐만아니라 매트릭스 디스플레이(19)를 통해 디스플레이하기 위해 추가로 이용될 수 있다. 이들 기간은 관련된 텔레비젼 표준에 의해 제공되는 라인보다 더 많은 매트릭스 디스플레이의 라인을 트리거하기 위하여 사용될 수 있어서, 가시 라인 구조를 감소시킬 수 있다.
화상 왜곡을 감소시키거나 방지하기 위하여, 디스플레이될 화상은 예를 들어 확장된 수평 크기를 가진다. 따라서, 매트릭스 디스플레이(19)의 수평이상을 넘어서는 부분은 절단될 수 있다(깍여진다).
다음 응용이 또한 생각될 수 있다.
예를 들어 560개의 라인을 가진 매트릭스 디스플레이를 사용하고 대략 482개 활성 라인을 사용하여 M 표준(노름)(미국표준)에 따른 비디오 화상을 처리할 때, 560라인까지 디스플레이될 화상을 확장하는 것이 가능하다.
이 결과는 라인구조가 보다 덜 가시적이고, 또한 이용가능한 많은 수의 라인을 가진 매트릭스 디스플레이가 좀더 잘 이용될 수 있다는 것이다. 디스플레이에서 최대 라인수에 의해 구성된 광학을 사용할 때, 전체 매트릭스 디스플레이의 트리거를 통해서 광효율을 증가시킬 수 있다.
전술한 실시예와 다른 실시예는 다음과 같은 변형 중 적어도 하나를 포함한다.
-매트릭스 디스플레이(19)를 간접적으로 트리거하기 위해 저장수단은 시간적으로 "확장된 화상"을 저장하며, 이 저장수단으로부터 판독된 정보는 매트릭스 디스플레이(19)를 트리거하는 역할을 한다;
-디스플레이될 화소의 수(M')는 매트릭스 디스플레이(19)의 기하학적 형태에 의해 사전결정된 라인당 화소의 수(M)와 일치하지 않는다. 대신에, 라인 또는 각각 화상 메모리로의 비디오 신호를 저장 및/또는 판독은 저해상도로 수행될 수 있다. 이렇게 얻어진 화상 정보를 사용하면, 매트릭스 디스플레이(19)의 인접 화소는 매트릭스 디스플레이(19)가 그것의 전체 영역에 걸쳐 저해상도로 비디오 화상을 디스플레이하도록 공동으로 트리거될 수 있다. 더욱이, 화상정보가 예를 들어 화상(picture-in-picture)시스템의 경우에서처럼 매트릭스 디스플레이(19)의 일부에만 전송되는 것이 상상될 수 있다.
수직 해상도는 또한 유사하게 감소될 수 있다;
-단일 비디오 신호(또는 그의 일부분)를 저장하는 대신에, 다수의 비디오 화상이 저장될 수 있고, 사실상 다수의 매트릭스 디스플레이를 통해 디스플레이되거나 또는 저장될 수 있다;
-매트릭스 디스플레이를 직접적으로 트리거하는 대신에, 간접 트리거 또한 가능하다. 여기에서 직접 트리거는 비디오 신호 "온-라인"에 의해 전송된 화상정보를 디스플레이하는 것으로 이해된다. 간접 트리거에서는 메모리(14 또는 20)에 화상 정보를 기록한 다음에 매트릭스 디스플레이(19)의 트리거가 수행된다.

Claims (6)

  1. 화상 정보를 가지는 전송 비디오 신호의 활성 부분이 상기 활성 부분에 포함된 미리 결정된 화상 정보의 밀도와 상기 전송된 비디오 신호의 활성 부분의 기간에 대응하는 제1속도로 주사 및 저장되며 디스플레이될 화상 정보의 밀도와 디스플레이를 위해 이용가능한 시간으로부터 얻어지는 제2속도로 판독되는, 다수의 화소를 가진 매트릭스 디스플레이 제어 방법에 있어서, 상기 디스플레이될 화상 정보의 밀도는 제어될 화소의 수에 의해 결정되며, 상기 매트릭스 디스플레이의 제어 라인의 수는 상기 전송 비디오 신호의 라인의 수보다 많은 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 전송된 비디오 신호는 M-노름(US-노름)에 대응하는 것을 특징으로 하는 방법.
  3. 제1항 또는 2항에 있어서, 상기 제어될 매트릭스 디스플레이의 라인수는 560개인 것을 특징으로 하는 방법.
  4. 화상정보를 가지는 화상원(13)으로부터 전송된 비디오 신호의 활성부분이 상기 활성부분에 포함된 미리결정된 화상정보의 밀도와 상기 전송된 비디오 신호의 활성부분의 기간에 대응하는 제1속도로 미리 결정된 제1제어신호(S1)에 의해 저장되고 디스플레이될 화상 정보의 밀도와 디스플레이를 위해 이용가능한 시간으로부터 얻어지는 제2속도로 미리 결정된 제2제어신호에 의해 판독되도록 하는 저장수단(14, 20)을 포함하는 매트릭스 디스플레이(19) 제어장치에 있어서, 상기 매트릭스 디스플레이의 제어된 라인의 수가 전송된 비디오 신호의 라인 수보다 많도록 상기 디스플레이될 화상 정보를 처리하는 신호처리장치(17)를 포함하며, 상기 디스플레이될 화상 정보의 밀도는 제어될 화소의 수에 의해 결정되는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 전송된 비디오 신호는 M-노름(US-노름)에 대응하는 것을 특징으로 하는 장치.
  6. 제4항 또는 제5항에 있어서, 상기 제어될 매트릭스 디스플레이의 라인 수는 560개인 것을 특징으로 하는 장치.
KR1019940700712A 1991-09-05 1992-08-26 매트릭스 디스플레이의 제어장치 및 방법 KR100256841B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEP4129459.9 1991-09-05
DE4129459A DE4129459A1 (de) 1991-09-05 1991-09-05 Verfahren und vorrichtung zur ansteuerung von matrixdisplays
PCT/EP1992/001954 WO1993005497A1 (de) 1991-09-05 1992-08-26 Verfahren und vorrichtung zur ansteuerung von matrixdisplays

Publications (1)

Publication Number Publication Date
KR100256841B1 true KR100256841B1 (ko) 2000-05-15

Family

ID=6439869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940700712A KR100256841B1 (ko) 1991-09-05 1992-08-26 매트릭스 디스플레이의 제어장치 및 방법

Country Status (10)

Country Link
US (1) US6121941A (ko)
EP (1) EP0603226B1 (ko)
JP (4) JPH07501626A (ko)
KR (1) KR100256841B1 (ko)
CN (1) CN1030806C (ko)
DE (2) DE4129459A1 (ko)
ES (1) ES2082497T3 (ko)
HK (1) HK113296A (ko)
MY (1) MY111957A (ko)
WO (1) WO1993005497A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093380B2 (ja) * 1996-04-17 2008-06-04 三星電子株式会社 表示モードの変換機能を有する液晶表示装置
KR100205009B1 (ko) 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
EP1568002A1 (en) * 2002-11-08 2005-08-31 Koninklijke Philips Electronics N.V. Circuit for driving a display panel
JP4152934B2 (ja) * 2003-11-25 2008-09-17 シャープ株式会社 表示装置及びその駆動方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227296A (ja) * 1984-04-25 1985-11-12 シャープ株式会社 表示制御方式
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
JPS60257683A (ja) * 1984-06-01 1985-12-19 Sharp Corp 液晶表示装置の駆動回路
JPH084340B2 (ja) * 1985-08-07 1996-01-17 セイコーエプソン株式会社 インタ−フエイス装置
JPS62218943A (ja) * 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
JPH0782306B2 (ja) * 1986-05-30 1995-09-06 株式会社日立製作所 ビデオインターフェース方法及び装置
GB8728434D0 (en) * 1987-12-04 1988-01-13 Emi Plc Thorn Display device
JP2508673B2 (ja) * 1986-12-17 1996-06-19 ソニー株式会社 表示装置
DE3720353A1 (de) * 1987-06-19 1989-01-05 Online Tech Datenuebertragungs Verfahren und schaltungsanordnung zur ansteuerung einer bildwiedergabeeinrichtung
EP0295690B1 (en) * 1987-06-19 1994-11-30 Kabushiki Kaisha Toshiba Display area control system for plasma display apparatus
JP2892010B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
EP0382567B1 (en) * 1989-02-10 1996-05-29 Sharp Kabushiki Kaisha Liquid crystal display device and driving method therefor
JP2531534B2 (ja) * 1989-05-26 1996-09-04 三菱電機株式会社 表示装置
JP2578984B2 (ja) * 1989-07-06 1997-02-05 松下電器産業株式会社 映像信号変換回路
JP2906462B2 (ja) * 1989-07-18 1999-06-21 ソニー株式会社 テレビジョン受信機
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
GB9015986D0 (en) * 1990-07-20 1990-09-05 Philips Electronic Associated Image display
DE69212076T2 (de) * 1991-07-19 1997-01-30 Philips Electronics Nv Mehrnormwiedergabeanordnung

Also Published As

Publication number Publication date
JPH07501626A (ja) 1995-02-16
JP2006301667A (ja) 2006-11-02
JP2005165346A (ja) 2005-06-23
CN1030806C (zh) 1996-01-24
MY111957A (en) 2001-03-31
EP0603226A1 (de) 1994-06-29
CN1070276A (zh) 1993-03-24
JP3853819B2 (ja) 2006-12-06
DE4129459A1 (de) 1993-03-11
WO1993005497A1 (de) 1993-03-18
JP2004046176A (ja) 2004-02-12
JP3727631B2 (ja) 2005-12-14
EP0603226B1 (de) 1995-11-29
ES2082497T3 (es) 1996-03-16
HK113296A (en) 1996-07-05
DE59204522D1 (de) 1996-01-11
US6121941A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
US5537128A (en) Shared memory for split-panel LCD display systems
EP0479508B1 (en) Video display apparatus including display device having fixed two-dimensional pixel arrangement
JP3266288B2 (ja) 表示装置およびその動作方法
EP0708553B1 (en) Ferroelectric liquid crystal display control apparatus and method
US6141055A (en) Method and apparatus for reducing video data memory in converting VGA signals to TV signals
JP3203650B2 (ja) テレビジョン信号受信機
KR100277311B1 (ko) 화상 표시 장치 및 화상 표시 방법
KR19990036087A (ko) 연결 리스트 구조 온스크린 디스플레이
KR100256841B1 (ko) 매트릭스 디스플레이의 제어장치 및 방법
US20040183945A1 (en) Image processor with frame-rate conversion
JP2000206492A (ja) 液晶表示装置
JPH07240891A (ja) 空間光変調器を用いた表示装置のためのディジタル・メモリ
EP0721639B1 (en) Image reconstruction interface with interlaced video signal to non-interlaced video signal conversion for lcd
JPH02312380A (ja) 表示装置
KR930001650Y1 (ko) 자막정보 혼합회로
KR0152085B1 (ko) 화상 디스플레이 장치 및 영상 신호 처리 회로
KR100255440B1 (ko) 제어 기능 동기 방법 및 장치
JPH02709B2 (ko)
KR0123769B1 (ko) 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로
JP3587539B2 (ja) 複数の画像フレームを含む画像クリップを表示するための方法および装置
JPH02131685A (ja) ハードコピー方式
GB2262643A (en) Planar display driving circuit
KR100255242B1 (ko) 줌을 위한 영상신호 디스플레이장치
JPH0294879A (ja) 多画面表示装置
KR940005178A (ko) 범세계용 비데오테이프레코더의 화면스틸방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120206

Year of fee payment: 13

EXPY Expiration of term