JP3661979B2 - 出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置 - Google Patents
出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置 Download PDFInfo
- Publication number
- JP3661979B2 JP3661979B2 JP07452099A JP7452099A JP3661979B2 JP 3661979 B2 JP3661979 B2 JP 3661979B2 JP 07452099 A JP07452099 A JP 07452099A JP 7452099 A JP7452099 A JP 7452099A JP 3661979 B2 JP3661979 B2 JP 3661979B2
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- output
- parallel bit
- primary
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に多数個のデータ線出力を同時に比較する並列ビットテスト回路及びこれを用いた並列ビットテスト方法、及びその半導体メモリ装置に関する。
【０００２】
【従来の技術】
一般に、半導体メモリ装置は、ノーマル（normal）出力モードにおいて、データ感知増幅器（sense amplifier）等によって増幅されて出力されるデータの数と出力パッドの数とはほぼ同様である。しかし、同時に複数個のビットデータを出力してテストする並列ビットテスト（Parallel Bit Test）モードの場合は、予め定まったマルチビット（multi-bit）に見合う分だけ内部的に入力する。その結果、正常動作時よりもはるかに多い書込ドライバとデータ感知増幅器とが動作することになる。しかし、実際に外部と入出力されるデータ数はビット構造によって決定されるので、並列ビットテストモードにおける出力データ数はノーマルモードと等しい。したがって、並列ビットテストモードで内部的に動作する動作ビット数と外部入力されるビット数との間には多くの差が存在する。
【０００３】
これを解決するために、普通の半導体メモリ装置は並列ビットテスト回路を有する。図７に示されたような従来の並列ビットテスト回路においては、一本のカラム選択ラインで制御される複数個のデータが感知増幅器を介して出力される。出力されたデータから２個を選択してこれを１次比較する。そして、１次比較されたデータから２個を選択して２次比較し、また２個を選択して３次比較を行う。
【０００４】
【発明が解決しようとする課題】
ところが、このような比較は次々に拡張し続ける。図７の場合、１次比較されたデータに対する出力ドライバ761、763、765、767は別に存在する。そして、２次比較されたデータに対する出力ドライバ769、771も別に存在する。同じく、３次比較されたデータに対する出力ドライバ773も別に存在する。拡張された比較データに対しても同じく別の出力ドライバが存在する。そこで、従来の並列ビットテスト構造を有する半導体メモリ装置は、比較回数に見合う分だけの出力ドライバを具備する必要がある。
【０００５】
又、各出力ドライバより出力される信号は出力マルチプレクサ（MUX）へ送られるが、チップの構造により感知増幅器の出力と出力マルチプレクサとの間の距離は互いに異なっている。したがって、距離が長くなるにつれ、大きなサイズのドライバを具備する必要がある。これにより、従来の並列ビットテスト回路は、回路の設計にあたってレイアウト（layout）面積が広くなるという問題があった。
【０００６】
この結果、各出力ドライバに対する寄生容量が大きくなり、ノーマル入出力モードにおける速度の損失を招いてしまう。さらには、データ出力線に連結されるドライバの数が異なるがために、ノーマル入出力時にデータ間の速度差を招いてしまう。
【０００７】
上記した問題点を解決するために、本発明が果たそうとする技術的課題は、レイアウト面積を縮め、ノーマル入出力時のデータの出力速度を向上させるとともに、各出力データ間の出力速度の差を縮める並列ビットテスト回路及び並列ビットテスト方法、及びその半導体メモリ装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の第１の態様は、多数個のデータ線出力を同時に比較する並列ビットテスト回路である。本発明の並列ビットテスト回路は、ノーマル出力モードで、対応する前記データ線出力を対応するグローバル出力線へ伝送する多数個のノーマルドライバと、並列ビットテストモードで、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する比較回路と、前記比較回路に対応して具備され、前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも一本の前記グローバル出力線へ伝送するテストドライバとを具備することを特徴とする。
【０００９】
本発明の第２の態様は、多数個のデータ線出力を同時に比較する並列ビットテスト回路を有する半導体メモリ装置である。本発明の半導体メモリ装置は、複数個のデータ線出力を有するメモリセルアレイと、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する比較回路と、前記比較回路に対応して具備され、前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも一本の前記グローバル出力線へ伝送するテストドライバとを具備することを特徴とする。
【００１０】
本発明の第３の態様は、メモリセルアレイのデータ線出力を同時に比較する並列ビットテスト方法に関するものである。本発明の並列ビットテスト方法は、（A）前記セルアレイよりデータを出力する段階と、（B）ノーマル出力モードか、それとも並列テスト出力モードかを判断する段階と、（C）ノーマル出力モードで、ノーマルドライバを介して前記データ線出力をグローバル出力線へ伝送する段階と、（D）並列ビットテストモードで、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する段階と、（E）少なくとも一つのテストドライバを使用する前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも１本の前記グローバル出力線へ伝送する段階と、（F）前記テストドライバを介して伝送されたデータを対応する前記グローバル出力線へ伝送する段階とを具備することを特徴とする。
【００１１】
好ましくは、前記段階（D）は、（D1）前記データ線出力から少なくとも２個ずつ選択して１次比較する段階と、（D2）ｎ＝１とする段階と、（D3）ｎ次並列ビットテストモードであるかを判断する段階と、（D4）ｎ次並列ビットテストモードの時、前記（E）段階を行う段階と、（D5）ｎ次並列ビットテストモードでない場合、ｎ次比較されたデータから少なくとも２個ずつ選択してｎ＋１次比較する段階と、（D6）前記（D5）段階を行った後、ｎ＝ｎ＋１にして再び前記（D3）段階を行う段階とを具備する。
【００１２】
【発明の実施の形態】
以下、添付の図面に基づいて、本発明の実施の形態をさらに詳細に説明する。ここで、各図面において同一の構成要素には同一の参照符号や数字が付してある。
【００１３】
図１は、本実施の形態の出力ドライバを共有する並列ビットテスト回路を概略的に示すブロック図である。図１は、説明の便宜上メモリセルアレイから８個のデータが出力される場合を例にしている。尚、出力されるデータの数は拡張できる。
【００１４】
図１を参照すれば、本実施の形態の並列ビットテスト回路は、ノーマルドライバ101、103、105、107、109、111、113、115と、比較回路117と、テストドライバ119、121、123、125とを具備する。メモリセルアレイ160からの８個のデータは、それぞれ対応する感知増幅器（図示せず）によって増幅され、データ線出力TDO0/TDOB0、TDO1/TDOB1、TDO2/TDOB2、TDO3/TDOB3、TDO4/TDOB4、TDO5/TDOB5、TDO6/TDOB6、TDO7/TDOB7となる。各ノーマルドライバ101、103、105、107、109、111、113、115は、ノーマル出力モードでは、対応する前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7をグローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7へ伝送する。
【００１５】
前記比較回路117は、並列ビットテストモードで、前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7を比較ビット数に応答して比較し、比較された信号を出力する。そして、前記テストドライバ119、121、123、125は、対応する前記比較回路117の出力信号を入力して、対応する前記グローバル出力線へ伝送する。
【００１６】
前記各ノーマルドライバ101、103、105、107、109、111、113、115は、ノーマル出力モードでは、対応する前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7を入力し、対応する前記グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7をドライビングする。そして、前記各ノーマルドライバ101、103、105、107、109、111、113、115は、並列ビットテストモードでは、前記データ線出力信号を対応する前記グローバル出力線へドライビングしない。
【００１７】
図２は、図１のノーマルドライバ101、103、105、107、109、111、113、115のうちの１つの回路例を示す図面である。
【００１８】
図２を参照すれば、本実施の形態のノーマルドライバは、スイッチング部201及びドライビング部203を具備する。前記スイッチング部201は、並列ビットテスト指示信号PBTに応じて制御される。そしてドライビング部203は、前記スイッチング部201の出力信号N202、N204に応じて駆動される。
【００１９】
前記ノーマルドライバの動作について具体的に説明すれば、並列ビットテストモードでは、前記並列ビットテスト指示信号PBTは"ハイ"レベルを有する。その結果、前記スイッチング部201は入力信号TDOiに応答しない。しかし、ノーマル出力モードでは、前記並列ビットテスト指示信号PBTは"ロー"レベルを有する。ノーマル出力モード、すなわち、前記信号PBTが"ロー"レベルにおいて、前記入力信号TDOiが"ハイ"レベルで、かつ反転入力信号TDOBiが"ロー"レベルであれば、前記スイッチング部201の出力信号N202，N204は共に"ロー"レベルとなり、前記ノーマルドライバの出力FDIOiは"ハイ"レベルとなる。
【００２０】
ここで、前記各ノーマルドライバの入力信号は、それぞれ前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7と連結される。そして、各前記ノーマルドライバの出力信号は、それぞれ前記グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7に連結される。従って、ノーマル出力モードで、各ノーマルドライバは対応するデータ出力を対応するグローバル出力線へ伝送する。
【００２１】
図１をさらに参照すれば、前記比較回路117は、１次比較器127、129、131、133と、１次スイッチ135、137、139、141と、２次比較器143、145と、２次スイッチ147、149と、３次比較器151と、３次スイッチ159とを含む。前記１次比較器127は、前記TDO0と前記TDO1とを比較して１次比較された信号FCO0を出力する。前記１次比較器129は、前記TDO2と前記TDO3とを比較して１次比較された信号FCO1を出力する。前記１次比較器131は、前記TDO4と前記TDO5とを比較して１次比較された信号FCO2を出力する。前記１次比較器133は、前記TDO6と前記TDO7とを比較して１次比較された信号FCO3を出力する。そして、前記１次スイッチ135は、１次並列テストモードで前記FCO0を入力し、前記テストドライバ119の入力へ出力する。前記１次スイッチ137は、１次並列テストモードで前記FCO1を入力し、前記テストドライバ121の入力へ出力する。前記１次スイッチ139は、１次並列テストモードで前記FCO2を入力し、前記テストドライバ123の入力へ出力する。前記１次スイッチ141は、１次並列テストモードで前記FCO3を入力し、前記テストドライバ125の入力へ出力する。
【００２２】
前記２次比較器143は、前記FCO0と前記FCO1とを比較して２次比較された信号SCO0を出力する。前記２次比較器145は、前記FCO2と前記FCO3とを比較して２次比較された信号SCO1を出力する。前記２次スイッチ147は、２次並列テストモードで前記SCO0を入力し、前記テストドライバ119の入力へ出力する。前記２次スイッチ149は、２次並列テストモードで前記SCO1を入力し、前記テストドライバ123の入力へ出力する。
【００２３】
前記３次比較器151は、前記SCO0と前記SCO1とを比較して３次比較された信号TCOを出力する。前記３次スイッチ159は、３次並列テストモードで前記TCO0を入力し、前記テストドライバ123の入力へ出力する。
【００２４】
図３は、図１のスイッチ135、137、139、141、147、149、159のうちの一実施例を示す図面である。
【００２５】
図３を参照すれば、前記スイッチ135、137、139、141、147、149、159は、スイッチング部301及び伝送部303を具備する。前記スイッチング部301は、テスト次数制御信号FRPiが"ロー"レベルの時は、入力信号COiに応答する。そして、前記伝送部303は、並列テストビット数指示信号PBTXiが"ハイ"レベルとなるとき、前記スイッチング部301の出力信号DRIPi、DRIPBiを前記該当テストドライバへ伝送する。一方、前記スイッチング部301は、テスト次数制御信号FRPiが"ハイ"レベルの時は入力信号COiに応答しない。
【００２６】
図３のスイッチにおいて入力信号COiは該当比較器の出力信号と接続される。図３のスイッチにおいて出力信号DRIPi、DRIPBiは該当テストドライバの入力信号と接続される。そして、テスト次数制御信号FRPiは、前記スイッチの該当するテスト次数制御信号に接続される。そして、前記並列テストビット数指示信号PBTXiは、同時に比較されるテストビット数に対応して並列テストビット数指示信号と接続される。
【００２７】
まず、１次スイッチ137を例にして図３のスイッチを説明すれば、次の通りである。前記１次スイッチ137の入力信号COiは１次比較器129の出力信号FCO1と接続される。そして、前記１次スイッチ137の出力信号DRIPi、DRIPBiはテストドライバ121の入力信号DRIP1、DRIPB1と接続される。そして前記１次スイッチ137のテスト次数制御信号FRPiは１次並列テストモード指示信号FRPFCと接続される。そして前記１次スイッチ137の並列テストビット数指示信号PBTXiは４個のデータが並列に出力されることを示すPBTX4と接続される。
【００２８】
次に、２次スイッチ147を例にして説明すれば、次の通りである。前記２次スイッチ147の入力信号COiは２次比較器143の出力信号SCO0と接続される。そして前記２次スイッチ147の出力信号DRIPi、DRIPBiはテストドライバ119の入力信号DRIP0、DRIPB0と接続される。そして前記２次スイッチ147のテスト次数制御信号FRPiは２次並列テストモード指示信号FRPSCと接続される。そして前記２次スイッチ147の並列テストビット数指示信号PBTXiは２個のデータが並列に出力されることを示すPBTX2と接続される。
【００２９】
そして、３次スイッチ159の場合には、次の通りである。前記３次スイッチ159の入力信号COiは３次比較器151の出力信号TCOと接続される。そして前記３次スイッチ159の出力信号DRIPi、DRIPBiはテストドライバ123の入力信号DRIP2、DRIPB2と接続される。そして前記３次スイッチ159のテスト次数制御信号FRPiは３次並列テストモード指示信号FRPTCと接続される。そして前記３次スイッチ159の並列テストビット数指示信号PBTXiは１個のデータが出力されることを示すPBTX1と接続される。
【００３０】
前記１次、２次、３次の並列テストモード指示信号FRPFC、FRPSC、FRPTCは、それぞれ１回、２回、３回に亘って比較を行なうことを指示する信号である。
【００３１】
図４は、本実施の形態の並列テストビット数指示信号PBTXiの発生回路例を示す図面である。
【００３２】
図４を参照すれば、並列ビットテストモード、すなわち、前記並列ビットテスト指示信号PBTが"ハイ"レベルの時、チップの構造を示す信号Xiに応答して活性化する。すなわち、４個のデータを出力する信号X4が活性化すると、並列テストビット数指示信号PBTX4が活性化する。そして、２個のデータを出力する信号X2が活性化すると、並列テストビット数指示信号PBTX2が活性化する。そして、１個のデータを出力する信号X1が活性化すると、並列テストビット数指示信号PBTX1が活性化する。一方、前記並列ビットテスト指示信号PBTが"ロー"レベルの時、チップの構造を示す信号Xiには応答せず、PBTX1,2,4のいずれも活性化しない。
【００３３】
図５は、図１のテストドライバ119、121、123、125のうちの一実施例を示す図面である。
【００３４】
図１のテストドライバ119を例に取って説明すれば、次の通りである。図１のテストドライバ119は、入力端DRIPi、DRIPBiと、駆動部501と、ラッチ部503、505と、プリチャージ部507とを具備する。前記入力端DRIPi、DRIPBiは、前記比較回路117の出力信号DRIP0、DRIPB0に接続される。そして、前記駆動部501は、前記比較回路117の出力信号DRIP0及び反転出力信号DRIPB0に基づいて駆動される。そして前記ラッチ部503は、前記入力端DRIPiにより受信される前記比較回路117の出力信号DRIP0をラッチさせる。そして前記ラッチ部505は、前記入力端DRIPBiにより受信される前記比較回路117の反転出力信号DRIPB0をラッチさせる。そして前記プリチャージ部507は、前記入力端により受信される前記比較回路117の出力信号DRIP0及び反転出力信号DRIPB0をパワーアップに際してプリチャージさせる。そして前記テストドライバ119の出力信号FDIOiは、グローバル出力線FDIO0に接続される。
【００３５】
本実施の形態の並列ビットテスト回路においては、グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3に接続されるドライバの出力はいずれも１つのノーマルドライバ及び１つのテストドライバの出力と接続される。
【００３６】
前記グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3の信号は、出力マルチプレクサ（図示せず）を介して外部へ出力される。
【００３７】
さらに図１及び図７を参照すれば、本実施の形態は、従来の技術に対してレイアウト面積から利点を有する。つまり、図７の従来の技術に於いては、全体的に７個の出力ドライバが使われる反面、図１に示された本実施の形態例によると、４つのドライバを使って並列ビットテストを行うことができる。その結果、３つの出力ドライバに該当するレイアウト面積が縮まり得る。
【００３８】
図６は、本実施の形態の並列ビットテスト回路を利用する並列ビットテスト方法の手順例を示すフローチャートである。これを参照して並列ビットテスト方法を説明すれば、次の通りである。
【００３９】
まず、半導体メモリセルアレイよりデータを出力する（601）。そして、動作する半導体メモリ装置がノーマル出力モードか、それとも並列テスト出力モードかを判断する（603）。ノーマル出力モードでは、ノーマルドライバ101、103、105、107、109、111、113、115を介して、前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7をグローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7へ伝送する（605）。並列テスト出力モードのときは、比較回路117を介して前記データ線出力を比較する（607）。前記比較回路117で比較されたデータを比較される回数によらずに対応するテストドライバ119、121、123、125へ伝送する（609）。前記テストドライバを介して送られたデータを対応する前記グローバル出力線へ送る（611）。
【００４０】
前記ステップ607を具体的に説明すれば、次の通りである。
【００４１】
前記ステップ607では、前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7から２個ずつ選択して１次比較を行う（613）。並列ビットテストの次数を示す自然数ｎを１とする（615）。テストされている半導体装置がｎ次並列ビットテストモードであるかを判断し（617）、ｎ次並列ビットテストモードの時、前記ステップ609に進む。ｎ次並列ビットテストモードでない場合、ｎ次比較されたデータから２個ずつ選択して（ｎ＋１）次比較を行う（619）。ステップ619を行った後、ｎに１を足して（621）、前記ステップ617に戻る。
【００４２】
本発明は図面に示す一実施の形態例に基づいて説明されたが、これは単なる例示的なものに過ぎず、本技術分野における通常の知識を有した者なら、これより種々なる変形及び均等な他実施例が可能であることが理解できる筈である。例えば、本発明では、メモリセルアレイから８個のデータが出力され比較される場合が説明されている。しかし、本発明は、メモリセルアレイより出力されるデータ数を16、32、64個などに拡張したり、逆に4、2個などに縮小することができる。よって、本発明の真の技術的保護範囲は添付された請求範囲の技術的な思想によって定まるべきである。
【００４３】
【発明の効果】
本発明の並列ビットテスト回路及びこれを用いた並列ビットテスト方法、及びその半導体メモリ装置によると、出力ドライバの数を減らせることから、回路設計にあたってレイアウト面積が縮まる。さらに、ノーマル入出力時にデータの出力速度を向上させるとともに、各出力データ間の出力速度の差を縮める。
【図面の簡単な説明】
【図１】本実施の形態の出力ドライバを共有する並列ビットテスト回路を含む半導体メモリ装置を概略的に示すブロック図である。
【図２】図１のノーマルドライバ101、103、105、107、109、111、113、115のうちの一実施の形態例を示す図である。
【図３】図１のスイッチ135、137、139、141、147、149、159のうちの一実施の形態例を示す図である。
【図４】本実施の形態の並列テストビット数指示信号PBTXiの発生回路を示す図である。
【図５】図１のテストドライバ119、121、123、125のうち一の実施の形態例を示す図である。
【図６】本実施の形態の並列ビットテスト回路を利用する並列ビットテスト方法を示すフローチャートである。
【図７】従来の出力ドライバを共有する並列ビットテスト回路をを含む半導体メモリ装置を概略的に示すブロック図である。
【符号の説明】
101，103，105，107，109，111，113，115 ノーマルドライバ
117 比較回路
119，121，123，125 テストドライバ
TDO0/TDOB0，TDO1/TDOB1，TDO2/TDOB2，TDO3/TDOB3，TDO4/TDOB4，TDO5/TDOB5，TDO6/TDOB6，TDO7/TDOB7 データ線出力
TDO0，TDO1，TDO2，TDO3，TDO4，TDO5，TDO6，TDO7 データ線出力
FDIO0，FDIO1，FDIO2，FDIO3，FDIO4，FDIO5，FDIO6，FDIO7 グローバル出力線
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に多数個のデータ線出力を同時に比較する並列ビットテスト回路及びこれを用いた並列ビットテスト方法、及びその半導体メモリ装置に関する。
【０００２】
【従来の技術】
一般に、半導体メモリ装置は、ノーマル（normal）出力モードにおいて、データ感知増幅器（sense amplifier）等によって増幅されて出力されるデータの数と出力パッドの数とはほぼ同様である。しかし、同時に複数個のビットデータを出力してテストする並列ビットテスト（Parallel Bit Test）モードの場合は、予め定まったマルチビット（multi-bit）に見合う分だけ内部的に入力する。その結果、正常動作時よりもはるかに多い書込ドライバとデータ感知増幅器とが動作することになる。しかし、実際に外部と入出力されるデータ数はビット構造によって決定されるので、並列ビットテストモードにおける出力データ数はノーマルモードと等しい。したがって、並列ビットテストモードで内部的に動作する動作ビット数と外部入力されるビット数との間には多くの差が存在する。
【０００３】
これを解決するために、普通の半導体メモリ装置は並列ビットテスト回路を有する。図７に示されたような従来の並列ビットテスト回路においては、一本のカラム選択ラインで制御される複数個のデータが感知増幅器を介して出力される。出力されたデータから２個を選択してこれを１次比較する。そして、１次比較されたデータから２個を選択して２次比較し、また２個を選択して３次比較を行う。
【０００４】
【発明が解決しようとする課題】
ところが、このような比較は次々に拡張し続ける。図７の場合、１次比較されたデータに対する出力ドライバ761、763、765、767は別に存在する。そして、２次比較されたデータに対する出力ドライバ769、771も別に存在する。同じく、３次比較されたデータに対する出力ドライバ773も別に存在する。拡張された比較データに対しても同じく別の出力ドライバが存在する。そこで、従来の並列ビットテスト構造を有する半導体メモリ装置は、比較回数に見合う分だけの出力ドライバを具備する必要がある。
【０００５】
又、各出力ドライバより出力される信号は出力マルチプレクサ（MUX）へ送られるが、チップの構造により感知増幅器の出力と出力マルチプレクサとの間の距離は互いに異なっている。したがって、距離が長くなるにつれ、大きなサイズのドライバを具備する必要がある。これにより、従来の並列ビットテスト回路は、回路の設計にあたってレイアウト（layout）面積が広くなるという問題があった。
【０００６】
この結果、各出力ドライバに対する寄生容量が大きくなり、ノーマル入出力モードにおける速度の損失を招いてしまう。さらには、データ出力線に連結されるドライバの数が異なるがために、ノーマル入出力時にデータ間の速度差を招いてしまう。
【０００７】
上記した問題点を解決するために、本発明が果たそうとする技術的課題は、レイアウト面積を縮め、ノーマル入出力時のデータの出力速度を向上させるとともに、各出力データ間の出力速度の差を縮める並列ビットテスト回路及び並列ビットテスト方法、及びその半導体メモリ装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の第１の態様は、多数個のデータ線出力を同時に比較する並列ビットテスト回路である。本発明の並列ビットテスト回路は、ノーマル出力モードで、対応する前記データ線出力を対応するグローバル出力線へ伝送する多数個のノーマルドライバと、並列ビットテストモードで、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する比較回路と、前記比較回路に対応して具備され、前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも一本の前記グローバル出力線へ伝送するテストドライバとを具備することを特徴とする。
【０００９】
本発明の第２の態様は、多数個のデータ線出力を同時に比較する並列ビットテスト回路を有する半導体メモリ装置である。本発明の半導体メモリ装置は、複数個のデータ線出力を有するメモリセルアレイと、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する比較回路と、前記比較回路に対応して具備され、前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも一本の前記グローバル出力線へ伝送するテストドライバとを具備することを特徴とする。
【００１０】
本発明の第３の態様は、メモリセルアレイのデータ線出力を同時に比較する並列ビットテスト方法に関するものである。本発明の並列ビットテスト方法は、（A）前記セルアレイよりデータを出力する段階と、（B）ノーマル出力モードか、それとも並列テスト出力モードかを判断する段階と、（C）ノーマル出力モードで、ノーマルドライバを介して前記データ線出力をグローバル出力線へ伝送する段階と、（D）並列ビットテストモードで、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する段階と、（E）少なくとも一つのテストドライバを使用する前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも１本の前記グローバル出力線へ伝送する段階と、（F）前記テストドライバを介して伝送されたデータを対応する前記グローバル出力線へ伝送する段階とを具備することを特徴とする。
【００１１】
好ましくは、前記段階（D）は、（D1）前記データ線出力から少なくとも２個ずつ選択して１次比較する段階と、（D2）ｎ＝１とする段階と、（D3）ｎ次並列ビットテストモードであるかを判断する段階と、（D4）ｎ次並列ビットテストモードの時、前記（E）段階を行う段階と、（D5）ｎ次並列ビットテストモードでない場合、ｎ次比較されたデータから少なくとも２個ずつ選択してｎ＋１次比較する段階と、（D6）前記（D5）段階を行った後、ｎ＝ｎ＋１にして再び前記（D3）段階を行う段階とを具備する。
【００１２】
【発明の実施の形態】
以下、添付の図面に基づいて、本発明の実施の形態をさらに詳細に説明する。ここで、各図面において同一の構成要素には同一の参照符号や数字が付してある。
【００１３】
図１は、本実施の形態の出力ドライバを共有する並列ビットテスト回路を概略的に示すブロック図である。図１は、説明の便宜上メモリセルアレイから８個のデータが出力される場合を例にしている。尚、出力されるデータの数は拡張できる。
【００１４】
図１を参照すれば、本実施の形態の並列ビットテスト回路は、ノーマルドライバ101、103、105、107、109、111、113、115と、比較回路117と、テストドライバ119、121、123、125とを具備する。メモリセルアレイ160からの８個のデータは、それぞれ対応する感知増幅器（図示せず）によって増幅され、データ線出力TDO0/TDOB0、TDO1/TDOB1、TDO2/TDOB2、TDO3/TDOB3、TDO4/TDOB4、TDO5/TDOB5、TDO6/TDOB6、TDO7/TDOB7となる。各ノーマルドライバ101、103、105、107、109、111、113、115は、ノーマル出力モードでは、対応する前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7をグローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7へ伝送する。
【００１５】
前記比較回路117は、並列ビットテストモードで、前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7を比較ビット数に応答して比較し、比較された信号を出力する。そして、前記テストドライバ119、121、123、125は、対応する前記比較回路117の出力信号を入力して、対応する前記グローバル出力線へ伝送する。
【００１６】
前記各ノーマルドライバ101、103、105、107、109、111、113、115は、ノーマル出力モードでは、対応する前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7を入力し、対応する前記グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7をドライビングする。そして、前記各ノーマルドライバ101、103、105、107、109、111、113、115は、並列ビットテストモードでは、前記データ線出力信号を対応する前記グローバル出力線へドライビングしない。
【００１７】
図２は、図１のノーマルドライバ101、103、105、107、109、111、113、115のうちの１つの回路例を示す図面である。
【００１８】
図２を参照すれば、本実施の形態のノーマルドライバは、スイッチング部201及びドライビング部203を具備する。前記スイッチング部201は、並列ビットテスト指示信号PBTに応じて制御される。そしてドライビング部203は、前記スイッチング部201の出力信号N202、N204に応じて駆動される。
【００１９】
前記ノーマルドライバの動作について具体的に説明すれば、並列ビットテストモードでは、前記並列ビットテスト指示信号PBTは"ハイ"レベルを有する。その結果、前記スイッチング部201は入力信号TDOiに応答しない。しかし、ノーマル出力モードでは、前記並列ビットテスト指示信号PBTは"ロー"レベルを有する。ノーマル出力モード、すなわち、前記信号PBTが"ロー"レベルにおいて、前記入力信号TDOiが"ハイ"レベルで、かつ反転入力信号TDOBiが"ロー"レベルであれば、前記スイッチング部201の出力信号N202，N204は共に"ロー"レベルとなり、前記ノーマルドライバの出力FDIOiは"ハイ"レベルとなる。
【００２０】
ここで、前記各ノーマルドライバの入力信号は、それぞれ前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7と連結される。そして、各前記ノーマルドライバの出力信号は、それぞれ前記グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7に連結される。従って、ノーマル出力モードで、各ノーマルドライバは対応するデータ出力を対応するグローバル出力線へ伝送する。
【００２１】
図１をさらに参照すれば、前記比較回路117は、１次比較器127、129、131、133と、１次スイッチ135、137、139、141と、２次比較器143、145と、２次スイッチ147、149と、３次比較器151と、３次スイッチ159とを含む。前記１次比較器127は、前記TDO0と前記TDO1とを比較して１次比較された信号FCO0を出力する。前記１次比較器129は、前記TDO2と前記TDO3とを比較して１次比較された信号FCO1を出力する。前記１次比較器131は、前記TDO4と前記TDO5とを比較して１次比較された信号FCO2を出力する。前記１次比較器133は、前記TDO6と前記TDO7とを比較して１次比較された信号FCO3を出力する。そして、前記１次スイッチ135は、１次並列テストモードで前記FCO0を入力し、前記テストドライバ119の入力へ出力する。前記１次スイッチ137は、１次並列テストモードで前記FCO1を入力し、前記テストドライバ121の入力へ出力する。前記１次スイッチ139は、１次並列テストモードで前記FCO2を入力し、前記テストドライバ123の入力へ出力する。前記１次スイッチ141は、１次並列テストモードで前記FCO3を入力し、前記テストドライバ125の入力へ出力する。
【００２２】
前記２次比較器143は、前記FCO0と前記FCO1とを比較して２次比較された信号SCO0を出力する。前記２次比較器145は、前記FCO2と前記FCO3とを比較して２次比較された信号SCO1を出力する。前記２次スイッチ147は、２次並列テストモードで前記SCO0を入力し、前記テストドライバ119の入力へ出力する。前記２次スイッチ149は、２次並列テストモードで前記SCO1を入力し、前記テストドライバ123の入力へ出力する。
【００２３】
前記３次比較器151は、前記SCO0と前記SCO1とを比較して３次比較された信号TCOを出力する。前記３次スイッチ159は、３次並列テストモードで前記TCO0を入力し、前記テストドライバ123の入力へ出力する。
【００２４】
図３は、図１のスイッチ135、137、139、141、147、149、159のうちの一実施例を示す図面である。
【００２５】
図３を参照すれば、前記スイッチ135、137、139、141、147、149、159は、スイッチング部301及び伝送部303を具備する。前記スイッチング部301は、テスト次数制御信号FRPiが"ロー"レベルの時は、入力信号COiに応答する。そして、前記伝送部303は、並列テストビット数指示信号PBTXiが"ハイ"レベルとなるとき、前記スイッチング部301の出力信号DRIPi、DRIPBiを前記該当テストドライバへ伝送する。一方、前記スイッチング部301は、テスト次数制御信号FRPiが"ハイ"レベルの時は入力信号COiに応答しない。
【００２６】
図３のスイッチにおいて入力信号COiは該当比較器の出力信号と接続される。図３のスイッチにおいて出力信号DRIPi、DRIPBiは該当テストドライバの入力信号と接続される。そして、テスト次数制御信号FRPiは、前記スイッチの該当するテスト次数制御信号に接続される。そして、前記並列テストビット数指示信号PBTXiは、同時に比較されるテストビット数に対応して並列テストビット数指示信号と接続される。
【００２７】
まず、１次スイッチ137を例にして図３のスイッチを説明すれば、次の通りである。前記１次スイッチ137の入力信号COiは１次比較器129の出力信号FCO1と接続される。そして、前記１次スイッチ137の出力信号DRIPi、DRIPBiはテストドライバ121の入力信号DRIP1、DRIPB1と接続される。そして前記１次スイッチ137のテスト次数制御信号FRPiは１次並列テストモード指示信号FRPFCと接続される。そして前記１次スイッチ137の並列テストビット数指示信号PBTXiは４個のデータが並列に出力されることを示すPBTX4と接続される。
【００２８】
次に、２次スイッチ147を例にして説明すれば、次の通りである。前記２次スイッチ147の入力信号COiは２次比較器143の出力信号SCO0と接続される。そして前記２次スイッチ147の出力信号DRIPi、DRIPBiはテストドライバ119の入力信号DRIP0、DRIPB0と接続される。そして前記２次スイッチ147のテスト次数制御信号FRPiは２次並列テストモード指示信号FRPSCと接続される。そして前記２次スイッチ147の並列テストビット数指示信号PBTXiは２個のデータが並列に出力されることを示すPBTX2と接続される。
【００２９】
そして、３次スイッチ159の場合には、次の通りである。前記３次スイッチ159の入力信号COiは３次比較器151の出力信号TCOと接続される。そして前記３次スイッチ159の出力信号DRIPi、DRIPBiはテストドライバ123の入力信号DRIP2、DRIPB2と接続される。そして前記３次スイッチ159のテスト次数制御信号FRPiは３次並列テストモード指示信号FRPTCと接続される。そして前記３次スイッチ159の並列テストビット数指示信号PBTXiは１個のデータが出力されることを示すPBTX1と接続される。
【００３０】
前記１次、２次、３次の並列テストモード指示信号FRPFC、FRPSC、FRPTCは、それぞれ１回、２回、３回に亘って比較を行なうことを指示する信号である。
【００３１】
図４は、本実施の形態の並列テストビット数指示信号PBTXiの発生回路例を示す図面である。
【００３２】
図４を参照すれば、並列ビットテストモード、すなわち、前記並列ビットテスト指示信号PBTが"ハイ"レベルの時、チップの構造を示す信号Xiに応答して活性化する。すなわち、４個のデータを出力する信号X4が活性化すると、並列テストビット数指示信号PBTX4が活性化する。そして、２個のデータを出力する信号X2が活性化すると、並列テストビット数指示信号PBTX2が活性化する。そして、１個のデータを出力する信号X1が活性化すると、並列テストビット数指示信号PBTX1が活性化する。一方、前記並列ビットテスト指示信号PBTが"ロー"レベルの時、チップの構造を示す信号Xiには応答せず、PBTX1,2,4のいずれも活性化しない。
【００３３】
図５は、図１のテストドライバ119、121、123、125のうちの一実施例を示す図面である。
【００３４】
図１のテストドライバ119を例に取って説明すれば、次の通りである。図１のテストドライバ119は、入力端DRIPi、DRIPBiと、駆動部501と、ラッチ部503、505と、プリチャージ部507とを具備する。前記入力端DRIPi、DRIPBiは、前記比較回路117の出力信号DRIP0、DRIPB0に接続される。そして、前記駆動部501は、前記比較回路117の出力信号DRIP0及び反転出力信号DRIPB0に基づいて駆動される。そして前記ラッチ部503は、前記入力端DRIPiにより受信される前記比較回路117の出力信号DRIP0をラッチさせる。そして前記ラッチ部505は、前記入力端DRIPBiにより受信される前記比較回路117の反転出力信号DRIPB0をラッチさせる。そして前記プリチャージ部507は、前記入力端により受信される前記比較回路117の出力信号DRIP0及び反転出力信号DRIPB0をパワーアップに際してプリチャージさせる。そして前記テストドライバ119の出力信号FDIOiは、グローバル出力線FDIO0に接続される。
【００３５】
本実施の形態の並列ビットテスト回路においては、グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3に接続されるドライバの出力はいずれも１つのノーマルドライバ及び１つのテストドライバの出力と接続される。
【００３６】
前記グローバル出力線FDIO0、FDIO1、FDIO2、FDIO3の信号は、出力マルチプレクサ（図示せず）を介して外部へ出力される。
【００３７】
さらに図１及び図７を参照すれば、本実施の形態は、従来の技術に対してレイアウト面積から利点を有する。つまり、図７の従来の技術に於いては、全体的に７個の出力ドライバが使われる反面、図１に示された本実施の形態例によると、４つのドライバを使って並列ビットテストを行うことができる。その結果、３つの出力ドライバに該当するレイアウト面積が縮まり得る。
【００３８】
図６は、本実施の形態の並列ビットテスト回路を利用する並列ビットテスト方法の手順例を示すフローチャートである。これを参照して並列ビットテスト方法を説明すれば、次の通りである。
【００３９】
まず、半導体メモリセルアレイよりデータを出力する（601）。そして、動作する半導体メモリ装置がノーマル出力モードか、それとも並列テスト出力モードかを判断する（603）。ノーマル出力モードでは、ノーマルドライバ101、103、105、107、109、111、113、115を介して、前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7をグローバル出力線FDIO0、FDIO1、FDIO2、FDIO3、FDIO4、FDIO5、FDIO6、FDIO7へ伝送する（605）。並列テスト出力モードのときは、比較回路117を介して前記データ線出力を比較する（607）。前記比較回路117で比較されたデータを比較される回数によらずに対応するテストドライバ119、121、123、125へ伝送する（609）。前記テストドライバを介して送られたデータを対応する前記グローバル出力線へ送る（611）。
【００４０】
前記ステップ607を具体的に説明すれば、次の通りである。
【００４１】
前記ステップ607では、前記データ線出力TDO0、TDO1、TDO2、TDO3、TDO4、TDO5、TDO6、TDO7から２個ずつ選択して１次比較を行う（613）。並列ビットテストの次数を示す自然数ｎを１とする（615）。テストされている半導体装置がｎ次並列ビットテストモードであるかを判断し（617）、ｎ次並列ビットテストモードの時、前記ステップ609に進む。ｎ次並列ビットテストモードでない場合、ｎ次比較されたデータから２個ずつ選択して（ｎ＋１）次比較を行う（619）。ステップ619を行った後、ｎに１を足して（621）、前記ステップ617に戻る。
【００４２】
本発明は図面に示す一実施の形態例に基づいて説明されたが、これは単なる例示的なものに過ぎず、本技術分野における通常の知識を有した者なら、これより種々なる変形及び均等な他実施例が可能であることが理解できる筈である。例えば、本発明では、メモリセルアレイから８個のデータが出力され比較される場合が説明されている。しかし、本発明は、メモリセルアレイより出力されるデータ数を16、32、64個などに拡張したり、逆に4、2個などに縮小することができる。よって、本発明の真の技術的保護範囲は添付された請求範囲の技術的な思想によって定まるべきである。
【００４３】
【発明の効果】
本発明の並列ビットテスト回路及びこれを用いた並列ビットテスト方法、及びその半導体メモリ装置によると、出力ドライバの数を減らせることから、回路設計にあたってレイアウト面積が縮まる。さらに、ノーマル入出力時にデータの出力速度を向上させるとともに、各出力データ間の出力速度の差を縮める。
【図面の簡単な説明】
【図１】本実施の形態の出力ドライバを共有する並列ビットテスト回路を含む半導体メモリ装置を概略的に示すブロック図である。
【図２】図１のノーマルドライバ101、103、105、107、109、111、113、115のうちの一実施の形態例を示す図である。
【図３】図１のスイッチ135、137、139、141、147、149、159のうちの一実施の形態例を示す図である。
【図４】本実施の形態の並列テストビット数指示信号PBTXiの発生回路を示す図である。
【図５】図１のテストドライバ119、121、123、125のうち一の実施の形態例を示す図である。
【図６】本実施の形態の並列ビットテスト回路を利用する並列ビットテスト方法を示すフローチャートである。
【図７】従来の出力ドライバを共有する並列ビットテスト回路をを含む半導体メモリ装置を概略的に示すブロック図である。
【符号の説明】
101，103，105，107，109，111，113，115 ノーマルドライバ
117 比較回路
119，121，123，125 テストドライバ
TDO0/TDOB0，TDO1/TDOB1，TDO2/TDOB2，TDO3/TDOB3，TDO4/TDOB4，TDO5/TDOB5，TDO6/TDOB6，TDO7/TDOB7 データ線出力
TDO0，TDO1，TDO2，TDO3，TDO4，TDO5，TDO6，TDO7 データ線出力
FDIO0，FDIO1，FDIO2，FDIO3，FDIO4，FDIO5，FDIO6，FDIO7 グローバル出力線
Claims (13)
- 多数個のデータ線出力を同時に比較する並列ビットテスト回路であって、
ノーマル出力モードで、対応する前記データ線出力を対応するグローバル出力線へ伝送する多数個のノーマルドライバと、
並列ビットテストモードで、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する比較回路と、
前記比較回路に対応して具備され、前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも一本の前記グローバル出力線へ伝送するテストドライバとを具備することを特徴とする並列ビットテスト回路。 - 前記各ノーマルドライバは、
ノーマル出力モードでは、対応する前記データ線出力信号を入力して対応する前記グローバル出力線へドライビングし、
並列ビットテストモードでは、前記データ線出力信号をドライビングしないことを特徴とする請求項１に記載の並列ビットテスト回路。 - 前記ノーマルドライバは、
並列ビットテスト指示信号に応じて制御されるスイッチング部と、
前記スイッチング部の出力信号に応じて駆動されるドライビング部とを具備することを特徴とする請求項２に記載の並列ビットテスト回路。 - 前記比較回路は、
前記データ線出力のうち第１選択数のデータが互いに比較されることを示す比較ビット信号に応答して、前記第１選択数のデータを互いに比較して１次比較結果を発生する少なくとも１つの１次比較器と、
１次並列ビットテストモードで、前記１次比較器の出力を入力し、対応する前記テストドライバへ出力する１つ或いは２つ以上の１次スイッチとを具備することを特徴とする請求項１に記載の並列ビットテスト回路。 - 前記１次スイッチは、
所定の１次並列ビットテスト信号に応じて制御される１次スイッチング部と、
１次並列テストモードで、前記１次スイッチング部の出力信号を前記テストドライバへ出力する１次伝送部とを具備することを特徴とする請求項４に記載の並列ビットテスト回路。 - 前記比較回路は、
第１選択数の前記データ線出力を互いに比較して１次比較結果を各々発生する多数個の１次比較器と、
並列ビットテストモードで、前記第１選択数よりも大きい値を有する第２選択数のデータ線出力が互いに比較されることを示す比較ビット信号に応答して、前記１次比較結果を互いに比較して２次比較結果を発生する少なくとも１つの２次比較器とを具備することを特徴とする請求項１に記載の並列ビットテスト回路。 - 前記比較回路は、
第１選択数の前記データ線出力を互いに比較して１次比較結果を各々発生する多数個の１次比較器と、
前記１次比較結果を比較して、２次比較結果を各々発生する多数個の２次比較器と、
並列ビットテストモードで、前記第１選択数よりも大きい値を有する第２選択数のデータ線出力が互いに比較されることを示す比較ビット信号に応答して、前記２次比較結果を互いに比較して３次比較結果を発生する少なくとも１つの３次比較器とを具備することを特徴とする請求項１に記載の並列ビットテスト回路。 - 前記各テストドライバは、
前記比較回路の出力信号を受信する入力端と、
前記入力端により受信される前記比較回路の出力信号及び反転出力信号に基づき駆動される駆動部とを具備することを特徴とする請求項１に記載の並列ビットテスト回路。 - 前記各テストドライバは、
前記入力端により受信される前記比較回路の出力信号及び反転出力信号をラッチさせるラッチ部をさらに具備することを特徴とする請求項８に記載の並列ビットテスト回路。 - 複数個のデータ線出力を有するメモリセルアレイと、
選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する比較回路と、
前記比較回路に対応して具備され、前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも一本の前記グローバル出力線へ伝送するテストドライバとを具備することを特徴とする半導体メモリ装置。 - 前記比較回路は、
第１選択数の前記データ線出力を互いに比較して１次比較結果を各々発生する多数個の１次比較器と、
前記１次比較結果を比較して、２次比較結果を各々発生する多数個の２次比較器と、
並列ビットテストモードで前記第１選択数より大きい値を有する第２選択数のデータ線出力が互いに比較されることを示す比較ビット信号に応答して、前記２次比較結果を互いに比較して３次比較結果を発生する少なくとも１つの３次元比較器とを具備することを特徴とする請求項１０に記載の半導体メモリ装置。 - メモリセルアレイのデータ線出力を同時に比較する並列ビットテスト方法であって、
（A）前記セルアレイよりデータを出力する段階と、
（B）ノーマル出力モードか、それとも並列テスト出力モードかを判断する段階と、
（C）ノーマル出力モードで、ノーマルドライバを介して前記データ線出力をグローバル出力線へ伝送する段階と、
（D）並列ビットテストモードで、選択されるデータ線出力が互いに比較される選択数を示す比較ビット信号に応答して、前記選択数の前記データ線出力を互いに比較し、比較された結果を発生する段階と、
（E）少なくとも一つのテストドライバを使用する前記比較ビット信号の２種以上の値に対して比較された結果を少なくとも１本の前記グローバル出力線へ伝送する段階と、
（F）前記テストドライバを介して伝送されたデータを対応する前記グローバル出力線へ伝送する段階とを具備することを特徴とする並列ビットテスト方法。 - 前記段階（D）は、
（D1）前記データ線出力から少なくとも２個ずつ選択してこれを１次比較する段階と、
（D2）ｎ＝１とする段階と、
（D3）ｎ次並列ビットテストモードであるかを判断する段階と、
（D4）ｎ次並列ビットテストモードの時、前記（E）段階を行う段階と、
（D5）ｎ次並列ビットテストモードでない場合、ｎ次比較されたデータから少なくとも２個ずつ選択してｎ＋１次比較する段階と、
（D6）前記（D5）段階を行った後、ｎ＝ｎ＋１にして、再び前記（D3）段階を行う段階とを具備することを特徴とする請求項１２に記載の並列ビットテスト方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009964A KR100322525B1 (ko) | 1998-03-23 | 1998-03-23 | 출력드라이버를공유하는병렬비트테스트회로및이를이용한병렬비트테스트방법 |
| KR98-9964 | 1998-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11339499A JPH11339499A (ja) | 1999-12-10 |
| JP3661979B2 true JP3661979B2 (ja) | 2005-06-22 |
Family
ID=19535233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07452099A Expired - Fee Related JP3661979B2 (ja) | 1998-03-23 | 1999-03-18 | 出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6442717B1 (ja) |
| JP (1) | JP3661979B2 (ja) |
| KR (1) | KR100322525B1 (ja) |
| TW (1) | TW367414B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775193B1 (en) | 2003-04-01 | 2004-08-10 | Giga Semiconductor, Inc. | System and method for testing multiple embedded memories |
| KR100699827B1 (ko) * | 2004-03-23 | 2007-03-27 | 삼성전자주식회사 | 메모리 모듈 |
| KR100557225B1 (ko) * | 2004-11-04 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리 장치의 데이터 입/출력 방법 및 이를 위한반도체 메모리 장치 |
| KR100694418B1 (ko) | 2004-11-15 | 2007-03-12 | 주식회사 하이닉스반도체 | 메모리 장치의 병렬 압축 테스트 회로 |
| KR100733409B1 (ko) | 2005-09-29 | 2007-06-29 | 주식회사 하이닉스반도체 | 테스트 제어 장치 및 이를 포함하는 반도체 메모리 장치 |
| US20070208968A1 (en) * | 2006-03-01 | 2007-09-06 | Anand Krishnamurthy | At-speed multi-port memory array test method and apparatus |
| KR100809070B1 (ko) * | 2006-06-08 | 2008-03-03 | 삼성전자주식회사 | 반도체 메모리 장치의 병렬 비트 테스트 회로 및 그 방법 |
| JP5448698B2 (ja) | 2009-10-09 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びそのテスト方法 |
| KR101062845B1 (ko) | 2010-03-31 | 2011-09-07 | 주식회사 하이닉스반도체 | 글로벌 라인 제어회로 |
| JP2012083243A (ja) | 2010-10-13 | 2012-04-26 | Elpida Memory Inc | 半導体装置及びそのテスト方法 |
| JP5654855B2 (ja) * | 2010-11-30 | 2015-01-14 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| KR20210122942A (ko) * | 2020-04-01 | 2021-10-13 | 삼성전자주식회사 | 메모리 장치 및 그것의 테스트 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772595A (en) * | 1971-03-19 | 1973-11-13 | Teradyne Inc | Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals |
| US3921142A (en) * | 1973-09-24 | 1975-11-18 | Texas Instruments Inc | Electronic calculator chip having test input and output |
| US4363124A (en) * | 1980-06-26 | 1982-12-07 | International Business Machines Corp. | Recirculating loop memory array tester |
| JPS63257999A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5127011A (en) * | 1990-01-12 | 1992-06-30 | International Business Machines Corporation | Per-pin integrated circuit test system having n-bit interface |
| JP2806026B2 (ja) | 1990-09-26 | 1998-09-30 | ヤマハ株式会社 | メモリテスト回路 |
| JPH0554641A (ja) | 1991-08-28 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR950001293B1 (ko) * | 1992-04-22 | 1995-02-15 | 삼성전자주식회사 | 반도체 메모리칩의 병렬테스트 회로 |
| JP3293935B2 (ja) * | 1993-03-12 | 2002-06-17 | 株式会社東芝 | 並列ビットテストモード内蔵半導体メモリ |
| US5646948A (en) * | 1993-09-03 | 1997-07-08 | Advantest Corporation | Apparatus for concurrently testing a plurality of semiconductor memories in parallel |
| US5912850A (en) * | 1995-08-03 | 1999-06-15 | Northern Telecom Limited | Multi-port RAM with shadow write test enhancement |
| KR100197554B1 (ko) * | 1995-09-30 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 고속테스트 방법 |
| US5734613A (en) * | 1996-06-20 | 1998-03-31 | Northern Telecom Limited | Multi-port random access memory |
| JP3866818B2 (ja) * | 1997-02-14 | 2007-01-10 | 三菱電機株式会社 | 半導体記憶装置 |
| US5754486A (en) * | 1997-02-28 | 1998-05-19 | Micron Technology, Inc. | Self-test circuit for memory integrated circuits |
| JP3833341B2 (ja) * | 1997-05-29 | 2006-10-11 | 株式会社アドバンテスト | Ｉｃ試験装置のテストパターン発生回路 |
| US6032274A (en) * | 1997-06-20 | 2000-02-29 | Micron Technology, Inc. | Method and apparatus for compressed data testing of more than one memory array |
| US5910923A (en) * | 1997-10-23 | 1999-06-08 | Texas Instruments Incorporated | Memory access circuits for test time reduction |
-
1998
- 1998-03-23 KR KR1019980009964A patent/KR100322525B1/ko not_active IP Right Cessation
- 1998-06-03 TW TW087108711A patent/TW367414B/zh not_active IP Right Cessation
-
1999
- 1999-03-18 JP JP07452099A patent/JP3661979B2/ja not_active Expired - Fee Related
- 1999-03-23 US US09/274,706 patent/US6442717B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100322525B1 (ko) | 2002-06-22 |
| US6442717B1 (en) | 2002-08-27 |
| JPH11339499A (ja) | 1999-12-10 |
| KR19990075641A (ko) | 1999-10-15 |
| TW367414B (en) | 1999-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661979B2 (ja) | 出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置 | |
| KR101034967B1 (ko) | 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법 | |
| US6725316B1 (en) | Method and apparatus for combining architectures with logic option | |
| US6999360B2 (en) | Shift redundancy circuit, method for controlling shift redundancy circuit, and semiconductor memory device | |
| US6510487B1 (en) | Design architecture for a parallel and serial programming interface | |
| US7640467B2 (en) | Semiconductor memory with a circuit for testing the same | |
| JP2953737B2 (ja) | 複数ビット並列テスト回路を具備する半導体メモリ | |
| JP3237579B2 (ja) | メモリテスト回路 | |
| US20040130952A1 (en) | Circuit and method for transforming data input/output format in parallel bit test | |
| US7379349B2 (en) | Simultaneous and selective memory macro testing | |
| US6289293B1 (en) | Device and method for testing input-output ports | |
| JP2003196996A (ja) | 集積回路メモリの冗長列試験システムおよび方法 | |
| US5936269A (en) | Semiconductor memory device including a redundant circuit | |
| JP2751857B2 (ja) | 半導体装置 | |
| JP2003157683A (ja) | マルチバンク構造のフラッシュメモリ装置 | |
| JP2001035167A (ja) | 半導体集積回路 | |
| US5091660A (en) | Semiconductor logic circuit | |
| US6529419B2 (en) | Apparatus for varying data input/output path in semiconductor memory device | |
| KR100532391B1 (ko) | 패드수를 최소화하는 테스트 모드선택회로 | |
| KR20030078336A (ko) | 디디알/에스디알 공용 리페어 회로 | |
| JPH06290584A (ja) | 半導体記憶装置 | |
| JPH06251600A (ja) | 半導体集積回路装置 | |
| KR20040070919A (ko) | 반도체 메모리 장치의 노말 리드 동작에서 출력 특성저하를 최소화한 피비티 모드 테스트 회로의 출력 먹스회로, 이를 구비한 반도체 메모리 장치 및 그 피비티 모드테스트 방법 | |
| KR20050099718A (ko) | 테스트 모드 신호라인들을 감소시키는 테스트 신호 디코딩방식을 갖는 반도체 메모리장치 | |
| JPH05234398A (ja) | 半導体記憶装置のテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |