JP3647935B2 - 製品検査方法 - Google Patents
製品検査方法 Download PDFInfo
- Publication number
- JP3647935B2 JP3647935B2 JP16982795A JP16982795A JP3647935B2 JP 3647935 B2 JP3647935 B2 JP 3647935B2 JP 16982795 A JP16982795 A JP 16982795A JP 16982795 A JP16982795 A JP 16982795A JP 3647935 B2 JP3647935 B2 JP 3647935B2
- Authority
- JP
- Japan
- Prior art keywords
- product
- output
- parallel
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【産業上の利用分野】
本発明は、基板上の複数の製品の試験を行なう製品検査方法に関するものである。
【0002】
【従来の技術】
従来、基板上に作成したICなどの製品の特性を測定し、合格したもののみを切り出す場合、各製品毎に予めプロービング領域を確保して当該プロービング領域に配線を施して当該配線に外部プローブを接触させて試験を行い、試験後に切断して製品のみを取り出すようにしていた。
【0003】
【発明が解決しようとする課題】
従来は上述したように製品毎にプロービング領域を確保して当該プロービング領域に配線を施して当該配線に外部プローブを接触させて試験を行い、合格した製品のみを切り出して製品に仕上げていたため、このプロービング領域が無駄となってしまうという問題があった。また、プロービング領域内の配線に接触して試験を行なう高価なプロービング装置が必要となってしまうと共に検査装置も複雑になってしまうという問題があった。
【0004】
本発明は、これらの問題を解決するため、基板上に複数の製品を対にして出力端子を相互に接続し内部に検査回路あるいはパラレル・シリアル変換回路を設け相手の検査を行い、従来のプロービング装置を不要とし簡単、並列かつ効率的に検査することを目的としている。
【0005】
【課題を解決するための手段】
図1を参照して課題を解決するための手段を説明する。
図1において、製品1は、基板上に作成された検査対象の製品であって、2つが相互に出力端を接続して内部に検査回路5あるいは図示外のパラレル・シリアル変換回路を持つものである。
【0006】
検査回路5は、基板上に対に作成し出力端を相互に接続し相手の製品1の検査を行なう回路である。
【0007】
【作用】
本発明は、図1に示すように、製品1の出力端を相互に接続し対にして基板上に作成し、ある製品1の入力端からテストパターンを入力した状態で、他の製品1の内部に設けた検査回路5によってある製品1の出力端から出力されたデータを取り込んで検査を行い、次にある製品1と他の製品1とを逆にして同様にして検査を行い、検査後に対の製品1を切り離すようにしている。
【0008】
また、製品1の出力端を相互に接続し対にして基板上に作成し、ある製品1の入力端からテストパターンを入力した状態で、他の製品1の内部に設けたパラレル・シリアル変換回路によってある製品1の出力端から出力されたデータを取り込んでパラレルデータをシリアルデータに変換して外部に出力して検査を行い、次にある製品1と他の製品1とを逆にして同様にして検査を行い、検査後に対の製品を切り離すようにしている。
【0009】
また、対の製品1のうちのある製品1の入力端子を並列接続および他の製品1の入力端子を並列接続して基板上にそれぞれ作成し、テストパターンをある製品1の入力端子に並列に入力して並列に検査を行い、次にテストパターンを他の製品1の入力端子に並列に入力して並列に検査を行い、検査後に各製品1毎に切り離すようにしている。
【0010】
従って、基板上に複数の製品1を対にして出力端子を相互に接続し内部に検査回路5あるいはパラレル・シリアル変換回路を設け相手の検査を行うことにより、従来のプロービング装置を不要とし簡単、並列かつ効率的に検査することが可能となる。
【0011】
【実施例】
次に、図1から図4を用いて本発明の実施例の構成および動作を順次詳細に説明する。
【0012】
図1は、本発明の1実施例構成図を示す。
図1において、製品1は、基板上に作成された検査対象の製品であって、例えばLCD(液晶パネル)を駆動する素子である。この製品1は、基板上に2つが相互に出力端を接続して内部に検査回路5や図示外のパラレル・シリアル変換回路を持つようにしている。図1に示すように対にして基板上に作成した2つの製品は、検査後に切り離ししてそれぞれ個別の2つの製品1にする。
【0013】
LCDドライバ回路2は、LCDを駆動して文字や画像などを表示させるものである。
バッファ3は、LCDドライバ回路2からのデータを出力端子から外部に出力するバッファである。
【0014】
バッファ4は、出力端から入力された他の製品1からのデータを取り込み、検査回路5あるいは図示外のパラレス・シリアル回路に入力するものである。
検査回路5は、バッファ4から入力されたデータ(他の製品1の入力端にテストパターンを入力してそのときに出力端から出力されて入力端から入力されたデータ)が正しいか否かを検査する回路である。この検査回路5は、内部にROMを持ち、当該ROMに予め格納した正しいデータと、バッファ4から入力されたデータとを照合し、一致するときに正しいと検査し、不一致のときにエラーと検査し、その検査結果を図示の検査結果出力として出力するものである。尚、図示しないが、検査回路5の代わりにパラレル・シリアル回路を設け、バッファ4から入力されたデータ(パラレルデータ)をシリアルデータに変換し、この変換したシリアルデータを図示の検査結果出力の端子から外部に出力し、外部でパラレルデータに変換して正しいデータと比較し、一致するときに正しいと検査し、不一致のときにエラーと検査するようにしてもよい。
【0015】
次に、図2のフローチャートに示す順序に従い、図1の構成の動作を詳細に説明する。
図2において、S1は、テストパターン信号を入力する。これは、図1のように、基板上に2つの製品1の出力端を相互に接続して作成した状態で、いずれか一方の製品1、例えば製品(A)1の入力端からテストパターン信号を入力する。
【0016】
S2は、ドライバIC出力と、内部ROMデータとを比較する。これは、例えばS1でテストパターン信号を入力端から入力した製品(A)1のドライバICであるバッファ3から出力端子を介して出力されたデータについて、対の製品(B)1の出力端からバッファ4を介して検査回路5に取り込んだデータと、当該検査回路5が内部に持つ内部ROMから読み出した正しい内部ROMデータとを比較する。
【0017】
S3は、一致か判別する。これは、S2の比較によって、例えばテストパターン信号を製品(A)1の入力端から入力しその出力データと、製品(B)1の検査回路5が内蔵するROMからの正しい内部ROMデータとが一致して製品(A)1のワイヤボンディングや配線などが正しく行われて出力端から正しいデータが出力されているか判別する。YESの場合には、S4に進む。NOの場合には、一致しなくてエラーと判明したので、S6でエラーピン番号を出力、即ち、テストパターン信号によって特定されたエラーとされたエラーピン番号(例えば製品(A)1の出力端子のピン番号)を出力し、当該製品1が不良として検査を終了する。
【0018】
S4は、S3のYESで当該ピン番号の配線や機能などが正常と判明したので、全てのピン番号について検査を終了したか判別する。YESの場合には、全てのテストパターン信号を製品1に入力してそのときの出力データが正しいデータと一致したので、S5で対の製品1を切断する。尚、実際には図1では製品(A)1と製品(B)1とが対に基板上に作成されているので、S1からS4のYESによって例えば製品(A)1の試験を終了したら、次に製品(B)1についても同様に試験を行なう。そして、正常と判定された製品(A)1、製品(B)1のみを切断して最終的な製品1とする。
【0019】
以上によって、図1のように基板上に製品(A)1と製品(B)1とを対にして出力端を相互に接続した状態で作成し、テストパターン信号を例えば製品(A)1の入力端から入力して当該製品(A)の出力端からのデータを製品(B)1の出力端から入力して検査回路5によって検査することを全てのテストパターン信号について繰り返して製品(A)1の正常/異常の検査を行なう。次に、同様にしてテストパターン信号を製品(B)1に入力してそのときの出力端からのデータを製品(A)1の検査回路5で検査することを全てのテストパターン信号について繰り返して製品(B)1の正常/異常の検査を行なう。これら製品(A)1と製品(B)1について相互に検査を行った後、正常な製品1のみを切断して最終的に製品とする。これらにより、製品1の出力端を相互に接続し、各製品1の内部にバッファ4および検査回路5を設けることにより、図1の製品(A)1と製品(B)1とを相互に検査することが可能となる。
【0020】
次に、図3のフローチャートに示す順序に従い、図1の構成で検査回路5の代わりにパラレル・シリアル変換回路を設け、バッファ4から入力されたパラレルデータをシリアル変換して検査結果出力端子からシリアルデータとして外部に取り出し、この取り出したシリアルデータをパラレルデータに戻して正常なデータと比較し、一致したときに正常と検査し、不一致のときに異常と検査するときの動作を詳細に説明する。
【0021】
図3において、S11は、テストパターン信号を入力する。これは、図1で検査回路5をパラレル・シリアル変換回路で置き換えた構成において、基板上に2つの製品1の出力端を相互に接続して作成した状態で、いずれか一方の製品1、例えば製品(A)1の入力端からテストパターン信号を入力する。
【0022】
S12は、ドライバIC出力をパラレル・シリアル変換して出力する。これは、例えばS11でテストパターン信号を入力端から入力した製品(A)1のドライバICであるバッファ3から出力端子を介して出力されたデータについて、対の製品(B)1の出力端からバッファ4を介して検査回路5に代えたパラレル・シリアル変換回路に入力してパラレルデータをシリアルデータに変換し、この変換したシリアルデータを検査結果出力端子から外部に出力する。
【0023】
S13は、外部で比較する。これは、S12で外部に出力したシリアルデータをパラレルデータに変換して戻し、このパラレルデータと、正しいデータとを比較する。
【0024】
S14は、一致か判別する。これは、S13の比較によって、例えばテストパターン信号を製品(A)1の入力端から入力しその出力データを製品(B)1の検査回路5に代わりに設けたパラレル・シリアル変換回路によってシリアルデータに変換して外部に出力し、変換して戻したパラレルデータと、正しいデータとが一致して製品(A)1のワイヤボンディングや配線などが正しく行われて出力端から正しいデータが出力されているか判別する。YESの場合には、S15に進む。NOの場合には、一致しなくてエラーと判明したので、S17でエラーピン番号を出力、即ち、テストパターン信号によって特定されたエラーとされたエラーピン番号(例えば製品(A)1の出力端子のピン番号)を出力し、当該製品(A)1が不良として検査を終了する。
【0025】
S15は、S14のYESで当該ピン番号の配線や機能などが正常と判明したので、全てのピン番号について検査を終了したか判別する。YESの場合には、全てのテストパターン信号を製品1に入力してそのときの出力データが正しいデータと一致したので、S16で対の製品1を切断する。尚、実際には図1では製品(A)1と製品(B)1とが対に基板上に作成されているので、S11からS15のYESによって例えば製品(A)1の試験を終了したら、次に製品(B)1についても同様に試験を行なう。そして、正常と判定された製品(A)1、製品(B)1のみを切断して最終的な製品1とする。
【0026】
以上によって、図1の検査回路5をパラレル・シリアル変換回路で置き換えた構成のもとで、基板上に製品(A)1と製品(B)1とを対にして出力端を相互に接続した状態で作成し、テストパターン信号を例えば製品(A)1の入力端から入力して当該製品(A)の出力端からのデータを製品(B)1の出力端から入力して検査回路5に代えたパラレル・シリアル変換回路によってシリアルデータに変換して外部に出力し、外部で検査することを全てのテストパターン信号について繰り返して製品(A)1の正常/異常の検査を行なう。次に、同様にしてテストパターン信号を製品(B)1に入力してそのときの出力端からのデータを製品(A)1の検査回路5に代えたパラレル・シリアル変換回路によってシリアルデータに変換して外部に出力し、外部で検査することを全てのテストパターン信号について繰り返して製品(B)1の正常/異常の検査を行なう。これら製品(A)1と製品(B)1について相互に検査を行った後、正常な製品1のみを切断して最終的な製品とする。これらにより、製品1の出力端を相互に接続し、各製品1の内部にバッファ4およびパラレル・シリアル変換回路を設けて外部でシリアルデータをパラレルデータに戻して検査を行なうことにより、図1の製品(A)1と製品(B)1とを相互に検査することが可能となる。
【0027】
図4は、本発明の具体例を示す。これは、基板上に出力端を相互に接続した製品1の対を複数作成し、対のうちの1つの入力端を並列接続および他の入力端を並列接続し、テストデータを並列に接続した例えば全ての製品(A)1に同時に入力し、対の製品(B)1の検査回路5でそれぞれ並列に検査して検査結果を外部にそれぞれ個別に出力し、次に全ての製品(B)1に同時に入力し、対の製品(A)1の検査回路5でそれぞれ並列に検査して検査結果を外部にそれぞれ個別に出力し、検査を並列に行なうようにしたものである。尚、既述したように、検査回路5の代わりにパラレル・シリアル変換回路を設け、パラレルデータをシリアルデータに変換して外部にそれぞれ出力して外部でパラレルデータに戻して検査するようにしてもよい。
【0028】
図4において、複数の製品(A)1と製品(B)1の対は、図1の製品(A)1と製品(B)1の対を複数、同一基板上に作成したものである。
信号入力/出力は、製品(A)の全ての入力端を検査用のために並列接続、および出力結果出力を個別に設けたものである。これにより、図2のS1および図3のS11でテストパターン信号を全ての製品(A)1あるいは製品(B)1の入力端に並列に同時に入力し、その出力端からのデータを対の製品(B)1あるいは製品(A)1の検査回路5で並列に同時に検査あるいはパラレル・シリアル変換回路によってシリアルデータに変換して外部に出力し並列に同時に検査することが可能となる。
【0029】
基板切断面は、製品(A)1と製品(B)1の検査を終了した後、切断して製品1に切り離す面である。
以上のように、製品(A)1と製品(B)1とを対にして出力端を相互に接続し、内部に検査回路5あるいはパラレル・シリアル変換回路を設け、製品(A)1および製品(B)1の全ての入力端をそれぞれ並列にして接続してテストパターン信号を同時に並列に入力して検査を行なうことにより、2回の検査により基板上に設けた全ての対の製品(A)1および製品(B)1の検査を行なうことができ、極めて高速に試験を行なうことが可能となった。
【0030】
【発明の効果】
以上説明したように、本発明によれば、基板上に製品1を対にして出力端を相互に接続して内部に検査回路5あるいはパラレル・シリアル変換回路を設け、テストパターン信号を1つの製品1の入力端に入力してその出力端からのデータを他の製品1の出力端から入力して検査回路5で検査あるいはパラレル・シリアル変換回路でシリアルデータに変換して外部に出力して検査する構成を採用しているため、従来の検査で必要であった高価なプロービング装置を不要とし、基板上に作成した多数の製品1の検査を簡単、並列、かつ高速に行なうことができるようになった。このように本願発明では、基板上に出力端を相互に接続して対に作成した製品(A)1と製品(B)1を複数設けて対の相手の検査を互いに行う、あるいは相手のパラレルデータをシリアルデータに変換して少ないピンから外部に出力して外部で検査を互いに行なうことにより、基板上に検査回路5あるいはパラレル・シリアル変換回路を付加するのみで極めて効率的に検査を行なうことが可能となった。
【図面の簡単な説明】
【図1】本発明の1実施例構成図である。
【図2】本発明の検査フローチャートである。
【図3】本発明の他の検査フローチャートである。
【図4】本発明の具体例である。
【符号の説明】
1:製品
2:LCDドライバ回路
3、4:バッファ
5:検査回路
Claims (3)
- 出力端を相互に接続し対にして基板上に作成した製品内に当該出力端から取り込んだ対の他の製品の出力端からのデータを検査する検査回路を予め組み込んで基板上に作成し、対の製品の入力端からテストパターンを入力して出力端からのデータを対の他の製品の出力端に接続されている検査回路で検査を行ない、検査後に対の製品を切り離すことを特徴とする製品検査方法。
- 出力端を相互に接続し対にして基板上に作成した製品内に当該出力端から取り込んだ対の他の製品の出力端からのパラレルデータをシリアルデータに変換する変換回路を予め組み込んで基板上に作成し、対の製品の入力端からテストパターンを入力して出力端からのデータを対の他の製品の出力端に接続されている変換回路でパラレルデータをシリアルデータに変換して外部端子から外部に出力し、外部で検査を行ない、検査後に対の製品を切り離すことを特徴とする製品検査方法。
- 基板上に出力端を相互に接続した製品の対を複数作成し、対のうちの一方の入力端同士を並列接続しさらに他方の入力端同士を並列接続して基板上にそれぞれ作成し、テストパターンを一方の製品の入力端子に並列に入力して並列に検査を行い、次にテストパターンを他方の製品の入力端子に並列に入力して並列に検査を行うことを特徴とする請求項1あるいは請求項2記載の製品検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16982795A JP3647935B2 (ja) | 1995-07-05 | 1995-07-05 | 製品検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16982795A JP3647935B2 (ja) | 1995-07-05 | 1995-07-05 | 製品検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0922930A JPH0922930A (ja) | 1997-01-21 |
JP3647935B2 true JP3647935B2 (ja) | 2005-05-18 |
Family
ID=15893650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16982795A Expired - Fee Related JP3647935B2 (ja) | 1995-07-05 | 1995-07-05 | 製品検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647935B2 (ja) |
-
1995
- 1995-07-05 JP JP16982795A patent/JP3647935B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0922930A (ja) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
JP3647935B2 (ja) | 製品検査方法 | |
JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
JP2000124278A (ja) | 半導体装置及び半導体装置の試験方法 | |
JP4044317B2 (ja) | コンタクト検査方法およびコンタクト検査システム | |
JP2003028931A (ja) | 試験装置 | |
JPH03211481A (ja) | Lsiテスト回路 | |
JP2924946B2 (ja) | 半導体装置及びその検査方法 | |
JPH05167020A (ja) | 半導体理論集積回路 | |
JPH06181248A (ja) | Ic回路検査方法 | |
JPS62294984A (ja) | 半導体検査装置 | |
KR0135332B1 (ko) | 자동제어 아답터가 부착된 이중 집적회로 성능 검사장치 및 그 방법 | |
JPS61156828A (ja) | 半導体装置 | |
JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
JPS60109241A (ja) | 半導体装置の製造方法 | |
JP2003084045A (ja) | 半導体集積回路の試験装置および方法 | |
JPH04343246A (ja) | 半導体検査装置の検査方法 | |
JPH0680708B2 (ja) | 半導体チツプの検査方法 | |
JPS636471A (ja) | 論理集積回路 | |
JPH03116943A (ja) | 検査機能を有する半導体集積回路 | |
JPH11190764A (ja) | 多数の端子を有する基板等の検査装置および検査方法 | |
JPH11101847A (ja) | バーンインテスト装置 | |
JPH0572296A (ja) | 半導体集積回路 | |
KR19990051227A (ko) | 액정패널의 어레이 검사 방법 | |
JPH03264870A (ja) | 混成集積回路の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |