JPH03264870A - 混成集積回路の検査方法 - Google Patents

混成集積回路の検査方法

Info

Publication number
JPH03264870A
JPH03264870A JP2065148A JP6514890A JPH03264870A JP H03264870 A JPH03264870 A JP H03264870A JP 2065148 A JP2065148 A JP 2065148A JP 6514890 A JP6514890 A JP 6514890A JP H03264870 A JPH03264870 A JP H03264870A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
tested
inspection
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2065148A
Other languages
English (en)
Inventor
Yoshiaki Sato
芳明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2065148A priority Critical patent/JPH03264870A/ja
Publication of JPH03264870A publication Critical patent/JPH03264870A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、混成集積回路の回路機能を検査する混成集
積回路の検査方法に関し、さらに詳細には、中央清算処
理装置を使用することにより、被検査混成集積回路の検
査基準を検査基準式としてプログラム化して、自動的に
該被検査混成集積回路の回路機能を検査する混成集積回
路の検査方法に関するものである。
(従来の技術) 混成集積回路は、受動及び能動素子等を組合せた機能モ
ジュールであることより、該混成集積回路の機能並びに
特性の総合的な検査確認が要求される。
般に、混成集積回路の検査は、単体の各種計測機器を組
合せた専用試験機を製作する方法と、汎用のリニア■C
テスタを利用する方法とがある。
上記の各方法は、混成集積回路と混成集積回路検査装置
とを、インタフェースバスで接続するシステムを威して
おり、混成集積回路に検査信号を入力して、該混成集積
回路により処理された出力信号をインタフェースバスを
介して混成集積回路検査装置に入力することにより、混
成集積回路の機能を検査している。
前記混成集積回路の検査方法は、混成集積回路の検査基
準範囲になる判定値を下記の式(1)より求めて、該判
定値を混成集積回路検査装置が有する中央演算処理装置
にプログラムする。
判定値=初期信士(初期値×(一定比率))・・ (1
) この際、初期値は被検査混成集積回路の良品サンプルに
基くデータであり、一定比率は被検査混成集積回路の機
能検査範囲に基くデータである。
次に、混成集積回路からの出力信号を中央演算処理装置
に入力して、該出力信号を判定値の検査基準範囲に基い
て中央演算処理装置が判定して判定信号を出力する。
該判定信号は、検査結果表示部に入力されて該検査結果
表示部が、混成集積回路の機能検査結果を表示する。
上記のようにして、混成集積回路の検査が行われている
また、判定値を下記の式(2)より求めて、中央演算処
理装置にプログラムして、混成集積回路の機能検査を行
うこともできる。
判定値=初期信士(定数)   ・・・ (2)この際
、定数は被検査混成集積回路の機能検査範囲に基くデー
タである。
(発明が解決しようとする課題) しかしながら、上記従来の混成集積回路の検査方を去に
よれば、中央演算処理装置に、式(1)或いは式(2)
をプログラムして、該被検査混成集積回路の検査を行っ
ているため1式(1)及び式(2)において判定値を決
定する際に初期値が用いられており、該判定値が被検査
混成集積回路の初期サンプルからの測定値の比率による
ため、被検査混成集積回路の検査回数の増加或いは被検
査混成集積回路のロットの相違にともない、被検査混成
集積回路の機能判定の基準が変動するという問題点があ
った。
被検査混成集積回路の機能判定基準が変動するとともに
判定値が変動するため、該被検査混成集積回路の機能判
定基準外の不良品が混入するという問題点があった。
本発明は、上記事情に鑑みてなされたものであり、被検
査混成集積回路の回路機能検査を、該被検査混成集積回
路の良品サンプルに基く初期値と、良品の上限値及び下
限値を使用して、検査判定範囲を規定する上限判定値及
び下限判定値をプログラムして、該上限判定値及び下限
判定値を自動的に最適値に設定して、被検査混成集積回
路の回路機能の検査判定を行う混成集積回路の検査方法
を提供するものである。
(課題を解決するための手段) 上記目的を達成するために、この発明は、被検査混成集
積回路の検査基準が設定可能とされた検査基準設定部と
、該被検査混成集積回路からの検査信号を介するインタ
フェースと、前記検査基準設定部から人力される検査基
準並びにインクフェースを介して入力される検査信号を
対比判定するCPU部と、を有する混成集積回路検査装
置に、検査結果を表示する検査結果表示部を接続すると
ともに、前記インタフェースと被検査混成集積回路とを
インタフェースバスにより接続することにより、被検査
混成集積回路の検査を行うようにしたものである。
(作用) 本発明においては、被検査混成集積回路の回路機能検査
を、該被検査混成集積回路の良品サンプルに基く初期値
と、良品の上限値及び下限値を使用して、検査判定範囲
を規定する上限判定値及び下限判定値の最適値をに設定
して、中央演算処理装置にプログラムすることにより、
該中央演算処理装置が被検査混成集積回路の回路機能を
、自動的に検査判定することができる。
(実施例) 本発明の実施例を、図面に基いて詳細に説明する。
第一図は本発明に係わる混成集積回路の検査方法の実施
例を示すブロック図が示されている。
電子信号を演算処理する中央演算処理装置(以下CPU
部という)5は、基準検査信号を設定する検査基準設定
部6に、検査基準信号線10を介して接続されるととも
に、インタフェース4に検査信号線9を介して接続され
て、混成集積回路検査装置3が構成されている。
前記混成集積回路検査装置3のインタフェース4は、イ
ンタフェースバス8を介して、機能検査される被検査混
成集積回路2に接続されている。
また、混成集積回路検査装置3のC40部5は、判定信
号線11を介して、機能検査結果を表示する検査結果表
示部7に接続されている。
上記のようにして、混成集積回路の検査機[1が構成さ
れている。
次に、混成集積回路の検査機構1による被検査混成集積
回路2の機能検査の手順を説明する。
下記の式(3)及び式(4)を検査基準設定部6にプロ
グラムすることにより求められる上限判定値と下限判定
値とよりなる検査基準信号を、検査基準信号線10に出
力する。
上限判定値=製品の上限値−(製品の上限値−初期値)
×(一定比率)     ・・・ (3)下限判定値=
製品の下限値+(初期値−製品の下限値)×(一定比率
)     ・・・ (4)この際、初期値は被検査混
成集積回路の良品サンプルに基くデータであり、一定比
率は被検査混成集積回路の機能検査範囲に基くデータて
ありさらに製品の上限値及び下限値は被検査混成集積回
路2の回路機能により決定されるデータ、である。
該検査信号を、検査基準信号線10を介してC40部5
に設定する。
一方、被検査混成集積回路2に、動作状態におけると同
等の信号を入力するとともに、該被検査混成集積回路2
の回路機能により処理された出力信号を、インタフェー
スバス8に出力する。
該出力信号を、インタフェースバス8を介して混成集積
回路検査装置3に内蔵されたインタフェース4に入力す
る。
インタフェース4は、出力信号を処理して、検査信号を
出力する。
該検査信号を、検査信号線9を介してC40部5に入力
する。
該CPU部5は、検査基準設定部6により設定された検
査基準信号と、検査信号とを演算判定する。
該CPU部5により判定された判定信号を、判定信号線
11を介して、被検査混成集積回路2の回路機能の合否
を表示する検査結果表示部7に入力する。
上記のようにして、被検査混成集積回路2の回路機能の
検査が行われる。
本発明による混成集積回路の検査方法によれば、被検査
混成集積回路2の上限値並びに下限値を順次考慮した式
(3)及び式(4)を検査基準設定部6にプログラムす
ることにより、製品の上限値及び下限値を求めて、C4
0部5により被検査混成集積回路2の回路機能を検査判
定しているため、自動的に最適値を得ることができる。
また、被検査混成集積回路2の回路機能を検査判定する
にともない、順次最適値を設定する必要がなくなる。
(発明の効果) 本発明に係わる混成集積回路の検査穴r去は、上記のよ
うに構成されているため、以下に記載するような効果を
有する。
A)被検査混成集積回路の回路機能による上限値並びに
下限値を順次考慮した式(3)及び式(4)を検査基準
設定部にプログラムして、該上限値及び下限値を利用す
ることにより、CPU部が自動的に最適値を得ることが
でき、被検査混成集積回路の回路機能を検査判定するこ
とができるため、被検査混成集積回路の検査回数の増加
或いは被検査混成集積回路のロットの相違にともない、
最適値を設定する必要がなくなり、プログラム作成上の
個人差等を避けることができるという優れた効果を有す
る。
(Bl被検査混成集積回路の機能判定基準が自動的に最
適値に調整されるため、該被検査混成集積回路の機能判
定基準外の不良品が混入する恐れがなくなり、高信頼性
の混成集積回路を提供することができるという優れた効
果を有する。
【図面の簡単な説明】
第一図は本発明に係わる混成集積回路の検査方法の実施
例を示すブロック図である。 混成集積回路の検査機構、 被検査混成集積回路 混成集積回路検査装置 インタフェース、5・・・CPU部、 検査基準設定部、 検査結果表示部7゜

Claims (1)

    【特許請求の範囲】
  1. (1)被検査混成集積回路の検査基準が設定可能とされ
    た検査基準設定部と、該被検査混成集積回路からの検査
    信号を介するインタフェースと、前記検査基準設定部か
    ら入力される検査基準並びにインタフェースを介して入
    力される検査信号を対比判定するCPU部と、を有する
    混成集積回路検査装置に、検査結果を表示する検査結果
    表示部を接続するとともに、前記インタフェースと被検
    査混成集積回路とをインタフェースバスにより接続する
    ことにより、被検査混成集積回路の検査を行うようにし
    たことを特徴とする混成集積回路の検査方法。
JP2065148A 1990-03-15 1990-03-15 混成集積回路の検査方法 Pending JPH03264870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2065148A JPH03264870A (ja) 1990-03-15 1990-03-15 混成集積回路の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2065148A JPH03264870A (ja) 1990-03-15 1990-03-15 混成集積回路の検査方法

Publications (1)

Publication Number Publication Date
JPH03264870A true JPH03264870A (ja) 1991-11-26

Family

ID=13278508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2065148A Pending JPH03264870A (ja) 1990-03-15 1990-03-15 混成集積回路の検査方法

Country Status (1)

Country Link
JP (1) JPH03264870A (ja)

Similar Documents

Publication Publication Date Title
JPH03264870A (ja) 混成集積回路の検査方法
JPH09203764A (ja) 四端子測定法による接続不良リードの有無判別方法
JPS645461B2 (ja)
JPH03277986A (ja) 混成集積回路検査装置の検査校正方法
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JPS63124442A (ja) 半導体素子の検査方法
JPH01156681A (ja) 回路基板検査方法
EP0802484A1 (en) Method for metal delay testing in semiconductor devices
JP2519064B2 (ja) 半導体デバイスのパラメトリック検査方法
JPS62294984A (ja) 半導体検査装置
JP2000266822A (ja) 半導体試験装置
JPH09264924A (ja) Ic検査装置
JPS63305265A (ja) 半導体集積回路用故障解析装置
JP2678082B2 (ja) 半導体素子の測定方法
KR0148723B1 (ko) 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법
JP2003084045A (ja) 半導体集積回路の試験装置および方法
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
JPS63177437A (ja) 半導体集積回路装置の試験方法
JPH03197880A (ja) インサーキットテスタによる不良データの出力表示方法
JPS60109241A (ja) 半導体装置の製造方法
JPH113919A (ja) Ic検査方法及びプローブカード
JPH04177848A (ja) 集積回路装置の検査方法
JPH04366776A (ja) Ic試験装置
KR19990034825A (ko) 차량항법장치 메인보드 검사장치
JPH02245676A (ja) 集積回路素子の試験方法