JP3432113B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP3432113B2 JP3432113B2 JP18089697A JP18089697A JP3432113B2 JP 3432113 B2 JP3432113 B2 JP 3432113B2 JP 18089697 A JP18089697 A JP 18089697A JP 18089697 A JP18089697 A JP 18089697A JP 3432113 B2 JP3432113 B2 JP 3432113B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- mold
- semiconductor device
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】本発明は、面実装型の光半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】従来より、上記の面実装型の光半導体装
置としては、例えば、図１４に示すように、基板３１上
に一対のメッキ配線３２ａ，３２ｂが形成され、各メッ
キ配線３２ａ，３２ｂは基板３１の表面から側面を経て
裏面に達している。基板３１の凹部３３に形成された一
方のメッキ配線３２ａ上には発光素子または受光素子
（以下、総称するときは単に「光学素子３４」とい
う。）が搭載され、この光学素子３４は、他方のメッキ
配線３２ｂに接続されている。そして、光学素子３４の
周囲には、透光性樹脂によりモールドされた透光性モー
ルド体３５が形成され、この上部には、光学素子３４の
集光性を高めるためのレンズ３５ａが形成されている。
置としては、例えば、図１４に示すように、基板３１上
に一対のメッキ配線３２ａ，３２ｂが形成され、各メッ
キ配線３２ａ，３２ｂは基板３１の表面から側面を経て
裏面に達している。基板３１の凹部３３に形成された一
方のメッキ配線３２ａ上には発光素子または受光素子
（以下、総称するときは単に「光学素子３４」とい
う。）が搭載され、この光学素子３４は、他方のメッキ
配線３２ｂに接続されている。そして、光学素子３４の
周囲には、透光性樹脂によりモールドされた透光性モー
ルド体３５が形成され、この上部には、光学素子３４の
集光性を高めるためのレンズ３５ａが形成されている。
【０００３】上記光半導体装置の製造方法を図１５，１
６を参照して簡単に説明すると、まず、多連構成になっ
ている基板３１上に、この光半導体装置を単品化すると
きの側面となる孔３６を複数形成する。次いで、金メッ
キ等が施されたメッキ配線３２ａ，３２ｂを、基板３１
の表面から孔３６を介して基板３１の裏面に達するよう
に形成する。基板３１の凹部３３に形成されたメッキ配
線３２ａに、光学素子３４を導電性樹脂にてダイボンデ
ィングして搭載し、金線３７にてワイヤボンディングし
て、メッキ配線３２ｂと接続する。そして、図１６に示
すように、エポキシ樹脂等の透光性樹脂でトランスファ
モールド成形にて透光性モールド体３５を形成する。基
板３１は、同図に示すように、前後左右に多連となって
いるので、分割ラインＬに沿ってダイシングし、図１４
に示すような単独の光半導体装置とする。
６を参照して簡単に説明すると、まず、多連構成になっ
ている基板３１上に、この光半導体装置を単品化すると
きの側面となる孔３６を複数形成する。次いで、金メッ
キ等が施されたメッキ配線３２ａ，３２ｂを、基板３１
の表面から孔３６を介して基板３１の裏面に達するよう
に形成する。基板３１の凹部３３に形成されたメッキ配
線３２ａに、光学素子３４を導電性樹脂にてダイボンデ
ィングして搭載し、金線３７にてワイヤボンディングし
て、メッキ配線３２ｂと接続する。そして、図１６に示
すように、エポキシ樹脂等の透光性樹脂でトランスファ
モールド成形にて透光性モールド体３５を形成する。基
板３１は、同図に示すように、前後左右に多連となって
いるので、分割ラインＬに沿ってダイシングし、図１４
に示すような単独の光半導体装置とする。
【０００４】
【発明が解決しようとする課題】図１７は、トランスフ
ァモールド成形時の基板およびモールド用金型を示す図
である。通常、トランスファモールド成形する際、基板
３１は金型３８の下型３８ｂの上にセットされ、上方か
ら金型３８の上型３８ａによって押さえ込まれる。そし
て、金型３８のキャビティ３９内に、透光性樹脂を注入
して透光性モールド体３５が形成される。
ァモールド成形時の基板およびモールド用金型を示す図
である。通常、トランスファモールド成形する際、基板
３１は金型３８の下型３８ｂの上にセットされ、上方か
ら金型３８の上型３８ａによって押さえ込まれる。そし
て、金型３８のキャビティ３９内に、透光性樹脂を注入
して透光性モールド体３５が形成される。
【０００５】この型締めの際に、図１７(b) に示すよう
に、金型３８の上型３８ａのキャビティ３９のエッジが
メッキ配線３２ａ，３２ｂに当接し、型締め時の圧力お
よび金型３８の温度等によって、基板３１の表面または
メッキ配線３２ａ，３２ｂに段差を生じさせる場合があ
る（図１７(b) のＣ部参照）。これにより、メッキ配線
３２ａ，３２ｂは大きなダメージを受ける。
に、金型３８の上型３８ａのキャビティ３９のエッジが
メッキ配線３２ａ，３２ｂに当接し、型締め時の圧力お
よび金型３８の温度等によって、基板３１の表面または
メッキ配線３２ａ，３２ｂに段差を生じさせる場合があ
る（図１７(b) のＣ部参照）。これにより、メッキ配線
３２ａ，３２ｂは大きなダメージを受ける。
【０００６】そこで、このようなメッキ配線３２ａ，３
２ｂのダメージを軽減するために、型締め時の圧力を低
くすることが考えられる。ところが、型締め時の圧力を
低くすると、透光性樹脂をキャビティ３９内に注入する
際に、透光性樹脂が基板３１と金型３８との隙間から漏
れる場合がある。そして、漏れた透光性樹脂がメッキ配
線３２ａ，３２ｂを覆ってしまい、メッキ配線３２ａ，
３２ｂは電極としての役目を果さなくなることがある。
そのため、大幅な歩留の低下を生じる。
２ｂのダメージを軽減するために、型締め時の圧力を低
くすることが考えられる。ところが、型締め時の圧力を
低くすると、透光性樹脂をキャビティ３９内に注入する
際に、透光性樹脂が基板３１と金型３８との隙間から漏
れる場合がある。そして、漏れた透光性樹脂がメッキ配
線３２ａ，３２ｂを覆ってしまい、メッキ配線３２ａ，
３２ｂは電極としての役目を果さなくなることがある。
そのため、大幅な歩留の低下を生じる。
【０００７】また、この面実装型の光半導体装置をＯＡ
機器等の実装基板に半田付けする際には、メッキ配線３
２ａ，３２ｂに熱ストレスが加わる。これは、基板、メ
ッキ配線および透光性モールド体の各膨張係数が異なる
ために生じるものである。この熱ストレスによって、メ
ッキ配線３２ａ，３２ｂのダメージを受けた部分にさら
にダメージが加わり、接触不良や断線を引き起こす場合
がある。
機器等の実装基板に半田付けする際には、メッキ配線３
２ａ，３２ｂに熱ストレスが加わる。これは、基板、メ
ッキ配線および透光性モールド体の各膨張係数が異なる
ために生じるものである。この熱ストレスによって、メ
ッキ配線３２ａ，３２ｂのダメージを受けた部分にさら
にダメージが加わり、接触不良や断線を引き起こす場合
がある。
【０００８】本発明は、上記問題点に鑑み、モールド用
金型の型締めによるメッキ配線へのダメージを防止でき
る光半導体装置およびその製造方法の提供を目的とす
る。
金型の型締めによるメッキ配線へのダメージを防止でき
る光半導体装置およびその製造方法の提供を目的とす
る。
【０００９】
【課題を解決するための手段】本発明による課題解決手
段は、基板と、基板上に形成された配線と、配線上に搭
載された光学素子と、光学素子および配線の一部をモー
ルドしてなる透光性モールド体とを備えた光半導体装置
において、配線は、透光性モールド体の基板上の周縁部
分を回避して形成されたものである。
段は、基板と、基板上に形成された配線と、配線上に搭
載された光学素子と、光学素子および配線の一部をモー
ルドしてなる透光性モールド体とを備えた光半導体装置
において、配線は、透光性モールド体の基板上の周縁部
分を回避して形成されたものである。
【００１０】あるいは、配線は、透光性モールド体に覆
われた内部配線と、透光性モールド体の外部に露出した
端子用外部配線と、透光性モールド体の基板上の周縁部
分を回避するように形成され内部配線および端子用外部
配線をつなぐ中間配線とからなり、中間配線は立体配線
とされたものである。
われた内部配線と、透光性モールド体の外部に露出した
端子用外部配線と、透光性モールド体の基板上の周縁部
分を回避するように形成され内部配線および端子用外部
配線をつなぐ中間配線とからなり、中間配線は立体配線
とされたものである。
【００１１】具体的には、基板上の透光性モールド体に
覆われた位置に、基板の表面から裏面に達するスルーホ
ールが設けられ、スルーホール内に配線が形成されたも
のである。この場合、スルーホールの数は、配線の数以
上であればよい。また、基板の透光性モールド体の周縁
部分に対向する領域に、凹部が形成され、凹部に配線が
形成されていてもよい。
覆われた位置に、基板の表面から裏面に達するスルーホ
ールが設けられ、スルーホール内に配線が形成されたも
のである。この場合、スルーホールの数は、配線の数以
上であればよい。また、基板の透光性モールド体の周縁
部分に対向する領域に、凹部が形成され、凹部に配線が
形成されていてもよい。
【００１２】これらの構成によれば、モールド用金型の
キャビティのエッジは、基板上の配線に接しなくなる。
そのため、トランスファモールド成形時に金型で基板を
型締めしても、配線にダメージを与えることがない。
キャビティのエッジは、基板上の配線に接しなくなる。
そのため、トランスファモールド成形時に金型で基板を
型締めしても、配線にダメージを与えることがない。
【００１３】また、本発明の光結合装置の製造方法は、
基板にスルーホールを形成し、基板の表面から裏面に達
するようにスルーホール内および基板上に、モールド用
金型のキャビティのエッジを回避するように配線を形成
し、光学素子を配線上に搭載し、金型で基板を挟んで型
締めし、金型のキャビティ内に透光性モールド材を注入
して光学素子をモールドする方法である。
基板にスルーホールを形成し、基板の表面から裏面に達
するようにスルーホール内および基板上に、モールド用
金型のキャビティのエッジを回避するように配線を形成
し、光学素子を配線上に搭載し、金型で基板を挟んで型
締めし、金型のキャビティ内に透光性モールド材を注入
して光学素子をモールドする方法である。
【００１４】また、光学素子をモールドする方法として
は、基板の裏面に形成された透光性モールド材注入用の
ランナーから基板の表面に達する貫通孔を介して、金型
のキャビティ内に透光性モールド材を注入して光学素子
をモールドするようにしてもよい。
は、基板の裏面に形成された透光性モールド材注入用の
ランナーから基板の表面に達する貫通孔を介して、金型
のキャビティ内に透光性モールド材を注入して光学素子
をモールドするようにしてもよい。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１６】図１は、本発明の一実施形態に係る光半導
体装置を示す図、図２，３は、この光半導体装置の製造
過程における光半導体装置を示す図である。同図を参照
して、この面実装型の光半導体装置は、立体基板１と、
その基板１上に形成されたメッキ配線２ａ，２ｂ（以
下、総称するときは「メッキ配線２」という。）と、メ
ッキ配線２ａ上に搭載された光学素子３と、光学素子３
およびメッキ配線２の一部をモールドしてなる透光性モ
ールド樹脂体４とを有している。
体装置を示す図、図２，３は、この光半導体装置の製造
過程における光半導体装置を示す図である。同図を参照
して、この面実装型の光半導体装置は、立体基板１と、
その基板１上に形成されたメッキ配線２ａ，２ｂ（以
下、総称するときは「メッキ配線２」という。）と、メ
ッキ配線２ａ上に搭載された光学素子３と、光学素子３
およびメッキ配線２の一部をモールドしてなる透光性モ
ールド樹脂体４とを有している。
【００１７】基板１は、例えば、液晶ポリマー等の樹脂
材料を射出成形することによって、あるいはガラスエポ
キシを掘削加工することによって形成されている。基板
１の表面側には、光学素子３搭載用の凹部１ａが設けら
れている。
材料を射出成形することによって、あるいはガラスエポ
キシを掘削加工することによって形成されている。基板
１の表面側には、光学素子３搭載用の凹部１ａが設けら
れている。
【００１８】光学素子３の周囲は、トランスファモール
ド成形により透光性樹脂でモールドされた透光性モール
ド体４により覆われている。透光性モールド体４の上部
は、光学素子３の集光性を高めるためのレンズ４ａとさ
れている。
ド成形により透光性樹脂でモールドされた透光性モール
ド体４により覆われている。透光性モールド体４の上部
は、光学素子３の集光性を高めるためのレンズ４ａとさ
れている。
【００１９】そして、基板１上の透光性モールド体４に
覆われた位置に、基板１の表面から裏面に達する２つの
スルーホール６ａ，６ｂ（以下、総称するときは「スル
ーホール６」という。）が設けられている。
覆われた位置に、基板１の表面から裏面に達する２つの
スルーホール６ａ，６ｂ（以下、総称するときは「スル
ーホール６」という。）が設けられている。
【００２０】メッキ配線２は、電解メッキまたは無電解
メッキにより一対形成されている。一方のメッキ配線２
ａは、凹部１ａの内面から表面のスルーホール６ａに達
する内部配線と、スルーホール６ａ内を表面から裏面に
達する中間配線と、裏面から孔７を介して透光性モール
ド樹脂体４の外部に位置する表面に至る外部配線とから
なる。内部配線は、透光性モールド樹脂体４に覆われ、
外部配線は、透光性モールド樹脂体４の外部に露出する
ことにより、メッキ配線２ａは、透光性モールド樹脂体
４の周縁部分を回避して形成される。他方のメッキ配線
２ｂも同様である。なお、凹部１ａ内面をメッキするこ
とにより反射面となり、集光性がよくなる。
メッキにより一対形成されている。一方のメッキ配線２
ａは、凹部１ａの内面から表面のスルーホール６ａに達
する内部配線と、スルーホール６ａ内を表面から裏面に
達する中間配線と、裏面から孔７を介して透光性モール
ド樹脂体４の外部に位置する表面に至る外部配線とから
なる。内部配線は、透光性モールド樹脂体４に覆われ、
外部配線は、透光性モールド樹脂体４の外部に露出する
ことにより、メッキ配線２ａは、透光性モールド樹脂体
４の周縁部分を回避して形成される。他方のメッキ配線
２ｂも同様である。なお、凹部１ａ内面をメッキするこ
とにより反射面となり、集光性がよくなる。
【００２１】このように、メッキ配線２が２つのスルー
ホール６を介して基板１の表面から裏面に導かれること
により、メッキ配線２は、透光性モールド体４の基板１
上の周縁部分に接しなくなる（図１のＡ部参照）。すな
わち、トランスファモールド成形される際に、モールド
用金型のキャビティのエッジがメッキ配線２に当接しな
くなる。これにより、メッキ配線２は金型からダメージ
を受けることがなくなり、メッキ配線２の接触不良や断
線等の不具合を生じさせることがなくなる。
ホール６を介して基板１の表面から裏面に導かれること
により、メッキ配線２は、透光性モールド体４の基板１
上の周縁部分に接しなくなる（図１のＡ部参照）。すな
わち、トランスファモールド成形される際に、モールド
用金型のキャビティのエッジがメッキ配線２に当接しな
くなる。これにより、メッキ配線２は金型からダメージ
を受けることがなくなり、メッキ配線２の接触不良や断
線等の不具合を生じさせることがなくなる。
【００２２】また、金型のエッジがメッキ配線２に接し
ないことから、金型の型締めの圧力を十分かけることが
できる。そのため、基板１と金型との隙間からの透光性
樹脂の漏れを防止することができるので、漏れた樹脂に
よるメッキ配線２上での樹脂バリの発生を抑えることが
でき、この光半導体装置を面実装する際の半田付け不良
をなくすことができる。したがって、トランスファモー
ルド成形の際には金型の型締め圧力に左右されないの
で、広い条件下のもとでモールドでき、ひいては光半導
体装置の生産における歩留を高めることができる。
ないことから、金型の型締めの圧力を十分かけることが
できる。そのため、基板１と金型との隙間からの透光性
樹脂の漏れを防止することができるので、漏れた樹脂に
よるメッキ配線２上での樹脂バリの発生を抑えることが
でき、この光半導体装置を面実装する際の半田付け不良
をなくすことができる。したがって、トランスファモー
ルド成形の際には金型の型締め圧力に左右されないの
で、広い条件下のもとでモールドでき、ひいては光半導
体装置の生産における歩留を高めることができる。
【００２３】次に、この光半導体装置の製造方法を図２
〜５を参照して説明する。なお、図２，３は、前後左右
に多連構成となっている光半導体装置を示す。まず、基
板１上に、この光半導体装置を単品化したときの側面と
なる孔７を複数形成する。また、基板１上の透光性モー
ルド体４に覆われる位置に、一対のスルーホール６ａ，
６ｂを複数形成する。次いで、メッキ配線２を基板１の
表面からスルーホール６を介して基板１の裏面に達する
ように形成する。基板１表面の凹部１ａに、光学素子３
を導電性樹脂にてダイボンディングして搭載し、金線５
にてワイヤボンディングすることによりメッキ配線２ｂ
と接続する。そして、図３に示すように、光学素子３の
周囲に熱硬化性エポキシ樹脂等の透光性樹脂を用いて、
トランスファモールド成形にて透光性モールド体４を形
成する。
〜５を参照して説明する。なお、図２，３は、前後左右
に多連構成となっている光半導体装置を示す。まず、基
板１上に、この光半導体装置を単品化したときの側面と
なる孔７を複数形成する。また、基板１上の透光性モー
ルド体４に覆われる位置に、一対のスルーホール６ａ，
６ｂを複数形成する。次いで、メッキ配線２を基板１の
表面からスルーホール６を介して基板１の裏面に達する
ように形成する。基板１表面の凹部１ａに、光学素子３
を導電性樹脂にてダイボンディングして搭載し、金線５
にてワイヤボンディングすることによりメッキ配線２ｂ
と接続する。そして、図３に示すように、光学素子３の
周囲に熱硬化性エポキシ樹脂等の透光性樹脂を用いて、
トランスファモールド成形にて透光性モールド体４を形
成する。
【００２４】図４は、トランスファモールド成形時の基
板１およびモールド用金型９を示す図である。図４(a)
に示すように、金型９の下型９ｂの上にセットされた基
板１は、上方から金型９の上型９ａに押さえ込まれ型締
めされる。このとき、基板１の金型９との当接部分は、
金型９のキャビティ１０のエッジによって、型締めの圧
力および金型９の温度による熱のために多少段差を生じ
る（図４(b) のＣ部参照）。しかし、メッキ配線２は、
基板１上の金型９のキャビティ１０のエッジに当接しな
いように形成されているので、メッキ配線２にダメージ
が加わることはない。
板１およびモールド用金型９を示す図である。図４(a)
に示すように、金型９の下型９ｂの上にセットされた基
板１は、上方から金型９の上型９ａに押さえ込まれ型締
めされる。このとき、基板１の金型９との当接部分は、
金型９のキャビティ１０のエッジによって、型締めの圧
力および金型９の温度による熱のために多少段差を生じ
る（図４(b) のＣ部参照）。しかし、メッキ配線２は、
基板１上の金型９のキャビティ１０のエッジに当接しな
いように形成されているので、メッキ配線２にダメージ
が加わることはない。
【００２５】透光性樹脂の注入方法としては、例えば、
図５に示すように、基板１上の各メッキ配線２の間の位
置に形成されたランナー１１と、ランナー１１から分岐
したゲート１２により透光性樹脂が注入される。基板１
は、図３に示すように前後左右に多連となっているの
で、その後、分割ラインＬに沿ってダイシングし、図１
に示すような単品の光半導体装置となる。
図５に示すように、基板１上の各メッキ配線２の間の位
置に形成されたランナー１１と、ランナー１１から分岐
したゲート１２により透光性樹脂が注入される。基板１
は、図３に示すように前後左右に多連となっているの
で、その後、分割ラインＬに沿ってダイシングし、図１
に示すような単品の光半導体装置となる。
【００２６】ところで、上記光半導体装置におけるスル
ーホール６の数は、メッキ配線２の数と同じ数である
が、メッキ配線２の数に応じてスルーホール６の数を増
減させてもよい。例えば、１つの光学素子３にドライブ
回路（トランジスタ等）やアンプ回路／演算回路が付加
されて１パッケージ化される場合には、それらのメッキ
配線（電極）の数に応じてスルーホールの数を増やすよ
うにすればよい。
ーホール６の数は、メッキ配線２の数と同じ数である
が、メッキ配線２の数に応じてスルーホール６の数を増
減させてもよい。例えば、１つの光学素子３にドライブ
回路（トランジスタ等）やアンプ回路／演算回路が付加
されて１パッケージ化される場合には、それらのメッキ
配線（電極）の数に応じてスルーホールの数を増やすよ
うにすればよい。
【００２７】図６は、１つの光学素子３に対して３つの
メッキ配線２ａ，２ｂ，２ｃが備わった場合の光半導体
装置の平面図である。同図によれば、例えば、ＯＰＩＣ
（Optoelectronic Integrated Circuit）を有する光学
素子３の電極がＧＮＤ，ＶCC，ＶOUTの３電極となった
場合、３つのスルーホール６ａ，６ｂ，６ｃが形成され
ることになる。
メッキ配線２ａ，２ｂ，２ｃが備わった場合の光半導体
装置の平面図である。同図によれば、例えば、ＯＰＩＣ
（Optoelectronic Integrated Circuit）を有する光学
素子３の電極がＧＮＤ，ＶCC，ＶOUTの３電極となった
場合、３つのスルーホール６ａ，６ｂ，６ｃが形成され
ることになる。
【００２８】また、図７に示すように、光学素子３を搭
載したメッキ配線２ａが対角方向に延びている場合は、
メッキ配線２ａの両端部でスルーホール６ａ，６ｂを形
成するようにすればよい。この場合、スルーホール６
ａ，６ｂの数はメッキ配線２ａの数より多くなる。ま
た、１つのスルーホール内に複数のメッキ配線を形成す
るようにしてもよい。
載したメッキ配線２ａが対角方向に延びている場合は、
メッキ配線２ａの両端部でスルーホール６ａ，６ｂを形
成するようにすればよい。この場合、スルーホール６
ａ，６ｂの数はメッキ配線２ａの数より多くなる。ま
た、１つのスルーホール内に複数のメッキ配線を形成す
るようにしてもよい。
【００２９】図８は、本発明に係る光半導体装置の変形
例を示す図である。この光半導体装置の特徴は、金型９
のキャビティ１０のエッジに対向する基板１の領域に凹
部１３を設けた点にある。これにより、メッキ配線２
は、金型９のキャビティ１０のエッジに接しなくなる。
そのため、それによるダメージが無くなるので、メッキ
配線２の接触不良や断線等を防止することができる。な
お、メッキ配線２は、凹部１３に沿って形成すればよい
ので、図１に示すようなスルーホール６を形成する必要
がなくなり、製造コストの低減化が図れる。
例を示す図である。この光半導体装置の特徴は、金型９
のキャビティ１０のエッジに対向する基板１の領域に凹
部１３を設けた点にある。これにより、メッキ配線２
は、金型９のキャビティ１０のエッジに接しなくなる。
そのため、それによるダメージが無くなるので、メッキ
配線２の接触不良や断線等を防止することができる。な
お、メッキ配線２は、凹部１３に沿って形成すればよい
ので、図１に示すようなスルーホール６を形成する必要
がなくなり、製造コストの低減化が図れる。
【００３０】図９〜１１は、本発明に係る光半導体装置
の他の製造方法を示す図である。この製造方法による光
半導体装置は、図９に示すように、基板１の裏面に透光
性樹脂注入用のランナー２１が形成され、このランナー
２１から基板１表面へ貫通するように貫通孔２２が形成
されている。このランナー２１および貫通孔２２を通し
て、トランスファモールド成形時に金型９のキャビティ
１０に透光性樹脂が注入される。
の他の製造方法を示す図である。この製造方法による光
半導体装置は、図９に示すように、基板１の裏面に透光
性樹脂注入用のランナー２１が形成され、このランナー
２１から基板１表面へ貫通するように貫通孔２２が形成
されている。このランナー２１および貫通孔２２を通し
て、トランスファモールド成形時に金型９のキャビティ
１０に透光性樹脂が注入される。
【００３１】従来では、金型の下型に透光性樹脂材注入
用のランナーが設けられ、このランナーを介して透光性
樹脂を注入していたが、基板１側にランナー２１を形成
することにより、金型の下型の基板１との当接面を完全
にフラットにすることができる。そのため、トランスフ
ァモールド成型時に基板１を挟み込む際に、メッキ配線
２に損傷を及ぼすことがない。
用のランナーが設けられ、このランナーを介して透光性
樹脂を注入していたが、基板１側にランナー２１を形成
することにより、金型の下型の基板１との当接面を完全
にフラットにすることができる。そのため、トランスフ
ァモールド成型時に基板１を挟み込む際に、メッキ配線
２に損傷を及ぼすことがない。
【００３２】図１０，１１を参照して、この光半導体装
置の製造方法を具体的に説明すると、まず、ランナー２
１が形成されている基板１上に、この光半導体装置を単
品化したときの側面となる孔７を複数形成する。また、
基板１上の透光性モールド体４に覆われる位置に、一対
のスルーホール６を複数形成する。次いで、ランナー２
１の頂部から基板１の表面に達する貫通孔２２を形成す
る。
置の製造方法を具体的に説明すると、まず、ランナー２
１が形成されている基板１上に、この光半導体装置を単
品化したときの側面となる孔７を複数形成する。また、
基板１上の透光性モールド体４に覆われる位置に、一対
のスルーホール６を複数形成する。次いで、ランナー２
１の頂部から基板１の表面に達する貫通孔２２を形成す
る。
【００３３】次に、メッキ配線２ａ，２ｂをそれらが複
数のスルーホール６ａ，６ｂを介して、基板１の裏面に
達するように形成する。なお、貫通孔２２は、メッキ配
線２ａ，２ｂが施された後で形成してもよい。次いで、
基板１の表面の凹部１ａに、光学素子３を導電性樹脂に
てダイボンディングして搭載し、金線５にてワイヤボン
ディングしメッキ配線２ｂに接続する。その後、金型９
のキャビティ１０に透光性樹脂を注入し透光性モールド
体４を形成する。この透光性樹脂の注入は、ランナー２
１から貫通孔２２を介して行われる。そして、図１１に
示すように、分割ラインＬに沿ってダイシングし、図９
に示すような単品の光半導体装置とする。
数のスルーホール６ａ，６ｂを介して、基板１の裏面に
達するように形成する。なお、貫通孔２２は、メッキ配
線２ａ，２ｂが施された後で形成してもよい。次いで、
基板１の表面の凹部１ａに、光学素子３を導電性樹脂に
てダイボンディングして搭載し、金線５にてワイヤボン
ディングしメッキ配線２ｂに接続する。その後、金型９
のキャビティ１０に透光性樹脂を注入し透光性モールド
体４を形成する。この透光性樹脂の注入は、ランナー２
１から貫通孔２２を介して行われる。そして、図１１に
示すように、分割ラインＬに沿ってダイシングし、図９
に示すような単品の光半導体装置とする。
【００３４】また、透光性樹脂を注入する方法として
は、図１２に示すように、金型９の下型９ｂに透光性樹
脂注入用の金型側ランナー２３をそのエッジがメッキ配
線２と接しないように形成し、基板１に裏面から表面に
達する貫通孔２４を設けるようにしてもよい。そして、
透光性樹脂を金型側ランナー２３から貫通孔２４を介し
て金型９のキャビティ１０内に注入する。
は、図１２に示すように、金型９の下型９ｂに透光性樹
脂注入用の金型側ランナー２３をそのエッジがメッキ配
線２と接しないように形成し、基板１に裏面から表面に
達する貫通孔２４を設けるようにしてもよい。そして、
透光性樹脂を金型側ランナー２３から貫通孔２４を介し
て金型９のキャビティ１０内に注入する。
【００３５】さらには、図１３に示すように、金型９の
下型９ｂに透光性樹脂注入用の金型側ランナー２５を設
け、そのエッジがスルーホール６の開口位置と一致する
ように金型側ランナー２５の形状を規定してもよい。こ
のようにすれば、透光性樹脂を金型側ランナー２５から
スルーホール６を介してキャビティ１０内に注入するこ
とができるので、図１２に示す貫通孔２４を形成する必
要がなくなり、製造コストを低減することができる。
下型９ｂに透光性樹脂注入用の金型側ランナー２５を設
け、そのエッジがスルーホール６の開口位置と一致する
ように金型側ランナー２５の形状を規定してもよい。こ
のようにすれば、透光性樹脂を金型側ランナー２５から
スルーホール６を介してキャビティ１０内に注入するこ
とができるので、図１２に示す貫通孔２４を形成する必
要がなくなり、製造コストを低減することができる。
【００３６】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることができる。
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることができる。
【００３７】
【発明の効果】以上のように、この発明によれば、基板
上に形成される配線を透光性モールド体の基板上の周縁
部分を回避して形成することにより、モールド用金型に
よる配線のダメージをなくすことができるので、メッキ
配線の接触不良や断線を防止でき、高信頼性を有する光
半導体装置を提供することができる。
上に形成される配線を透光性モールド体の基板上の周縁
部分を回避して形成することにより、モールド用金型に
よる配線のダメージをなくすことができるので、メッキ
配線の接触不良や断線を防止でき、高信頼性を有する光
半導体装置を提供することができる。
【００３８】また、金型のエッジが配線に接しないこと
から、金型の型締めの圧力を十分かけることができるの
で、基板と金型との隙間からの透光性樹脂の漏れを防止
することができ、この光半導体装置を面実装する際の半
田付け不良をなくすことができる。したがって、モール
ド成形の際には金型の型締め圧力に左右されないので、
広い条件下のもとでモールドでき、ひいては光半導体装
置の生産における歩留をよくすることができる。
から、金型の型締めの圧力を十分かけることができるの
で、基板と金型との隙間からの透光性樹脂の漏れを防止
することができ、この光半導体装置を面実装する際の半
田付け不良をなくすことができる。したがって、モール
ド成形の際には金型の型締め圧力に左右されないので、
広い条件下のもとでモールドでき、ひいては光半導体装
置の生産における歩留をよくすることができる。
【図１】本発明の一実施形態に係る光半導体装置を示
し、(a) は底面図、(b) は平面図、(c) は側面図、(d)
は断面図
し、(a) は底面図、(b) は平面図、(c) は側面図、(d)
は断面図
【図２】同じくメッキ配線を施したときの光半導体装置
を示し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
を示し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
【図３】同じくモールドしたときの光半導体装置を示
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
【図４】同じくトランスファモールド成形の際の基板と
金型とを示す図
金型とを示す図
【図５】多連構成の光半導体装置の平面図
【図６】３つのメッキ配線を有する光半導体装置を示
し、(a) は平面図、(b) は底面図
し、(a) は平面図、(b) は底面図
【図７】対角に形成されたメッキ配線を有するモールド
前の光半導体装置の斜視図
前の光半導体装置の斜視図
【図８】光半導体装置の変形例を示す図
【図９】他の製造方法による光半導体装置を示し、(a)
は底面図、(b) は平面図、(c)は側面図、(d) は断面図
は底面図、(b) は平面図、(c)は側面図、(d) は断面図
【図１０】同じく製造過程における光半導体装置を示
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
【図１１】同じく製造過程における光半導体装置を示
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
【図１２】透光性樹脂の注入方法を示す図
【図１３】透光性樹脂の注入方法を示す図
【図１４】従来の光半導体装置を示し、(a) は底面図、
(b) は平面図、(c) は側面図、(d) は断面図
(b) は平面図、(c) は側面図、(d) は断面図
【図１５】同じくメッキ配線を施したときの光半導体装
置を示し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
置を示し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
【図１６】同じくモールドしたときの光半導体装置を示
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
し、(a) は平面図、(b) は(a) のＢ−Ｂ断面図
【図１７】同じくトランスファモールド成形の際の基板
と金型とを示す図
と金型とを示す図
１ 基板
２ メッキ配線
３ 光学素子
４ 透光性モールド体
６ スルーホール
９ 金型
１０ キャビティ
１３ 凹部
２１ ランナー
２２ 貫通孔
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 23/31 Ｈ０１Ｌ 23/30 Ｆ
33/00
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/28
B29C 45/02
B29C 45/70
H01L 23/12
H01L 23/29
H01L 23/31
H01L 33/00
Claims (7)
- 【請求項１】 基板と、該基板上に形成された内部配線
および外部配線と、前記内部配線に接続された光学素子
と、該光学素子および前記内部配線を覆う透光性モール
ド体とを備え、前記外部配線が前記透光性モールド体の
外部に露出する光半導体装置において、前記基板の透光
性モールド体に覆われた位置に、前記基板の表面から裏
面に達するスルーホールが設けられ、該スルーホール内
に前記内部配線と外部配線とをつなぐ中間配線が形成さ
れたことを特徴とする光半導体装置。 - 【請求項２】 前記スルーホール内に複数の中間配線が
形成され、各中間配線は、異なる内部配線と外部配線と
をつなぐことを特徴とする請求項１記載の光半導体装
置。 - 【請求項３】 前記内部配線上に光学素子が搭載され、
両者が接続されたことを特徴とする請求項１または２記
載の光半導体装置。 - 【請求項４】 前記内部配線と光学素子とがワイヤ接続
されたことを特徴とする請求項１または２記載の光半導
体装置。 - 【請求項５】 基板と、該基板上に形成された配線と、
該配線上に搭載された光学素子と、該光学素子および配
線の一部をモールドしてなる透光性モールド体とを備え
た光半導体装置において、モールド用金型のキャビティ
のエッジに対向する基板の領域に凹部が形成され、該凹
部に前記配線が形成されたことを特徴とする光半導体装
置。 - 【請求項６】 基板の透光性モールド体に覆われる位置
にスルーホールを形成し、基板の表面から裏面に達する
ように前記スルーホール内に中間配線を形成するととも
に、モールド用金型のキャビティのエッジに対向する基
板上の領域を回避して前記中間配線に接続される内部配
線および外部配線を形成し、光学素子を前記内部配線上
に搭載し、前記金型で前記基板を挟んで型締めし、前記
金型のキャビティ内に透光性モールド材を注入して前記
光学素子および前記内部配線をモールドすることを特徴
とする光半導体装置の製造方法。 - 【請求項７】 基板の透光性モールド体に覆われる位置
にスルーホールを形成し、基板の表面から裏面に達する
ように前記スルーホール内に中間配線を形成 するととも
に、モールド用金型のキャビティのエッジに対向する基
板上の領域を回避して前記中間配線に接続される内部配
線および外部配線を形成し、光学素子を前記内部配線上
に搭載し、前記金型で前記基板を挟んで型締めし、前記
基板の裏面に形成された透光性モールド材注入用のラン
ナーから前記基板の表面に達する貫通孔を介して前記金
型のキャビティ内に透光性モールド材を注入して前記光
学素子および内部配線をモールドすることを特徴とする
光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18089697A JP3432113B2 (ja) | 1997-07-07 | 1997-07-07 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18089697A JP3432113B2 (ja) | 1997-07-07 | 1997-07-07 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126647A JPH1126647A (ja) | 1999-01-29 |
| JP3432113B2 true JP3432113B2 (ja) | 2003-08-04 |
Family
ID=16091223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18089697A Expired - Fee Related JP3432113B2 (ja) | 1997-07-07 | 1997-07-07 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432113B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4926337B2 (ja) * | 2000-06-28 | 2012-05-09 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 光源 |
| JP2002222997A (ja) * | 2001-01-25 | 2002-08-09 | Seiwa Electric Mfg Co Ltd | 表面実装型発光ダイオード、及びその製造方法 |
| JP4904623B2 (ja) * | 2001-01-29 | 2012-03-28 | 日亜化学工業株式会社 | 光半導体素子 |
| JP4673986B2 (ja) * | 2001-02-23 | 2011-04-20 | 星和電機株式会社 | 表面実装方発光ダイオードの製造方法 |
| JP4702586B2 (ja) * | 2001-09-10 | 2011-06-15 | 日本電気株式会社 | 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器 |
| JP2004014857A (ja) * | 2002-06-07 | 2004-01-15 | Stanley Electric Co Ltd | チップタイプ光半導体素子 |
| KR101015289B1 (ko) * | 2002-11-05 | 2011-02-15 | 파나소닉 주식회사 | 발광다이오드 |
| JP2007142479A (ja) * | 2003-03-14 | 2007-06-07 | Sumitomo Electric Ind Ltd | 半導体装置 |
| EP1605523A4 (en) | 2003-03-14 | 2012-04-04 | Sumitomo Electric Industries | SEMICONDUCTOR COMPONENT |
| JP2006108216A (ja) * | 2004-10-01 | 2006-04-20 | Hitachi Aic Inc | Ｌｅｄ装置 |
| JP5074696B2 (ja) * | 2006-03-07 | 2012-11-14 | アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド | 発光ダイオード |
| KR100789951B1 (ko) * | 2006-06-09 | 2008-01-03 | 엘지전자 주식회사 | 발광 유닛 제작 장치 및 방법 |
| JP5555971B2 (ja) * | 2006-07-18 | 2014-07-23 | 日亜化学工業株式会社 | 線状発光装置およびそれを用いた面状発光装置 |
| JP2008041923A (ja) * | 2006-08-07 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 発光装置 |
| TW200816859A (en) * | 2006-09-20 | 2008-04-01 | Nikon Corp | Methods of manufacturing optical device and resin-sealed light-emitting device, optical device, resin-sealed light-emitting device and flat lighting device |
| US7808013B2 (en) | 2006-10-31 | 2010-10-05 | Cree, Inc. | Integrated heat spreaders for light emitting devices (LEDs) and related assemblies |
| JP2008159659A (ja) * | 2006-12-21 | 2008-07-10 | Showa Denko Kk | 発光装置および表示装置 |
| KR101349605B1 (ko) | 2007-09-27 | 2014-01-09 | 삼성전자주식회사 | 발광소자 패키지의 제조방법 |
| US7732829B2 (en) * | 2008-02-05 | 2010-06-08 | Hymite A/S | Optoelectronic device submount |
| JP5379503B2 (ja) * | 2009-02-04 | 2013-12-25 | アピックヤマダ株式会社 | Ｌｅｄパッケージ、ｌｅｄパッケージの製造方法、及び金型 |
| JP5367668B2 (ja) * | 2009-11-17 | 2013-12-11 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
| KR101034114B1 (ko) * | 2009-12-01 | 2011-05-13 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| JP2010258483A (ja) * | 2010-08-19 | 2010-11-11 | Renesas Electronics Corp | 樹脂封止型半導体装置 |
| JP2014220287A (ja) * | 2013-05-02 | 2014-11-20 | アルプス電気株式会社 | 樹脂封止品及び樹脂封止品の製造方法 |
| JP2018198247A (ja) * | 2017-05-23 | 2018-12-13 | 市光工業株式会社 | 発光装置及び車両用灯具 |
| JP7211783B2 (ja) * | 2018-12-04 | 2023-01-24 | スタンレー電気株式会社 | 半導体発光装置及びその製造方法 |
| JP7211784B2 (ja) * | 2018-12-04 | 2023-01-24 | スタンレー電気株式会社 | 半導体発光装置及びその製造方法 |
| WO2023026381A1 (ja) * | 2021-08-25 | 2023-03-02 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-07-07 JP JP18089697A patent/JP3432113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126647A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432113B2 (ja) | 光半導体装置 | |
| US7554182B2 (en) | Semiconductor device and package, and method of manufacturer therefor | |
| JP3165078B2 (ja) | 表面実装部品の製造方法 | |
| US5079673A (en) | Ic card module | |
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| KR20010014945A (ko) | 반도체장치의 제조방법 | |
| KR100346671B1 (ko) | 플라스틱성형타입반도체장치및그의제조방법 | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| JP2003258152A (ja) | 熱バイアを有するモノリシックマイクロ波集積回路パッケージ | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3426574B2 (ja) | 表面実装部品及びその製造方法 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| KR100454774B1 (ko) | 반도체장치 | |
| JP2927602B2 (ja) | 光結合装置 | |
| JP3710522B2 (ja) | 光半導体装置およびその製造方法 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
| KR0138302Y1 (ko) | 와이어 본딩이 용이한 반도체 장치 | |
| KR19980058576A (ko) | 에어리어 어레이 범프드 반도체 패키지 몰딩금형 | |
| KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR950000516B1 (ko) | 반도체 조립장치 | |
| KR0120186B1 (ko) | 버퍼칩을 이용한 반도체 장치 및 그 제조방법 | |
| JP2001085574A (ja) | 樹脂封止半導体装置及びモールド装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |