JP2001085574A - 樹脂封止半導体装置及びモールド装置 - Google Patents
樹脂封止半導体装置及びモールド装置Info
- Publication number
- JP2001085574A JP2001085574A JP25583099A JP25583099A JP2001085574A JP 2001085574 A JP2001085574 A JP 2001085574A JP 25583099 A JP25583099 A JP 25583099A JP 25583099 A JP25583099 A JP 25583099A JP 2001085574 A JP2001085574 A JP 2001085574A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- mold
- lead
- molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Abstract
(57)【要約】
【課題】 基板実装時に基板に存在する異物による接続
不良の発生しない樹脂封止半導体装置を提案する。 【解決手段】 ダイステージ１ａ、インナーリード１ｂ
及びインナーリード１ｂに段差１ｄを付けて連なるアウ
ターリード１ｃを備えるリードフレームのダイステージ
１ａに半導体素子２をダイボンディングし、アウターリ
ード１ｃの下面とモールド樹脂３の下面が同一平面とな
るように樹脂モールドされた樹脂封止半導体装置４のモ
ールド樹脂の下面に凹部３ａを設ける。半導体装置を実
装する基板の半導体装置実装領域に異物が存在しても凹
部の中に納まり、アウターリードと基板の接続端子との
間に隙間が発生することがなくなり、接続不良を防止す
ることができる。
不良の発生しない樹脂封止半導体装置を提案する。 【解決手段】 ダイステージ１ａ、インナーリード１ｂ
及びインナーリード１ｂに段差１ｄを付けて連なるアウ
ターリード１ｃを備えるリードフレームのダイステージ
１ａに半導体素子２をダイボンディングし、アウターリ
ード１ｃの下面とモールド樹脂３の下面が同一平面とな
るように樹脂モールドされた樹脂封止半導体装置４のモ
ールド樹脂の下面に凹部３ａを設ける。半導体装置を実
装する基板の半導体装置実装領域に異物が存在しても凹
部の中に納まり、アウターリードと基板の接続端子との
間に隙間が発生することがなくなり、接続不良を防止す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止半導体装
置及びモールド装置に関する。
置及びモールド装置に関する。
【０００２】
【従来の技術】樹脂封止半導体装置の樹脂モールド方法
として、トランスファモールド法が広く知られている。
このモールド法は予めリードフレームに半導体素子をワ
イヤボンディングにより組み込んでおき、これを金型に
入れて、粉末状またはタブレット状のエポキシ樹脂など
の樹脂を温度と圧力をかけて溶融させ、粘度の低い状態
にして前記金型内に注入し、硬化させてモールドするも
のである。従来、複数の半導体素子を同時にモールドす
るために、半導体素子を個別に収容できるキャビティ及
びキャビティ間を樹脂の通路として繋ぐランナーで構成
された金型を備えたトラスファーモールド装置にてモー
ルドされる。
として、トランスファモールド法が広く知られている。
このモールド法は予めリードフレームに半導体素子をワ
イヤボンディングにより組み込んでおき、これを金型に
入れて、粉末状またはタブレット状のエポキシ樹脂など
の樹脂を温度と圧力をかけて溶融させ、粘度の低い状態
にして前記金型内に注入し、硬化させてモールドするも
のである。従来、複数の半導体素子を同時にモールドす
るために、半導体素子を個別に収容できるキャビティ及
びキャビティ間を樹脂の通路として繋ぐランナーで構成
された金型を備えたトラスファーモールド装置にてモー
ルドされる。
【０００３】図５（Ａ）の断面図にはリードフレーム１
にダイボンディングされ、半導体素子２がフラット型に
樹脂３でモールドされた半導体装置４を示している。ま
た、図５（Ｂ）は前記半導体装置４の底面図である。リ
ードフレーム１は、半導体素子２がダイボンディングさ
れるダイステージ１ａ、インナーリード１ｂ、アウター
リード１ｃを備え、インナーリード１ｂとアウターリー
ド１ｃは曲げ加工が施された段差部１ｄを介して連なっ
ている。
にダイボンディングされ、半導体素子２がフラット型に
樹脂３でモールドされた半導体装置４を示している。ま
た、図５（Ｂ）は前記半導体装置４の底面図である。リ
ードフレーム１は、半導体素子２がダイボンディングさ
れるダイステージ１ａ、インナーリード１ｂ、アウター
リード１ｃを備え、インナーリード１ｂとアウターリー
ド１ｃは曲げ加工が施された段差部１ｄを介して連なっ
ている。
【０００４】前記フラット型に樹脂モールドされた半導
体装置４を見ると、ダイステージ１ａにダイボンディン
グされ、インナーリード１ｂにワイヤ５にてワイヤボン
デングされた半導体素子２は、樹脂３内で浮いた位置に
あり、前記アウターリード１ｃの下面とモールド樹脂３
の下面が同一平面となるように樹脂モールドされてい
る。
体装置４を見ると、ダイステージ１ａにダイボンディン
グされ、インナーリード１ｂにワイヤ５にてワイヤボン
デングされた半導体素子２は、樹脂３内で浮いた位置に
あり、前記アウターリード１ｃの下面とモールド樹脂３
の下面が同一平面となるように樹脂モールドされてい
る。
【０００５】
【発明が解決しようとする課題】前記半導体装置４の下
面がアウターリード１ｃの下面、モールド樹脂３の下面
が同一平面となっているため、図４に模式的に示すよう
に、前記半導体装置４、特に大型パッケージの半導体装
置を基板に実装する場合、基板の実装場所表面に切り屑
などの異物１３があると、半導体装置４と基板１２との
間に隙間が生じ、半導体装置４のアウターリード１ｃと
基板１２のランド等の接続端子とが密着せず、はんだ付
等において接続不良が発生することがあった。本発明は
前記問題点に鑑み、接続不良の発生しない樹脂封止半導
体装置及びモールド装置を提案するものである。
面がアウターリード１ｃの下面、モールド樹脂３の下面
が同一平面となっているため、図４に模式的に示すよう
に、前記半導体装置４、特に大型パッケージの半導体装
置を基板に実装する場合、基板の実装場所表面に切り屑
などの異物１３があると、半導体装置４と基板１２との
間に隙間が生じ、半導体装置４のアウターリード１ｃと
基板１２のランド等の接続端子とが密着せず、はんだ付
等において接続不良が発生することがあった。本発明は
前記問題点に鑑み、接続不良の発生しない樹脂封止半導
体装置及びモールド装置を提案するものである。
【０００６】
【課題を解決するための手段】本発明の樹脂封止半導体
装置は、ダイステージ、インナーリード及び該インナー
リードに段差を付けて連なるアウターリードを備えるリ
ードフレームの前記ダイステージに半導体素子をダイボ
ンディングし、前記アウターリードの下面とモールド樹
脂の下面が同一平面となるように樹脂モールドされ、前
記モールド樹脂の下面に凹部を設ける。前記凹部を形成
するために、樹脂モールド装置の金型に凸部を設ける。
前記凹部を形成した半導体装置を基板に実装する際、実
装領域に異物があっても異物が凹部に納まり、実装に支
障を来さない。
装置は、ダイステージ、インナーリード及び該インナー
リードに段差を付けて連なるアウターリードを備えるリ
ードフレームの前記ダイステージに半導体素子をダイボ
ンディングし、前記アウターリードの下面とモールド樹
脂の下面が同一平面となるように樹脂モールドされ、前
記モールド樹脂の下面に凹部を設ける。前記凹部を形成
するために、樹脂モールド装置の金型に凸部を設ける。
前記凹部を形成した半導体装置を基板に実装する際、実
装領域に異物があっても異物が凹部に納まり、実装に支
障を来さない。
【０００７】
【発明の実施の形態】本発明の樹脂封止半導体装置の実
施の形態を、図１を参照しながら説明する。なお、従来
と同じ構成要素には同一符号を付している。図１（Ａ）
の断面図にはリードフレーム１にダイボンディングさ
れ、半導体素子２がフラット型に樹脂３でモールドされ
た半導体装置４を示している。また、図１（Ｂ）は前記
半導体装置４の底面図である。リードフレーム１は、半
導体素子２がダイボンディングされるダイステージ１
ａ、インナーリード１ｂ、アウターリード１ｃを備え、
インナーリード１ｂとアウターリード１ｃは曲げ加工が
施された段差部１ｄを介して連なっている。
施の形態を、図１を参照しながら説明する。なお、従来
と同じ構成要素には同一符号を付している。図１（Ａ）
の断面図にはリードフレーム１にダイボンディングさ
れ、半導体素子２がフラット型に樹脂３でモールドされ
た半導体装置４を示している。また、図１（Ｂ）は前記
半導体装置４の底面図である。リードフレーム１は、半
導体素子２がダイボンディングされるダイステージ１
ａ、インナーリード１ｂ、アウターリード１ｃを備え、
インナーリード１ｂとアウターリード１ｃは曲げ加工が
施された段差部１ｄを介して連なっている。
【０００８】前記フラット型に樹脂モールドされた半導
体装置４を見ると、ダイステージ１ａにダイボンディン
グされ、インナーリード１ｂにワイヤ５にてワイヤボン
デングされた半導体素子２は、樹脂３内で浮いた位置に
あり、前記アウターリード１ｃの下面とモールド樹脂３
の下面が同一平面となるようにフラット型に樹脂モール
ドされている。
体装置４を見ると、ダイステージ１ａにダイボンディン
グされ、インナーリード１ｂにワイヤ５にてワイヤボン
デングされた半導体素子２は、樹脂３内で浮いた位置に
あり、前記アウターリード１ｃの下面とモールド樹脂３
の下面が同一平面となるようにフラット型に樹脂モール
ドされている。
【０００９】そして、本発明の樹脂封止半導体装置４
は、モールド樹脂３の下面に凹部３ａを設ける。前記凹
部３ａを設けると、図３に示すように、半導体装置４を
実装する基板１２の半導体装置実装領域に異物１３が存
在しても、該異物１３は実装時に前記凹部３ａの中に納
まり、アウターリード１ｃと基板１２のランド等の接続
端子との間に隙間が発生することがなくなり、実装時に
両者は密着して接続不良を防止することができ、実装に
支障を来さない。
は、モールド樹脂３の下面に凹部３ａを設ける。前記凹
部３ａを設けると、図３に示すように、半導体装置４を
実装する基板１２の半導体装置実装領域に異物１３が存
在しても、該異物１３は実装時に前記凹部３ａの中に納
まり、アウターリード１ｃと基板１２のランド等の接続
端子との間に隙間が発生することがなくなり、実装時に
両者は密着して接続不良を防止することができ、実装に
支障を来さない。
【００１０】次に、前記凹部３ａを備えた半導体装置４
ａを製造するモールド装置を図２を参照しながら説明す
る。図２（Ａ）に示すように、モールド装置１０は下金
型１０ａ及び上金型１０ｂを備え、下金型１０ａにはモ
ールドされる半導体素子２を収容するキャビティ１１が
形成されている。そして、前記キャビティ１１は、注入
される樹脂の通路となるランナー（図示せず）に連結さ
れており、各キャビティには樹脂を注入する樹脂注入ゲ
ート１１ａ、キャビティ１１内を排気する排気路１１ｂ
を備えている。さらに、前記モールド樹脂の下面に前記
凹部３ａを形成するために、前記上金型１０ｂの表面に
凸部１４が形成されている。
ａを製造するモールド装置を図２を参照しながら説明す
る。図２（Ａ）に示すように、モールド装置１０は下金
型１０ａ及び上金型１０ｂを備え、下金型１０ａにはモ
ールドされる半導体素子２を収容するキャビティ１１が
形成されている。そして、前記キャビティ１１は、注入
される樹脂の通路となるランナー（図示せず）に連結さ
れており、各キャビティには樹脂を注入する樹脂注入ゲ
ート１１ａ、キャビティ１１内を排気する排気路１１ｂ
を備えている。さらに、前記モールド樹脂の下面に前記
凹部３ａを形成するために、前記上金型１０ｂの表面に
凸部１４が形成されている。
【００１１】前記金型を備えた樹脂モールド装置１０に
おいて、下金型１０ａと上金型１０ｂが分離している状
態でモールドすべき半導体素子２を各キャビティ１１内
に収容し、上金型１０ｂを下降させてアウターリード１
ｃを挟み、キャビティ１１内で半導体素子２が浮くよう
に固定する。
おいて、下金型１０ａと上金型１０ｂが分離している状
態でモールドすべき半導体素子２を各キャビティ１１内
に収容し、上金型１０ｂを下降させてアウターリード１
ｃを挟み、キャビティ１１内で半導体素子２が浮くよう
に固定する。
【００１２】次に、図２（Ｂ）に示すように、樹脂注入
ゲート１１ａからキャビティ１１内に樹脂３を注入す
る。すると、半導体素子２がフラット型に樹脂モールド
され、半導体装置４のモールド樹脂下面には前記凸部１
４によって、図１（Ａ）に示すように凹部３ａが形成さ
れる。
ゲート１１ａからキャビティ１１内に樹脂３を注入す
る。すると、半導体素子２がフラット型に樹脂モールド
され、半導体装置４のモールド樹脂下面には前記凸部１
４によって、図１（Ａ）に示すように凹部３ａが形成さ
れる。
【００１３】
【発明の効果】本発明は、半導体装置の封止樹脂に前記
凹部を設けることにより、樹脂封止半導体装置を基板へ
実装する信頼性が向上する。
凹部を設けることにより、樹脂封止半導体装置を基板へ
実装する信頼性が向上する。
【図１】本発明半導体装置の断面図及び底面図である。
【図２】本発明モールド装置の断面図及び樹脂注入時の
要部断面図である。
要部断面図である。
【図３】本発明の半導体装置の効果を説明する図であ
る。
る。
【図４】従来のの半導体装置の問題点を説明する図であ
る。
る。
【図５】従来の樹脂封止半導体装置の断面図及び底面図
である。
である。
２・・半導体素子 ３ａ・・半導体装置４の封止樹脂３
の底面に設けた凹部
の底面に設けた凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/12 Ｌ
Claims (2)
- 【請求項１】 ダイステージ、インナーリード及び該イ
ンナーリードに段差を付けて連なるアウターリードを備
えるリードフレームの前記ダイステージに半導体素子を
ダイボンディングし、前記アウターリードの下面とモー
ルド樹脂の下面が同一平面となるように樹脂モールドさ
れた樹脂封止半導体装置において、 前記モールド樹脂の下面に凹部を設けたことを特徴とす
る樹脂モールド半導体装置。 - 【請求項２】 ダイステージ、インナーリード及び該イ
ンナーリードに段差を付けて連なるアウターリードを備
えるリードフレームの前記ダイステージに半導体素子を
ダイボンディングし、前記アウターリードの下面とモー
ルド樹脂の下面が同一平面となるように樹脂モールドさ
れた樹脂モールド半導体装置の前記モールド樹脂の下面
に凹部を設けた樹脂封止半導体装置のモールド装置にお
いて、 モールドすべき半導体素子を収容するキャビティを設け
た第１の金型と、前記前記第１の金型と対向する第２の
金型とを備え、 前記第２の金型に、前記凹部を形成する凸部を設けたこ
とを特徴とする樹脂封止半導体装置のモールド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25583099A JP2001085574A (ja) | 1999-09-09 | 1999-09-09 | 樹脂封止半導体装置及びモールド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25583099A JP2001085574A (ja) | 1999-09-09 | 1999-09-09 | 樹脂封止半導体装置及びモールド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085574A true JP2001085574A (ja) | 2001-03-30 |
Family
ID=17284207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25583099A Pending JP2001085574A (ja) | 1999-09-09 | 1999-09-09 | 樹脂封止半導体装置及びモールド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307718C (zh) * | 2002-01-29 | 2007-03-28 | 三洋电机株式会社 | 半导体装置及其制造方法 |
-
1999
- 1999-09-09 JP JP25583099A patent/JP2001085574A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307718C (zh) * | 2002-01-29 | 2007-03-28 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683388B2 (en) | Method and apparatus for packaging a microelectronic die | |
| US6353257B1 (en) | Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention | |
| US7378301B2 (en) | Method for molding a small form factor digital memory card | |
| KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3194917B2 (ja) | 樹脂封止方法 | |
| WO1998029903A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| US20040080031A1 (en) | Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same | |
| KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| KR100346671B1 (ko) | 플라스틱성형타입반도체장치및그의제조방법 | |
| US7339280B2 (en) | Semiconductor package with lead frame as chip carrier and method for fabricating the same | |
| US7358598B2 (en) | Process for fabricating a semiconductor package and semiconductor package with leadframe | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| US5811132A (en) | Mold for semiconductor packages | |
| JP2001085574A (ja) | 樹脂封止半導体装置及びモールド装置 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2973901B2 (ja) | 半導体樹脂封止用金型 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JPH08288428A (ja) | 樹脂封止型半導体装置 | |
| KR100253388B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH11260996A (ja) | 光学半導体装置とその製造方法 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11297921A (ja) | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 | |
| JPH07105408B2 (ja) | 樹脂封止型半導体装置の製造方法及び成型金型 |