WO2023026381A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023026381A1
WO2023026381A1 PCT/JP2021/031081 JP2021031081W WO2023026381A1 WO 2023026381 A1 WO2023026381 A1 WO 2023026381A1 JP 2021031081 W JP2021031081 W JP 2021031081W WO 2023026381 A1 WO2023026381 A1 WO 2023026381A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor device
hole
holes
molding material
Prior art date
Application number
PCT/JP2021/031081
Other languages
English (en)
French (fr)
Inventor
裕次 岩井
高宏 隈
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/031081 priority Critical patent/WO2023026381A1/ja
Priority to CN202180101659.4A priority patent/CN117836929A/zh
Priority to JP2021574233A priority patent/JP7058813B1/ja
Publication of WO2023026381A1 publication Critical patent/WO2023026381A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Definitions

  • This application relates to semiconductor devices.
  • the Cu conductor which is usually used in a circuit board for high-density wiring, has a thickness of about 30 ⁇ m, so that heat cannot be spread sufficiently, and the heat radiation performance is limited.
  • the thickness of the backside conductor As a heat sink, there is a method of increasing the thickness of the backside conductor as a heat sink.
  • the gap between the bottom surface of the substrate and the mold becomes large when the substrate is set in the transfer molding mold. If the gap between the bottom surface of the substrate and the mold is large when the distance between the backside conductors is large, the amount of deformation of the substrate increases due to the molding pressure during transfer molding, which causes defects such as cracks in the substrate. In particular, in the area where the dicing lines intersect, the distance between the supports by the back conductor is widened, so this is remarkable.
  • Patent Document 1 discloses a method of preventing deformation of the substrate by providing support pins on the molding die side in the intersection area of the dicing lines to support the circuit substrate.
  • Patent Document 1 requires special processing of the mold, which raises the problem of an increase in mold cost.
  • the support pins must be arranged according to the product piece size, there is a cost problem in that a new mold must be prepared for each piece size.
  • the present application was made in order to solve the above problems, and aims to provide a semiconductor device with high heat dissipation performance at low cost and easily.
  • a semiconductor device disclosed in the present application includes a substrate, a cavity having an opening formed in the front surface side of the central portion of the substrate, a backside conductor of the substrate formed as the bottom surface of the cavity, and the backside conductor. a mounted semiconductor chip; and a molding material covering the semiconductor chip and the substrate, wherein the molding material indicates that the front surface side and the rear surface side of the substrate are connected through holes provided in the substrate.
  • defects such as deformation and cracking of the substrate can be prevented by connecting the front side and the back side of the substrate with the molding material through the holes provided in the substrate. Moreover, warping can be suppressed, and peeling of the molding material from the substrate can be prevented.
  • FIG. 1A and 1B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a first embodiment
  • FIG. 3A and 3B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the first embodiment
  • FIG. FIG. 4 is a cross-sectional view showing an example of a manufacturing process of the semiconductor device according to Embodiment 1
  • 10A and 10B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a second embodiment
  • FIG. 8A and 8B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the second embodiment
  • FIG. 12A and 12B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a third embodiment
  • FIG. 8A and 8B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the third embodiment
  • FIG. 8A and 8B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the third embodiment
  • FIG. 8A and 8B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the third embodiment
  • FIG. 12A and 12B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a fourth embodiment
  • FIG. 10A and 10B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the fourth embodiment;
  • FIG. 10A and 10B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the fourth embodiment;
  • FIG. 12A and 12B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a fifth embodiment;
  • FIG. 12A and 12B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a sixth embodiment;
  • FIG. 12A and 12B are a rear view and a cross-sectional view showing the configuration of a semiconductor device according to a seventh embodiment;
  • FIG. 13A and 13B are a top view, a back view, and a cross-sectional view showing the configuration of a semiconductor device according to a seventh embodiment
  • FIG. 13A and 13B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the seventh embodiment
  • FIG. 13A and 13B are a top view, a back view, and a cross-sectional view showing the configuration of a semiconductor device according to a seventh embodiment
  • FIG. 13A and 13B are a rear view and a cross-sectional view showing another configuration of the semiconductor device according to the seventh embodiment
  • FIG. 1 is a diagram showing the configuration of a semiconductor device 501 according to Embodiment 1 of the present application.
  • FIG. 1(a) is a back view of the semiconductor device 501
  • FIG. 1(b) is a cross-sectional view taken along line AA of FIG. 1(a).
  • a semiconductor device 501 comprises a semiconductor chip 4, an electronic component 3, a substrate 2, back conductors 5a and 5b, wires 11 and a mold material 1.
  • FIG. 1 is a diagram showing the configuration of a semiconductor device 501 according to Embodiment 1 of the present application.
  • FIG. 1(a) is a back view of the semiconductor device 501
  • FIG. 1(b) is a cross-sectional view taken along line AA of FIG. 1(a).
  • a semiconductor device 501 comprises a semiconductor chip 4, an electronic component 3, a substrate 2, back conductors 5a and 5b, wires 11 and a mold material 1.
  • the semiconductor chip 4 is mounted on the back conductor 5a forming the bottom 5c of the cavity (recess) part 12 in the cavity structure composed of the substrate 2 and the back conductor 5a.
  • the thickness of the backside conductors 5a and 5b is 50 ⁇ m or more (more preferably 100 ⁇ m or more).
  • the substrate 2 is provided with four holes 6 in four corner regions of the rectangular piece 10 .
  • the hole 6 may be opened perpendicularly to the substrate 2 or may be opened obliquely.
  • the cross-sectional shape of the hole 6 in the hole direction is circular in the first embodiment, it is not limited to this.
  • the shape, size, number and position of the holes 6 are arbitrary. Also, a plurality of shapes, a plurality of sizes, and a plurality of arrangement patterns may be used in combination.
  • FIG. 2 is a diagram showing another configuration of the semiconductor device 501 according to Embodiment 1 of the present application. As shown in FIG. 2, the hole 6 has a square cross-sectional shape in the hole direction. Other configurations are the same as those in FIG.
  • a molding pressure of approximately 10 MPa is generally applied. This molding pressure may cause problems such as deformation and cracking of the substrate 2 .
  • a path for filling the mold material 1 is provided on the back side of the substrate 2 by providing the hole 6 .
  • the molding pressure is applied to the substrate 2 while the mold material 1 is filled on the front and back sides of the substrate 2, and the molding pressure is applied equally to the substrate from above and below. problems can be prevented.
  • the molding pressure could not be increased above a certain level in order to prevent problems such as deformation and cracking of the substrate 2 .
  • the molding pressure can be increased compared to the conventional method, so voids and non-injection can be prevented.
  • the molding material 1 can move between the front and back sides of the substrate 2 through the holes 6, the molding material 1 is injected from the injection port 80a on the surface side of the substrate 2 of the mold 80 as shown in FIG. 3(a).
  • the injection method it is possible to select a method of injecting the mold material 1 from an injection port 80b on the back side of the substrate 2 as shown in FIG. 3(b).
  • FIG. 3(c) it is also possible to select a method of injecting the mold material 1 from an injection port 80a on the front side of the substrate 2 and an injection port 80b on the back side of the substrate 2 at the same time.
  • the injection time can be shortened by simultaneously injecting the molding material 1 from the front surface side and the rear surface side of the substrate 2. can do.
  • the cost problem and technical problem of the support pin method disclosed in Patent Document 1 can be solved at the same time.
  • cost since it is not necessary to process a mold such as a support pin, it is possible to reduce mold processing costs.
  • the back side is filled with the molding material 1, it is possible to follow variations in the thickness of the back conductor. Since the mold material 1 exists on the front and back of the substrate, warpage can be suppressed. Furthermore, by making the molding material 1 integral with the front surface side and the back surface side of the substrate 2 through the holes 6, the peeling of the molding material from the substrate can be prevented.
  • the substrate 2 As described above, according to the semiconductor device 501 according to the first embodiment, the substrate 2, the cavity portion 12 having the opening formed on the surface side of the central portion of the substrate 2, and the bottom portion 5c of the cavity portion 12 a semiconductor chip 4 mounted on the back conductor 5a; and a molding material 1 covering the semiconductor chip 4 and the substrate 2.
  • the molding material 1 is provided on the substrate 2. Since the front side and the back side of the substrate 2 are connected through the hole 6, problems such as deformation and cracking of the substrate can be prevented. Moreover, warping can be suppressed, and peeling of the molding material from the substrate can be prevented.
  • Embodiment 2 In the first embodiment, the case where the holes 6 are provided in the four corner regions of the piece 10 has been described, but in the second embodiment, the case where the holes are provided on the dicing line 7 will be described.
  • FIG. 4 is a schematic diagram showing the configuration of a semiconductor device 502 according to Embodiment 2 of the present application.
  • 2(a) is a back view of the semiconductor device 502
  • FIG. 2(b) is a cross-sectional view taken along line AA of FIG. 2(a), and a cross-sectional view taken along line BB of FIG. 2(a).
  • the holes 6 are provided on the dicing lines 7 of the substrate 2.
  • Other configurations of the semiconductor device 502 according to the second embodiment are the same as those of the semiconductor device 501 according to the first embodiment, and corresponding parts are denoted by the same reference numerals, and descriptions thereof are omitted.
  • Embodiment 2 four holes 6 are provided in the four corners of the rectangular individual piece 10, two holes are provided on the long side, and one hole is provided on the short side, but the present invention is not limited to this.
  • the shape, size, number and position of the holes 6 are arbitrary. Also, a plurality of shapes, a plurality of sizes, and a plurality of arrangement patterns may be used in combination.
  • FIG. 5 is a diagram showing another configuration of the semiconductor device 502 according to the second embodiment of the present application. As shown in FIG. 5, the hole 6 has a square cross-sectional shape in the hole direction. Other configurations are the same as in FIG.
  • the ends of the individual pieces 10 formed by dicing are likely to become peeling starting points.
  • the front side and the back side of the substrate 2 are sandwiched between the mold material 1 at the ends of the piece 10, which tends to be the starting point of peeling.
  • the holes 6 are formed on the dicing lines 7. Therefore, in addition to the effects of the first embodiment, there is a reduction in the distance between the molding material and the substrate. It is possible to improve the peeling prevention effect.
  • Embodiment 3 In the second embodiment, the hole 6 is formed at an arbitrary position on the dicing line 7 on the long side and the short side of the piece 10 formed by dicing. A description will be given of a case in which the positions of .
  • FIG. 6 is a diagram showing the configuration of a semiconductor device 503 according to Embodiment 3 of the present application.
  • 6(a) is a back view of the semiconductor device 503
  • FIG. 6(b) is a cross-sectional view taken along line CC of FIG. 6(a).
  • the semiconductor device 503 has the hole 6 on the dicing line 7 of the substrate 2 shifted from the position corresponding to the rear conductor 5b.
  • Other configurations of the semiconductor device 503 according to the third embodiment are the same as those of the semiconductor device 501 according to the first embodiment, and corresponding parts are denoted by the same reference numerals, and descriptions thereof are omitted.
  • Embodiment 3 four holes 6 are provided in the four corners of the rectangular individual piece 10, four holes are provided in the long sides, and two holes are provided in the short sides, but the present invention is not limited to this.
  • the shape, size, number and position of the holes 6 are arbitrary. Also, a plurality of shapes, a plurality of sizes, and a plurality of arrangement patterns may be used in combination.
  • FIG. 7, 8 and 9 are diagrams showing other configurations of the semiconductor device 503 according to the third embodiment of the present application.
  • FIG. 7 only the diameters of the holes 61 at the four corners of the piece 10 are made larger than the diameters of the other holes 6.
  • FIG. 8 square holes 62 are added to the four corner regions of the piece 10 .
  • the holes 61 at the four corners of the piece 10 have diameters larger than those of the other holes 6, and have a square or plus-shaped cross-section in the direction of the holes. Instead, it was triangular, rhombic or L-shaped.
  • Other configurations are the same as those in FIG.
  • the molding material 1 When the molding material 1 is filled from the upper side of the substrate 2 to the back side of the substrate 2 through the hole 6, if the rear surface conductor 5b exists in the vicinity of the hole 6, the diffusion of the molding material 1 in the planar direction is caused by the rear surface conductor 5b. inhibited. Therefore, by arranging the holes 6 and the back conductors 5b at different positions, it is possible to prevent the diffusion of the molding material 1 in the planar direction from being hindered by the back conductors 5b.
  • the hole 6 is provided on the dicing line 7 so as to be shifted from the position corresponding to the position of the back conductor 5b.
  • the filling property of the mold material can be improved.
  • Embodiment 4 In Embodiments 2 and 3, cases where circular, square, or +-shaped holes are provided on the dicing line 7 are explained, but in Embodiment 4, cases where slit-shaped holes are provided are explained. do.
  • FIG. 10 is a diagram showing the configuration of a semiconductor device 504 according to Embodiment 4 of the present application.
  • 10(a) is a back view of the semiconductor device 504, and
  • FIG. 10(b) is a cross-sectional view taken along line AA of FIG. 10(a).
  • the semiconductor device 504 has a slit hole 8 with a square cross-sectional shape in the hole direction, and the slit hole 8 is provided on the dicing line 7 of the substrate 2.
  • Other configurations of the semiconductor device 504 according to the fourth embodiment are the same as those of the semiconductor device 501 according to the first embodiment, and corresponding parts are denoted by the same reference numerals, and descriptions thereof are omitted.
  • the slit holes 8 are provided on the dicing line 7 in the fourth embodiment, they may be provided in areas that will be individual pieces.
  • the shape, size, number and arrangement position of the slit holes 8 are arbitrary, and a plurality of shapes, a plurality of sizes and a plurality of arrangement patterns may be used in combination.
  • FIG. 11 and 12 are diagrams showing other configurations of the semiconductor device 504 according to the fourth embodiment of the present application.
  • the slit hole 8 has an elliptical cross-sectional shape in the hole direction.
  • FIG. 12 in FIG. 9, not only the slit holes 8 but also the circular holes 6 are used on the short sides of the pieces 10, and the square holes 6 are used on the long sides.
  • Other configurations are the same as in FIG.
  • the shape in which the front side and the back side of the substrate 2 are sandwiched between the molding material 1 at the end of the individual piece 10, which tends to be the starting point of peeling, is enlarged more than when using the circular hole 6. Therefore, the separation prevention effect between the molding material 1 and the substrate 2 can be further improved.
  • the semiconductor device 504 according to the fourth embodiment since the slit holes 8 are used, in addition to the effects of the third embodiment, the flow path of the molding material in the front and back directions of the substrate is expanded. By doing so, not only can the filling property of the mold material be improved, but also the effect of preventing separation between the mold material and the substrate can be improved.
  • Embodiment 5 In the fourth embodiment, the slit holes 8 are provided in the long and short sides of the individual piece 10. In the fifth embodiment, however, the slit holes including the corner portions of the individual piece 10 are also provided. do.
  • FIG. 13 is a diagram showing the configuration of a semiconductor device 505 according to Embodiment 5 of the present application.
  • 13(a) is a back view of the semiconductor device 505
  • FIG. 13(b) is a cross-sectional view taken along line DD of FIG. 13(a).
  • the semiconductor device 505 has a slit hole 8 on the dicing line 7 of the substrate 2 so that the corner of the piece 10 is included in the cross section in the hole direction.
  • the shape is provided in a + shape.
  • Other configurations of the semiconductor device 505 according to the fifth embodiment are the same as those of the semiconductor device 501 according to the first embodiment, and the corresponding parts are denoted by the same reference numerals, and descriptions thereof are omitted.
  • the shape, size, number, and arrangement position of the slit holes 8 are arbitrary, and a plurality of shapes, a plurality of sizes, and a plurality of arrangement patterns may be used in combination.
  • the slit holes 8 so as to include the corners of the piece 10, a structure is provided in which the front side and the back side of the substrate 2 are sandwiched between the molding material 1 at the corners of the piece 10, which are likely to be peeling starting points. Therefore, the separation preventing effect between the molding material 1 and the substrate 2 can be further improved.
  • the slit holes 8 are provided so as to include the corners of the substrate 2, in addition to the effects of the fourth embodiment, the peeling can easily start.
  • the peeling prevention effect can be improved even at the corners.
  • Embodiment 6 In Embodiment 6, a case where a tunnel is further provided in the substrate will be described.
  • FIG. 14 is a diagram showing the configuration of a semiconductor device 506 according to Embodiment 6 of the present application.
  • 14(a) is a back view of the semiconductor device 506, and
  • FIG. 14(b) is a cross-sectional view taken along line AA of FIG. 14(a).
  • the semiconductor device 506 is provided with a tunnel (through passage) 9 in the plane direction inside the substrate 2 .
  • the tunnel 9 connects the slit hole 8 and the cavity portion 12 and connects the hole 6 and the cavity portion 12 .
  • Other configurations of the semiconductor device 506 according to the sixth embodiment are the same as those of the semiconductor device 501 according to the first embodiment, and corresponding parts are denoted by the same reference numerals, and descriptions thereof are omitted.
  • the hole 6 and the slit hole 8 may be connected in the fourth embodiment, the hole 6 and the slit hole 8 may be connected. Also, although the slit hole 8 and the hole 6 are provided, only one of them may be provided.
  • the holes 6, slit holes 8, and tunnels 9 may have any shape, size, number, and arrangement position, and multiple shapes, sizes, and arrangement patterns may be used in combination.
  • the injection route of the mold material 1 into the cavity portion 12 is increased, so that the fillability of the mold material 1 into the cavity portion 12 is improved.
  • the tunnel 9 connecting the hole 6 or the slit hole 8 and the cavity portion 12 is provided in the substrate 2 in the planar direction. , in addition to the effects of the fifth embodiment, it is possible to improve the fillability of the mold material into the cavity.
  • Embodiment 7 In Embodiment 7, a case where a gap is formed between the substrate and the back conductor in the cavity portion 12 will be described.
  • FIG. 15 is a diagram showing the configuration of a semiconductor device 507 according to Embodiment 7 of the present application.
  • 15(a) is a back view of the semiconductor device 507
  • FIG. 15(b) is a cross-sectional view taken along line AA of FIG. 15(a).
  • FIG. 16 is an enlarged view of the piece 10 of FIG. FIG. 16(a) is a surface view of the piece 10 of FIG. FIG. 16(b) is a back view of the piece 10 of FIG.
  • FIG.16(c) is AA arrow directional cross-sectional view of FIG.16(b).
  • FIG.16(d) is EE arrow directional cross-sectional view of FIG.16(b).
  • the semiconductor device 507 is provided with a slit hole 20 by forming a gap between the substrate 2 and the back conductor 5a in the cavity portion 12.
  • FIGS. Other configurations of the semiconductor device 507 according to the seventh embodiment are the same as those of the semiconductor device 501 according to the first embodiment, and corresponding parts are denoted by the same reference numerals, and the description thereof is omitted.
  • the shape, size, number, and arrangement position of the slit holes 20 in the cavity portion 12 are arbitrary, and a plurality of shapes, a plurality of sizes, and a plurality of arrangement patterns may be used in combination. As shown in FIG. 17, holes 6, slit holes 8, and tunnels 9 may be combined arbitrarily.
  • the semiconductor device 507 according to the seventh embodiment since the slit hole 20 is provided in the bottom portion 12a of the cavity portion 12, it is possible to improve the filling property of the mold material into the cavity portion. can.

Abstract

基板（２）と、基板（２）の中央部の表面側に形成された開口部を有するキャビティ部（１２）と、キャビティ部（１２）の底部（５ｃ）として形成された基板（２）の裏面導体（５ａ）と、裏面導体（５ａ）に実装された半導体チップ（４）と、半導体チップ（４）と基板（２）を覆うモールド材（１）と、を備え、モールド材（１）が、基板（２）に設けられた穴（６）を介して基板（２）の表面側と裏面側を接続し、基板の変形および割れなどの不具合を防止し、反りを抑制することでモールド材の基板からの剥離を防止する。

Description

半導体装置
　本願は、半導体装置に関するものである。
　一般に、半導体チップを回路基板に多数個実装し、樹脂で一括封止した後に所望の個片サイズへとダイシングにより分割を行うモールドパッケージがある。このような半導体装置の製造方法としては、トランスファー成型加工が広く用いられている。また、高出力化に伴い半導体チップの発熱が増加することから、回路基板には放熱性能の向上が求められている。しかし、回路基板には樹脂またはセラミックが用いられる場合が多く、放熱性能が低い。
　放熱性能を向上させるために、キャビティ構造をとることにより、回路基板部分での熱抵抗をカットすることが有効である。この場合、高密度配線を行う回路基板で通常用いられるＣｕ導体は厚さが３０μｍ前後と薄いため熱を十分に広げることができず、放熱性能は限定的である。
　さらに放熱性能を向上させるために、ヒートシンクとして裏面導体厚を増やすという方法がある。裏面導体厚を厚くした場合、基板をトランスファー成形金型にセット時の基板底面と金型との間の隙間が大きくなる。裏面導体の間隔が広い場合、基板底面と金型との間の隙間が大きいと、トランスファー成形加工時の成形圧力により基板変形量が大きくなるため、基板に割れが生じるなどの不具合が発生する。特に、ダイシングラインの交点がある領域では、裏面導体による支えの間隔が広くなることから、顕著である。
　対策として、ダイシングラインの交点領域など裏面導体間隔が広い箇所へ、裏面導体を追加配置することにより、裏面導体の間隔が広くならないようにする方法が考えられる。しかし、厚い裏面導体を切る場合にはダイシングブレードへの負荷が非常に大きくなる。また、ダイシングブレードの急速な摩耗進行およびダイシングブレードの破損が懸念されることから、ダイシングラインの交点に裏面導体を配置することは難しい。
　これに対し、特許文献１では、このダイシングラインの交点領域に、モールド金型側にサポートピンを設けて回路基板を支えることにより、基板の変形を防止するという手法が開示されている。
特開２００３－２３４３６５号公報（段落００１１、図３）
　しかしながら、特許文献１の方法では、モールド金型への特殊な加工が必要となるため、金型コストが上昇するという問題があった。また、サポートピンは製品個片サイズに合わせて配置する必要があることから、個片サイズ毎に金型を新規に作製する費用が必要になるというコストの問題があった。さらに、裏面導体の厚みには製造ばらつきがあるが、サポートピンは高さが一定であるため、裏面導体厚のばらつきに追従できないという技術的な問題もあった。
　本願は、上記のような課題を解決するためになされたもので、安価かつ容易に高い放熱性能を持つ半導体装置を提供することを目的とする。
　本願に開示される半導体装置は、基板と、前記基板の中央部の表面側に形成された開口部を有するキャビティと、前記キャビティの底面として形成された前記基板の裏面導体と、前記裏面導体に実装された半導体チップと、前記半導体チップと前記基板を覆うモールド材と、を備え、前記モールド材は、前記基板に設けられた穴を介して前記基板の表面側と裏面側が接続されたことを特徴とする。
　本願によれば、モールド材を、基板に設けられた穴を介して基板の表面側と裏面側を接続することで、基板の変形および割れなどの不具合を防止することができる。また、反りを抑制することができ、モールド材の基板からの剥離を防止することができる。
実施の形態１に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態１に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態１に係る半導体装置の製造工程の一例を示す断面図である。 実施の形態２に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態２に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態３に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態３に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態３に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態３に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態４に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態４に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態４に係る半導体装置の他の構成を示す裏面図および断面図である。 実施の形態５に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態６に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態７に係る半導体装置の構成を示す裏面図および断面図である。 実施の形態７に係る半導体装置の構成を示す上面図、裏面図および断面図である。 実施の形態７に係る半導体装置の他の構成を示す裏面図および断面図である。
　実施の形態１．
　図１は、本願の実施の形態１に係る半導体装置５０１の構成を示す図である。図１（ａ）は半導体装置５０１の裏面図であり、図１（ｂ）は図１（ａ）のＡＡ矢視断面図である。図１（ａ）および図１（ｂ）に示すように、半導体装置５０１は、半導体チップ４、電子部品３、基板２、裏面導体５ａ、５ｂ、ワイヤ１１およびモールド材１からなる。
　半導体チップ４は、基板２と裏面導体５ａで構成されるキャビティ構造において、キャビティ（凹部）部１２の底部５ｃを形成する裏面導体５ａに実装されている。裏面導体５ａ、５ｂの厚みは、５０μｍ以上（より好ましくは１００μｍ以上）有する。
　基板２には、矩形である個片１０の四方の角部の領域に穴６が４個設けられている。穴６は基板２に対して垂直に開けてもよいし、斜めに開けてもよい。なお、本実施の形態１では、穴６の穴方向の断面形状を円形としたが、これに限るものではない。穴６の形状、サイズ、個数、配置位置は任意である。また、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。
　図２は、本願の実施の形態１に係る半導体装置５０１の他の構成を示す図である。図２に示すように、穴６は、穴方向の断面形状を正方形とした。その他の構成は、図１と同様である。
　基板２等へモールド材１をトランスファー成型する場合、一般に１０ＭＰａ前後の成形圧力が印加される。この成形圧力により基板２に変形および割れなどの不具合が生じる場合がある。本願では、穴６を設けることにより、基板２の裏面側にモールド材１を充填するための経路を設ける。
　これにより、基板２の表面側と裏面側にモールド材１が充填された状態で成形圧がかかり、基板には上下から等しく成形圧が印加されるようになるため、基板２の変形および割れなどの不具合を防止することができる。従来は、基板２の変形および割れなどの不具合を防止するために、成形圧をあるレベルよりも高くすることはできなかった。しかし、本願では、従来の方法と比べて成形圧を高くすることができるため、ボイドおよび未注入を防止することができる。
　さらに、穴６を通じてモールド材１が基板２の表裏を移動することができるので、図３（ａ）に示すように、成型金型８０の基板２の表面側の注入口８０ａからモールド材１を注入する方法に加えて、図３（ｂ）に示すように基板２の裏面側の注入口８０ｂからモールド材１を注入する方法を選択することが可能となる。また、図３（ｃ）に示すように、基板２の表面側の注入口８０ａと裏面側の注入口８０ｂから同時にモールド材１を注入する方法を選択することも可能となる。
　このように、成型金型の注入口の位置を任意に選択することができるだけでなく、基板２の裏面側の注入口８０ｂからモールド材１を注入し、モールド材１の注入方向を変えることで、ワイヤ１１の横方向からモールド材１を注入することで発生するワイヤスイープおよびワイヤ倒れを抑制することができる。さらに、モールド材１の硬化速度が早いなどの理由により、注入時間を短くする必要がある場合には、基板２の表面側と裏面側から同時にモールド材１を注入することにより、注入時間を短縮することができる。
　また、特許文献１で開示されているサポートピン方式でのコストの問題と技術的な問題も同時に解決することができる。コストの面では、サポートピンのような金型への加工が不要であるため、金型加工費を抑制することができる。技術的な面では、裏面側にモールド材１を充填することから、裏面導体の厚みばらつきに追従することができるようになる。そして、基板の表裏にモールド材１が存在するため、反りを抑制することができる。さらに、穴６を介してモールド材１が基板２の表面側と裏面側で一体となった形状を作ることにより、モールド材の基板からの剥離を防止することができる。
　以上のように、本実施の形態１に係る半導体装置５０１によれば、基板２と、基板２の中央部の表面側に形成された開口部を有するキャビティ部１２と、キャビティ部１２の底部５ｃとして形成された基板２の裏面導体５ａと、裏面導体５ａに実装された半導体チップ４と、半導体チップ４と基板２を覆うモールド材１と、を備え、モールド材１が、基板２に設けられた穴６を介して基板２の表面側と裏面側を接続するようにしたので、基板の変形および割れなどの不具合を防止することができる。また、反りを抑制することができ、モールド材の基板からの剥離を防止することができる。
　実施の形態２．
　実施の形態１では、個片１０の四方の角部の領域に穴６を設けた場合について説明したが、実施の形態２では、ダイシングライン７上に設けた場合について説明する。
　図４は、本願の実施の形態２に係る半導体装置５０２の構成を示す模式図である。図２（ａ）は半導体装置５０２の裏面図であり、図２（ｂ）は図２（ａ）のＡＡ矢視断面図であり、図２（ａ）のＢＢ矢視断面図であ。図２（ａ）、図２（ｂ）および図２（ｃ）に示すように、半導体装置５０２では、穴６が基板２のダイシングライン７上に設けられている。実施の形態２に係る半導体装置５０２のその他の構成については、実施の形態１に係る半導体装置５０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　本実施の形態２では、穴６を矩形である個片１０の四方の角部に４個、長辺に２個および短辺に１個設けたが、これに限るものではない。穴６の形状、サイズ、個数、配置位置は任意である。また、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。
　図５は、本願の実施の形態２に係る半導体装置５０２の他の構成を示す図である。図５に示すように、穴６は、穴方向の断面形状を正方形とした。その他の構成は、図４と同様である。
　ダイシングで形成する個片１０の端部は剥離起点になりやすい。実施の形態２では、剥離の起点となりやすい個片１０の端部にて、図４（ｃ）および図５（ｃ）に示すように、モールド材１で基板２の表面側と裏面側を挟み込む形状を作ることにより、モールド材１と基板２間での剥離防止効果の向上を図ることができる。
　以上のように、本実施の形態２に係る半導体装置５０２によれば、穴６をダイシングライン７上に形成するようにしたので、実施の形態１の効果に加え、モールド材と基板間での剥離防止効果の向上を図ることができる。
　実施の形態３．
　実施の形態２では、ダイシングで形成する個片１０の長辺および短辺でのダイシングライン７上の任意の位置に穴６を形成した場合について説明したが、実施の形態３では、裏面導体５ｂの位置とずらして形成する場合について説明する。
　図６は、本願の実施の形態３に係る半導体装置５０３の構成を示す図である。図６（ａ）は半導体装置５０３の裏面図であり、図６（ｂ）は図６（ａ）のＣＣ矢視断面図である。図６（ａ）および図６（ｂ）に示すように、半導体装置５０３は、穴６が基板２のダイシングライン７上で、裏面導体５ｂの位置に対応する位置からずらして設けられている。実施の形態３に係る半導体装置５０３のその他の構成については、実施の形態１に係る半導体装置５０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　本実施の形態３では、穴６を矩形である個片１０の四方の角部に４個、長辺に４個および短辺に２個設けたが、これに限るものではない。穴６の形状、サイズ、個数、配置位置は任意である。また、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。
　図７、図８および図９は、本願の実施の形態３に係る半導体装置５０３の他の構成を示す図である。図７では、個片１０の四方の角部の穴６1の径のみ、他の穴６の径よりも大きくした。図８では、さらに個片１０の四方の角部の領域に正方形の穴６２を追加した。図９では、個片１０の四方の角部の穴６1は、径を他の穴６よりも大きくするとともに、穴方向の断面形状を正方形または＋形とし、短辺の穴６を円形だけでなく、三角形、ひし形またはＬ形とした。その他の構成は、図６と同様である。
　基板２の上側から穴６を通じて、基板２の裏面側へとモールド材１を充填する場合、穴６の近傍に裏面導体５ｂが存在すると、モールド材１の平面方向への拡散が裏面導体５ｂによって阻害される。そこで、穴６と裏面導体５ｂの位置をずらして配置することにより、モールド材１の平面方向への拡散が裏面導体５ｂによって阻害されることを防止することができる。
　以上のように、本実施の形態３に係る半導体装置５０３によれば、穴６をダイシングライン７上で、裏面導体５ｂの位置に対応する位置からずらして設けるようにしたので、実施の形態２の効果に加え、モールド材の充填性を向上させることができる。
　実施の形態４．
　実施の形態２および実施の形態３では、ダイシングライン７上に、円形、正方形または＋形の穴を設けた場合について説明したが、実施の形態４では、スリット形の穴を設けた場合について説明する。
　図１０は、本願の実施の形態４に係る半導体装置５０４の構成を示す図である。図１０（ａ）は半導体装置５０４の裏面図であり、図１０（ｂ）は図１０（ａ）のＡＡ矢視断面図である。図１０（ａ）および図１０（ｂ）に示すように、半導体装置５０４は、穴方向の断面形状が四角形のスリット穴８を有し、スリット穴８が基板２のダイシングライン７上に設けられている。実施の形態４に係る半導体装置５０４のその他の構成については、実施の形態１に係る半導体装置５０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　なお、本実施の形態４では、スリット穴８をダイシングライン７上に設けたが、個片となる領域に設けてもよい。スリット穴８の形状、サイズ、個数、配置位置は任意であり、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。
　図１１および図１２は、本願の実施の形態４に係る半導体装置５０４の他の構成を示す図である。図１１では、スリット穴８は、穴方向の断面形状を楕円形とした。図１２では、図９では、個片１０の短辺にスリット穴８だけでなく、円形の穴６も用い、長辺には正方形の穴６も用いた。その他の構成は、図１０と同様である。
　スリット穴８を用いることで、剥離の起点となりやすい個片１０の端部にて、モールド材１で基板２の表面側と裏面側を挟み込む形状を、円形等の穴６を用いる場合よりも拡大することができるので、モールド材１と基板２間での剥離防止効果をさらに向上させることができる。
　以上のように、本実施の形態４に係る半導体装置５０４によれば、スリット穴８を用いるようにしたので、実施の形態３の効果に加え、基板の表裏方向のモールド材の流動経路を拡大することにより、モールド材の充填性を向上させることができるだけでなく、モールド材と基板間での剥離防止効果の向上を図ることができる。
　実施の形態５．
　実施の形態４では、個片１０の長辺と短辺にスリット穴８を設けた場合について説明したが、実施の形態５では、個片１０の角部も含むスリット穴を設けた場合について説明する。
　図１３は、本願の実施の形態５に係る半導体装置５０５の構成を示す図である。図１３（ａ）は半導体装置５０５の裏面図であり、図１３（ｂ）は図１３（ａ）のＤＤ矢視断面図である。図１３（ａ）および図１３（ｂ）に示すように、半導体装置５０５は、スリット穴８が、基板２のダイシングライン７上で、個片１０の角部を含むように、穴方向の断面形状が＋形で設けられている。実施の形態５に係る半導体装置５０５のその他の構成については、実施の形態１に係る半導体装置５０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　スリット穴８の形状、サイズ、個数、配置位置は任意であり、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。
　スリット穴８が個片１０の角部を含むように設けることで、剥離の起点となりやすい個片１０の角部にて、モールド材１で基板２の表面側と裏面側を挟み込む構造を設けることができるので、モールド材１と基板２間での剥離防止効果をさらに向上させることができる。
　以上のように、本実施の形態５に係る半導体装置５０５によれば、スリット穴８を基板２の角部を含むように設けたので、実施の形態４の効果に加え、剥離の起点となりやすい角部においても、剥離防止効果の向上を図ることができる。
　実施の形態６．
　実施の形態６では、さらに基板にトンネルを設ける場合について説明する。
　図１４は、本願の実施の形態６に係る半導体装置５０６の構成を示す図である。図１４（ａ）は半導体装置５０６の裏面図であり、図１４（ｂ）は図１４（ａ）のＡＡ矢視断面図である。図１４（ａ）および図１４（ｂ）に示すように、半導体装置５０６は、基板２の内部で面方向にトンネル（貫通路）９が設けられている。トンネル９は、スリット穴８とキャビティ部１２、および穴６とキャビティ部１２を接続する。実施の形態６に係る半導体装置５０６のその他の構成については、実施の形態１に係る半導体装置５０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　なお、本実施の形態４では、スリット穴８とキャビティ部１２、穴６とキャビティ部１２を接続したが、穴６とスリット穴８を接続してもよい。また、スリット穴８と穴６を設けたが、どちらか一方のみを設けてもよい。穴６、スリット穴８およびトンネル９の形状、サイズ、個数、配置位置は任意であり、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。
　基板２内部のトンネル９を通じてモールド材１をキャビティ部１２へ注入することで、キャビティ部１２へのモールド材１の注入経路が増えるため、キャビティ部１２へのモールド材１の充填性が向上する。
　以上のように、本実施の形態６に係る半導体装置５０６によれば、基板２の内部に、面方向に穴６またはスリット穴８とキャビティ部１２を接続するトンネル９を設けたるようにしたので、実施の形態５の効果に加え、キャビティ部へのモールド材の充填性を向上させることができる。
　実施の形態７．
　実施の形態７では、キャビティ部１２において基板と裏面導体との間に隙間を形成する場合について説明する。
　図１５は、本願の実施の形態７に係る半導体装置５０７の構成を示す図である。図１５（ａ）は半導体装置５０７の裏面図であり、図１５（ｂ）は図１５（ａ）のＡＡ矢視断面図である。
　図１６は、図１５の個片１０を拡大した図である。図１６（ａ）は図１５の個片１０の表面図である。図１６（ｂ）は図１５の個片１０の裏面図である。図１６（ｃ）は図１６（ｂ）のＡＡ矢視断面図である。図１６（ｄ）は図１６（ｂ）のＥＥ矢視断面図である。
　図１５および図１６に示すように、半導体装置５０７は、キャビティ部１２で基板２と裏面導体５ａとの間に隙間を形成することでスリット穴２０が設けられている。実施の形態７に係る半導体装置５０７のその他の構成については、実施の形態１に係る半導体装置５０１と同様であり、対応する部分には同符号を付してその説明を省略する。
　キャビティ部１２のスリット穴２０の形状、サイズ、個数、配置位置は任意であり、複数の形状、複数のサイズ、複数の配置パターンを組み合わせて用いてもよい。図１７に示すように、穴６、スリット穴８、トンネル９と任意に組み合わせてもよい。
　モールド材１の未注入が発生しやすいキャビティ部１２の底部１２ａにスリット穴２０を設けることで、モールド材１の流路を作ることにより、キャビティ部１２へのモールド材１の充填性を向上させることができる。
　以上のように、本実施の形態７に係る半導体装置５０７によれば、スリット穴２０をキャビティ部１２の底部１２ａに設けるようにしたので、キャビティ部へのモールド材の充填性を向上させることができる。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１　モールド材、２　基板、４　半導体チップ、５ａ　裏面導体、５ｃ　底部、６　穴、７　ダイシングライン、８　スリット穴、１２　キャビティ部、２０　スリット穴、６１、６２　穴、５０１、５０２、５０３、５０４、５０５、５０６、５０７　半導体装置。

Claims (9)

  1. 　基板と、
    前記基板の中央部の表面側に形成された開口部を有するキャビティと、
    前記キャビティの底面として形成された前記基板の裏面導体と、
    　前記裏面導体に実装された半導体チップと、
    　前記半導体チップと前記基板を覆うモールド材と、
    を備え、
    　前記モールド材は、前記基板に設けられた穴を介して前記基板の表面側と裏面側が接続されたことを特徴とする半導体装置。
  2. 　前記穴は、矩形の前記基板の角部の領域に形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 　前記穴は、ダイシングライン上に形成されたことを特徴とする請求項１に記載の半導体装置。
  4. 　前記穴は、ダイシングライン上で、裏面導体の位置に対応する位置からずらして設けられたことを特徴とする請求項３に記載の半導体装置。
  5. 　前記穴は、断面形状が円形、正方形、＋形またはＬ字形であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 　前記穴は、断面形状がスリット状であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  7. 　前記穴は、矩形の前記基板の角部を含むことを特徴とする請求項６に記載の半導体装置。
  8. 　前記基板の内部に、面方向に前記穴と前記キャビティを接続する貫通路を設けたことを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 　前記穴は、前記キャビティの底部に設けられたことを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置。
PCT/JP2021/031081 2021-08-25 2021-08-25 半導体装置 WO2023026381A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2021/031081 WO2023026381A1 (ja) 2021-08-25 2021-08-25 半導体装置
CN202180101659.4A CN117836929A (zh) 2021-08-25 2021-08-25 半导体装置
JP2021574233A JP7058813B1 (ja) 2021-08-25 2021-08-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/031081 WO2023026381A1 (ja) 2021-08-25 2021-08-25 半導体装置

Publications (1)

Publication Number Publication Date
WO2023026381A1 true WO2023026381A1 (ja) 2023-03-02

Family

ID=81291876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/031081 WO2023026381A1 (ja) 2021-08-25 2021-08-25 半導体装置

Country Status (3)

Country Link
JP (1) JP7058813B1 (ja)
CN (1) CN117836929A (ja)
WO (1) WO2023026381A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077033A (ja) * 1993-06-17 1995-01-10 Ibiden Co Ltd 電子部品搭載装置の製造方法
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH0888292A (ja) * 1994-09-19 1996-04-02 Shinko Electric Ind Co Ltd 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPH1126647A (ja) * 1997-07-07 1999-01-29 Sharp Corp 光半導体装置
JP2007027433A (ja) * 2005-07-15 2007-02-01 Mitsubishi Cable Ind Ltd 発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077033A (ja) * 1993-06-17 1995-01-10 Ibiden Co Ltd 電子部品搭載装置の製造方法
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH0888292A (ja) * 1994-09-19 1996-04-02 Shinko Electric Ind Co Ltd 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPH1126647A (ja) * 1997-07-07 1999-01-29 Sharp Corp 光半導体装置
JP2007027433A (ja) * 2005-07-15 2007-02-01 Mitsubishi Cable Ind Ltd 発光装置

Also Published As

Publication number Publication date
JP7058813B1 (ja) 2022-04-22
CN117836929A (zh) 2024-04-05
JPWO2023026381A1 (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
US7525180B2 (en) Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
CN106206457B (zh) 半导体封装
JP2009105362A (ja) 半導体装置とその製造方法および半導体基板
US10186466B2 (en) Electronic device comprising an encapsulating block locally of smaller thickness
JP2010153466A (ja) 配線基板
US20220384376A1 (en) Package structure of semiconductor device with improved bonding between the substrates
TWM523189U (zh) 導線架預成形體及導線架封裝結構
US20030017651A1 (en) Leadframe alteration to direct compound flow into package
WO2023026381A1 (ja) 半導体装置
JP2016009870A (ja) 基板及び半導体パッケージの製造方法
KR20000019511U (ko) 반도체패키지용 인쇄회로기판
CN101071799A (zh) 树脂封装型半导体器件的制造方法及其所用的布线基板
KR101472660B1 (ko) 기판 스트립
JP2016162973A (ja) 製造装置及び製造方法
KR102632351B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
CN105990261B (zh) 封装基板的整版面结构
TW201916317A (zh) 半導體裝置
JP2000124163A (ja) 半導体装置及びその製造方法
TWI676845B (zh) 用於led顯示屏的燈板模組
US20090091039A1 (en) Semiconductor device, method of manufacturing the same, and semiconductor substrate
CN203553140U (zh) 晶圆级芯片tsv封装结构
US20060049508A1 (en) Semiconductor device, lead frame, and methods for manufacturing the same
WO2022249388A1 (ja) 半導体装置
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
KR101404465B1 (ko) 반도체 패키지 제조용 리드프레임

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021574233

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21954995

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE