JP3261745B2 - 電子式オドメータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、車両の走行距離を積算
して表示する電子式オドメータに関する。

【０００２】

【従来の技術】この種の電子式オドメータは、車速セン
サ等から送られた走行距離を示す信号を、ＣＰＵがカウ
ントすると共に、ＥＥＰＲＯＭ等の不揮発性メモリにそ
の走行距離を積算しながら記憶し、記憶したデータを積
算走行距離として表示器に表示する構造である。

【０００３】ところで、従来の電子式オドメータは、車
両が単位走行距離（例えば１ｋｍ）走行する毎に、ＣＰ
Ｕがメモリ内の走行距離データを積算しながら書き換え
るように動作するが、メモリ内の積算走行距離データを
単位走行距離毎に書き換える方式では、メモリの書き換
え回数がオドメータの性格上非常に多くなり、メモリの
信頼性に問題が生じる問題があった。

【０００４】このため、従来、ＥＥＰＲＯＭをメモリに
使用した電子式オドメータにおいて、単位走行距離を走
行する毎に、メモリの各ビットに符号「１」を順に書込
んでいく所謂「埋め込み方式」のオドメータが提案され
ている。

【０００５】

【発明が解決しようとする課題】この埋め込み方式によ
り走行距離を積算記憶するオドメータは、従来、主メモ
リ部と副メモリ部が分離したパラレル入出力のＥＥＰＲ
ＯＭを使用していた。このパラレルＥＥＰＲＯＭを用い
たオドメータは、先ず、主メモリ部の各ビットに、単位
走行距離毎に符号１を順に書込み、主メモリ部の全ビッ
トが符号１で埋められたとき、次に、副メモリ部の各ビ
ットに符号１を順に書込むと共に、主メモリ部のデータ
を一括消去して次の書込みに備えるようにしている。

【０００６】しかし、主メモリ部と副メモリ部が分離し
ていないシリアルＥＥＰＲＯＭをメモリとして、パラレ
ルＥＥＰＲＯＭと同様に使用した場合、主メモリ部に相
当するメモリ領域を一括消去することができないため、
その主メモリ相当部を消去する際、１アドレス（１バイ
ト）づつ消去する必要があった。このため、例えばシリ
アルＥＥＰＲＯＭの主メモリ相当部が２５６ビット（３
２バイト）あった場合、１バイト当り１０ｍｓの消去時
間がかかるとして、主メモリ相当部を全て消去するため
に３２０ｍｓもの時間がかかり、ＣＰＵが実行する他の
処理が遅れ、走行距離の積算と表示が効率良く行われな
い課題があった。

【０００７】本発明は、上記の点に鑑みてなされたもの
で、シリアル不揮発性メモリをデータ記憶手段に使用し
ても、効率良く走行距離の積算を行うことができる電子
式オドメータを提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子式オドメータは、図９に示すように、
主メモリ部と副メモリ部を有し、積算走行距離データを
記憶する不揮発性のメモリと、車両が単位走行距離を走
行する毎に、メモリの主メモリ部の各アドレスの各ビッ
トに「１」を下位のアドレスから順に書込み、主メモリ
部の全てにデータ書込みが完了する毎に、副メモリ部に
数値をインクリメントして書込む書込み手段と、を備え
た電子式オドメータにおいて、書込み手段が主メモリ部
における上位のアドレスに移行して「１」を書込む際、
そのアドレスより２つ下位のアドレスの全ビットを消去
するメモリ消去手段を備えたことを特徴とする。

【０００９】

【作用・効果】上記構成の電子式オドメータでは、車両
が単位走行距離を走行する毎に、書込み手段がメモリの
主メモリ部の各アドレスの各ビットに、「１」を最下位
のアドレスから順に書込んでいく。そして、主メモリ部
の各アドレス各ビットの全てにデータ書込みが完了する
毎に、副メモリ部に数値がインクリメントして書込まれ
る。

【００１０】一方、このようにデータの書込みが行われ
る間、書込み手段が主メモリ部における上位のアドレス
に移行して「１」を書込む際、メモリ消去手段は、その
アドレスの２つ下位のアドレスの全ビットを消去する。

【００１１】このように、各アドレスの全ビットにデー
タが書込まれる毎に、メモリ消去手段が不要となったデ
ータを消去するため、不揮発性メモリとして、シリアル
ＥＥＰＲＯＭのような主メモリ部（主メモリ相当部）の
みを一括消去できないメモリを使用する場合でも、一度
に多くのメモリ消去時間をつくらずに動作させることが
でき、他の処理に遅れを生じさせず、走行距離の積算と
他の処理を効率良く行うことができる。

【００１２】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１３】図１は電子式オドメータのブロック図を示
している。１はオドメータの制御部を構成するマイクロ
コンピュータであり、ＣＰＵ、ＲＯＭ、ＲＡＭ、入出力
回路等から構成され、後述のように、走行距離の演算処
理、積算走行距離の書込みと消去処理、表示処理等を行
う。なお、マイクロコンピュータ１のＲＡＭ内には、後
述のメモリ２のアドレスＲをカウントするアドレスカウ
ンタ、そのビットＮをカウントするビットカウンタが設
けられる。

【００１４】マイクロコンピュータ１の入力回路には、
車両に取付けられた車速センサ等の走行距離に応じた信
号を出力するセンサが接続され、車両の走行中、走行距
離に応じたパルス信号が入力される。

【００１５】２は、シリアルＥＥＰＲＯＭからなる不揮
発性のメモリであり、例えば、図２に示すように、８ビ
ット（０ビット〜７ビット）、３４バイトのメモリ領域
を有し、そのメモリ領域内に、０〜３１バイトの領域
（全２５６ビット）を主メモリ部として設定し、３２〜
３３バイトのメモリ領域を副メモリ部として設定してい
る。そして、この主メモリ部の各ビットに、車両が単位
走行距離（例えば１ｋｍ）を走行する毎に符号「１」を
書込み、副メモリ部には２５６ｋｍ毎に２進数を１づつ
加算して書込み、積算走行距離データとする。このメモ
リ２は不揮発性のシリアルＥＥＰＲＯＭであるため、電
源のオフ後もその記憶は保持される。

【００１６】３はマイクロコンピュータ１の出力回路に
接続された表示ドライバ、４は表示ドライバ３に接続さ
れた液晶、蛍光表示管等の表示器で、メモリ２内の記憶
データから決定された積算走行距離が表示器４に表示さ
れる。

【００１７】次に、上記電子式オドメータの動作を説明
する。

【００１８】車両の走行中、マイクロコンピュータ１は
車速センサ等からの走行距離に応じたパルス信号を入力
し、その信号をカウントすることにより、走行距離を演
算する。その走行距離が単位走行距離（例えば１ｋｍ）
に達すると、マイクロコンピュータ１は、図３に示すよ
うなデータ書込みのための割り込み処理に入る。

【００１９】この処理に入ると、先ず、ステップ８０
で、アドレスカウンタの値Ｒとビットカウンタの値Ｎが
共に０か否かを判定し、ＲとＮが共に０の場合、次に、
ステップ９０で、Ｎを１にし、ＲとＮが０以外の場合、
そのままステップ１００に進む。このステップ８０、９
０により、メモリ２のアドレス０、ビット０の部分を空
欄とし、ビット１からデータを書込むようにして、走行
距離の演算を容易にしている。

【００２０】次に、ステップ１００で、ビットカウンタ
の値Ｎが８か否かを判定する。例えば、最初にこの処理
を行う場合、ビットカウンタの値Ｎは０であるから、次
に、ステップ１１０に進み、アドレスカウンタのアドレ
スＲとビットカウンタのビットＮの対応するメモリ２の
アドレス・ビット（この場合、Ｒ：０、Ｎ：０）に符号
「１」を書込む。そして、ステップ１２０で、ビットカ
ウンタの値Ｎに１を加え、この処理を抜ける。

【００２１】このような動作が、１ｋｍ走行する毎に行
われ、ビットカウンタの値Ｎが８になるまで、ステップ
１００からステップ１２０が繰り返され、この結果、ア
ドレス０の全ビットに「１」が書込まれた状態となる。

【００２２】なお、表示器４における積算走行距離の表
示は別の表示処理ルーチンによって行われるが、メモリ
２の主メモリ部に書込まれた「１」の数、及び副メモリ
部の２進数が積算走行距離となるため、その加算値が表
示器４に表示される。

【００２３】ビットカウンタの値Ｎが８になると、つま
りアドレス０の各ビットに「１」が書込まれると、次の
１ｋｍ走行時には、ステップ１００からステップ１３０
に進み、そこでアドレスカウンタの値Ｒに１を加え、ス
テップ１４０で、ビットカウンタの値Ｎを０に戻す。

【００２４】そして、ステップ１５０で、アドレスカウ
ンタの値Ｒが３２か否かを判定し、ここでは、Ｒは１で
あるから、次に、ステップ１６０に進み、アドレスカウ
ンタのアドレスＲとビットカウンタのビットＮの対応す
るメモリ２のアドレス・ビット（この場合、Ｒ：１、
Ｎ：０）に符号「１」を書込む。そして、ステップ１７
０において、ここではＲが１であって、（Ｒ−２）は
（−１）となり、アドレス（−１）はないため、そのま
まこの処理を抜ける。

【００２５】そして、次の１ｋｍ走行時から再び、上記
ステップ８０〜１２０が繰り返され、図４に示すよう
に、メモリ２内に「１」が書込まれていく。そして、再
びビットカウンタの値Ｎが８になったとき、ステップ８
０〜１００、ステップ１３０〜１７０が上記と同様に実
行され、ステップ１６０で、アドレス２、ビット０のア
ドレス位置に「１」が書込まれ、ステップ１７０で、
（Ｒ−２）が０となって、アドレス０の全ビット（１
列）のデータが消去される（図５）。

【００２６】このように、１ｋｍ走行する毎に、ステッ
プ１００からステップ１７０が繰り返し実行され、各ア
ドレスの各ビットに「１」が書込まれていくが、各アド
レスにおけるビット０に「１」が書込まれた際、その２
つ下のアドレスが消去されていく。データの消去はアド
レス１列づつ行われるため、各々の消去時間は１０ｍｓ
程度と短く、他の処理に悪影響を与えない。

【００２７】そして、図６に示すように、アドレス３１
の全ビット（Ｒ：０、Ｎ：０を除く）に符号「１」が書
込まれた状態で、積算走行距離は２５５ｋｍとなる。

【００２８】さらに、次の１ｋｍ走行時には、ステップ
１００からステップ１３０に進み、そこでアドレスカウ
ンタの値Ｒに１を加えて３２とした後、ステップ１５０
に進み、Ｒが３２となっているため、次に、ステップ１
８０に進む。そしてステップ１８０で、副メモリ部のア
ドレス３２に、１を加えた値（前回までの副メモリ部の
値は０であるから１）を２進数で書込む。次に、ステッ
プ１９０で、アドレス３２、３１を消去し、次のステッ
プ２００で、アドレスカウンタの値Ｒを０に戻す。メモ
リ２内は図７のような状態となる。

【００２９】そして、次の１ｋｍ走行時には、ステップ
１００、１１０からステップ１２０に進み、上記のよう
に再び、主メモリ部のアドレス０のビット１から、１ｋ
ｍ走行毎に「１」が書込まれ、再び、図６に示すよう
に、アドレス３１の全ビットに符号「１」が書込まれる
と、積算走行距離は５１１ｋｍとなる。

【００３０】そして、次の１ｋｍ走行時には、上記と同
様にステップ１００からステップ１３０に進み、そこで
アドレスカウンタの値Ｒに１を加えて３２とした後、ス
テップ１５０に進み、Ｒが３２となっているため、次
に、ステップ１８０に進む。そしてステップ１８０で、
副メモリ部のアドレス３２に、１を加えた値（前回まで
の副メモリ部の値は１であるから２）を２進数で書込
む。そして、上記と同様に、ステップ１９０で、アドレ
ス３２、３１を消去し、次のステップ２００で、アドレ
スカウンタの値Ｒを０に戻す。そして、次の１ｋｍ走行
時には、上記と同様に、主メモリ部のアドレス０のビッ
ト１に「１」が書込まれる（図８）。

【００３１】なお、各アドレスの全ビットにデータが書
込まれる毎に、そのアドレスより２つ下位のアドレスの
全ビットを消去しているが、これにより、１つ下位のア
ドレスのデータは残るため、データのエラーチェックを
正常に行うことができる。

【００３２】このようにして、１ｋｍ走行毎にメモリ２
内に積算走行距離データが書込まれ、別の表示処理ルー
チンにより、メモリ２内のデータに基づき、その距離が
表示器４に表示されるが、各アドレスの全ビットにデー
タが書込まれる毎に、不要となったデータを消去するた
め、一度に多くの消去時間をつくらずに実行することが
でき、走行距離の積算と他の処理を効率良く行うことが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す電子式オドメータのブ
ロック図である。

【図２】メモリ２内の割り付け状態を示す説明図であ
る。

【図３】データの書込み処理を示すフローチャートであ
る。

【図４】メモリ２内の各アドレスと各ビットの書込み状
態を示す説明図である。

【図５】メモリ２内の各アドレスと各ビットの書込み状
態を示す説明図である。

【図６】メモリ２内の各アドレスと各ビットの書込み状
態を示す説明図である。

【図７】メモリ２内の各アドレスと各ビットの書込み状
態を示す説明図である。

【図８】メモリ２内の各アドレスと各ビットの書込み状
態を示す説明図である。

【図９】本発明の構成図である。

【符号の説明】

１−マイクロコンピュータ、 ２−メモリ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 主メモリ部と副メモリ部を有し、積算走
   行距離データを記憶する不揮発性のメモリと、 車両が単位走行距離を走行する毎に、該メモリの主メモ
   リ部の各アドレスの各ビットに「１」を下位アドレスか
   ら順に書込み、該主メモリ部の全てにデータ書込みが完
   了する毎に、副メモリ部に数値をインクリメントして書
   込む書込み手段と、 を備えた電子式オドメータにおいて、 前記書込み手段が前記主メモリ部における上位のアドレ
   スに移行して「１」を書込む際、該アドレスより２つ下
   位のアドレスの全ビットを消去するメモリ消去手段を備
   えたことを特徴とする電子式オドメータ。